DE19634612A1 - Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters - Google Patents
Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-HalbleiterschaltersInfo
- Publication number
- DE19634612A1 DE19634612A1 DE1996134612 DE19634612A DE19634612A1 DE 19634612 A1 DE19634612 A1 DE 19634612A1 DE 1996134612 DE1996134612 DE 1996134612 DE 19634612 A DE19634612 A DE 19634612A DE 19634612 A1 DE19634612 A1 DE 19634612A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- gate
- power semiconductor
- semiconductor switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Optimierung
des Abschaltvorgangs eines nichteinrastenden, abschaltbaren
Leistungs-Halbleiterschalters in einem hartschaltenden Strom
richter und eine Vorrichtung zur Durchführung des Verfahrens.
Als nichteinrastende Leistungs-Halbleiterschalter werden
Halbleiter-Bauelemente bezeichnet, bei denen ständig am Steu
ereingang ein Steuersignal anstehen muß, damit sie im leiten
den Zustand bleiben. Zu den nichteinrastenden, abschaltbaren
Leistungs-Halbleiterschaltern werden der bipolare Leistungs
transistor (LTR) und die feldgesteuerten, abschaltbaren Halb
leiter-Bauelemente gezählt. Zu den feldgesteuerten, abschalt
baren Halbleiter-Bauelementen zählen beispielsweise der
selbst sperrende Feldeffekttransistor (MOS-FET), der Insula
ted-Gate-Bipolar-Transistor (IGBT), der feldgesteuerte Thyri
stor, auch als MOS Controlled Thyristor (MCT) bezeichnet, . . .
Bei Leistungs-Halbleiterschaltern mit MOS-Steuereingang geht
die Entwicklung immer mehr in Richtung hoher Stromtragfähig
keit der Module. Zur Zeit sind Hochstrommodule erhältlich,
die bei einer Sperrfähigkeit von 1700 V einen Drain-Source
strom von 1200 A führen können. Mit dem Anstieg der Strom
tragfähigkeit steigt auch der Wert der Stromänderungsge
schwindigkeit (di/dt), insbesondere beim Abschalten des Mo
duls, erheblich an. Da die Module jeweils mit einer Ansteuer
einrichtung und einem Zwischenkreis elektrisch leitend ver
bunden sind, verursachen bei Schaltvorgängen Induktivitäten
im Leistungsteil von Stromrichtern meist energiereiche Über
spannungen an den IGBT-Modulen.
Um beim Einsatz von nichteinrastenden, abschaltbaren Lei
stungs-Halbleitern in hartschaltenden Stromrichtern kleine
Schaltverluste zu erreichen, müssen die Schaltzeiten mög
lichst klein sein. Dem sind aber durch konstruktiv bedingte
Streuinduktivitäten und den damit beim Abschalten bedingten
Überspannungen Grenzen gesetzt. Bei konventionellen Ansteue
rungen geschieht die Einstellung der Schaltzeit über die je
weilige Höhe der angelegten Ansteuerspannung sowie einen da
zugehörigen Gate-Widerstand. Durch die Bauelementeigenschaf
ten sind bei einer solchen Ansteuerschaltung beim Abschalt
vorgang eines derartigen Leistungs-Halbleiterschalters Span
nungsanstiegs- und Stromfallzeit miteinander verkoppelt.
Mit der Erhöhung der Spannungs- und Stromfestigkeit von
nichteinrastenden, abschaltbaren Leistungs-Halbleiterschal
tern wird auch die Kontrolle der Transienten wichtig, da die
Stromänderungsgeschwindigkeit (di/dt) mit dem abzuschaltenden
Strom und die Spannungsänderungsgeschwindigkeit (du/dt) mit
der Erhöhung der Zwischenkreisspannung zunimmt. Die Span
nungsänderungsgeschwindigkeit darf vom Hersteller festgelegte
Werte nicht übersteigen, damit beim Ausschalten das Einrasten
des Leistungs-Halbleiterschalters vermieden wird. Die Über
spannung hängt von der im Kreis vorhandenen Streuinduktivität
und von der Stromänderungsgeschwindigkeit ab. Durch die Re
duktion der Stromänderungsgeschwindigkeit kann insbesondere
im Kurzschlußfall die Überspannung verringert werden.
Aus der EP 0 645 889 A1 ist ein Verfahren und eine Vorrich
tung zur Begrenzung der Stromfallgeschwindigkeit beim Aus
schalten von Leisungs-Halbleiterschaltern mit MOS-Steuerein
gang bekannt. Bei diesem Verfahren wird beim Ausschalten in
Abhängigkeit einer Induktivität eine Gegenspannung erzeugt,
die auf eine am Leistungs-Halbleiterschalter anstehende
Gate-Emitterspannung rückgekoppelt wird. Durch diese Rückkoppelung
wird die Gate-Emitterspannung angehoben, wodurch die Ab
schaltgeschwindigkeit unverzögert wirksam reduziert wird,
ohne dabei die Speicherzeit des Leistungs-Halbleiterschalters
zu vergrößern oder das Einschaltverhalten zu beeinflussen.
Diese Gegenkoppelung ist insbesondere beim Auftreten von sehr
hohen negativen Stromsteilheiten, beispielsweise Überstrom
bzw. Kurzschlußstrom, verstärkt wirksam. Der Wert der Strom
änderungsgeschwindigkeit ist unabhängig vom Nennbetrieb oder
Kurzschlußbetrieb einstellbar. Zur Verstellung der Gegen
spannung und damit den Wert der Stromänderungsgeschwindigkeit
kann der Wert der Induktivität verändert werden. Die Änderung
des Wertes der Induktivität ist im Hinblick auf einen nieder
induktiven Aufbau eines Stromrichters nur in sehr engen Gren
zen zu variieren.
Aus der EP 0 361 211 B1 ist eine Schutzschaltung für einen
Leistungs-Halbleiterschalter bekannt, die eine eine Kollek
tor-Emitter- und eine Basis-Emitter-Überwachung und ein
ODER-Gatter aufweisende Laststrom-Überwachungsschaltung und eine
erste und zweite negative Stromquelle bzw. einen ersten und
zweiten zuschaltbaren Gate-Entladewiderstand aufweist. Die
Laststrom-Überwachungsschaltung ist ausgangsseitig mit einem
Steuerglied verknüpft, das ausgangsseitig unter anderem mit
der zweiten negativen Stromquelle bzw. dem zweiten zuschalt
baren Gate-Entladewiderstand verbunden ist. Die Laststrom-Über
wachungsschaltung stellt fest, ob der Leistungs-Halblei
terschalter im Nenn- oder Kurzschlußbetrieb ist. In Abhängig
keit davon wird zum Abschalten des Leistungs-Halbleiterschal
ters entweder die erste oder zweite negative Stromquelle ak
tiviert. Dadurch wird verhindert, daß im Kurzschlußfall der
Leistungs-Halbleiterschalter hart ausgeräumt wird. Dies führt
zu Einschnüreffekten, wodurch der Leistungs-Transistor seine
Abschaltfähigkeit verliert. Dadurch, daß im Kurzschlußfall
mit einem kleineren Ausräumstrom der Leistungs-Transistor
abgeschaltet werden kann, kann die maximale Kurzschluß
festigkeit des Leistungs-Transistors auch im Kurzschlußfall
ausgenutzt werden.
Im Aufsatz "Optimization of the Turn-Off Performance of IGBT
at Overcurrent and Short-Circuit Current", von H. G. Eckel
und L. Sack, abgedruckt im Konferenzband "EPE′93, Vol. 2, 13.-16.
September 1993, Seiten 317 bis 322, werden zwei Abschalt
strategien für einen IGBT in einem hartschaltenden Stromrich
ter vorgestellt. Bei beiden Strategien werden zwei Gate-Ent
ladewiderstände verwendet. Bei der ersten Abschaltstrategie
wird die Absenkung der Gate-Emitterspannung zunächst mit dem
niedrigen Gate-Entladewiderstand begonnen und die Kollektor-Emitter
spannung wird auf Überschreitung einer Referenzspan
nung von etwa 10 V überwacht. Ist die Kollektor-Emitterspan
nung größer/gleich der Referenzspannung wird nach Ablauf
einer vorgebbaren Verzögerungszeit die Gate-Emitterspannung
mit dem hohen Gate-Entladewiderstand abgesenkt, bis der
Leistungs-Halbleiterschalter gesperrt ist. Diese zweistufige
Gatesteuerung verlangt die genaue Kenntnis über das dynami
sche Verhalten des IGBT′s. Falls dies nicht bekannt ist, so
soll der erste Gate-Entladewiderstand so klein wie möglich,
die Verzögerungszeit größer als die Anstiegsgeschwindigkeit
der Kollektor-Emitterspannung und der zweite Gate-Entladewi
derstand so groß wie möglich gewählt werden.
Bei der zweiten vorgestellten Abschaltstrategie wird die
Gate-Emitterspannung mit einem charakteristischen Gate-Ent
ladewiderstand abgesenkt, bis das Miller-Plateau der
Gate-Emitterspannung erreicht ist. Während die Gate-Emitterspan
nung gleich dem Miller-Plateau ist, steigt die Kollektor-Emitter
spannung an. Sobald die Kollektor-Emitterspannung
einen Referenzwert, beispielsweise 10 V, übersteigt, wird die
Gate-Emitterspannung mit einem Referenzwert verglichen. Bei
niedrigem Kollektorstrom ist das Miller-Plateau niedrig, so
daß der erste Gate-Entladewiderstand, während des gesamten
Abschaltvorganges benutzt wird. Bei höherem Kollektorstrom
ist das Miller-Plateau der Gate-Emitterspannung hoch. In
diesem Fall wird nach einer vorbestimmten Verzögerungszeit
der erste Gate-Entladewiderstand abgeschaltet und ein großer
Gate-Entladewiderstand eingeschaltet. Bei der Anwendung
dieser zweiten Anschaltstrategie wird die genaue Kenntnis
über das Miller-Plateau gebraucht, damit diese Strategie
umgesetzt werden kann.
Der wesentliche Nachteil bei den beiden vorgestellten Ab
schaltstrategien ist der, daß man die genaue Beziehung zwi
schen Miller-Plateau und Kollektorstrom kennen muß. Dies kann
von IGBT zu IGBT verschieden sein und auch die Verzögerungs
zeit muß an den jeweiligen IGBT-Typen angepaßt werden, da
eine zu kurze Verzögerungszeit zu unnötig höheren Verlusten
führt und eine zu lange Verzögerungszeit einen zu späten Ein
griff bedeutet und die Erhöhung des Widerstandswertes des
Gate-Entladewiderstandes somit keine Wirkung mehr zeigen
kann.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren
und eine Vorrichtung zur Optimierung des Abschaltvorganges
eines nichteinrastenden, abschaltbaren Leistungs-Halbleiter
schalters in einem hartschaltenden Stromrichter anzugeben,
wobei eine einfache Funktionsweise sowie minimale und einfa
che ermittelbare Meßgrößen Vorrang hat.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des An
spruchs 1 gelöst.
Mittels diesem Verfahren wird erreicht, daß auf den Span
nungsgradienten und den Stromgradienten des Abschaltvorganges
eines nichteinrastenden, abschaltbaren Leistungs-Halbleiter
schalters getrennt Einfluß genommen werden kann. Dazu werden
unterschiedliche Entladeströme verwendet, die in Abhängigkeit
des Zustandes der Kollekor-Emitterspannung des Leistungs-Halb
leiterschalters ausgewählt werden. Zu Beginn des Ab
schaltvorgangs wird der Entladestrom so eingestellt, daß sich
die maximal zulässige Spannungsänderungsgeschwindigkeit des
Leistungs-Halbleiterschalters einstellen kann. Sobald die
Kollektor-Emitterspannung einen vorbestimmten Referenzspan
nungswert erreicht hat, wird der Entladestrom auf einen nied
rigeren Wert vermindert. Die Höhe dieses verminderten Entla
destromes hängt vom Wert der Überspannung ab, der maximal
auftreten darf. Der Referenzspannungswert ist gleich dem
Spannungswert, bei dem der Kollektorstrom beginnt, zu kommu
tieren. Daß heißt, bei einem Stromrichter ist der Wert der
Referenzspannung gleich dem Wert der Zwischenkreisspannung.
Der Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß
für die Umschaltung von einem Entladestrom auf einen anderen
die genaue Kenntnis über das dynamische Verhalten des Lei
stungs-Halbleiterschalters nicht mehr notwendig ist, da die
Umschaltung erst dann vorgenommen wird, wenn die Kollektor-Emitter
spannung einen Referenzspannungswert erreicht, bei dem
der Kollektorstrom zu kommutieren beginnt. Zur Ermittlung
dieses Umschaltpunktes muß nur die Kollektor-Emitterspannung
mit einem entsprechenden Referenzspannungswert verglichen
werden. Durch die Entkoppelung des Spannungsanstiegs- und
Stromfallzeit besteht die Möglichkeit, die Schaltzeiten von
nichteinrastenden, abschaltbaren Leistungs-Halbleiterschal
tern in hartschaltenden Stromrichtern möglichst kurz zu ma
chen, wobei kleine Schaltverluste erreicht werden.
Bei einem vorteilhaften erfindungsgemäßen Verfahren wird die
Gate-Emitterspannung des Leistungs-Halbleiterschalters zu Be
ginn des Abschaltvorganges mit Hilfe eines konstant vermin
derten Entladestromes abgesenkt, bis die Kollektor-Emitter
spannung des Leistungs-Halbleiterschalters ansteigt. Dieses
langsame Ausschalten zu Beginn des Abschaltvorganges ist be
sonders vorteilhaft im Kurzschlußfall.
Eine Vorrichtung zur Durchführung des erfindungsgemäßen Ver
fahrens verwendet eine herkömmliche Ansteuereinrichtung für
einen nichteinrastenden, abschaltbaren Leistungs-Halbleiter
schalter, die um eine Einrichtung zur Zustandserfassung der
Kollektor-Emitterspannung des Leistungs-Halbleiterschalters,
einer Logikschaltung und zweier zuschaltbarer Einrichtungen
zur Generierung von zwei unterschiedlichen Entladeströmen er
weitert ist, wobei diese zuschaltbaren Einrichtungen von der
Logikschaltung in Abhängigkeit des Zustandes der Kollektor-Emitter
spannung während des Abschaltvorganges angesteuert
werden. Die zuschaltbare Einrichtung zur Generierung eines
hohen Entladestromes erübrigt sich meist, da eine herkömmli
che Steuereinrichtung bereits eine zuschaltbare Einrichtung
zur Generierung eines hohen Entladestromes aufweist. Somit
kann man mit wenig zusätzlichen Einrichtungen eine herkömmli
che Ansteuereinrichtung derart modifizieren, daß der Ab
schaltvorgang für einen nichteinrastenden, abschaltbaren
Leistungs-Halbleiterschalter optimiert wird.
Bei einer vorteilhaften Vorrichtung wird anstelle der Logik
schaltung und der zuschaltbaren Einrichtungen zur Generierung
unterschiedlicher Entladeströme ein Rampengenerator vorgese
hen, der mittels eines Umschalters mit dem Gate-Anschluß des
Leistungs-Halbleiterschalters verknüpfbar ist, wobei der Um
schalter mit einer Ablaufsteuerung versehen wird. Somit er
hält man eine besonders einfache Modifikation einer herkömm
lichen Steuereinrichtung, mit der der Abschaltvorgang opti
miert werden kann.
Bei einer weiteren vorteilhaften Vorrichtung werden anstelle
des Umschalters drei Schalter verwendet, deren Betätigungs
eingänge mit der Ablaufsteuerung verbunden sind, wobei der
dritte Schalter den Gate-Anschluß des Leistungs-Halbleiter
schalters mit einem Eingang des Rampengenerators verbindet.
Der Vorteil dieser Schaltungsvariante gegenüber der Schal
tungsvariante mit Rampengenerator und Umschalter, auch als
Memory-Schaltung genannt, liegt darin, daß sichergestellt
ist, daß das Gate und der Rampengenerator zum Zeitpunkt der
Umschaltung durch die Ablaufsteuerung den gleichen Wert be
sitzen. Bei der Memory-Schaltung können Probleme durch Leck
ströme auftreten, während das Gatepotential des Leistungs-Halb
leiterschalters gleich dem Miller-Plateau ist.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung
bezug genommen, in der Ausführungsbeispiele der Vorrichtung
zur Durchführung des erfindungsgemäßen Verfahrens zur Opti
mierung des Abschaltvorganges eines nichteinrastenden, ab
schaltbaren Leistungs-Halbleiterschalters schematisch veran
schaulicht sind.
Fig. 1 zeigt jeweils in einem Diagramm die zeitlichen Ver
läufe der Kollektor-Emitterspannung, des Kollektor
stromes und der Gate-Emitterspannung eines IGBT′s
während eines Abschaltvorganges, in
Fig. 2 ist ein Blockschaltbild einer ersten Ausführungsform
der Vorrichtung zur Durchführung des erfindungsgemä
ßen Verfahrens dargestellt, die
Fig. 3 zeigt ein Blockschaltbild einer Einrichtung zur Zu
standserfassung der Kollkektor-Emitterspannung der
Vorrichtung gemäß Fig. 2, die
Fig. 4 zeigt ein Ausführungsbeispiel der Einrichtung zur Zu
standserfassung der Kollektor-Emitterspannung der
Vorrichtung gemäß Fig. 2, die
Fig. 5 zeigt ein Blockschaltbild der Logikschaltung der Vor
richtung nach Fig. 2, in
Fig. 6 ist ein Blockschaltbild einer weiteren Einrichtung
zur Zustandserfassung der Kollektor-Emitterspannung
der Vorrichtung gemäß Fig. 2 dargestellt, wobei in
Fig. 7 ein Blockschaltbild einer Auswerteeinrichtung der
weiteren Einrichtung zur Zustandserfassung der Kol
lektor-Emitterspannung gemäß Fig. 6 zeigt, in
Fig. 8 ist ein Blockschaltbild einer zweiten Ausführungsform
der Vorrichtung zur Durchführung des erfindungs
gemäßen Verfahrens dargestellt und die
Fig. 9 zeigt ein Blockschaltbild einer dritten Ausführungs
form der Vorrichtung zur Durchführung des erfindungs
gemäßen Verfahrens.
Das Verfahren und die Vorrichtung zur Optimierung des Ab
schaltvorgangs eines nichteinrastenden, abschaltbaren Lei
stungs-Halbleiterschalters wird in den genannten Figuren am
Beispiel eines IGBT-Hochstrommoduls 2 mit einer herkömmlichen
Ansteuereinrichtung 4 erläutert, wobei das IGBT-Hochstrommo
dul 2 zur besseren Kennzeichnung mit einer breiteren Strich
stärke gezeichnet ist. Das IGBT-Hochstrommodul 2 ist mit sei
nem Kollektor-Anschluß C an eine positive Zwischenkreis
schiene 6 angeschlossen, die eine positive Zwischenkreisspan
nung +Uz führt. Der Emitter-Anschluß E ist einerseits mit ei
nem Wechselstromanschluß 8 und andererseits mit einem Kollek
tor-Anschluß C eines weiteren IGBT-Hochstrommoduls mit einer
Ansteuereinrichtung verknüpft, die aus Übersichtlichkeits
gründen nicht näher dargestellt sind. Die Steuereinrichtung
4 ist mit seinen beiden Ausgängen 10 und 12 mit dem Gate-An
schluß C und mit dem Emitter-Steuereingang ESt des IGBT-Hoch
strommoduls 2 verbunden.
Im Aufsatz "Optimierte Leistungssteuerung" von W. Bösterling,
W. Keuter und M. Tscharn, abgedruckt in der DE-Zeitschrift
"Elektronik", Band 24, 1990, Seiten 62-67, sind verschiedene
Ansteuereinrichtungen für IGBT-Module ausführlichst beschrie
ben, so daß an dieser Stelle darauf verzichtet werden kann.
Die Vorrichtung zur Durchführung des erfindungsgemäßen Ver
fahrens ist von der Ausgestaltung der Ansteuereinrichtung un
abhängig.
Anhand der Signalverläufe Kollektor-Emitterspannung UCE, Kol
lektorstrom IC und Gate-Emitterspannung UGE der Fig. 1 sollen
zunächst der Abschaltvorgang eines IGBT-Hochstrommoduls 2
näher erläutert werden:
Um ein IGBT-Hochstrommodul 2 abschalten zu können, muß das
Potential des Gates G bis auf Emitterpotential entladen wer
den. In der Regel legt man das Gatepotential auf (gegenüber
Emitter) negatives Potential, um Störungen entgegenzuwirken.
Das Entladen des Gates G geschieht über einen Gate-Entlade
widerstand RGoff, der auch gleichzeitig der Gate-Ladewider
stand RGon sein kann. Der Entladevorgang beginnt zum Zeitpunkt
t₀ und fällt zunächst bis zum Miller-Plateau UP (Zeitpunkt
t₁), das abhängig vom Laststrom iL ist, ab. Hier werden zu
nächst die parasitären Kapazitäten umgeladen. Die Kollektor-Emitter
spannung UCE steigt zum Zeitpunkt t₁ (Miller-Plateau)
an. Erreicht die Kollektor-Emitterspannung UCE den Wert der
Zwischenkreisspannung +Uz (Zeitpunkt t₂), so kann eine Frei
laufdiode den Strom vom IGBT-Hochstrommodul 2 übernehmen und
der Kollektorstrom IC fällt. Gleichzeitig sinkt die Gate-Emitter
spannung UGE. Die Stromfallzeit läßt sich durch eine
Art der Ansteuerung (geringer oder hoher Entladestrom der
Steuerkapazität) beeinflussen und endet zum Zeitpunkt t3. Ab
diesem Zeitpunkt t₃ fließt durch das IGBT-Hochstrommodul 2
nur noch ein Tailstrom, der aus der gespeicherten Ladung des
Bauelementes resultiert. Im Gegensatz zu den vorherigen Pha
sen hat man über die Ansteuerung 4 keinen Einfluß auf den
Tailstrom. Während des Stromabfalles überschreitet die Kol
lektor-Emitterspannung UCE am IGBT-Hochstrommodul 2 die Zwi
schenkreisspannung +Uz bedingt durch die Streuinduktivität in
den Zuleitungen. Der Abschaltvorgang kann durch Änderung des
Wertes des Gate-Entladewiderstandes RGoff beeinflußt werden.
Ein kleiner Widerstandswert bedeutet einen großen Stromfluß
aus dem Gate G des IGBT-Hochstrommoduls 2 heraus, somit ein
schnelleres Umladen, eine höhere Spannungsanstiegsgeschwin
digkeit und eine höhere Stromfallgeschwindigkeit bei den
einzelnen Schaltvorgängen.
Die Fig. 2 zeigt ein Blockschaltbild einer ersten Ausführungs
form einer Vorrichtung zur Durchführung des erfindungsgemäßen
Verfahrens. Diese Vorrichtung weist eine konventionelle An
steuereinrichtung 4, eine Einrichtung 14 zur Zustandserfas
sung der Kollektor-Emitterspannung UCE des IGBT-Hochstrommo
duls 2, eine Logikschaltung 16 und zwei zuschaltbare Einrich
tungen 18 und 20 zur Generierung von zwei unterschiedlichen
Entladeströmen auf. Der Eingang 22 der Einrichtung 14 ist mit
einem Kollektor-Anschluß C des Leistungs-Halbleiterschalters
2 und sein Ausgang 24 mit einem ersten Eingang 26 der Logik
schaltung 16 verbunden. An einem zweiten Eingang 28 dieser
Logikschaltung 16 steht ein Ausschaltsignal SAus an. Der Aus
gang 30 bzw. 32 der Logikschaltung 16 ist mit einem Steuerein
gang 34 bzw. 36 der Einrichtungen 18 bzw. 20 verbunden. Der
Ausgang der Einrichtung 18 bzw. 20 ist mit dem Gate-Anschluß G
des Leistungs-Halbleiterschalters 2 und deren Eingang mit ei
nem Signal-Ausgang 38 bzw. 40 der Ansteuereinrichtung 4 ver
knüpft. Außerdem ist bei dieser Art der Vorrichtung der
Gate-Anschluß G des Leistungs-Halbleiterschalters 2 mit einem
zweiten Eingang 42 der Einrichtung 14 zur Zustandserfassung
der Kollektor-Emitterspannung UCE des Leistungs-Halbleiter
schalters 2 mittels einer unterbrochenen Linie verbunden. Die
Verbindung des Potentialverlaufs der Gate-Emitterspannung UCE
hängt von der Ausführungsform der Einrichtung 14 ab.
In der Fig. 3 ist ein Blockschaltbild einer ersten Ausfüh
rungsform der Einrichtung 14 näher dargestellt. Diese Ein
richtung 14 zur Zustandserfassung der Kollektor-Emitterspan
nung UCE des IGBT-Hochstrommoduls 2 weist einen Spannungstei
ler 44, einen schnellen Komparator 46, eine einstellbare Re
ferenzspannungsquelle 48 und eine monostabile Kippstufe 50
auf. Der Spannungsteiler 44 ist eingangsseitig mit dem Ein
gang 22 der Einrichtung 14 und ausgangsseitig mit dem nicht
invertierenden Eingang des Komparators 46 verbunden. Die Re
ferenzspannungsquelle 48 ist am invertierenden Eingang dieses
Komparators 46 angeschlossen. Ausgangsseitig ist der Kompara
tor 46 über die monostabile Kippstufe 50 mit dem Ausgang 24
der Einrichtung 14 verbunden. Das Ausgangssignal yCE des
schnellen Komparators 46 wechselt von low nach high, sobald
die Kollektor-Emitterspannung UCE gleich der Referenzspannung
UCEref ist. Dadurch wir die monostabile Kippstufe 50 gestar
tet, so daß das Ausgangssignal SPuls der Einrichtung 14 von
low nach high wechselt. Sobald die Zeit der monostabilen
Kippstufe 50 abgelaufen ist, wechselt das Ausgangssignal SPuls
der Einrichtung 14 wieder nach low. Die Zeit dieser mo
nostabilen Kippstufe 50 ist beispielsweise auf eine Zeit
eingestellt, die verstreicht, wenn man die maximale Strom
fallzeit realisieren würde. Als Referenzspannung UCEref wird
beispielsweise der Spannungswert der Zwischenkreisspannung
+Uz gewählt. Der Wert kann aber auch oberhalb als auch unter
halb einer betriebsmäßigen Zwischenkreisspannung +Uz liegen.
Durch die Wahl der Referenzspannung UCEref < Ud wird im regulären
Betrieb schnell und im Betrieb erhöhter Zwischenkreisspannung
langsam geschaltet.
In der Fig. 4 ist ein Ausführungsbeispiel der Einrichtung 14
zur Zustandserfassung der Kollektor-Emitterspannung UCE des
Leistungs-Halbleiterschalters 2 dargestellt. Diese darge
stellte Ausführungsform der Einrichtung 14 ist als Analog
schaltung ausgeführt. Solange die Kollektor-Emitterspannung
UCE am Eingang 22 der Einrichtung 14 kleiner ist als die Re
ferenzspannung UCEref, wird die Spannung von der Zener-Diode
D1 aufgenommen. Überschreitet die Kollektor-Emitterspannung
UCE die Referenzspannung UCEref, so fließt ein Strom durch den
Kondensator C1 und dem Widerstand R1 solange die
Kollektor-Emitterspannungsänderungsgeschwindigkeit größer Null ist.
Gleichzeitig wird über die Diode D2 der Kondensator C2
schnell geladen. Sobald die Spannung am Kondensator C2 gleich
der Arbeits-Gate-Source-Spannung der MOSFET T ist, leitet
dieser Transistor T und am Ausgang 24 die Einrichtung 14
wechselt das Ausgangssignal Puls von 5 V auf beispielsweise
0 V. Ist der Anstieg der Kollektor-Emitterspannung UCE
vorüber, so fließt kein Strom mehr durch den Kondensator C1.
Der Kondensator C2 wird über die Widerstände R1 und R2 lang
sam entladen. Mit der Wahl des Widerstands R2 kann diese
Entladungszeitkonstante und damit die Pulsdauer des
Ausgangssignals Puls am Ausgang 24 der Einrichtung 14 einge
stellt werden. Mittels der Diode D4 kann sich der Kondensator
C1 beim nächsten Einschaltvorgang des Leistungs-Halbleiter
schalters 2 wieder schnell entladen. Das Ausgangssignal Puls
muß zur weiteren Verwendung invertiert werden oder es müssen
die Ausgänge 30 und 32 der Logikschaltung 16 vertauscht
werden.
Die Fig. 5 zeigt ein Blockschaltbild der Logikschaltung 16 der
Vorrichtung gemäß Fig. 2. Diese Logikschaltung 16 weist ein
erstes und zweites UND-Gatter 52 und 54 und einen ersten und
zweiten Invertierer 56 und 58 auf. Der Ausgang des ersten In
vertierers 56 ist jeweils mit einem Eingang des ersten und
zweiten UND-Gatters 52 und 54 verbunden. Der zweite Eingang
des ersten UND-Gatters 52 ist mit dem ersten Eingang 26 der
Logikschaltung 16 verknüpft, wobei der Ausgang dieses
UND-Gatters 52 mit dem zweiten Ausgang 32 der Logikschaltung 16
verbunden ist. Der Eingang des zweiten Invertierers 58 ist
ebenfalls mit dem ersten Eingang 26 der Logikschaltung 16
verbunden und ausgangsseitig mit einem zweiten Eingang des
zweiten UND-Gatters 54, der ausgangsseitig mit dem ersten
Ausgang 30 der Logikschaltung 16 verbunden ist. Der erste In
vertierer 56 ist eingangsseitig mit dem zweiten Eingang 28
der Logikschaltung 16 verknüpft. Mittels dieser Logikschal
tung 16 wechselt das Steuersignal SStF für die erste zuschalt
bare Einrichtung 18 von low nach high sobald das Steuersignal
SAus von high nach low wechselt und das Zustandssignal SPuls
low ist. Das Steuersignal SStSL für die zweite zuschaltbare
Einrichtung 20 wechselt von low nach high, sobald das Zu
standssignal SPuls von low nach high wechselt und das Aus
schaltsignal SAus low ist. Mit diesem Pegelwechsel des Zu
standssignals SPuls wechselt das Steuersignal SStF von high
nach low.
In der Fig. 6 ist ein Blockschaltbild einer weiteren Ausfüh
rungsform der Einrichtung 14 zur Zustandserfassung der Kol
lektor-Emitterspannung UCE des Leistungs-Halbleiterschalters
2 dargestellt. Diese Ausführungsform der Einrichtung 14 un
terscheidet sich von der Ausführungsform der Einrichtung 14
gemäß Fig. 3 dadurch, daß anstelle der monostabilen Kippstufe
50 eine Auswerteeinrichtung 60 verwendet wird. Der erste Ein
gang 62 dieser Auswerteeinrichtung 60 ist mit dem Ausgang des
Komparators 46 und der zweite Eingang 64 mit dem zweiten Ein
gang 42 der Einrichtung 14 verbunden, an dem die Gate-Emit
terspannung Emitterspannung UGE sowie die Kollektor-Emitter
spannung UCE abgefragt.
In der Fig. 7 ist ein Blockschaltbild der Auswerteeinrichtung
60 näher dargestellt. Diese Auswerteeinrichtung 60 weist ei
nen Komparator 66, eine Referenzspannungsquelle 68 und ein
UND-Gatter 70 auf. Der eine Eingang des UND-Gatters 70 ist
mit dem ersten Eingang 62 der Auswerteeinrichtung 60 verbun
den, an dem das Komparatorsignal YCE des Komparators 46 der
Einrichtung 14 ansteht. Der zweite Eingang des UND-Gatters 70
ist mit dem Ausgang des Komparators 66 verbunden, dessen
nichtinvertierenden Eingang dem zweiten Eingang 64 der Aus
werteeinrichtung 60 verknüpft ist und am invertierenden Ein
gang die Referenzspannungsquelle 68 angeschlossen ist.
Die Auswerteeinrichtung 60 liefert nur dann ein Signal, wenn
die Kollektor-Emitterspannung UCE größer/gleich der Refe
renzspannung UCEref und die Gate-Emitterspannung UGE ebenfalls
größer/gleich einer Referenzspannung UCEref ist. Die Referenz
spannung UGEref gibt den Referenzwert für das Miller-Plateau
an, das bekanntlich vom Kollektorstrom IC abhängig ist. Die
Referenzspannung UCEref kann auch unter dem Miller-Plateau
liegen (also unterhalb der Schwellenspannung des IGBTs/Typ
< 5 V). Somit wird zum Zeitpunkt t₂ gemäß Fig. 1 nur dann mit
vermindertem Entladestrom das Gatepotential abgesenkt, wenn
in Abhängigkeit der Gate-Emitterspannung UGE festgestellt
worden ist, daß ein Überlast- bzw. Kurschlußfall vorliegt.
Bleibt die Gate-Emitterspannung UCE unterhalb der Referenz
spannung UGEref, so liegt kein Überlast- bzw. Kurzschlußfall
vor, so daß mit erhöhtem Entladestrom das Gatepotential
weiter abgesenkt werden kann.
Somit wird der Abschaltvorgang dahingehend optimiert, daß nur
in einem Überlast- bzw. Kurzschlußfall die Stromfallgeschwin
digkeit reduziert wird, damit die Überspannung auf vertret
bare Werte begrenzt wird.
Die zuschaltbare Einrichtung 18 bzw. 20 zur Generierung eines
Entladestromes kann auf unterschiedliche Weise realisiert
werden. Die einfachste Realisierung stellt ein Abschalten
mittels eines Gate-Entladewiderstandes RGoff1 bzw. RGoff2 dar.
Dabei kann der Wert des Gate-Entladewiderstandes RGoff1 dem
Wert des Abschaltwiderstandes beim herkömmlichen Ausschalten
gewählt werden. Der Wert des Gate-Entladewiderstandes RGoff2
wird so groß gewählt, daß der Abschaltvorgang nur in einer
langsamen Art und Weise fortgesetzt wird. Diese Gate-Entlade
widerstände RGoff1 und RGoff2 werden jeweils mittels eines
Schalters, insbesondere eines Transistors, mit einem negati
ven Potential der Ansteuereinrichtung 4 verbunden.
Anstelle von zuschaltbaren Gate-Entladewiderständen RGoff1 und
RGoff2 können auch zwei zuschaltbare Spannungsquellen mit den
Spannungen Uoff1 und Uoff2 verwendet werden, die über einem
Gateentladewiderstand mit dem Gate-Anschluß G des IGBT-Hoch
strommoduls 2 verbunden sind. Dabei besitzt die Spannung Uoff1
einen kleinen oder negativen Wert, so daß die am Gateentlade
strom abfallende Spannung UR groß ist. Die Spannung Uoff2
besitzt einen höheren Wert, so daß die Spannung UR klein
wird. Die Spannung Uoff2 darf nur so groß sein, daß auch beim
niedrigsten Niveau des Miller-Plateaus die Spannung UR
positiv bleibt, um ein wiederaufladen des Gates G des
Leistungs-Halbleiterschalters 2 zu verhindern. Die unter
schiedlichen Spannungsquellen können durch unterschiedliche
Versorgungspotentiale realisiert werden.
Anstelle von zuschaltbaren Spannungsquellen können auch zu
schaltbare Stromquellen verwendet werden, wobei die eine
Stromquelle einen Entladestrom für eine schnelle Abschaltung
und die andere Stromquelle einen Entladestrom für eine lang
same Abschaltung liefert.
Anhand der beschriebenen Vorrichtung gemäß Fig. 2 wird im fol
genden das Verfahren zur Optimierung des Abschaltvorgangs ei
nes nichteinrastenden, abschaltbaren Leistungs-Halbleiter
schalters 2 näher beschrieben:
Von einem nicht näher dargestellten Steuersatz wird ein Aus
schaltsignal SAus an die Ansteuereinrichtung 4 des IGBT-Hoch
strommoduls 2 angelegt. Dieses Ausschaltsignal SAus steht so
mit auch an der Logikschaltung 16 an. Dieses Ausschaltsignal
SAus trifft beispielsweise zum Zeitpunkt t₀ ein. Zu diesem
Zeitpunkt t₀ ist die Kollektor-Emitterspannung UCE gleich ei
ner vom Leistungs-Halbleiterschalter 2 abhängigen Sättigungs
spannung, die im Vergleich zur Zwischenkreisspannung +Uz des
Stromrichters, annähernd Null ist. Dadurch ist das Ausgangs
signal SPuls der Einrichtung 14 zur Zustandserfassung der Kol
lektor-Emitterspannung UCE im Low-Zustand. Am Ausgang 30 der
Logikschaltung 16 ist das Steuersignal SStF, das den schnellen
Abschaltmodus repräsentiert, im High-Zustand und das Steuer
signal SStSL, das den langsamen Abschaltmodus repräsentiert,
im Low-Zustand. Somit wird das Gate-Emitterpotential UGE des
IGBT-Hochstrommoduls 2 mit Hilfe eines konstanten maximal zu
lässigen Entladestromes abgesenkt. Während dieser Absenkung
der Gate-Emitterspannung UGE steigt die Kollektor-Emitter
spannung UCE an. Am Signalverlauf der Kollektor-Emitterspan
nung UCE gemäß Fig. 1 kann man erkennen, daß diese Kollektor-Emitter
spannung UCE genau dann beginnt anzusteigen, wenn die
Gate-Emitterspannung UCE gleich dem Miller-Plateau ist. So
lange die Kollektor-Emitterspannung UCE nicht gleich der Re
ferenzspannung UCEref ist, bleibt die Einrichtung 18 zur Gene
rierung eines Entladestromes für den schnellen Abschaltmodus
zugeschaltet. Sobald die Kollektor-Emitterspannung UCE
gleich/größer der Referenzspannung UCEref ist, beispielsweise
gleich der Zwischenkreisspannung +Uz ist (Zeitpunkt t₂),
wechselt das Ausgangssignal SPuls der Einrichtung 14 von low
nach high, so daß das Steuersignal SStF am Ausgang 30 der Lo
gikschaltung 16 von high nach low und das Steuersignal SStSL
am Ausgang der Logikschaltung 16 von low nach high wechselt.
Dadurch wird während des Ausschaltvorgangs verzögerungsfrei
vom schnellen Abschaltmodus auf den langsamen Abschaltmodus
umgeschaltet. Die Gate-Emitterspannung UGE wird vom Zeitpunkt
t₂ an mit einem kleineren Entladestrom abgesenkt. Die Höhe
dieses Entladestromes hängt von der zulässigen Sperrspannung
am Leistungs-Halbleiterschalter 2 ab, die auftreten darf ohne
diesen zu schädigen. Zum Zeitpunkt t₃ ist der Kollektorstrom
IC bereits so sehr abgesenkt, daß von diesem Zeitpunkt t₃ an
nur noch der Tailstrom, der aus der gespeicherten Ladung des
Bauelementes resultiert, fließt. Zum Zeitpunkt t₄ ist der
Abschaltvorgang beendet, da dann der Kollektorstrom IC und
die Gate-Emitterspannung UGE gleich Null sind und die Kollek
tor-Emitterspannung UCE gleich der Zwischenkreisspannung +UZ
ist. Damit der Leistungs-Halbleiterschalter 2 nicht durch
Störungen sich von selbst wieder einschaltet, ist es ratsam,
die Gate-Emitterspannung UGE auf ein negatives Potential,
beispielsweise -5 V, zu legen, wobei dies nicht in den zeit
lichen Verlauf der Gate-Emitterspannung UCE gemäß Fig. 1 dar
gestellt ist. Das Ausgangssignal SPuls wechselt nach Ablauf
der in der monostabilen Kippstufe 50 eingestellten Zeit
(< t4max) vom High-Zustand in den Low-Zustand, so daß die Ein
richtung 18 für den schnellen Abschaltmodus wieder zuge
schaltet ist. Werden diese Einrichtungen 18 und 20 mittels
Gate-Entladewiderstände RGoff1, und RGoff2 realisiert, so ist
der Gate-Anschluß G des IGBT-Hochstrommoduls 2 nach Ablauf
der Zeit der monostabilen Kippstufe 50 niederohmig mit einem
negativen Potential verbunden.
Wird der Einrichtung 14 zur Zustandserfassung der Kollektor-Emitter
spannung UCE auch die Gate-Emitterspannung UGE zuge
führt, so besteht die Möglichkeit die Umschaltung vom schnel
len Abschaltmodus auf den langsamen Abschaltmodus zu verhin
dern. Daß heißt, diese Umschaltung wird nur dann durchge
führt, wenn die Gate-Emitterspannung UGE größer/gleich einer
Referenzspannung UGEref ist, die einen Schwellenwert für das
Miller-Plateau angibt. Da die Höhe des Miller-Plateaus vom
Kollektorstrom IC abhängig ist, ist die Höhe des Miller-Pla
teaus ein Indiz für einen Normalbetrieb oder einen Überlast
bzw. Kurzschlußbetrieb des Leistungs-Halbleiterschalters 2.
Erst wenn der Überlast- bzw. Kurzschlußbetrieb erkannt wird,
wird vom schnellen Abschaltmodus verzögerungsfrei auf den
langsamen Abschaltmodus umgeschaltet.
Somit kann man mit dem erfindungsgemäßen Verfahren einen Ab
schaltvorgang mit wenig Aufwand dahingehend optimieren, daß
beim Einsatz von nichteinrastenden, abschaltbaren Leistungs-Halb
leiterschaltern 2 in hartschaltenden Stromrichtern, deren
Schaltzeiten möglichst kurz sein sollen, unabhängig vom Be
triebszustand dieses Leistungs-Halbleiterschalters 2, in dem
die Verkoppelung von Spannungsanstiegs- und Stromfallszeit
getrennt wird und abhängig vom Betriebszustand des Leistungs-Halb
leiterschalters 2 unabhängig voneinander gesteuert wer
den.
In der Fig. 8 ist eine zweite Ausführungsform der Vorrichtung
zur Durchführung des erfindungsgemäßen Verfahrens darge
stellt. Diese Ausführungsform der Vorrichtung unterscheidet
sich von der Ausführungsform der Vorrichtung gemäß Fig. 2 da
durch, daß anstelle der Einrichtung 14, der Logikschaltung 16
und der zuschaltbaren Einrichtungen 18 und 20 ein Rampengene
rator 72, ein Umschalter 74 und eine Ablaufsteuerung 76 vor
gesehen sind. Der Rampengenerator 72 ist ausgangsseitig mit
einem Eingang des Umschalters 74 verknüpft, dessen anderer
Eingang mit einem ersten Ausgang 10 der Ansteuereinrichtung 4
verbunden ist. Der Ausgang dieses Umschalters 74 ist mit dem
Gate-Anschluß G des IGBT-Hochstrommoduls 2 verknüpft. Der
zweite Ausgang 12 der Ansteuereinrichtung 4 ist mit dem Emit
ter-Steuereingang ESt des IGBT-Hochstrommoduls 2 verbunden.
Der Schalter 78 dieses Umschalters 74 wird von der Ablauf
steuerung 76 gesteuert. Diese Ablaufsteuerung 76 ist ein
gangsseitig mit dem Kollektor-Anschluß C des IGBT-Hochstrom
moduls 2 verbunden. Außerdem ist diese Ablaufsteuerung 76 das
Ausschaltsignal SAus zugeführt. In Abhängigkeit des Zustandes
der Kollektor-Emitterspannung UCE beim Abschaltvorgang wird
ein Steuersignal SUm generiert, daß den Schalter 78 des Um
schalters 74 während des Abschaltvorganges steuert.
Mit Eintreffen des Ausschaltsignals SAus bei der Ansteuerein
richtung 4 und der Ablaufsteuerung 76 wird einerseits in der
Ansteuereinrichtung 4 der Gate-Entladewiderstand RGoff mittels
eines Transistors der Gegentaktstufe mit dem negativen Poten
tial von -5 V verbunden und andererseits wird der Schalter 78
des Umschalters 74 von der Ablaufsteuerung 76 so angesteuert,
daß der Rampengenerator 72 mit dem Gate-Anschluß G des
IGBT-Hochstrommoduls 2 verbunden ist. Dadurch wird das Gate G mit
tels des Rampengenerators 72 entladen. Sobald die Kollektor-Emitter
spannung UCE ansteigt (Zeitpunkt t₁ der Fig. 1), wech
selt das Steuersignal SUm der Ablaufsteuerung 76 den Zustand,
wodurch der Schalter 78 des Umschalters 74 umgelegt wird, so
daß das Gate G des IGBT-Hochstrommoduls 2 mit dem Gate-Entlade
widerstand RGoff verbunden ist. Durch das Abschalten
des Rampengenerators 72 vom Gate-Anschluß G wird dieser
angehalten. Das Gate G des IGBT-Hochstrommoduls 2 wird nun
über den Gate-Entladewiderstand RGoff schnell entladen. Wäh
rend dieser schnellen Entladung des Cates G steigt die Kol
lektor-Emitterspannung UCE an. Ist diese Kollektor-Emitter
spannung UCE gleich/größer der Referenzspannung UCEref, so
wechselt das Steuersignal SUm der Ablaufsteuerung 76 wieder
seinen Zustand, wodurch der Schalter 78 des Umschalters 74
wieder umgelegt wird, so daß das Gate G wieder über den Ram
pengenerator 72 kontrolliert mit einer eingestellten Steil
heit entladen wird. Sobald der Kollektorstrom IC gleich Null
ist und die Kollektor-Emitterspannung UCE gleich der Zwi
schenkreisspannung +UZ ist (Zeitpunkt t₄ gemäß Fig. 1), wech
selt wieder das Steuersignal SUm seinen Zustand und verbindet
nun das Gate G mit dem Gate-Entladewiderstand RGoff, so daß
das Gate G des Leistungs-Halbleiterschalters 2 niederohmig
mit dem negativen Potential verbunden ist.
Diese Ausführungsform der Vorrichtung, auch als Memory-Schal
tung bezeichnet, zeigt gegenüber der Ausführungsform der Vor
richtung gemäß Fig. 2 den Vorteil, daß zu Beginn des Abschalt
vorganges das Gate G des Leistungs-Halbleiterschalters 2 mit
derselben Steilheit entladen wird, wie in der Zeitspanne
t₄-t₂, in der die Kollektor-Emitterspannung UCE grö
ßer/gleich der Referenzspannung UCEref ist. Diese Maßnahme
macht sich besonders im Kurzschlußfall vorteilhaft bemerkbar.
In der Fig. 9 ist eine dritte Ausführungsform der Vorrichtung
zur Durchführung des erfindungsgemäßen Verfahrens veranschau
licht. Gegenüber der zweiten Ausführungsform gemäß Fig. 8 ist
anstelle des Umschalters 74 drei Ein-/Ausschalter 80, 82 und
84 vorgesehen. Die Betätigungseingänge dieser Ein-/Ausschal
ter 80, 82 und 84 sind jeweils mit einem Steuerausgang der Ab
laufsteuerung 76 verbunden. Der Ein-/Ausschalter 80 verbindet
den Ausgang 10 der Ansteuereinrichtung 4 mit dem Gate-An
schluß G, wobei der Ein-/Ausschalter 84 den Gate-Anschluß G
des IGBT-Hochstrommoduls 2 mit einem Eingang 86 des Rampenge
nerators 72 und der Ein-/Ausschalter 82 den Ausgang 88 des
Rampengenerators 72 mit dem Gate-Anschluß G verbindet. Mit
tels der Ein-/Ausschalter 82 und 84 kann der Rampengenerator
72 wahlweise die Gate-Emitterspannung UCE steuern (Ein-
/Ausschalter 82 geschlossen) oder dem Wert des Potentials am
Gate G nachgeführt werden (Ein-/Ausschalter 84 geschlossen).
Im Zeitintervall [t₀, t₂] sind die Ein-/Ausschalter 80 und 84
geschlossen, wodurch das Gate G mittels des Gate-Entladewi
derstandes RGoff der Ansteuereinrichtung 4 schnell entladen
und der Wert des Rampengenerators 72 dem Wert des Potentials
des Gates G nachgeführt wird. Zum Zeitpunkt der Umschaltung
(Zeitpunkt t₂ gemäß Fig. 1) wird der Ein-/Ausschalter 82 ge
schlossen und die Ein-/Ausschalter 80 und 84 geöffnet. Zu
diesem Umschalt-Zeitpunkt t₂ besitzt der Rampengenerator 72
genau den Wert der Gatespannung. Anschließend wird das Gate G
mittels des Rampengenerators 72 mit der eingestellten Steil
heit entladen.
Der Vorteil dieser dritten Ausführungsform der Vorrichtung
gegenüber der zweiten Ausführungsform gemäß Fig. 8 (Memory-
Schaltung) liegt darin, daß sichergestellt ist, daß das Gate
G und der Rampengenerator 72 zum Umschaltzeitpunkt t₂ den
gleichen Spannungswert haben. Bei der sogenannten Memory-
Schaltung können Probleme durch Leckströme während des Zeit
intervalls [t₁, t₂], während dessen die Gatespannung gleich
der Spannung des Miller-Plateaus ist, entstehen.
Claims (14)
1. Verfahren zur Optimierung des Abschaltvorgangs eines
nichteinrastenden, abschaltbaren Leistungs-Halbleiterschal
ters (2) in einem hartschaltenden Stromrichter mit folgenden
Verfahrensschritten:
- a) Zustandserfassung der Kollektor-Emitterspannung (UCE) des nichteinrastenden, abschaltbaren Leistungs-Halbleiter schalters (2) während eines Ausschaltsignals (SAus),
- b) Absenkung der Gate-Emitterspannung (UCE) dieses Leistungs-Halb leiterschalters (2) mit Hilfe eines maximal zulässigen Entladestroms bis die Kollektor-Emitterspannung (UCE) des Leistungs-Halbleiterschalters (2) gleich einem einstellbaren Referenzspannungswert (UCEref) ist und
- c) Verminderung des Entladestroms auf einen Wert, der kleiner ist als der Wert des maximal zulässigen Entladestroms, sobald die Kollektor-Emitterspannung (UCE) des Leistungs-Halb leiterschalters (2) größer dem einstellbaren Referenz spannungswert (UCEref) ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Gate-Emitterspannung (UGE) des Leistungs-Halbleiter
schalters (2) zu Beginn des Abschaltvorgangs mit Hilfe eines
konstant verminderten Entladestroms abgesenkt wird bis die
Kollektor-Emitterspannung (UCE) des Leistungs-Halbleiter
schalters (2) ansteigt.
3. Verfahren nach Anspruch 1 und 2,
dadurch gekennzeichnet,
daß die Werte des konstanten verminderten Entladestroms zu
Beginn und am Ende des Abschaltvorganges des Leistungs-Halb
leiterschalters (2) gleich sind.
4. Vorrichtung zur Durchführung des Verfahrens nach Anspruch
1 mit einer Ansteuereinrichtung (4), deren Signal-Ausgang
(10) mit einem Gate-Anschluß (G) und deren Bezugs-Ausgang
(12) mit einem Emitter-Steuereingang (Est) eines nichteinra
stenden, abschaltbaren Leistungs-Halbleiterschalters (2) ei
nes hartschaltenden Stromrichters verbunden sind, wobei am
Eingang der Ansteuereinrichtung (4) ein Steuersignal (SAus)
ansteht,
dadurch gekennzeichnet,
daß eine Einrichtung (14) zur Zustandserfassung der Kollek
tor-Emitterspannung (UCE) eingangsseitig mit einem Kollektor-Anschluß
(C) des Leistungs-Halbleiterschalters (2) und aus
gangsseitig mit einem ersten Eingang (26) einer Logikschal
tung (16) verbunden ist, an deren zweiten Eingang (28) das
Steuersignal (SAus) ansteht und daß zwei zuschaltbare Einrich
tungen (18, 20) zur Generierung von zwei unterschiedlichen
Endladeströmen vorgesehen sind, deren Steuereingänge (34,36)
jeweils mit einem Ausgang (30, 32) der Logikschaltung (16)
verbunden sind, wobei die Ausgänge der Einrichtungen (18, 20)
mit dem Gate-Anschluß (G) des Leistungs-Halbleiterschalters
(2) und dessen Eingänge mit dem Signal-Ausgang (38, 40) der
Ansteuereinrichtung (4) verknüpft sind.
5. Vorrichtung zur Durchführung des Verfahrens nach den An
sprüchen 1 und 2 mit einer Ansteuereinrichtung (4), deren
Signal-Ausgang (10) mit einem Gate-Anschluß (G) und deren Be
zugs-Ausgang (12) mit einem Emitter-Steuereingang (Est) eines
nichteinrastenden, abschaltbaren Leistungs-Halbleiterschal
ters (2) eines hartschaltenden Stromrichters verbunden sind,
wobei am Eingang der Ansteuereinrichtung (4) ein Steuersignal
(SAus) ansteht,
dadurch gekennzeichnete
daß ein Rampengenerator (72) vorgesehen ist, der ausgangssei
tig mit einem Eingang eines Umschalters (74) verknüpft ist,
dessen anderer Eingang mit dem Signal-Ausgang (10) der An
steuereinrichtung (4) und dessen Ausgang mit dem Gate-An
schluß (G) des Leistungs-Halbleiterschalters (2) verbunden
sind und daß eine Ablaufsteueurung (76) vorgesehen ist, die
eingangsseitig mit dem Kollektor-Anschluß (C) des Leistungs-Halb
leiterschalters (2) und ausgangsseitig mit dem Schalter
(78) des Umschalters (74) verknüpft ist, wobei dieser Ablauf
steuerung (76) das Ausschaltsignal (SAus) zugeführt ist.
6. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitter
spannung (UCE) eingangsseitig mit dem Gate-Anschluß
(G) des Leistungs-Halbleiterschalters (2) verbunden ist.
7. Vorrichtung nach Anspruch 5,
dadurch gekennzeichnet,
daß anstelle des Umschalters (74) drei Ein-/Ausschalter
(80, 82, 84) vorgesehen sind, deren Betätigungseingänge mit der
Ablaufsteuerung (76) verbunden sind, wobei der dritte Schal
ter (84) den Gate-Anschluß (G) des Leistungs-Halbleiterschal
ters (2) mit einem Eingang (86) des Rampengenerators (72)
verbindet.
8. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitter
spannung (UCE) des Leistungs-Halbleiterschalters (2)
eingangsseitig einen Spannungsteiler (44) mit nachgeschalte
tem Komparator (46), eine einstellbare Referenzspannungs
quelle (48) und ausgangsseitig eine monostabile Kippstufe
(50) aufweist, wobei die monostabile Kippstufe (50) eingangs
seitig mit dem Ausgang des Komparators (46) verbunden ist und
die Referenzspannungsquelle (48) zwischen invertierendem
Eingang des Komparators (46) und einem Bezugspotential ge
schaltet ist.
9. Vorrichtung nach Anspruch 4 und 6,
dadurch gekennzeichnet,
daß die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitter
spannung (UCE) des Leistungs-Halbleiterschalters (2)
eingangsseitig einen Spannungsteiler (44) mit nachgeschalte
tem Komparator (46), eine einstellbare Referenzspannungs
quelle (48) und ausgangsseitig eine Auswerteeinrichtung (60)
aufweist, wobei diese Auswerteeinrichtung (60) eingangsseitig
einerseits mit dem Gate-Anschluß (G) des Leistungs-Halblei
terschalters (2) und andererseits mit dem Ausgang des Kompa
rators (46) verbunden ist und die Referenzspannungsquelle
(48) zwischen invertierendem Eingang des Komparators (46) und
einem Bezugspotential geschaltet ist.
10. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß die Logikschaltung (16) ein erstes und zweites UND-Gatter
(52, 54) und einen ersten und zweiten Invertierer (56, 58) auf
weist, wobei der Ausgang des ersten Invertierers (56) jeweils
mit einem Eingang der beiden UND-Gatter (52, 54) verknüpft
ist, wobei der Ausgang des zweiten Invertierers (58) mit ei
nem zweiten Eingang des zweiten UND-Gatters (54) verbunden
ist, wobei der Eingang des zweiten Invertierers (58) einer
seits mit einem zweiten Eingang des ersten UND-Gatters (52)
und andererseits mit einem Eingang (26) der Logikschaltung
(16) verknüpft ist, an dem das Ausgangssignal (SPuls) der Ein
richtung (14) zur Zustanderfassung ansteht, wobei der Eingang
des ersten Invertierers (56) mit einem zweiten Eingang (28)
der Logikschaltung (16) verbunden ist, an dem das Steuer
signal (SAus) ansteht und wobei die Ausgänge der UND-Gatter
(52, 54) mit einem Steuer-Ausgang (32, 30) der Logikschaltung
(16) verbunden sind.
11. Vorrichtung nach Anspruch 9,
dadurch gekennzeichnet,
daß die Auswerteschaltung (60) einen Komparator (66), eine
einstellbare Referenzspannungsquelle (68) und ein UND-Gatter
(70) aufweist, wobei das UND-Gatter (70) ausgangsseitig mit
dem Ausgang der Auswerteschaltung (60) und eingangsseitig
einerseits mit dem Komparator (66) und andererseits mit einem
Eingang (62) der Auswerteschaltung (60) verbunden ist, an dem
ein Komparatorsignal (yce) ansteht, und daß die Referenz
spannungsquelle (68) zwischen dem invertierenden Eingang des
Komparators (66) und einem Bezugspotential geschaltet ist,
wobei der nichtinvertierende Eingang des Komparators (66) mit
einem zweiten Eingang (64) der Auswerteschaltung (60) ver
knüpft ist, an dem die Gate-Emitterspannung (UGE) des Lei
stungs-Halbleiterschalters (2) ansteht.
12. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß als zuschaltbare Einrichtungen (18, 20) jeweils ein zu
schaltbarer Widerstand vorgesehen ist.
13. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß als zuschaltbare Einrichtungen (18, 20) jeweils eine zu
schaltbare Spannungsquelle vorgesehen ist.
14. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß als zuschaltbare Einrichtungen (18, 20) jeweils eine zu
schaltbare Stromquelle vorgesehen ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996134612 DE19634612A1 (de) | 1996-08-27 | 1996-08-27 | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters |
PCT/DE1997/001778 WO1998009378A1 (de) | 1996-08-27 | 1997-08-18 | Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters |
CN 97199012 CN1234146A (zh) | 1996-08-27 | 1997-08-18 | 用于优化一种非锁定的可切断式功率半导体开关的切断过程的方法和装置 |
EP97918888A EP0922331A1 (de) | 1996-08-27 | 1997-08-18 | Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters |
NO990962A NO990962L (no) | 1996-08-27 | 1999-02-26 | FremgangsmÕte og anordning for optimalisering av bryteprosessen i en ikke-lÕsende, utkobbelbar krafthalvlederbryter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996134612 DE19634612A1 (de) | 1996-08-27 | 1996-08-27 | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19634612A1 true DE19634612A1 (de) | 1998-03-12 |
Family
ID=7803822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996134612 Withdrawn DE19634612A1 (de) | 1996-08-27 | 1996-08-27 | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0922331A1 (de) |
CN (1) | CN1234146A (de) |
DE (1) | DE19634612A1 (de) |
NO (1) | NO990962L (de) |
WO (1) | WO1998009378A1 (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1115202A1 (de) * | 1999-12-28 | 2001-07-11 | Nissan Motor Co., Ltd. | Treiberschaltung für ein Leistungshalbleiterelement und diese verwendende Halbleiterschaltvorrichtung |
EP1282230A2 (de) * | 2001-08-02 | 2003-02-05 | DaimlerChrysler AG | Verfahren und Vorrichtung zum Schutz vor Überspannungen beim Abschalten eines Halbleiterschalters |
EP1536564A1 (de) * | 2003-11-26 | 2005-06-01 | Rexroth Indramat GmbH | Verfahren zur Ansteuerung eines Bipolartransistors mit isolierter Gate-Elektrode und Vorrichtung zur Durchführung des Verfahrens |
WO2007068396A1 (en) * | 2005-12-13 | 2007-06-21 | Bombardier Transportation Gmbh | Operating electronic switches having an insulated gate |
GB2458704A (en) * | 2008-03-28 | 2009-09-30 | Bombardier Transp Gmbh | An improved overcurrent protection circuit for an IGBT in an inverter |
WO2019149346A1 (de) * | 2018-01-31 | 2019-08-08 | Siemens Aktiengesellschaft | Verfahren zum abschalten eines leistungshalbleiterbauelements |
EP3719997A1 (de) * | 2019-04-01 | 2020-10-07 | Siemens Aktiengesellschaft | Beschaltung eines halbleiterschalters |
WO2021122254A1 (de) * | 2019-12-16 | 2021-06-24 | Valeo Siemens Eautomotive Germany Gmbh | Schaltungsanordnung und verfahren zum schutz eines leistungshalbleiterschalters vor überspannungen |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2424112B1 (de) * | 2010-08-23 | 2015-07-01 | ABB Research Ltd | Stromausgleich parallel verbundener Halbleiterkomponenten |
DE102011109537B4 (de) * | 2011-08-05 | 2021-12-30 | Sew-Eurodrive Gmbh & Co Kg | Umrichtersystem mit Überwachungseinrichtung, Antrieb und Fahrzeug |
DE102012207147B4 (de) * | 2012-04-27 | 2016-01-21 | Infineon Technologies Ag | Verfahren zum Ansteuern von Leistungshalbleiterschaltern |
DE102014108451B3 (de) | 2014-06-16 | 2015-08-27 | Infineon Technologies Ag | Schaltung und Verfahren zum Ansteuern eines Leistungshalbleiterschalters |
CN104378097B (zh) * | 2014-09-29 | 2018-06-12 | 株洲变流技术国家工程研究中心有限公司 | 一种绝缘栅双极型晶体管的驱动系统及方法 |
DE102018107146B4 (de) * | 2018-03-26 | 2020-04-16 | Semikron Elektronik Gmbh & Co. Kg | Steuereinrichtung für einen Leistungshalbleiterschalter |
US11165422B2 (en) | 2020-04-01 | 2021-11-02 | Delta Electronics, Inc. | Gate driver circuit with reduced power semiconductor conduction loss |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3936544A1 (de) * | 1988-12-21 | 1990-06-28 | Siemens Ag | Schaltungsanordnung zum schutz eines leistungs-mosfet |
EP0361211B1 (de) * | 1988-09-28 | 1994-01-26 | Siemens Aktiengesellschaft | Schutzschaltung für einen Leistungshalbleiterbaustein |
EP0645889A1 (de) * | 1993-09-13 | 1995-03-29 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4591734A (en) * | 1984-04-27 | 1986-05-27 | General Electric Company | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices |
US5204562A (en) * | 1991-11-29 | 1993-04-20 | Motorola, Inc. | Turn off delay reduction circuit and method |
DE4428548B4 (de) * | 1994-08-12 | 2007-11-22 | Robert Bosch Gmbh | Schaltungsanordnung mit einem Feldeffekttransistor |
-
1996
- 1996-08-27 DE DE1996134612 patent/DE19634612A1/de not_active Withdrawn
-
1997
- 1997-08-18 EP EP97918888A patent/EP0922331A1/de not_active Withdrawn
- 1997-08-18 CN CN 97199012 patent/CN1234146A/zh active Pending
- 1997-08-18 WO PCT/DE1997/001778 patent/WO1998009378A1/de not_active Application Discontinuation
-
1999
- 1999-02-26 NO NO990962A patent/NO990962L/no not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0361211B1 (de) * | 1988-09-28 | 1994-01-26 | Siemens Aktiengesellschaft | Schutzschaltung für einen Leistungshalbleiterbaustein |
DE3936544A1 (de) * | 1988-12-21 | 1990-06-28 | Siemens Ag | Schaltungsanordnung zum schutz eines leistungs-mosfet |
EP0645889A1 (de) * | 1993-09-13 | 1995-03-29 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang |
Non-Patent Citations (2)
Title |
---|
BÖSTERLING, W. u.a.: Optimierte Leistungs- steuerung, in: Elektronik 24/1990, S.62-67 * |
ECKEL, H.-G. u.a.: Optimization of the Turn-Off Performance of IGBT at Overcurrent and Short-Circuit Current, in: Konferenzbe- richt Fifth European Conference on Power Electronics and Applications, Vol.2, 13.-16.9.93, S.317-322 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1115202A1 (de) * | 1999-12-28 | 2001-07-11 | Nissan Motor Co., Ltd. | Treiberschaltung für ein Leistungshalbleiterelement und diese verwendende Halbleiterschaltvorrichtung |
US6429701B2 (en) | 1999-12-28 | 2002-08-06 | Nissan Motor Co., Ltd. | Drive circuit for semiconductor power device and semiconductor switching circuit using the drive circuit |
EP1282230A2 (de) * | 2001-08-02 | 2003-02-05 | DaimlerChrysler AG | Verfahren und Vorrichtung zum Schutz vor Überspannungen beim Abschalten eines Halbleiterschalters |
EP1282230A3 (de) * | 2001-08-02 | 2005-06-15 | DaimlerChrysler AG | Verfahren und Vorrichtung zum Schutz vor Überspannungen beim Abschalten eines Halbleiterschalters |
EP1536564A1 (de) * | 2003-11-26 | 2005-06-01 | Rexroth Indramat GmbH | Verfahren zur Ansteuerung eines Bipolartransistors mit isolierter Gate-Elektrode und Vorrichtung zur Durchführung des Verfahrens |
DE10355255A1 (de) * | 2003-11-26 | 2005-07-07 | Rexroth Indramat Gmbh | Verfahren zur Ansteuerung eines Bipolartransistors mit isolierter Gate-Elektrode und Vorrichtung zur Durchführung des Verfahrens |
WO2007068396A1 (en) * | 2005-12-13 | 2007-06-21 | Bombardier Transportation Gmbh | Operating electronic switches having an insulated gate |
GB2458704A (en) * | 2008-03-28 | 2009-09-30 | Bombardier Transp Gmbh | An improved overcurrent protection circuit for an IGBT in an inverter |
WO2019149346A1 (de) * | 2018-01-31 | 2019-08-08 | Siemens Aktiengesellschaft | Verfahren zum abschalten eines leistungshalbleiterbauelements |
EP3719997A1 (de) * | 2019-04-01 | 2020-10-07 | Siemens Aktiengesellschaft | Beschaltung eines halbleiterschalters |
WO2020200591A1 (de) * | 2019-04-01 | 2020-10-08 | Siemens Aktiengesellschaft | Beschaltung eines halbleiterschalters |
US11349473B2 (en) | 2019-04-01 | 2022-05-31 | Siemens Aktiengesellschaft | Wiring of a semiconductor switch |
WO2021122254A1 (de) * | 2019-12-16 | 2021-06-24 | Valeo Siemens Eautomotive Germany Gmbh | Schaltungsanordnung und verfahren zum schutz eines leistungshalbleiterschalters vor überspannungen |
Also Published As
Publication number | Publication date |
---|---|
NO990962L (no) | 1999-04-27 |
CN1234146A (zh) | 1999-11-03 |
EP0922331A1 (de) | 1999-06-16 |
WO1998009378A1 (de) | 1998-03-05 |
NO990962D0 (no) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1920525B1 (de) | Steuerungsanordnung für einen spannungskonverter und verfahren | |
DE19855604C5 (de) | Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe | |
EP1110035B1 (de) | Verfahren und vorrichtung zur steuerung eines abschaltbaren stromrichterventils mit der reihenschaltzahl zwei oder grösser | |
DE19634612A1 (de) | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters | |
DE2834512C2 (de) | Umformer mit ausschaltbaren Thyristoren | |
DE3639256C2 (de) | ||
DE19746112A1 (de) | Stromrichteranordnung | |
DE10334832A1 (de) | Steuerkreis zum Ansteuern eines Leistungshalbleiterbauelements | |
DE10315982A1 (de) | Hybrides elektromagnetische Gleichstromschütz | |
DE112007000857T5 (de) | Treiberschaltung für ein Halbleiterelement | |
DE112011103585T5 (de) | Stromumformervorrichtung | |
DE3126525A1 (de) | "spannungsgesteuerter halbleiterschalter und damit versehene spannungswandlerschaltung" | |
EP0291803A2 (de) | Schaltungsanordnung zur getakteten Ansteuerung von Halbleiterschaltern | |
EP2638623A2 (de) | Verfahren zur steuerung zweier elektrisch in reihe geschalteter rückwärts leitfähiger igbts einer halbbrücke | |
EP0160989B1 (de) | Impulsgenerator zur funkenerosiven Metallbearbeitung | |
EP0902537A2 (de) | Schaltungsanordnung zur Begrenzung von Überspannungen bei Leistungshalbleitern | |
DE3800727C2 (de) | ||
EP3748827A1 (de) | Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten | |
DE102013015723B3 (de) | Verbesserte Ansteuerung von Leistungshalbleitern | |
EP0645889B1 (de) | Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang | |
DE10143432C1 (de) | Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter | |
DE60005758T2 (de) | Ansteuerschaltung für einen Leistungshalbleiterschalter | |
DE19933161A1 (de) | Schaltungsanordnung | |
DE4428674B4 (de) | Verfahren zur Steuerung des Abschaltvorgangs eines spannungsgesteuerten, abschaltbaren Leistungshalbleiter-Schalters und Vorrichtung zur Durchführung des Verfahrens | |
DE10206392A1 (de) | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |