WO1998009378A1 - Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters - Google Patents

Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters Download PDF

Info

Publication number
WO1998009378A1
WO1998009378A1 PCT/DE1997/001778 DE9701778W WO9809378A1 WO 1998009378 A1 WO1998009378 A1 WO 1998009378A1 DE 9701778 W DE9701778 W DE 9701778W WO 9809378 A1 WO9809378 A1 WO 9809378A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
gate
power semiconductor
semiconductor switch
switch
Prior art date
Application number
PCT/DE1997/001778
Other languages
English (en)
French (fr)
Inventor
Manfred Bruckmann
Benno Weis
Ingolf Hoffmann
Stefan Sparger
Hans-Günter ECKEL
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP97918888A priority Critical patent/EP0922331A1/de
Publication of WO1998009378A1 publication Critical patent/WO1998009378A1/de
Priority to NO990962A priority patent/NO990962L/no

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Definitions

  • the invention relates to a method for optimizing the switch-off process of a non-latching, switchable power semiconductor switch in a hard-switching converter and a device for carrying out the method.
  • Non-latching power semiconductor switches are semiconductor components in which a control signal must be constantly present at the control input so that they remain in the conductive state.
  • the non-latching, switchable power semiconductor switches include the bipolar power transistor (LTR) and the field-controlled, switchable semiconductor components.
  • the field-controlled, switchable semiconductor components include, for example, the self-blocking field effect transistor (MOS-FET), the insulated gate bipolar transistor (IGBT), the field-controlled thyristor, also referred to as MOS Controlled Thyristor (MCT), ...
  • the switching time is set via the respective level of the applied control voltage and an associated gate resistance.
  • the component properties couple the voltage rise and current drop times to one another when the power semiconductor switch is switched off.
  • the control of the transients also becomes important, since the current change speed (di / dt) increases with the current to be switched off and the voltage change speed (du / dt) increases with the increase in the intermediate circuit voltage .
  • the voltage change speed must not exceed the values specified by the manufacturer so that the power semiconductor switch does not snap into place when the device is switched off.
  • the overvoltage depends on the leakage inductance in the circuit and on the current change rate. By reducing the current change speed, the overvoltage can be reduced, particularly in the event of a short circuit.
  • EP 0 645 889 A1 discloses a method and a device for limiting the current drop rate when switching off power semiconductor switches with a MOS control input.
  • a counter voltage is generated when switching off, depending on an inductance, which is fed back to a gate-emitter voltage present at the power semiconductor switch.
  • This feedback increases the gate-emitter voltage, which means that the switching speed is effectively reduced without delay, without increasing the storage time of the power semiconductor switch or influencing the switch-on behavior.
  • This negative feedback is particularly effective when very high negative current steepness occurs, for example overcurrent or short-circuit current.
  • the value of the current change speed can be set independently of the nominal operation or short-circuit operation.
  • the value of the inductance can be changed to adjust the counter voltage and thus the value of the current change rate. The change in the value of the inductance can only be varied within very narrow limits in view of the low-inductance structure of a converter.
  • a protective circuit for a power semiconductor switch is known from EP 0 361 211 B1, which has a load current monitoring circuit having a collector-emitter and a base-emitter monitoring and an OR gate, and a first and second negative current source or one has first and second switchable gate discharge resistor.
  • the load current monitoring circuit is linked on the output side to a control element which is connected on the output side, inter alia, to the second negative current source or the second switchable gate discharge resistor.
  • the load current monitoring circuit determines whether the power semiconductor switch is in nominal or short-circuit operation. Depending on this, either the first or the second negative current source is activated in order to switch off the power semiconductor switch. This prevents the power semiconductor switch from being cleared hard in the event of a short circuit. This leads to single-line effects, as a result of which the power transistor loses its ability to be switched off. Because the power transistor can be switched off in the event of a short circuit with a smaller surge current, the maximum short circuit strength of the power transistor can also be used in the event of a short circuit.
  • the gate-emitter voltage with the high gate discharge resistance is lowered after a predeterminable delay time until the power semiconductor switch is blocked.
  • This two-stage gate control requires precise knowledge of the dynamic behavior of the IGBT. If this is not known If the first gate discharge resistor is to be as small as possible, the delay time should be long he ness of the collector-emitter voltage and the second gate discharge resistor can be chosen as large as possible as the AnTENsgeschwmd.
  • the gate-emitter voltage is lowered with a characteristic gate discharge resistance until the Miller plateau of the gate-emitter voltage is reached.
  • the collector-emitter voltage increases while the gate-emitter voltage is equal to the Miller plateau.
  • the gate-emitter voltage is compared with a reference value.
  • the Miller plateau is low, so the first gate discharge resistance throughout Shutdown is used.
  • the Miller plateau of the gate-emitter voltage is high. In this case, the first gate discharge resistor is switched off and a large gate discharge resistor is switched on after a predetermined delay time.
  • the invention is based on the object of specifying a method and a device for optimizing the disconnection process of a non-latching, disconnectable power semiconductor switch in a hard-switching converter, with a simple mode of operation as well as minimal and simple ascertainable measurement variables having priority.
  • the voltage gradient and the current gradient of the switch-off process of a non-latching, switchable power semiconductor switch can be influenced separately.
  • Different discharge currents are used for this, the dependency the state of the collector-emitter voltage of the power semiconductor switch can be selected.
  • the discharge current is set so that the maximum permissible voltage change speed of the power semiconductor switch can be set.
  • the collector-emitter voltage has reached a predetermined reference voltage value, the discharge current is reduced to a lower value.
  • the level of this reduced discharge current depends on the value of the overvoltage, which may occur as a maximum.
  • the reference voltage value is the same
  • the advantage of the method according to the invention lies in the fact that for switching from one discharge current to another, precise knowledge of the dynamic behavior of the power semiconductor switch is no longer necessary, since the switchover is only carried out when the collector-emitter voltage reaches a reference voltage value at which the collector current begins to commutate. To determine this switchover point, only the collector-emitter voltage has to be compared with a corresponding reference voltage value. By decoupling the voltage rise and current drop time, it is possible to make the switching times of non-latching, switchable power semiconductor switches in hard-switching converters as short as possible, with small switching losses being achieved.
  • the gate-emitter voltage of the power semiconductor switch is lowered at the beginning of the switch-off process with the aid of a constantly reduced discharge current until the collector-emitter voltage of the power semiconductor switch increases.
  • This Slow switch-off at the beginning of the switch-off process is particularly advantageous in the event of a short circuit.
  • a device for carrying out the method according to the invention uses a conventional control device for a non-latching, switchable power semiconductor switch, which is expanded by a device for detecting the condition of the collector-emitter voltage of the power semiconductor switch, a logic circuit and two switchable devices for generating two different discharge currents is, these switchable devices are controlled by the logic circuit depending on the state of the collector-emitter voltage during the switch-off process.
  • the switchable device for generating a high discharge current is usually superfluous, since a conventional control device already has a switchable device for generating a high discharge current.
  • a conventional drive device can be modified such that the switch-off process for a non-locking, switchable power -Semiconductor switch is optimized.
  • a ramp generator is provided which can be linked to the gate connection of the power semiconductor switch by means of a switch, the switch being provided with a sequence control. This results in a particularly simple modification of a conventional control device with which the switch-off process can be optimized.
  • FIG. 1 shows in a diagram the time profiles of the collector-emitter voltage, the collector current and the gate-emitter voltage of an IGBT during a switch-off process.
  • FIG. 2 is a block diagram of a first embodiment of the device for performing the method according to the invention shown the
  • FIG. 3 shows a block diagram of a device for detecting the condition of the collector-emitter voltage of the device according to FIG. 2
  • FIG. 4 shows an exemplary embodiment of the device for detecting the condition of the collector-emitter voltage
  • FIG. 5 shows a block diagram of the logic circuit of the device according to FIG. 2
  • in 6 shows a block diagram of a further device for state detection of the collector-emitter voltage of the device according to FIG. 2
  • FIG. 7 shows a block diagram of an evaluation device of the further device for state detection of the collector-emitter voltage according to FIG. 6
  • FIG. 8 shows a block diagram of a Second embodiment of the device for performing the method according to the invention is shown
  • FIG 9 shows a block diagram of a third embodiment of the device for performing the method according to the invention.
  • the method and the device for optimizing the disconnection process of a non-latching, disconnectable power semiconductor switch is explained in the figures mentioned using the example of an IGBT high-current module 2 with a conventional control device 4, the IGBT high-current module 2 being provided with a wider line for better identification. strength is drawn.
  • the IGBT high-current module 2 is connected with its collector connection C to a positive intermediate circuit rail 6, which carries a positive intermediate circuit voltage + U Z.
  • the emitter connection E is connected on the one hand to an AC connection 8 and on the other hand to a collector connection C of a further IGBT high-current module with a control device, which are not shown in more detail for reasons of clarity.
  • the control device 4 is connected with its two outputs 10 and 12 to the gate connection G and to the emitter control input E s of the IGBT high-current module 2.
  • the device for performing the method according to the invention is independent of the design of the control device.
  • the potential of the gate G In order to be able to switch off an IGBT high-current module 2, the potential of the gate G must be discharged to the emitter potential. As a rule, the gate potential is applied to (opposite to the emitter) negative potential in order to counter interference.
  • the gate G is discharged via a gate discharge resistor R G ⁇ ff, which can also be the gate charge resistor R ⁇ on.
  • the discharge process begins at time t 0 and initially falls to the Miller plateau U (time ti), which depends on the load current ⁇ . is, from.
  • the parasitic capacities are first reloaded here.
  • the collector-emitter voltage U CE rises at the time t- (Miller plateau).
  • the collector-emitter voltage U CF reaches the value of the intermediate circuit voltage + U Z (time t,). a freewheeling diode can take over the current from the IGBT high-current module 2 and the collector current I c drops.
  • the gate voltage U Gt drops - the current drop time can be influenced by a type of control (low or high discharge current of the control capacity) and ends at time t3. From this time t 3 , only a tail current flows through the IGBT high-current module 2, which results from the stored charge of the component. In contrast to the previous phases, the control 4 has no influence on the tail current.
  • the collector-emitter voltage U CE at the IGBT high-current module 2 exceeds the intermediate circuit voltage + U Z due to the stray inductance in the supply lines.
  • the shutdown process can be changed by changing the
  • a small resistance value means a large current flow out of the gate G of the IGBT high-current module 2, thus a faster recharging, a higher voltage rise rate and a higher current drop rate in the individual switching processes.
  • FIG. 2 shows a block diagram of a first embodiment of a device for carrying out the method according to the invention.
  • This device has a conventional control device 4, a device 14 for state detection of the collector-emitter voltage U CE of the IGBT high-current module 2, a logic circuit 16 and two switchable devices 18 and 20 for generating two different ones
  • the input 22 of the device 14 is connected to a collector terminal C of the power semiconductor switch 2 and its output 24 to a first input 26 of the logic circuit 16.
  • the output 30 or 32 of the logic circuit 16 is connected to a control input 34 or 36 of the devices 18 or 20.
  • the output of the device 18 or 20 is linked to the gate connection G of the power semiconductor switch 2 and the input thereof is connected to a signal output 38 or 40 of the control device 4.
  • the apparatus of the gate terminal G is the power semiconductor switch 2 to a second input 42 of the means 14 of the collector-emitter voltage U C F of the power semiconductor switch 2 is connected to the state detecting means of a broken line in this species.
  • the connection of the potential profile of the gate-emitter voltage U GE depends on the embodiment of the device 14.
  • This em- direction 14 to the state detection of the collector-emitter voltage U CE of the IGBT high-current module 2 comprises a voltage divider 44, a fast comparator 46, an adjustable Re ⁇ erenznapssttle 48 and a monostable multivibrator 50.
  • the voltage divider 44 is connected on the input side to the input 22 of the device 14 and on the output side to the non-inverting input of the comparator 46.
  • the reference voltage source 48 is connected to the inverting input of this comparator 46.
  • the comparator 46 is connected to the output 24 of the device 14 via the monostable tilting stage 50.
  • the output signal y of the fast comparator 46 changes from low to high as soon as the collector-emitter voltage U ct is equal to the reference voltage U Eret .
  • the monostable multivibrator 50 is started, so that the output signal S Pu ⁇ s of the device 14 changes from low to high.
  • the output signal S Pu ⁇ s of the device 14 changes back to low.
  • the time of this monostable multivibrator 50 is set, for example, to a time which elapses if the maximum fall time were realized.
  • the voltage value of the intermediate circuit voltage + U Z is selected as the reference voltage U C Eret.
  • the value can also be above or below an operational DC link voltage + U-.
  • FIG 4 is an exemplary embodiment of the device 14 for the state detection of the collector-emitter voltage O C ⁇ des
  • This illustrated embodiment of the device 14 is designed as an analog circuit. As long as the collector-emitter voltage U CE at the input 22 of the device 14 is less than the reference voltage U CEr et ⁇ , the voltage from the Zener diode Dl added. Exceeds the collector-emitter voltage
  • U CE is the reference voltage U C Eref so a current flows through the
  • Emitter voltage change rate is greater than zero.
  • capacitor C2 is quickly charged via diode D2.
  • this transistor T conducts and at the output 24 the device 14 changes the output signal S Pu ⁇ B from 5 V to, for example, 0 V.
  • the rise is Collector-emitter voltage U CE over, no more current flows through the capacitor Cl.
  • the capacitor C2 is slowly discharged through the resistors R1 and R2. With the choice of the resistor R2, this discharge time constant and thus the pulse duration of the output signal S Pu ⁇ s at the output 24 of the device 14 can be set.
  • the capacitor C1 can quickly discharge again when the power semiconductor switch 2 is switched on again.
  • the output signal S Pu ⁇ R must be inverted for further use or the outputs 30 and 32 of the logic circuit 16 must be interchanged.
  • FIG. 5 shows a block diagram of the logic circuit 16 of the device according to FIG. 2.
  • This logic circuit 16 has first and second AND gates 52 and 54 and first and second inverters 56 and 58.
  • the output of the first inverter 56 is connected to an input of the first and second AND gates 52 and 54, respectively.
  • the second input of the first AND gate 52 is linked to the first input 26 of the logic circuit 16, the output of this AND gate 52 being connected to the second output 32 of the logic circuit 16.
  • the input of the second inverter 58 is also connected to the first input 26 of the logic circuit 16 connected and on the output side to a second input of the second AND gate 54, which is connected on the output side to the first output 30 of the logic circuit 16.
  • the first inverter 56 is connected on the input side to the second input 28 of the logic circuit 16.
  • the control signal S ⁇ , F for the first switchable device 18 changes from low to high as soon as the control signal S AUS changes from high to low and the status signal S Pu ⁇ E is low.
  • the control signal S T for the second switchable device 20 changes from low to high when the state signal S P ui alternates from low to high and the switch-off signal S SAU is low. With this level change of the state signal S [uls , the control signal S ⁇ LF changes from high to low.
  • FIG. 6 shows a block diagram of a further embodiment of the device 14 for state detection of the collector-emitter voltage UCE of the power semiconductor switch 2.
  • This embodiment of the device 14 differs from the embodiment of the device 14 according to FIG. 3 in that an evaluation device 60 is used instead of the monostable multivibrator 50.
  • the first input 62 of this evaluation device 60 is connected to the output of the comparator 46 and the second input 64 connected to the second input 42 of the device 14, at which the gate emitter voltage U GE is present.
  • the gate-emitter voltage U GE and the collector-emitter voltage U CE are queried by means of this evaluation device 60.
  • FIG. 7 shows a block diagram of the evaluation device 60 in more detail.
  • This evaluation device 60 has a comparator 66, a reference voltage source 68 and an AND gate 70.
  • One input of the AND gate 70 is connected to the first input 62 of the evaluation device 60, at which the comparator signal y of the comparator 46 is connected Device 14 is pending.
  • the second input of the AND gate 70 is connected to the output of the comparator 66, the non-inverting input of which is linked to the second input 64 of the evaluation device 60 and the reference voltage source 68 is connected to the inverting input.
  • the evaluation device 60 only delivers a signal when the collector-emitter voltage U CE is greater than / equal to the reference voltage Ucref and the gate-emitter voltage U GE is also greater than / equal to a reference voltage U GEr p f .
  • the reference voltage UcEref indicates the reference value for the Miller plateau, which is known to be dependent on the collector current I c .
  • the reference voltage U GF r e f can also be below the Miller plateau (i.e. below the threshold voltage of the IGBT / type ⁇ 5 V).
  • the gate potential is only reduced with a reduced discharge current if, as a function of the gate-emitter voltage U GE, it has been determined that there is an overload or short circuit. If the gate-emitter voltage UG E remains below the reference voltage U G ret, there is no overload or short circuit, so that the gate potential can be further reduced with an increased discharge current.
  • the switch-off process is thus optimized in such a way that the current drop speed is reduced only in the event of an overload or short circuit, so that the overvoltage is limited to acceptable values.
  • the switchable device 18 or 20 for generating a discharge current can be implemented in different ways.
  • the simplest implementation is em switching off by means of a gate discharge resistor Rcoffi or R Go tt2.
  • the value of the gate discharge resistor Rc o can be selected as the value of the switch-off resistance during conventional switching off.
  • the value of the gate discharge resistor Rcoft is chosen so large that the shutdown process is continued only in a slow manner.
  • These gate discharge resistors R G offi and R GO ft2 are each connected to a negative potential of the control device 4 by means of a switch, in particular a transistor.
  • switchable gate discharge resistors R Got n and R Go £ f2 two switchable voltage sources with the voltages U 0 f- ⁇ and U 0 ff2 can also be used, which are connected to the gate connection G of the IGBT high-current module 2 via a gate discharge resistor are.
  • the voltage U 0tf ⁇ has a small or negative value, so that the voltage drop across the gate discharge current U R is large.
  • the voltage U 0ff2 has a higher value, so that the voltage U R becomes small.
  • the voltage U 0 ff 2 may only be so high that the voltage U R remains positive even at the lowest level of the Miller plateau, in order to prevent the gate G of the power semiconductor switch 2 from being recharged.
  • the different voltage sources can be realized by different supply potentials.
  • switchable current sources can also be used, with one current source supplying a discharge current for a quick shutdown and the other current source delivering a discharge current for a slow shutdown.
  • a switch-off signal SAUS is applied to the control device 4 of the IGBT high-current module 2 from a control set (not shown in more detail). This switch-off signal S ⁇ U £ is thus with also on the logic circuit 16. This switch-off signal
  • the collector-emitter voltage U CE is equal to a saturation voltage which is dependent on the power semiconductor switch 2 and which is approximately zero in comparison to the intermediate circuit voltage + U 7 of the converter.
  • the output signal Sp u i s of the device 14 for state detection of the collector-emitter voltage U CE is in the low state.
  • the control signal S th which represents the fast shutdown mode
  • the control signal SstsL which represents the slow shutdown mode
  • the gate-emitter potential U Gi of the IGBT high-current module 2 is thus lowered with the aid of a constant maximum permissible discharge current.
  • the collector-emitter voltage U CE increases . From the signal curve of the collector-emitter voltage U CE according to FIG. 1 it can be seen that this collector-emitter voltage U CE begins to rise precisely when the gate-emitter voltage U GE is equal to the Miller plateau. As long as the collector-emitter voltage U E is not equal to the reference voltage Uc Er et, the device 18 for generating a discharge current for the fast shutdown mode remains switched on.
  • the output signal S ⁇ ui ⁇ changes after the time set in the monostable multivibrator 50 (> t 4 max) from the high state to the low state, so that the device 18 for the fast shutdown mode is switched on again. If these devices 18 and 20 are realized by means of gate discharge resistors R GoEU and R Go ⁇ z, then the gate connection G of the IGBT high-current module 2 is connected to a negative potential with a low resistance after the time of the monostable multivibrator 50.
  • the device 14 for status detection of the collector-emitter voltage U CE is also supplied with the gate-emitter voltage U GE , it is possible to prevent the switchover from the fast switch-off mode to the slow switch-off mode. That means that this switchover is only carried out if the gate-emitter voltage U CE is greater than / equal to a reference voltage U GEr e £ which specifies a threshold value for the Miller plateau. Since the height of the Miller plateau depends on the collector current I c , the height of the Miller plateau is an indication of normal operation or overload or short-circuit operation of the power semiconductor switch 2. Only when the overload or short-circuit operation is recognized is switched from the fast shutdown mode without delay to the slow shutdown mode.
  • a switch-off process can be optimized with little effort to the effect that when non-latching, switchable power semiconductor switches 2 are used in hard-switching converters, whose switching times should be as short as possible, regardless of the operating state of this power semiconductor switch 2, the Verkuppelung of voltage increase and current is llezeit separately and independently depending on the operating state of the power semiconductor switch 2 is controlled from each other ⁇ the.
  • FIG. 8 shows a second embodiment of the device for carrying out the method according to the invention.
  • This embodiment of the device differs from the embodiment of the device according to FIG. 2 in that instead of the device 14, the logic circuit 16 and the switchable devices 18 and 20, a ramp generator 72, a changeover switch 74 and a sequence control 76 are provided.
  • the ramp generator 72 has its output side connected to an input of the change-over switch 74, whose other input is connected to a first output '10 of the driving device. 4
  • the output of this switch 74 is linked to the gate connection G of the IGBT high-current module 2.
  • the second output 12 of the control device 4 is connected to the emitter control gear E st of the IGBT high-current module 2.
  • the switch 78 of this switch 74 is controlled by the sequence controller 76.
  • This sequence control 76 is connected on the input side to the collector connection C of the IGBT high-current module 2.
  • this sequence control 76 is supplied with the switch-off signal S Aus .
  • Control signal Sum generates that the switch 78 of the switch 74 controls during the shutdown process.
  • the gate discharge resistor R G ci ⁇ is connected in the control device 4 by means of a transistor of the push-pull stage to the negative potential of -5 V and on the other hand the switch 78 of the changeover switch 74 is controlled by the sequence control 76 such that the ramp generator 72 is connected to the gate connection G of the IGBT high-current module 2. As a result, the gate G is discharged by means of the ramp generator 72.
  • the control signal S changes to the state control 76, whereby the switch 78 of the switch 74 is flipped, so that the gate G of the IGBT high-current module 2 with the Gate discharge resistor R ⁇ ( f is connected. This is stopped by switching off the ramp generator 72 from the gate terminal G.
  • the gate G of the IGBT high-current module 2 is now rapidly discharged via the gate discharge resistor R Co tt. During this rapid discharge The gate-emitter voltage Ui rises in the gate G.
  • the control signal Su "of the sequence controller 76 changes its state again, as a result of which the switch 78 of the changeover switch 74 is switched over again so that the gate G is again discharged with a set steepness in a controlled manner via the ramp generator 72.
  • the control signal S Ur changes its state again and now connects the gate G to the gate discharge resistor Rcott, so that the gate G of the power semiconductor switch 2 is connected with low resistance to the negative potential.
  • This embodiment of the device also referred to as a memory circuit, has the advantage over the embodiment of the device according to FIG. 2 that at the beginning of the switch-off process the gate G of the power semiconductor switch 2 is discharged with the same steepness as in the period t 4 - t 2 , m which is the collector-emitter voltage U CE greater than / equal to the reference voltage U Cir , r. This measure is particularly noticeable in the event of a short circuit.
  • FIG. 9 shows a third embodiment of the device for carrying out the method according to the invention.
  • three em / off switches 80, 82 and 84 are provided instead of the switch 74.
  • the actuation events of these on / off switches 80, 82 and 84 are each connected to a control output of the sequence control 76.
  • the on / off switch 80 connects the output 10 of the control device 4 to the gate connection G, the em / off switch 84 connecting the gate connection G of the IGBT high-current module 2 to an input 86 of the ramp generator 72 and the em- / Off switch 82 connects the output 88 of the ramp generator 72 to the gate terminal G.
  • the ramp generator 72 can optionally control the gate-emitter voltage U GE (em / off switch 82 closed) or track the value of the potential at gate G (em / off switch 84 closed) by means of the em / off switches 82 and 84.
  • the on / off switches 80 and 84 are closed, as a result of which the gate G is quickly discharged by means of the gate discharge resistor Rctt of the control device 4 and the value of the ramp generator 72 is tracked to the value of the potential of the gate G.
  • the on / off switch 82 is closed and the on / off switches 80 and 84 are opened.
  • the ramp generator 72 has exactly the value of the gate voltage. Then the gate G unloaded by means of the ramp generator 72 with the set slope.

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters (2) in einem hartschaltenden Stromrichter und eine Vorrichtung zur Durchführung des Verfahrens. Erfindungsgemäß werden mit Eintreffen eines Ausschaltsignals (Saus) die Gate-Emitterspannung (UGE) dieses Leistungs-Halbleiterschalters (2) mit Hilfe eines maximal zulässigen Entladestroms abgesenkt und seine Kollektor-Emitterspannung (UCE) auf Überschreitung einer Referenzspannung (UCEref), dessen Wert so eingestellt ist, daß der Kollektorstrom (IC) zu kommutieren beginnt, überwacht und wird mit Erreichen dieses Referenzwertes (UCEref) der Entladestrom auf einen Wert verminder, der kleiner ist als der Wert des maximal zulässigen Entladestromes. Somit wird der Abschaltvorgang eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters (2) dahingehend optimiert, daß Spannungsanstieg- sund Stromfallzeit getrennt voneinander gesteuert werden können.

Description

Beschreibung
Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halb- leiterschalters
Die Erfindung bezieht sich auf ein Verfahren zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters in einem hartschaltenden Strom- richter und eine Vorrichtung zur Durchführung des Verfahrens.
Als nichteinrastende Leistungs-Halbleiterschalter werden Halbleiter-Bauelemente bezeichnet, bei denen st ndig am Steuereingang ein Steuersignal anstehen muß, damit sie im leiten- den Zustand bleiben. Zu den nichteinrastenden, abschaltbaren Leistungs-Halbleiterschaltern werden der bipolare Leistungs- transistor (LTR) und die feldgesteuerten, abschaltbaren Halbleiter-Bauelemente gezählt. Zu den feldgesteuerten, abschaltbaren Halbleiter-Bauelementen zählen beispielsweise der selbstsperrende Feldeffekttransistor (MOS-FET) , der Insula- ted-Gate-Bipolar-Transistor (IGBT) , der feldgesteuerte Thyristor, auch als MOS Controlled Thyristor (MCT) bezeichnet, ...
Bei Leistungs-Halbleiterschaltern mit MOS-Steuereingang geht die Entwicklung immer mehr in Richtung hoher Stromtragfähigkeit der Module. Zur Zeit sind Hochstrommodule erhältlich, die bei einer Sperrfähigkeit von 1700 V einen Drain-Source- stro von 1200 A führen können. Mit dem Anstieg der Stromtragfähigkeit steigt auch der Wert der Stromänderungsge- schwindigkeit (di/dt), insbesondere beim Abschalten des Moduls, erheblich an. Da die Module jeweils mit einer Ansteuer- einrichtung und einem Zwischenkreis elektrisch leitend verbunden sind, verursachen bei Schaltvorgängen Induktivitäten im Leistungsteil von Stromrichtern meist energiereiche Über- Spannungen an den IGBT-Modulen. Um beim Einsatz von nichtemrastenden, abschaltbaren Lei- stungs-Halbleitern in hartschaltenden Stromrichtern kleine Schaltverluste zu erreichen, müssen die Schaltzeiten möglichst klein sein. Dem sind aber durch konstruktiv bedingte Streu duktivitaten und den damit be m Abschalten bedingten Überspannungen Grenzen gesetzt. Bei konventionellen Ansteue- rungen geschieht die Einstellung der Schaltzeit über die jeweilige Hohe der angelegten Ansteuerspannung sowie einen dazugehörigen Gate-Widerstand. Durch die Bauelementeigenschaf- ten sind bei einer solchen Ansteuerschaltung beim Abschaltvorgang eines derartigen Leistungs-Halbleiterschalters Spannungsanstiegs- und Stromfallzeit miteinander verkoppelt.
Mit der Erhöhung der Spannungs- und Stromfestigkeit von nichtemrastenden, abschaltbaren Leistungs-Halbleiterschaltern wird auch die Kontrolle der Transienten wichtig, da die Stromanderungsgeschwmdigkeit (di/dt) mit dem abzuschaltenden Strom und die Spannungsanderungsgeschw digkeit (du/dt) mit der Erhöhung der Zwischenkreisspannung zunimmt. Die Span- nungsanderungsgeschwmdigkeit darf vom Hersteller festgelegte Werte nicht übersteigen, damit beim Ausschalten das Einrasten des Leistungs-Halbleiterschalters vermieden wird. Die Überspannung hangt von der im Kreis vorhandenen Streuinduktivitat und von der Stromanderungsgeschwmdigkeit ab. Durch die Re- duktion der Stromanderungsgeschwmdigkei kann insbesondere im Kurzschlußfall die Überspannung verringert werden.
Aus der EP 0 645 889 AI ist em Verfahren und eine Vorrichtung zur Begrenzung der Stromfallgeschw digkeit beim Aus- schalten von Leistungs-Halbleiterschaltern mit MOS-Steuerein- gang bekannt. Bei diesem Verfahren wird beim Ausschalten m Abhängigkeit einer Induktivität eine Gegenspannung erzeugt, die auf eine am Leistungs-Halbleiterschalter anstehende Gate- Emit erSpannung ruckgekoppelt wird. Durch diese Ruckkoppelung wird die Gate-Emitterspannung angehoben, wodurch die Ab- schaltgeεchwmdigkeit unverzogert wirksam reduziert wird, ohne dabei die Speicherzeit des Leistungs-Halbleiterschalters zu vergrößern oder das Einschaltverhalten zu beeinflussen. Diese Gegenkoppelung ist insbesondere beim Auftreten von sehr hohen negativen Stromsteilheiten, beispielsweise Uberstrom bzw. Kurzschlußstrom, verstärkt wirksam. Der Wert der Stromanderungsgeschwmdigkeit ist unabhängig vom Nennbetrieb oder Kurzschlußbetrieb einstellbar. Zur Verstellung der Gegenspannung und damit den Wert der Stromanderungsgeschwmdigkeit kann der Wert der Induktivität verändert werden. Die Änderung des Wertes der Induktivität ist im Hinblick auf einen nieder- mduktiven Aufbau eines Stromrichters nur in sehr engen Grenzen zu variieren.
Aus der EP 0 361 211 Bl ist eine Schutzschaltung für einen Leistungs-Halbleiterschalter bekannt, die eine eine Kollektor-Emitter- und eine Basis-Emitter-Uberwachung und ein ODER- Gatter aufweisende Laststrom-Uberwachungsschaltung und eine erste und zweite negative Stromquelle bzw. einen ersten und zweiten zuschaltbaren Gate-Entladewiderstand aufweist. Die
Laststrom-Uberwachungsschaltung ist ausgangsseitig mit einem Steuerglied verknüpft, das ausgangsseitig unter anderem m t der zweiten negativen Stromquelle bzw. dem zweiten zuschaltbaren Gate-Entladewiderstand verbunden ist. Die Laststrom- Uberwachungsschaltung stellt fest, ob der Leistungs-Halbleiterschalter im Nenn- oder Kurzschlußbetrieb ist. In Abhängigkeit davon wird zum Abschalten des Leistungs-Halbleiterschalters entweder die erste oder zweite negative Stromquelle aktiviert. Dadurch wird verhindert, daß im Kurzschlußfall der Leistungs-Halbleiterschalter hart ausgeräumt wird. Dies fuhrt zu Einschnureffekten, wodurch der Leistungs-Transistor seine Abschaltfahigkeit verliert. Dadurch, daß im Kurzschlußfall mit einem kleineren Ausraumstrom der Leistungs-Transistor abgeschaltet werden kann, kann die maximale Kurzschluß- festigkeit des Leistungs-Transistors auch im Kurzschlußfall ausgenutzt werden.
Im Aufsatz " Optimization of the Turn-Off Performance of IGBT at Overcurrent and Short -Circuit Current", von H.-G. Eckel und L. Sack, abgedruckt im Konferenzband "EPE'93, Vol.2, 13.- 16. September 1993, Seiten 317 bis 322, werden zwei Abschalt- strategien für einen IGBT in einem hartschaltenden Stromrichter vorgestellt. Bei beiden Strategien werden zwei Gate-Ent- ladewiderstande verwendet. Bei der ersten Abschaltstrategie wird die Absenkung der Gate-Emitterspannung zunächst mit dem niedrigen Gate-Entladewiderstand begonnen und die Kollektor- Emitterspannung wird auf Überschreitung einer Referenzspannung von etwa 10 V überwacht. Ist die Kollektor-Emitterspan- nung großer / gleich der Referenzspannung wird nach Ablauf einer vorgebbaren Verzogerungszeit die Gate-Emitterspannung mit dem hohen Gate-Entladewiderstand abgesenkt, bis der Leistungs-Halbleiterschalter gesperrt ist. Diese zweistufige Gatesteuerung verlangt die genaue Kenntnis über das dynami- sehe Verhalten des IGBT's. Falls dies nicht bekannt ist, so soll der erste Gate-Entladewiderstand so klein wie möglich, die Verzogerungszeit großer als die Anstiegsgeschwmd gkeit der Kollektor-Emitterspannung und der zweite Gate-Entladewiderstand so groß wie möglich gewählt werden.
Bei der zweiten vorgestellten Abschaltstrategie wird die Gate-Emitterspannung mit einem charakteristischen Gate-Entladewiderstand abgesenkt, bis das Miller-Plateau der Gate- EmitterSpannung erreicht ist. Wahrend die Gate-Emitterspan- nung gleich dem Miller-Plateau ist, steigt die Kollektor- Emitterspannung an. Sobald die Kollektor-Emitterspannung einen Referenzwert, beispielsweise 10 V, übersteigt, wird die Gate-Emitterspannung mit einem Referenzwert verglichen. Bei niedrigem Kollektorstrom ist das Miller-Plateau niedrig, so daß der erste Gate-Entladewiderstand, wahrend des gesamten Abschaltvorganges benutzt wird. Bei höherem Kollektorstrom ist das Miller-Plateau der Gate-Emitterspannung hoch. In diesem Fall wird nach einer vorbestimmten Verzogerungszeit der erste Gate-Entladewiderstand abgeschaltet und ein großer Gate-Entladewiderstand eingeschaltet. Bei der Anwendung dieser zweiten Abschaltstrategie wird die genaue Kenntnis über das Miller-Plateau gebraucht, damit diese Strategie umgesetzt werden kann.
Der wesentliche Nachteil bei den beiden vorgestellten Abschaltstrategien ist der, daß man die genaue Beziehung zwischen Miller-Plateau und Kollektorstrom kennen muß. Dies kann von IGBT zu IGBT verschieden sein und auch die Verzogerungszeit muß an den jeweiligen IGBT-Typen angepaßt werden, da eine zu kurze Verzogerungszeit zu unnötig höheren Verlusten fuhrt und eine zu lange Verzogerungszeit einen zu spaten Eingriff bedeutet und die Erhöhung des Widerstandswertes des Gate-Entladewiderstandes somit keine Wirkung mehr zeigen kann .
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Optimierung des Abschaltvorganges eines nichte rastenden, abschaltbaren Leistungs-Halbleiterschalters in einem hartschaltenden Stromrichter anzugeben, wobei eine einfache Funktionsweise sowie minimale und einfache ermittelbare Meßgroßen Vorrang haben.
Diese Aufgabe wird erf dungsgemaß mit den Merkmalen des Anspruchs 1 gelost.
Mittels diesem Verfahren wird erreicht, daß auf den Span- nungsgradienten und den Stromgradienten des Abschaltvorganges eines nichte rastenden, abschaltbaren Leistungs-Halbleiterschalters getrennt Einfluß genommen werden kann. Dazu werden unterschiedliche Entladestrome verwendet, die Abhängigkeit des Zustandes der Kollektor-Emitterspannung des Leistungs- Halbleiterschalters ausgewählt werden. Zu Beginn des Abschaltvorgangs wird der Entladestrom so eingestellt, daß sich die maximal zulassige Spannungsanderungsgeschw digkeit des Leistungs-Halbleiterschalters einstellen kann. Sobald die Kollektor-Emitterspannung einen vorbestimmten Referenzspannungswert erreicht hat, wird der Entladestrom auf einen niedrigeren Wert vermindert. Die Hohe dieses verminderten Entladestromes hangt vom Wert der Überspannung ab, der maximal auftreten darf. Der Referenzspannungswert ist gleich dem
Spannungswert, bei dem der Kollektorstrom beginnt, zu kommutieren. Daß heißt, bei einem Stromrichter ist der Wert der Referenzspannung gleich dem Wert der ZwischenkreisSpannung .
Der Vorteil des erfmdungsgemaßen Verfahrens liegt darin, daß für die Umschaltung von einem Entladestrom auf einen anderen die genaue Kenntnis über das dynamische Verhalten des Leistungs-Halbleiterschalters nicht mehr notwendig ist, da die Umεchaltung erst dann vorgenommen wird, wenn die Kollektor- Emitterspannung einen Referenzspannungswert erreicht, be dem der Kollektorstrom zu kommutieren beginnt. Zur Ermittlung dieses Umschaltpunktes muß nur die Kollektor-Emitterspannung mit einem entsprechenden Referenzspannungswert verglichen werden. Durch die Entkoppelung des Spannungsanstiegs- und Stromfallzeit besteht die Möglichkeit, die Schaltzeiten von nichtemrastenden, abschaltbaren Leistungs-Halbleiterschaltern in hartschaltenden Stromrichtern möglichst kurz zu machen, wobei kleine Schaltverluste erreicht werden.
Bei einem vorteilhaften erfmdungsgemaßen Verfahren wird die Gate-Emitterspannung des Leistungs-Halbleiterschalters zu Beginn des Abschaltvorganges mit Hilfe eines konstant verminderten Entladestromes abgesenkt, bis die Kollektor-Emitterspannung des Leistungs-Halbleiterschalters ansteigt . Dieses langsame Ausschalten zu Beginn des Abschaltvorganges ist besonders vorteilhaft im Kurzschlußfall.
Eine Vorrichtung zur Durchfuhrung des erfmdungsgemaßen Ver- fahrens verwendet eine herkömmliche Ansteueremrichtung für einen nichtemrastenden, abschaltbaren Leistungs-Halbleiterschalter, die um eine Einrichtung zur Zustandserfassung der Kollektor-Emitterspannung des Leistungs-Halbleiterschalters, einer Logikschaltung und zweier zuschaltbarer Einrichtungen zur Generierung von zwei unterschiedlichen Entladestromen erweitert ist, wobei diese zuschaltbaren Einrichtungen von der Logikschaltung in Abhängigkeit des Zustandes der Kollektor- Emitterspannung wahrend des Abschaltvorganges angesteuert werden. Die zuschaltbare Einrichtung zur Generierung eines hohen Entladestromes erübrigt sich meist, da eine herkömmliche Ansteueremrichtung bereits eine zuschaltbare Einrichtung zur Generierung eines hohen Entladestromes aufweist Somit kann man mit wenig zusätzlichen Einrichtungen eine herkömmliche Ansteueremrichtung derart modifizieren, daß der Ab- schaltvorgang für einen nichtemrastenden, abschaltbaren Leistungs-Halbleiterschalter optimiert wird.
Be einer vorteilhaften Vorrichtung wird anstelle der Logikschaltung und der zuschaltbaren Einrichtungen zur Generierung unterschiedlicher Entladestrome ein Rampengenerator vorgesehen, der mittels eines Umschalters mit dem Gate-Anschluß des Leistungs-Halbleiterschalters verknüpfbar ist, wobei der Umschalter mit einer Ablaufsteuerung versehen wird. Somit erhalt man eine besonders einfache Modifikation einer herkomm- liehen Ansteueremrichtung, mit der der Abschaltvorgang optimiert werden kann.
Bei einer weiteren vorteilhaften Vorrichtung werden anstelle des Umschalters drei Schalter verwendet, deren Betatigungs- emgange mit der Ablaufsteuerung verbunden sind, wobei der dritte Schalter den Gate-Anschluß des Leistungs-Halbleiterschalters mit einem Eingang des Rampengenerators verbindet . Der Vorteil dieser Schaltungsvariante gegenüber der Schal- tungsvariante mit Rampengenerator und Umschalter, auch als Memory-Schaltung genannt, liegt darin, daß sichergestellt ist, daß das Gate und der Rampengenerator zum Zeitpunkt der Umschaltung durch die Ablaufsteuerung den gleichen Wert besitzen. Bei der Memory-Schaltung können Probleme durch Leck- strome auftreten, wahrend das Gatepotential des Leistungs- Halbleiterschalters gleich dem Miller-Plateau ist.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung bezug genommen, in der Ausfuhrungsbeispiele der Vorrichtung zur Durchfuhrung des erf dungsgemaßen Verfahrens zur Opti- mierung des Abschaltvorganges eines nichte rastenden, abschaltbaren Leistungs-Halbleiterschalters schematisch veranschaulicht sind.
FIG 1 zeigt jeweils in einem Diagramm die zeitlichen Ver- laufe der Kollektor-Emitterspannung, des Kollektorstromes und der Gate-Emitterspannung eines IGBT 's wahrend eines Abschaltvorganges, m FIG 2 ist ein Blockschaltbild einer ersten Ausfuhrungsform der Vorrichtung zur Durchfuhrung des erfmdungsgema- ßen Verfahrens dargestellt, die
FIG 3 zeigt ein Blockschaltbild einer Einrichtung zur Zustandserfassung der Kollektor-Emitterspannung der Vorrichtung gemäß FIG 2, die FIG 4 zeigt ein Ausfuhrungsbeispiel der Einrichtung zur Zu- standserfassung der Kollektor-Emitterspannung der
Vorrichtung gemäß FIG 2, die FIG 5 zeigt ein Blockschaltbild der Logikschaltung der Vorrichtung nach FIG 2, in FIG 6 ist ein Blockschaltbild einer weiteren Einrichtung zur Zustandserfassung der Kollektor-Emitterspannung der Vorrichtung gemäß FIG 2 dargestellt, wobei in FIG 7 ein Blockschaltbild einer Auswerteeinrichtung der weiteren Einrichtung zur Zustandserfassung der Kollektor-Emitterspannung gemäß FIG 6 zeigt, in FIG 8 ist ein Blockschaltbild einer zweiten Ausfuhrungsform der Vorrichtung zur Durchfuhrung des erfindungsgemäßen Verfahrens dargestellt und die FIG 9 zeigt ein Blockschaltbild einer dritten Ausfuhrungsform der Vorrichtung zur Durchfuhrung des erfindungsgemäßen Verfahrens .
Das Verfahren und die Vorrichtung zur Optimierung des Ab- schaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters wird den genannten Figuren am Beispiel eines IGBT-Hochstrommoduls 2 mit einer herkömmlichen Ansteueremrichtung 4 erläutert, wobei das IGBT-Hochstrommodul 2 zur besseren Kennzeichnung mit einer breiteren Strich- stärke gezeichnet ist. Das IGBT-Hochstrommodul 2 ist mit seinem Kollektor-Anschluß C an eine positive Zwischenkreis- schiene 6 angeschlossen, die eine positive Zwischenkreisspan- nung +UZ fuhrt. Der Emitter-Anschluß E ist einerseits mit einem Wechselstromanschluß 8 und andererseits mit einem Kollek- tor-Anschluß C eines weiteren IGBT-Hochstrommoduls mit einer Ansteuereinrichtung verknüpft, die aus Ubersichtlichkeits- gründen nicht naher dargestellt sind. Die Ansteueremrichtung 4 ist mit seinen beiden Ausgangen 10 und 12 mit dem Gate-Anschluß G und mit dem Emitter-Steuereingang Es, des IGBT-Hoch- Strommoduls 2 verbunden.
Im Aufsatz "Optimierte Leistungssteuerung" von W. Bosterling, W. Keuter und M. Tscharn, abgedruckt in der DE-Zeitschπft "Elektronik", Band 24, 1990, Seiten 62-67, sind verschiedene AnSteuereinrichtungen für IGBT-Module ausführlichst beschrie- ben, so daß an dieser Stelle darauf verzichtet werden kann.
Die Vorrichtung zur Durchfuhrung des erf dungsgemaßen Verfahrens ist von der Ausgestaltung der Ansteueremrichtung unabhängig .
Anhand der Signalverlaufe Kollektor-Emitterspannung OCE , Kol- lektorstrom Ic und Gate-Emitterspannung UGL der FIG 1 sollen zunächst der Abschaltvorgang eines IGBT-Hochstrommoduls 2 naher erläutert werden:
Um ein IGBT-Hochstrommodul 2 abschalten zu können, muß das Potential des Gates G bis auf Emitterpotential entladen werden. In der Regel legt man das Gatepotential auf (gegenüber Emitter) negatives Potential, um Störungen entgegenzuwirken Das Entladen des Gates G geschieht über einen Gate-Entladewiderstand RGθff der auch gleichzeitig der Gate-Ladewider- stand Rαon sein kann. Der Entladevorgang beginnt zum Zeitpunkt t0 und fallt zunächst bis zum Miller-Plateau U (Zeitpunkt ti), das abhangig vom Laststrom ι. ist, ab. Hier werden zu- nächst die parasitären Kapazitäten umgeladen. Die Kollektor- Emitterspannung UCE steigt zum Zeitpunkt t- (Miller-Plateau) an. Erreicht die Kollektor-Emitterspannung UCF den Wert der Zwischenkreisspannung +UZ (Zeitpunkt t,) . so kann eine Frei- laufdiode den Strom vom IGBT-Hochstrommodul 2 übernehmen und der Kollektorstrom Ic fallt. Gleichzeitig sinkt die Gate- E itterspannung UGt- Die Stromfallzeit laßt sich durch eine Art der Ansteuerung (geringer oder hoher Entladestrom der Steuerkapazitat ) beeinflussen und endet zum Zeitpunkt t3. Ab diesem Zeitpunkt t3 fließt durch das IGBT-Hochstrommodul 2 nur noch ein Tailstrom, der aus der gespeicherten Ladung des Bauelementes resultiert. Im Gegensatz zu den vorherigen Phasen hat man über die Ansteuerung 4 keinen Einfluß auf den Tailstrom. Wahrend des Stromabfalles überschreitet die Kollektor-Emitterspannung UCE am IGBT-Hochstrommodul 2 die Zwi- schenkreisspannung +UZ bedingt durch die Streumduktivitat in den Zuleitungen. Der Abschaltvorgang kann durch Änderung des
Wertes des Gate-Entladewiderstandes Raot t beeinflußt werden.
Em kleiner Widerstandswert bedeutet einen großen Stromfluß aus dem Gate G des IGBT-Hochstrommoduls 2 heraus, somit em schnelleres Umladen, eine höhere Spannungsanstiegsgeschw - digkeit und eine höhere Stromfallgeschwmdigkeit bei den einzelnen Schaltvorgangen .
Die FIG 2 zeigt em Blockschaltbild einer ersten Ausfuhrungs- form einer Vorrichtung zur Durchfuhrung des erfmdungsgemaßen Verfahrens. Diese Vorrichtung weist eine konventionelle Ansteueremrichtung 4, eine Einrichtung 14 zur Zustandserfassung der Kollektor-Emitterspannung UCE des IGBT-Hochstrommoduls 2, eine Logikschaltung 16 und zwei zuschaltbare Einπch- tungen 18 und 20 zur Generierung von zwei unterschiedlichen
Entladestromen auf. Der Eingang 22 der Einrichtung 14 ist mit einem Kollektor-Anschluß C des Leistungs-Halbleiterschalters 2 und sein Ausgang 24 mit einem ersten Eingang 26 der Logikschaltung 16 verbunden. An einem zweiten Eingang 28 dieser Logikschaltung 16 steht em Ausschaltsignal SAlJ„ an. Der Ausgang 30 bzw.32 der Logikschaltung 16 ist mit einem Steuereingang 34 bzw.36 der Einrichtungen 18 bzw.20 verbunden. Der Ausgang der Einrichtung 18 bzw.20 ist mit dem Gate-Anschluß G des Leistungs-Halbleiterschalters 2 und deren Eingang mit ei- nem Signal -Ausgang 38 bzw.40 der Ansteueremrichtung 4 verknüpft. Außerdem ist bei dieser Art der Vorrichtung der Gate- Anschluß G des Leistungs-Halbleiterschalters 2 mit einem zweiten Eingang 42 der Einrichtung 14 zur Zustandserfassung der Kollektor-Emitterspannung UCF des Leistungs-Halbleiter- Schalters 2 mittels einer unterbrochenen Linie verbunden. Die Verbindung des Potentialverlaufs der Gate-Emitterspannung UGE hangt von der Ausfuhrungsform der Einrichtung 14 ab.
In der FIG 3 ist em Blockschaltbild einer ersten Ausfuh- rungsform der Einrichtung 14 naher dargestellt. Diese Em- richtung 14 zur Zustandserfassung der Kollektor-Emitterspannung UCE des IGBT-Hochstrommoduls 2 weist einen Spannungsteiler 44, einen schnellen Komparator 46, eine einstellbare Re¬ erenzspannungsquelle 48 und eine monostabile Kippstufe 50 auf. Der Spannungsteiler 44 ist eingangsseitig mit dem Eingang 22 der Einrichtung 14 und ausgangsseitig mit dem nicht- invertierenden Eingang des Komparators 46 verbunden. Die Referenzspannungsquelle 48 ist am invertierenden Eingang dieses Komparators 46 angeschlossen. Ausgangsseitig ist der Kompara- tor 46 über die monostabile Kippεtufe 50 mit dem Ausgang 24 der Einrichtung 14 verbunden. Das Ausgangssignal y des schnellen Komparators 46 wechselt von low nach high, sobald die Kollektor-Emitterspannung Uct gleich der Referenzspannung UEret ist. Dadurch wir die monostabile Kippstufe 50 gestar- tet, so daß das Ausgangssignal SPuιs der Einrichtung 14 von low nach high wechselt. Sobald die Zeit der monostabilen Kippstufe 50 abgelaufen ist, wechselt das Ausgangεsignal SPuιs der Einrichtung 14 wieder nach low. Die Zeit dieser monostabilen Kippstufe 50 ist beispielsweise auf eine Zeit eingestellt, die verstreicht, wenn man die maximale Stro - fallzeit realisieren würde. Als Referenzspannung UCEret wird beispielsweise der Spannungswert der Zwischenkreisspannung +UZ gewählt. Der Wert kann aber auch oberhalb als auch unterhalb einer betriebsmäßigen Zwischenkreisspannung +U- liegen. Durch die Wahl der Referenzspannung UCEre> d wird im regulären
Betrieb schnell und im Betrieb erhöhter Zwischenkreisspannung langsam geschaltet .
In der FIG 4 ist ein Ausfύhrungsbeispiel der Einrichtung 14 zur Zustandserfassung der Kollektor-Emitterspannung OCι des
Leistungs-Halbleiterschalters 2 dargestellt. Diese dargestellte Ausführungsform der Einrichtung 14 ist als Analogschaltung ausgeführt. Solange die Kollektor-Emitterspannung UCE am Eingang 22 der Einrichtung 14 kleiner ist als die Re- ferenzspannung UCEret< wird die Spannung von der Zener-Diode Dl aufgenommen. Überschreitet die Kollektor-Emitterspannung
UCE die Referenzspannung UCEref so fließt ein Strom durch den
Kondensator Cl und dem Widerstand Rl solange die Kollektor-
Emitterspannungsänderungsgeschwindigkeit größer Null ist. Gleichzeitig wird über die Diode D2 der Kondensator C2 schnell geladen. Sobald die Spannung am Kondensator C2 gleich der Arbeits-Gate-Source-Spannung der MOSFET T ist, leitet dieser Transistor T und am Ausgang 24 die Einrichtung 14 wechselt das Ausgangssignal SPuιB von 5 V auf beispielsweise 0 V. Ist der Anstieg der Kollektor-Emitterspannung UCE vorüber, so fließt kein Strom mehr durch den Kondensator Cl . Der Kondensator C2 wird über die Widerstände Rl und R2 langsam entladen. Mit der Wahl des Widerstands R2 kann diese Entladungszeitkonεtante und damit die Pulsdauer des Ausgangssignals SPuιs am Ausgang 24 der Einrichtung 14 eingestellt werden. Mittels der Diode D4 kann sich der Kondensator Cl beim nächsten Einschaltvorgang des Leistungs-Halbleiterschalters 2 wieder schnell entladen. Das Ausgangssignal SPuιR muß zur weiteren Verwendung invertiert werden oder es müssen die Ausgänge 30 und 32 der Logikschaltung 16 vertauscht werden .
Die FIG 5 zeigt ein Blockschaltbild der Logikschaltung 16 der Vorrichtung gemäß FIG 2. Diese Logikschaltung 16 weist ein erstes und zweites UND-Gatter 52 und 54 und einen ersten und zweiten Invertierer 56 und 58 auf. Der Ausgang des ersten Invertierers 56 ist jeweils mit einem Eingang des ersten und zweiten UND-Gatters 52 und 54 verbunden. Der zweite Eingang des ersten UND-Gatters 52 ist mit dem ersten Eingang 26 der Logikschaltung 16 verknüpft, wobei der Ausgang dieses UND- Gatters 52 mit dem zweiten Ausgang 32 der Logikschaltung 16 verbunden ist. Der Eingang des zweiten Invertierers 58 ist ebenfalls mit dem ersten Eingang 26 der Logikschaltung 16 verbunden und ausgangsseitig mit einem zweiten Eingang des zweiten UND-Gatters 54, der ausgangsseitig mit dem ersten Ausgang 30 der Logikschaltung 16 verbunden ist. Der erste Invertierer 56 ist e gangsseitig mit dem zweiten Eingang 28 der Logikschaltung 16 verknüpft. Mittels dieser Logikschaltung 16 wechselt das Steuersignal S^, F für die erste zuschalt - bare Einrichtung 18 von low nach high sobald das Steuersignal SAUS von high nach low wechselt und das Zustandssignal SPuιE low ist. Das Steuersignal S&t für die zweite zuschaltbare Einrichtung 20 wechselt von low nach high, sobald das Zustandssignal SPuis von low nach high wechselt und das Aus- schaltsignal SAUS low ist. Mit diesem Pegelwechsel des Zu- standssignals S[uls wechselt das Steuersignal S^LF von high nach low.
In der FIG 6 ist ein Blockschaltbild einer weiteren Ausfuhrungsform der Einrichtung 14 zur Zustandserfassung der Kollektor-Emitterspannung UCE des Leistungs-Halbleiterschalters 2 dargestellt. Diese Ausfuhrungεform der Einrichtung 14 un- terscheidet sich von der Ausfuhrungsform der Einrichtung 14 gemäß FIG 3 dadurch, daß anstelle der monostabilen Kippstufe 50 eine Auswerteeinrichtung 60 verwendet wird Der erste Eingang 62 dieser Auswerteeinrichtung 60 ist mit dem Ausgang des Komparators 46 und der zweite Eingang 64 mit dem zweiten Ein- gang 42 der Einrichtung 14 verbunden, an dem die Gate-Emit- terspannung UGE ansteht . Mittels dieser Auswerteeinrichtung 60 werden die Gate-Emitterspannung UGE sowie die Kollektor- Emitterspannung UCE abgefragt.
In der FIG 7 ist e Blockschaltbild der Auswerteeinrichtung 60 naher dargestellt. Diese Auswerteeinrichtung 60 weist einen Komparator 66, eine Referenzspannungsquelle 68 und em UND-Gatter 70 auf. Der eine Eingang des UND-Gatters 70 ist mit dem ersten Eingang 62 der Auswerteeinrichtung 60 verbun- den, an dem das Komparatorsignal y des Komparators 46 der Einrichtung 14 ansteht. Der zweite Eingang des UND-Gatters 70 ist mit dem Ausgang des Komparators 66 verbunden, dessen nichtinvertIerenden Eingang dem zweiten Eingang 64 der Aus- werteemrichtung 60 verknüpft ist und am invertierenden Ein- gang die Referenzspannungsquelle 68 angeschlossen ist.
Die Auswerteeinrichtung 60 liefert nur dann em Signal, wenn die Kollektor-Emitterspannung UCE großer/gleich der Referenzspannung Ucref und die Gate-Emitterspannung UGE ebenfalls großer/gleich einer Referenzspannung UGErpf ist. Die Referenzspannung UcEref gibt den Referenzwert für das Miller-Plateau an, das bekanntlich vom Kollektorstrom Ic abhangig ist. Die Referenzspannung UGFref kann auch unter dem Miller-Plateau liegen (also unterhalb der Schwellenspannung des IGBTs/Typ <5 V) . Somit wird zum Zeitpunkt t? gemäß FIG 1 nur dann mit vermindertem Entladestrom das Gatepotential abgesenkt, wenn m Abhängigkeit der Gate-Emitterspannung UGE festgestellt worden ist, daß em Überlast- bzw. Kurschlußfall vorliegt. Bleibt die Gate-Emitterspannung UGE unterhalb der Referenz- Spannung UGret, so liegt kein Überlast- bzw. Kurzschlußfall vor, so daß mit erhöhtem Entladestrom das Gatepotential weiter abgesenkt werden kann.
Somit wird der Abschaltvorgang dahingehend optimiert, daß nur in einem Überlast- bzw. Kurzschlußfall die Stromfallgeschwm- digkeit reduziert wird, damit die Überspannung auf vertretbare Werte begrenzt wird.
Die zuschaltbare Einrichtung 18 bzw.20 zur Generierung eines Entladestromes kann auf unterschiedliche Weise realisiert werden. Die einfachste Realisierung stellt em Abschalten mittels eines Gate-Entladewiderstandes Rcoffi bzw. RGott2 dar. Dabei kann der Wert des Gate-Entladewiderstandes Rco dem Wert des Abschaltwiderstandes beim herkömmlichen Ausschalten gewählt werden. Der Wert des Gate-Entladewiderstandes Rcoft wird so groß gewählt, daß der AbschaltVorgang nur in einer langsamen Art und Weise fortgesetzt wird. Diese Gate-Entladewiderstände RGoffi und RGOft2 werden jeweils mittels eines Schalters, insbesondere eines Transistors, mit einem negati- ven Potential der Ansteuereinrichtung 4 verbunden.
Anstelle von zuschaltbaren Gate-Entladewiderständen RGotn und RGo£f2 können auch zwei zuschaltbare Spannungsquellen mit den Spannungen U0f-ι und U0ff2 verwendet werden, die über einem Gateentladewiderstand mit dem Gate-Anschluß G des IGBT-Hochstrommoduls 2 verbunden sind. Dabei besitzt die Spannung U0tfι einen kleinen oder negativen Wert, so daß die am Gateentladestrom abfallende Spannung UR groß ist. Die Spannung U0ff2 besitzt einen höheren Wert, so daß die Spannung UR klein wird. Die Spannung U0ff2 darf nur so groß sein, daß auch beim niedrigsten Niveau des Miller-Plateaus die Spannung UR positiv bleibt, um ein Wiederaufladen des Gates G des Leistungs-Halbleiterschalters 2 zu verhindern. Die unterschiedlichen Spannungεquellen können durch unterschiedliche Versorgungspotentiale realisiert werden.
Anstelle von zuschaltbaren Spannungsquellen können auch zuschaltbare Stromquellen verwendet werden, wobei die eine Stromquelle einen Entladestrom für eine schnelle Abschaltung und die andere Stromquelle einen Entladestrom für eine langsame Abschaltung liefert.
Anhand der beschriebenen Vorrichtung gemäß FIG 2 wird im folgenden das Verfahren zur Optimierung des Abschaltvorgangs ei- nes nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters 2 näher beschrieben:
Von einem nicht näher dargestellten Steuersatz wird ein Ausschaltsignal SAUS an die Ansteuereinrichtung 4 des IGBT-Hoch- Strommoduls 2 angelegt. Dieses Ausschaltsignal SΛU£ steht so- mit auch an der Logikschaltung 16 an. Dieseε Ausschaltsignal
SAUS trifft beispielsweise zum Zeitpunkt t0 em. Zu diesem Zeitpunkt t0 ist die Kollektor-Emitterspannung UCE gleich einer vom Leistungs-Halbleiterschalter 2 abhängigen Sattigungs- Spannung, die im Vergleich zur Zwischenkreisspannung +U7 des Stromrichters, annähernd Null ist. Dadurch ist das Ausgangs- signal Spuis der Einrichtung 14 zur Zustandserfassung der Kollektor-Emitterspannung UCE irn Low-Zustand. Am Ausgang 30 der Logikschaltung 16 ist das Steuersignal Sth, das den schnellen Abschaltmodus repräsentiert, im High-Zustand und das Steuersignal SstsL das den langsamen Abschaltmodus repräsentiert, im Low-Zustand. Somit wird das Gate-Emitterpotential UGi des IGBT-Hochstrommoduls 2 mit Hilfe eines konstanten maximal zulässigen Entladestromes abgesenkt. Während dieser Absenkung der Gate-Emitterspannung UGF steigt die Kollektor-Emitterspannung UCE an. Am Signalverlauf der Kollektor-Emitterspannung UCE gemäß FIG 1 kann man erkennen, daß diese Kollektor- Emitterspannung UCE genau dann beginnt anzusteigen, wenn die Gate-Emitterspannung UGE gleich dem Miller-Plateau ist. So- lange die Kollektor-Emitterspannung U E nicht gleich der Referenzspannung UcEret ist, bleibt die Einrichtung 18 zur Generierung eines Entladestromes für den schnellen Abschaltmodus zugeschaltet. Sobald die Kollektor-Emitterspannung UCL gleich/größer der Referenzspannung UCEret ist, beispielsweise gleich der Zwischenkreisspannung +U2 ist (Zeitpunkt t?), wechselt das Ausgangssignal SPuιs der Einrichtung 14 von low nach high, so daß das Steuersignal SStF am Ausgang 30 der Logikschaltung 16 von high nach low und das Steuersignal SSrsι am Ausgang der Logikschaltung 16 von low nach high wechselt. Dadurch wird wahrend des Ausschaltvorgangs verzogerungs rei vom schnellen Abschaltmodus auf den langsamen Abschaltmodus umgeschaltet. Die Gate-Emitterspannung UGE wird vom Zeitpunkt t2 an mit einem kleineren Entladestrom abgesenkt. Die Hohe dieses Entladestromes hängt von der zulassigen Sperrspannung am Leistungs-Halbleiterschalter 2 ab, die auftreten darf ohne diesen zu schädigen. Zum Zeitpunkt t-, ist der Kollektorεtrom
Ic bereits so sehr abgesenkt, daß von diesem Zeitpunkt t3 an nur noch der Tailstrom, der aus der gespeicherten Ladung des Bauelementes resultiert, fließt. Zum Zeitpunkt t4 ist der Abschaltvorgang beendet, da dann der Kollektorstrom Ic und die Gate-Emitterspannung UGE gleich Null sind und die Kollektor-Emitterspannung UCE gleich der Zwischenkreisspannung +U7. ist. Damit der Leistungs-Halbleiterschalter 2 nicht durch Störungen sich von selbst wieder einschaltet, ist es ratsam, die Gate-Emitterspannung UGE auf ein negatives Potential, beispielsweise -5 V, zu legen, wobei dies nicht in den zeitlichen Verlauf der Gate-Emitterspannung UGE gemäß FIG 1 dargestellt ist. Das Ausgangssignal S^uiε wechselt nach Ablauf der in der monostabilen Kippstufe 50 eingestellten Zeit (>t4max) vom High-Zustand in den Low-Zustand, so daß die Einrichtung 18 für den schnellen Abschaltmodus wieder zugeschaltet ist. Werden diese Einrichtungen 18 und 20 mittels Gate-Entladewiderstände RGoEU, und RGoπz realisiert, so ist der Gate-Anschluß G des IGBT-Hochstrommoduls 2 nach Ablauf der Zeit der monostabilen Kippstufe 50 niederohmig mit einem negativen Potential verbunden.
Wird der Einrichtung 14 zur Zustandserfassung der Kollektor- Emitterspannung UCE auch die Gate-Emitterspannung UGE zuge- führt, so besteht die Möglichkeit die Umschaltung vom schnellen Abschaltmodus auf den langsamen Abschaltmodus zu verhindern. Daß heißt, diese Umschaltung wird nur dann durchgeführt, wenn die Gate-Emitterspannung UCE größer/gleich einer Referenzspannung UGEre£ ist, die einen Schwellenwert für das Miller-Plateau angibt. Da die Höhe des Miller-Plateaus vom Kollektorstrom Ic abhängig ist, ist die Höhe des Miller-Plateaus ein Indiz für einen Normalbetrieb oder einen Überlast - bzw. Kurzschlußbetrieb des Leistungs-Halbleiterεchalters 2. Erst wenn der Überlast- bzw. Kurzschlußbetrieb erkannt wird, wird vom schnellen Abschaltmodus verzogerungsfrei auf den langsamen Abschaltmodus umgeschaltet .
Somit kann man mit dem erfmdungsgemaßen Verfahren einen Ab- schaltvorgang mit wenig Aufwand dahingehend optimieren, daß beim Einsatz von nichtemrastenden, abschaltbaren Leistungs- Halbleiterschaltern 2 in hartschaltenden Stromrichtern, deren Schaltzeiten möglichst kurz sein sollen, unabhängig vom Be- triebszustand dieses Leistungs-Halbleiterschalters 2, dem die Verkuppelung von Spannungsanstiegs- und Strom llezeit getrennt wird und abhangig vom Betriebszustand des Leistungs- Halbleiterschalters 2 unabhängig voneinander gesteuert wer¬ den .
In der FIG 8 ist eine zweite Ausfuhrungsform der Vorrichtung zur Durchfuhrung des erfmdungsgemaßen Verfahrens dargestellt. Diese Ausfuhrungsform der Vorrichtung unterscheidet sich von der Ausfuhrungεform der Vorrichtung gemäß FIG 2 dadurch, daß anstelle der Einrichtung 14, der Logikschaltung 16 und der zuschaltbaren Einrichtungen 18 und 20 em Rampengenerator 72, e Umschalter 74 und eine Ablaufsteuerung 76 vorgesehen sind. Der Rampengenerator 72 ist ausgangsseitig mit einem Eingang des Umschalters 74 verknüpft, dessen anderer Eingang mit einem ersten Ausgang' 10 der Ansteuereinrichtung 4 verbunden ist. Der Ausgang dieses Umschalters 74 ist mit dem Gate-Anschluß G des IGBT-Hochstrommoduls 2 verknüpft. Der zweite Ausgang 12 der Ansteueremrichtung 4 ist mit dem Emit- ter-Steuere gang Est des IGBT-Hochstrommoduls 2 verbunden. Der Schalter 78 dieses Umschalters 74 wird von der Ablauf- Steuerung 76 gesteuert. Diese Ablaufsteuerung 76 ist em- gangsseitig mit dem Kollektor-Anschluß C des IGBT-Hochstrommoduls 2 verbunden. Außerdem ist diese Ablaufsteuerung 76 das Ausschaltsignal SAus zugeführ . In Abhängigkeit des Zustandes der Kollektor-Emitterspannung UCE beim Abschaltvorgang wird em Steuersignal Sum generiert, daß den Schalter 78 des Umschalters 74 wahrend des Abschaltvorganges steuert.
Mit Eintreffen des Ausεchaltsignals SA„4, bei der Ansteuerein- πchtung 4 und der Ablaufsteuerung 76 wird einerseits m der Ansteueremrichtung 4 der Gate-Entladewiderstand RGci ι mittels eines Transiεtors der Gegentaktstufe mit dem negativen Potential von -5 V verbunden und andererseits wird der Schalter 78 des Umschalters 74 von der Ablaufsteuerung 76 so angesteuert, daß der Rampengenerator 72 mit dem Gate-Anschluß G des IGBT- Hochstrommoduls 2 verbunden ist. Dadurch wird das Gate G mittels des Rampengenerators 72 entladen. Sobald die Kollektor- Emitterspannung UΓE ansteigt (Zeitpunkt tt der FIG 1), wechselt das Steuersignal SUm der Ablaufsteuerung 76 den Zustand, wodurch der Schalter 78 des Umschalters 74 umgelegt wird, so daß das Gate G des IGBT-Hochstrommoduls 2 mit dem Gate- Entladewiderstand Rθ(f verbunden ist. Durch das Abschalten des Rampengenerators 72 vom Gate-Anschluß G wird dieser angehalten. Das Gate G des IGBT-Hochstrommoduls 2 wird nun über den Gate-Entladewiderstand RCott schnell entladen. Wahrend dieser schnellen Entladung des Gates G steigt die Kollektor-Emitterspannung Ui- an. Ist diese Kollektor-Emitterspannung UCF gleich/großer der Referenzspannung UCEr._f, so wechselt das Steuersignal Su„ der Ablaufsteuerung 76 wieder seinen Zustand, wodurch der Schalter 78 des Umschalters 74 wieder umgelegt wird, so daß das Gate G wieder über den Rampengenerator 72 kontrolliert mit einer eingestellten Steilheit entladen wird. Sobald der Kollektorstrom I gleich Null ist und die Kollektor-Emitterspannung UΓE gleich der Zwi - schenkreisspannung +UZ ist (Zeitpunkt t4 gem ß FIG 1), wechselt wieder das Steuersignal SUr„ seinen Zustand und verbindet nun das Gate G mit dem Gate-Entladewiderstand Rcott, so daß das Gate G des Leistungs-Halbleiterschalters 2 niederohmig mit dem negativen Potential verbunden ist. Diese Ausfuhrungsform der Vorrichtung, auch als Memory-Schaltung bezeichnet, zeigt gegenüber der Ausfuhrungsform der Vorrichtung gemäß FIG 2 den Vorteil, daß zu Beginn des Abschalt- Vorganges das Gate G des Leistungs-Halbleiterschalters 2 mit derselben Steilheit entladen wird, wie in der Zeitspanne t4 - t2, m der die Kollektor-Emitterspannung UCE großer/gleich der Referenzspannung UCir, r ist. Diese Maßnahme macht sich besonders im Kurzschlußfall vorteilhaft bemerkbar.
In der FIG 9 ist eine dritte Ausfuhrungsform der Vorrichtung zur Durchfuhrung des erfmdungsgemaßen Verfahrens veranschaulicht. Gegenüber der zweiten Ausfuhrungsform gemäß FIG 8 ist anstelle des Umschalters 74 drei Em-/Ausschalter 80,82 und 84 vorgesehen. Die Betatigungsemgange dieser Ein-/ Ausschal- ter 80,82 und 84 sind jeweils mit einem Steuerausgang der Ablaufsteuerung 76 verbunden. Der E -/Ausschalter 80 verbindet den Ausgang 10 der Ansteueremrichtung 4 mit dem Gate-Anschluß G, wobei der Em-/Ausschalter 84 den Gate-Anschluß G des IGBT-Hochstrommoduls 2 mit einem Eingang 86 des Rampenge- nerators 72 und der Em-/Ausschalter 82 den Ausgang 88 des Rampengenerators 72 mit dem Gate-Anschluß G verbindet. Mittels der Em-/Ausschalter 82 und 84 kann der Rampengenerator 72 wahlweise die Gate-Emitterspannung UGE steuern (Em- /Ausschalter 82 geschlossen) oder dem Wert des Potentials am Gate G nachgefuhrt werden (Em-/Ausschalter 84 geschlossen) . Im Zeitmtervall [t0,t?] sind die Em-/Ausschalter 80 und 84 geschlossen, wodurch das Gate G mittels des Gate-Entladewiderstandes Rctt der Ansteuereinrichtung 4 schnell entladen und der Wert des Rampengenerators 72 dem Wert des Potentials des Gates G nachgefuhrt wird. Zum Zeitpunkt der Umschaltung (Zeitpunkt t gemäß FIG 1) wird der Em-/Ausschalter 82 geschlossen und die Em-/Ausschalter 80 und 84 geöffnet. Zu diesem Umschalt -Zeitpunkt t2 besitzt der Rampengenerator 72 genau den Wert der Gatespannung. Anschließend wird das Gate G mittels des Rampengenerators 72 mit der eingestellten Steilheit entladen.
Der Vorteil dieser dritten Ausfuhrungsform der Vorrichtung gegenüber der zweiten Ausfuhrungsform gem ß FIG 8 (Memory- Schaltung) liegt darin, daß sichergestellt ist, daß das Gate G und der Rampengenerator 72 zum Umschaltzeitpunkt t , den gleichen Spannungswert haben. Bei der sogenannten Memory- Schaltung können Probleme durch Leckstro e wahrend des Zeit- invervalls [ti, t?], wahrend dessen die Gatespannung gleich der Spannung des Miller-Plateaus ist, entstehen.

Claims

Patentansprüche
1. Verfahren zur Optimierung des Abschaltvorgangs eines nichte rastenden, abschaltbaren Leistungs-Halbleiter- Schalters (2) m einem hartschaltenden Stromrichter, wobei mit Eintreffen eines Ausschaltsignals (SAus) d e Gate-Emitterspannung (UE) dieses Leistungs-Halbleiterschalters (2) mit Hilfe eines maximal zul ssigen Entladestroms abgesenkt und seine Kollektor-Emitterspannung (UCE) auf Überschreitung ei- nes Referenzwertes (UCLre£) dessen Wert so eingestellt ist, daß der Kollektorstrom (I0) zu kommutieren beginnt, überwacht werden und wobei mit Erreichen dieses Re erenzwertes (UctI t) der Entladestrom auf einen Wert vermindert wird, der kleiner ist als der Wert des maximal zulassigen Entladestromes.
2. Verfahren nach Anspruch 1, wobei die Gate-Emitterspannung (UGE) des Leistungs-Halbleiterschalters (2) zu Beginn des Abschaltvorgangs mit Hilfe eines konstant verminderten Entladestroms abgesenkt wird bis die Kollektor-Emitterspannung (UCE) des Leistungs-Halbleiterschalters (2) ansteigt.
3. Verfahren nach Anspruch 1 und 2, wobei die Werte des konstanten verminderten Entladestroms zu Beginn und am Ende des Abschaltvorganges des Leistungs-Halbleiterschalters (2) gleich sind.
4. Vorrichtung zur Durchfuhrung des Verfahrens nach Anspruch 1 mit einer Ansteuere richtung (4), deren Signal-Ausgang (10) mit einem Gate-Anschluß (G) und deren Bezugs-Ausgang (12) mit einem Emitter-Steuereingang (E.-r) eines nichtemrastenden, abschaltbaren Leistungs-Halbleiterschalters (2) eines hartschaltenden Stromrichters verbunden sind, wobei am Eingang der Ansteuereinrichtung (4) em Steuersignal (SAlls) ansteht, wobei eine Einrichtung (14) zur Zustandserfassung der Kollektor-Emitterspannung (UCE) emgangsseitig mit einem Kollektor-Anschluß (C) des Leistungs-Halbleiterεchalter s (2) und ausgangsseitig mit einem ersten Eingang (26) einer Logikschaltung (16) verbunden ist, an deren zweiten Eingang (28) das Steuersignal (SAus) ansteht und daß zwei zuschaltbare Ein- richtungen (18,20) zur Generierung von zwei unterschiedlichen Endladestromen vorgesehen sind, deren Steuereingange (34,36) jeweils mit einem Ausgang (30,32) der Logikschaltung (16) verbunden sind, wobei die Ausgange der Einrichtungen (18,20) mit dem Gate-Anschluß (G) des Leistungs-Halbleiterschalters (2) und dessen Eingänge mit dem Signal-Ausgang (38,40) der Ansteuereinrichtung (4) verknüpft sind.
5. Vorrichtung zur Durchfuhrung des Verfahrens nach den Ansprüchen 1 und 2 mit einer Ansteueremrichtung (4), deren Si- gnal-Ausgang (10) mit einem Gate-Anschluß (G) und deren Bezugs-Ausgang (12) mit einem Emitter-Steueremgang (E^r) eines nichtemrastenden, abschaltbaren Leistungs-Halbleiterschalters (2) eines hartschaltenden Stromrichters verbunden sind, wobei am Eingang der Ansteueremrichtung (4) e Steuersignal (SAus) ansteht, d a d u r c h g e k e n n z e i c h n e t, daß ein Rampengenerator (72) vorgesehen ist, der ausgangsseitig mit einem Eingang eines Umschalters (74) verknüpft ist, dessen anderer Eingang mit dem Signal-Ausgang (10) der An- Steuereinrichtung (4) und desεen Ausgang mit dem Gate-Anschluß (G) des Leistungs-Halbleiterschalters (2) verbunden sind und daß eine Ablaufsteueurung (76) vorgesehen ist, die e gangsseitig mit dem Kollektor-Anschluß (C) des Leistungs- Halbleiterschalters (2) und ausgangsseitig mit dem Schalter (78) des Umschalters (74) verknüpft ist, wobei dieser Ablaufsteuerung (76) das Ausschaltsignal ( SAu zugeführt ist.
6. Vorrichtung nach Anspruch 4, wobei die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitterspannung (UΓF) eingangsseitig mit dem Gate-Anschluß (G) des Leistungs- Halbleiterschalters (2) verbunden ist.
7. Vorrichtung nach Anspruch 5, wobei anstelle des Umschalters (74) drei Ein-/Ausschalter (80,82,84) vorgesehen sind, deren Betätigungseingänge mit der Ablaufsteuerung (76) verbunden sind, und wobei der dritte Schalter (84) den Gate- Anschluß(G) des Leistungs-Halbleiterschalters (2) mit einem Eingang (86) des Rampengenerators (72) verbindet.
8. Vorrichtung nach Anspruch 4, wobei die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitterspannung (UCE) des Leistungs-Halbleiterschalters (2) eingangsseitig einen Spannungsteiler (44) mit nachgeschaltetem Komparator (46), eine einstellbare Referenzspannungsquelle (48) und ausgangsseitig eine monostabile Kippstufe (50) aufweist, wobei diese monostabile Kippstufe (50) eingangsseitig mit dem Ausgang des Komparators (46) verbunden ist und die Referenzspannungsquelle (48) zwischen invertierendem Eingang des Komparators (46) und einem Bezugεpotential geschaltet ist.
9. Vorrichtung nach Anspruch 4 und 6, wobei die Einrichtung (14) zur Zustandserfassung der Kollektor-Emitterspannung (UCE) des Leistungs-Halbleiterschalters (2) eingangsseitig einen Spannungsteiler (44) mit nachgeschaltetem Komparator
(46), eine einstellbare Referenzspannungsquelle (48) und ausgangsseitig eine Auswerteeinrichtung (60) aufweist, wobei diese Auswerteeinrichtung (60) eingangsseitig einerseits mit dem Gate-Anschluß (G) des Leistungs-Halbleiterschalters (2) und andererseits mit dem Ausgang des Komparators (46) verbunden ist und die Referenzspannungsquelle (48) zwischen invertierendem Eingang des Komparators (46) und einem Bezugspoten- tial geschaltet ist.
10. Vorrichtung nach Anspruch 4, wobei die Logikschaltung (16) ein erstes und zweites UND-Gatter (52,54) und einen ersten und zweiten Invertierer (56,58) aufweist, wobei der Ausgang des ersten Invertierers (56) jeweils mit einem Eingang der beiden UND-Gatter (52,54) verknüpft ist, wobei der Ausgang des zweiten Invertierers (58) mit einem zweiten Eingang des zweiten UND-Gatters (54) verbunden ist, wobei der Eingang des zweiten Invertierers (58) einerseits mit einem zweiten Eingang des ersten UND-Gatters (52) und andererseits mit ei- nem Eingang (26) der Logikschaltung (16) verknüpft ist, an dem das Ausgangssignal (SPul.) der Einrichtung (14) zur Zu- standerfassung ansteht, wobei der Eingang des ersten Invertierers (56) mit einem zweiten Eingang (28) der Logikschaltung (16) verbunden ist, an dem das Steuersignal ( SAu ) an- steht und wobei die Ausgange der UND-Gatter (52,54) mit einem Steuer-Ausgang (32,30) der Logikschaltung (16) verbunden
11. Vorrichtung nach Anspruch 9, wobei die Auswerteschaltung (60) einen Komparator (66), eine einstellbare Referenzspannungsquelle (68) und ein UND-Gatter (70) aufweist, wobei dieses UND-Gatter (70) ausgangsseitig mit dem Ausgang der Auswerteschaltung (60) und eingangsseitig einerseits mit dem Komparator (66) und andererseits mit einem Eingang (62) der Auswerteschaltung (60) verbunden ist, an dem e Komparatorsignal (yce) ansteht, wobei die Referenzspannungsquelle (68) zwischen dem invertierenden Eingang des Komparators (66) und einem Bezugspotential geschaltet ist, und wobei der nichtin- vertierende Eingang des Komparators (66) mit einem zweiten Eingang (64) der Auswerteschaltung (60) verknüpft ist, an dem die Gate-Emitterspannung (UGι) des Leistungs-Halbleiterschalters (2) ansteht.
12. Vorrichtung nach Anspruch 4, wobei als zuschaltbare Ein- richtungen (18,20) jeweils em zuschaltbarer Widerstand vorgesehen ist .
13. Vorrichtung nach Anspruch 4, wobei als zuschaltbare Einrichtungen (18,20) jeweils eine zuschaltbare Spannungsquelle vorgesehen ist .
14. Vorrichtung nach Anspruch 4, wobei als zuschaltbare Einrichtungen (18,20) jeweils eine zuschaltbare Stromquelle vorgesehen ist.
PCT/DE1997/001778 1996-08-27 1997-08-18 Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters WO1998009378A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP97918888A EP0922331A1 (de) 1996-08-27 1997-08-18 Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters
NO990962A NO990962L (no) 1996-08-27 1999-02-26 FremgangsmÕte og anordning for optimalisering av bryteprosessen i en ikke-lÕsende, utkobbelbar krafthalvlederbryter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19634612.6 1996-08-27
DE1996134612 DE19634612A1 (de) 1996-08-27 1996-08-27 Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters

Publications (1)

Publication Number Publication Date
WO1998009378A1 true WO1998009378A1 (de) 1998-03-05

Family

ID=7803822

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/001778 WO1998009378A1 (de) 1996-08-27 1997-08-18 Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters

Country Status (5)

Country Link
EP (1) EP0922331A1 (de)
CN (1) CN1234146A (de)
DE (1) DE19634612A1 (de)
NO (1) NO990962L (de)
WO (1) WO1998009378A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110365321A (zh) * 2018-03-26 2019-10-22 赛米控电子股份有限公司 用于功率半导体开关的控制装置
US11165422B2 (en) 2020-04-01 2021-11-02 Delta Electronics, Inc. Gate driver circuit with reduced power semiconductor conduction loss

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664061B2 (ja) * 1999-12-28 2005-06-22 日産自動車株式会社 電流制御型半導体素子用駆動回路
DE10137764A1 (de) * 2001-08-02 2003-02-13 Daimler Chrysler Ag Verfahren und Vorrichtung zum Schutz vor Überspannungen beim Abschalten eines Halbleiterschalters
DE10355255A1 (de) * 2003-11-26 2005-07-07 Rexroth Indramat Gmbh Verfahren zur Ansteuerung eines Bipolartransistors mit isolierter Gate-Elektrode und Vorrichtung zur Durchführung des Verfahrens
GB2433358A (en) * 2005-12-13 2007-06-20 Bombardier Transp Gmbh Operating electronic valves having an insulated gate
GB2458704A (en) * 2008-03-28 2009-09-30 Bombardier Transp Gmbh An improved overcurrent protection circuit for an IGBT in an inverter
EP2424112B1 (de) * 2010-08-23 2015-07-01 ABB Research Ltd Stromausgleich parallel verbundener Halbleiterkomponenten
DE102011109537B4 (de) * 2011-08-05 2021-12-30 Sew-Eurodrive Gmbh & Co Kg Umrichtersystem mit Überwachungseinrichtung, Antrieb und Fahrzeug
DE102012207147B4 (de) * 2012-04-27 2016-01-21 Infineon Technologies Ag Verfahren zum Ansteuern von Leistungshalbleiterschaltern
DE102014108451B3 (de) 2014-06-16 2015-08-27 Infineon Technologies Ag Schaltung und Verfahren zum Ansteuern eines Leistungshalbleiterschalters
CN104378097B (zh) * 2014-09-29 2018-06-12 株洲变流技术国家工程研究中心有限公司 一种绝缘栅双极型晶体管的驱动系统及方法
WO2019149346A1 (de) * 2018-01-31 2019-08-08 Siemens Aktiengesellschaft Verfahren zum abschalten eines leistungshalbleiterbauelements
EP3719997A1 (de) * 2019-04-01 2020-10-07 Siemens Aktiengesellschaft Beschaltung eines halbleiterschalters
DE102019134525A1 (de) * 2019-12-16 2021-06-17 Valeo Siemens Eautomotive Germany Gmbh Schaltungsanordnung und Verfahren zum Schutz eines Leistungshalbleiterschalters vor Überspannungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2158314A (en) * 1984-04-27 1985-11-06 Gen Electric Switching semiconductor devices
US5204562A (en) * 1991-11-29 1993-04-20 Motorola, Inc. Turn off delay reduction circuit and method
DE4428548A1 (de) * 1994-08-12 1996-02-15 Bosch Gmbh Robert Schaltungsanordnung mit einem Feldeffekttransistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0361211B1 (de) * 1988-09-28 1994-01-26 Siemens Aktiengesellschaft Schutzschaltung für einen Leistungshalbleiterbaustein
DE3936544A1 (de) * 1988-12-21 1990-06-28 Siemens Ag Schaltungsanordnung zum schutz eines leistungs-mosfet
DE59310249D1 (de) * 1993-09-13 2002-01-24 Siemens Ag Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2158314A (en) * 1984-04-27 1985-11-06 Gen Electric Switching semiconductor devices
US5204562A (en) * 1991-11-29 1993-04-20 Motorola, Inc. Turn off delay reduction circuit and method
DE4428548A1 (de) * 1994-08-12 1996-02-15 Bosch Gmbh Robert Schaltungsanordnung mit einem Feldeffekttransistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110365321A (zh) * 2018-03-26 2019-10-22 赛米控电子股份有限公司 用于功率半导体开关的控制装置
CN110365321B (zh) * 2018-03-26 2023-07-28 赛米控电子股份有限公司 用于功率半导体开关的控制装置
US11165422B2 (en) 2020-04-01 2021-11-02 Delta Electronics, Inc. Gate driver circuit with reduced power semiconductor conduction loss

Also Published As

Publication number Publication date
NO990962D0 (no) 1999-02-26
NO990962L (no) 1999-04-27
CN1234146A (zh) 1999-11-03
EP0922331A1 (de) 1999-06-16
DE19634612A1 (de) 1998-03-12

Similar Documents

Publication Publication Date Title
DE112007000857B4 (de) Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung
DE102016224706B4 (de) Gate-Antriebsschaltung für Halbleiterschaltgeräte
EP0666647B1 (de) Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
DE19825211C2 (de) Halbleiterschaltung
DE68928573T2 (de) Treiberschaltung für eine spannungsgesteuerte Halbleitervorrichtung
DE112013001123B4 (de) Leistungsschaltung
DE60038050T2 (de) Einschaltstrom-begrenzungsschaltung, stromversorgungseinrichtung und leistungswandler
DE69535329T2 (de) Lasttreibervorrichtung
EP0922331A1 (de) Verfahren und vorrichtung zur optimierung des abschaltvorgangs eines nichteinrastenden, abschaltbaren leistungs-halbleiterschalters
WO2000011407A2 (de) Verfahren und vorrichtung zur steuerung eines abschaltbaren stromrichterventils mit der reihenschaltzahl zwei oder grösser
DE19746112A1 (de) Stromrichteranordnung
DE3126525A1 (de) &#34;spannungsgesteuerter halbleiterschalter und damit versehene spannungswandlerschaltung&#34;
DE102004045946A1 (de) Ausgangs-Schaltung
DE112011103585T5 (de) Stromumformervorrichtung
DE3001632A1 (de) Transistor-schutzschaltung
EP0756782B1 (de) Gleichstrom-steuerschaltung
EP0902537A2 (de) Schaltungsanordnung zur Begrenzung von Überspannungen bei Leistungshalbleitern
DE69632627T2 (de) Spannungsgesteuerte Transistor-Treiberschaltung
DE102014213737A1 (de) Treiberschaltung und Halbleitervorrichtung, die die Treiberschaltung enthält
DE4005168A1 (de) Schaltgeraet zur ein- und ausschaltung
DE4428675A1 (de) Schaltungsanordnung zum Schutz eines abschaltbaren Leistungshalbleiter-Schalters vor Überspannungen
EP0643485B1 (de) Schaltungsanordnung zum sanften Abschalten eines FET-Halbleiterbauelementes bei Überstrom
DE3905645C2 (de)
DE4012382C2 (de)
EP3748827A1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97199012.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP NO US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997918888

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09254193

Country of ref document: US

NENP Non-entry into the national phase

Ref document number: 1998511158

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 1997918888

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1997918888

Country of ref document: EP