DE4012382C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Abschalten eines Leistungshalb­ leiterschalters mit einem MOS-Steuereingang beim Auftreten eines Über­ stroms gemäß dem Oberbegriff des Anspruchs 1.

Ein solches Verfahren ist durch die US 47 21 869 bekannt.

Leistungshalbleiterschalter mit MOS-Steuereingang (Leistungs-MOSFET (DMOS) und IGBT), die als gemeinsames Merkmal einen rein kapazitiv wirkenden Steuereingang (Gate-Source oder Gate-Emitter) besitzen, werden bevorzugt in Stromrichtern, beispielsweise für drehzahlgeregelte Antriebe und unterbrechungsfreie Stromversorgungsanlagen, eingesetzt. Diese Bauelemente ermöglichen hohe Schaltfrequenzen und erfordern nur sehr geringe Steuerleistungen, da zum Schalten nur die Eingangskapazität umgeladen wird. Wegen der günstigen Kurzschlußeigenschaften solcher Leistungshalbleiterschalter lassen sich einfache Schutzkonzepte verwirklichen, die es erlauben, Kurzschlußströme über den Steuereingang abzuschalten.

Im Kurzschlußfall, der z. B. durch einen Klemmenkurzschluß am Wechselrichterausgang verursacht sein kann, wird der Leistungshalbleiterschalter mit einer Kurzschlußstromamplitude belastet, die wesentlich von der Verstärkungscharakteristik des Bauelementes und damit von der Höhe der am Steuereingang wirkenden Steuerspannung abhängt. Im Kurzschlußfall kann ohne weiteres das Zehnfache des Bauelemente-Nennstromes erreicht werden. Moderne Leistungshalbleiterschalter können eine derartige Belastung aber für kurze Zeit, die bei einem IGBT bis zu 10 µs beträgt, aushalten (vgl. R. Bayerer, J. Teigelkötter: "IGBT-Halbbrücken mit ultraschnellen Dioden"; etz-Bd. 108 (1987), Heft 19, Seiten 922 bis 924).

Schaltet man jedoch derartige große Kurzschlußströme in gleicher Weise ab wie den betriebsmäßig auftretenden Strom, so wird der Leistungshalbleiter mit sehr hoher Stromsteilheit und wegen parasitärer Leistungsinduktivitäten auch mit großer Überspannungsspitze beansprucht, wodurch eine Zerstörung des Leistungshalbleiterschalters infolge Einrastens (latch-up), Überhitzung oder Spannungsdurchbruch erfolgen könnte. Dieses Problem gewinnt mit zunehmendem Stromschaltvermögen der Leistungshalbleiterschalter, insbesondere bei Modulparallelschaltung, an Bedeutung.

Die üblicherweise bei diesen Leistungshalbleitern angewandte sog. RCD- Klemmbeschaltung, deren einfachste Variante als Clamping-Netzwerk aus der Reihenschaltung eines Kondensators mit einer Diode besteht, deren Verbindungspunkt über einen Widerstand je Leistungshalbleiter an einen Energiespeicher angeschlossen ist (vgl. Zeichnungsfigur 1 mit den Beschaltungsgliedern R_C1, C_C1 und D_C1 für ein IGBT-Wechselrichter-Zweigpaar (Halbbrücke), soll die beim Abschalten eines Leistungshalbleiterschalters freiwerdende magnetische Energie von dem parasitären Leistungsinduktivitäten (in Fig. 1 als Ersatzinduktivität L_P dargestellt) aufnehmen und dadurch die Spannungsbeanspruchung für den abschaltenden Leistungshalbleiterschalter auf ein zulässiges Maß herabsetzen.

Beispiele von Klemmungen für IGBT sind z. B. in den "TOSHIBA Application Notes-GTR Modules/Bipolar/GMOS/IGBT" aus dem Mai 1988 in Section 4, Page No. 143, Fig. 78b und c für ein Wechselrichterzweigpaar dargestellt. Damit auch hohe Kurzschlußströme abschaltbar sind, müßten die Klemmbeschaltungen gegenüber der Auslegung für den Nennbetrieb stark überdimensioniert werden. Dies würde jedoch in den meisten Anwendungsfällen zu einer aufwendigen Lösung führen. Es ist deshalb sinnvoll, den Kurzschlußstrom an sich zu begrenzen oder so schnell zu erfassen und abzuschalten, daß die Verluste in den Leistungshalbleiterschaltern und die Überspannungen in den Klemmbeschaltungen so gering wie möglich gehalten werden.

Nach den "Siemens-Components" 25 (1987), Heft 5, Seite 183 wird dieses dadurch versucht, daß der Gate-Emitter (Source)-Strecke eines Leistungshalbleiterschalters (TEMPFET) als "Kurzschlußbarriere" eine Z- Diode parallelgeschaltet ist. Um den Kurzschlußstrom zu begrenzen, muß diese Z-Diode entsprechend ausgelegt sein. Das aber bedeutet, daß sie auch im normalen Betrieb als Parallelweg zum Leistungshalbleiterschalter vorhanden ist und dementsprechend auch Verluste bewirkt.

Mit dem durch die DE 38 26 284 A1 bekannten Verfahren wird eine möglichst schnelle Erfassung eines Überstromes dadurch angestrebt, daß der Störfall durch einen Vergleich der an den Steueranschlüssen des Leistungshalbleiterschalters anliegenden Spannung mit einer Referenzspannung ermittelt wird, deren Amplitude von der Versorgungsspannung der den Leistungshalbleiterschalter potentialfrei ansteuernden Steuereinrichtung bestimmt wird. Bei dem Auftreten eines Überstromes ist die überwachte Gate- Emitterspannung größer als die Referenzspannung, so daß durch Anlegen einer negativen Gatespannung in üblicher Weise dann die Abschaltung des Leistungshalbleiterschalters erfolgt. Es kann aber nicht ausgeschlossen werden, daß trotzdem zum Zeitpunkt des Abschaltbefehls der Überstrom schon auf eine bedrohliche Größe angewachsen ist. Außerdem ist das Überwachen eines Überstromes im Lastkreis eines IGBT-Leistungsschalters durch einen Gate-Emitter-Spannungsvergleich an den Steueranschlüssen bei Hochstrom- IGBTs, die eine sehr große Eingangskapazität aufweisen, insbesondere bei einer Parallelschaltung mehrerer IGBTs zur Leistungserhöhung aufwendig und nicht einwandfrei, da die Rückwirkungen der Kollektor-Emitterstrecke auf die Gate-Eingangskapazität bei der durch Gateleitungen verbundenen Ansteuerschaltung nicht mehr definiert genug gemessen werden können.

Durch die eingangs genannte US 47 21 869 ist es bekannt, die Kollektor-Emitter- Strecke eines feldgesteuerten Leistungshalbleiterschalters auf einen Störungs­ fall zu überwachen. Sobald ein Überstrom auftritt, wird - vorzugsweise über einen Optokoppler und einen Haltekreis (latch-circuit) - die Treiberschaltung für die Steuerschaltung derart beeinflußt, daß eine Absenkung der Steuer­ spannung erfolgt, bevor die Abschaltung des Leitstungshalbleiterschalters einge­ leitet wird. Damit soll sichergestellt werden, daß auftretende Überströme vor dem eigentlichen Abschalten, nämlich der schnellen Umsteuerung des Leitstungshalbleiterschalters vom leitenden in den sperrenden Zustand, zunächst auf einen kleinen, nahe dem betriebsmäßig auftretenden Höchstwert mit geringer Stromsteilheit reduziert werden, bei dem der Leitstungshalbleiterschalter dann gefahrlos abgeschaltet werden kann.

Der Eingriff in die Treiberschaltung (speziell noch zusätzlich durch die Art der Auswertung und Übertragung des Störfall-Signals) führt jedoch zu einer bei den kurzen Schaltzeiten der betrachteten Leitstungshalbleiterschalter merklichen Verzögerung, bis im Störfall die Steuerspannung tatsächlich ab­ gesenkt ist. Dieses hat den Nachteil, daß der Überstrom doch schon stark angestiegen sein kann, bevor überhaupt erst eine Ausschaltung des Leitstungshalbleiterschalters im Verfahrenszuge möglich wird. Hiermit wachsen die Verluste, und das Clamping-Netzwerk muß auch entsprechend groß ausgelegt werden.

In der nachveröffentlichten DE 39 05 645 A1 ist ein Verfahren beschrieben, bei dem ein schneller Eingriff zum Senken der Steuerspannung unmittelbar am MOS-Steuereingang des Leitstungshalbleiterschalter erfolgt. Allerdings er­ folgt hier das Absenken der Steuerspannung stets vor jedem Abschalten, d. h. betriebsmäßig auch dann, wenn kein Störungsfall vorliegt.

Der Erfindung liegt die Aufgabe zugrunde, das eingangs angegebene Verfahren derart weiterzubilden, daß eine schnellere Absenkung der Steuerspannung im Störungsfall erfolgt und eine Anwendung auch bei einer Parallelschaltung von Leitstungshalbleiterschalter sicher ist. Ferner soll eine einfache Schaltungsanordnung zur Durchführung dieses Verfahrens angegeben werden.

Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.

Durch den unmittelbaren Eingriff zum Absenken der Steuerspannung am Steuer­ anschluß ist gewährleistet, daß im Störungsfall tatsächlich schnell abge­ schaltet werden kann. Die Verluste werden hier entsprechend gering gehalten, und auch das Clamping-Netzwerk kann entsprechend klein ausfallen. Durch die Spannungsteilung am Steueranschluß ist außerdem die Einstellung unterschied­ licher Ein- und Ausschaltcharakteristiken durch die Spannungsteilerwiderstände möglich. Der Einsatz des Verfahrens bei parallelgeschalteten Leitstungshalbleiterschaltern ist ohne jegliche Einschränkung sichergestellt.

Vorteilhafte Anordnung zur Durchführung des Verfahrens sind in den übrigen Ansprüchen gekennzeichnet.

Die Erfindung soll im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen erläutert werden.

Es zeigt

Fig. 1 ein Wechselrichterzweigpaar aus zwei Leistungshalbleiterschaltern mit einer Zweigpaarklemmenbeschaltung und

Fig. 2 das Prinzipschaltbild für eine Ansteuerschaltung eines Leistungs­ halbleiterschalters in Einzel- oder Parallelschaltung zur Durch­ führung eines Kurzschlußschutzes nach der Erfindung.

Fig. 1 zeigt zwei als IGBT-Bauelemente ausgebildete Leistungshalbleiterschalter T1 und T2 mit ihren jeweiligen Ansteuereinheiten A1 und A2 an ihren MOS-Steuereingängen in einem Wechselrichterzweig.

Die elektrische Energie zur Versorgung der angeschlossenen, ersatzweise durch einen Widerstand R und eine Induktivität L dargestellten Last mit einem definierten Laststrom i_L wird aus einer durch einen Kondensator Czw mit einer Spannung Ucc repräsentierten, sehr induktionsarm angebundenen Gleichspannungsquelle bezogen.

In dieser Schaltungsanordnung können die beiden Leistungshalbleiterschalter T1 und T2 als Gleichstrompulswandler betrieben werden.

Die Gate-Emitterstrecke des Leistungshalbleiterschalters T2 wird zunächst durch eine negative Steuerspannung -U_GE aus der Ansteuereinheit A2 in den sperrenden Zustand gesteuert.

Durch das Anlegen einer positiven Gate-Steuerspannung +U_GE an das Gate des Leistungshalbleiterschalters T1 wird dieser in den leitenden und dann wieder durch eine negative Gate-Steuerspannung -U_GE in den sperrenden Zustand gebracht.

Da im Abschaltaugenblick in der Lastinduktivität L magnetische Energie gespeichert wird, die den Strom weiter zu treiben versucht, sind über die Leistungshalbleiterschalter T1 und T2 je eine antiparallele Freilaufdiode D1 und D2 gelegt, die einen Freilaufstrom i_F führen.

Da beim Abschalten eines als IGBT ausgebildeten Leistungshalbleiterschalters, d. h. sowohl T1 als auch T2 aus den parasitären, hier ersatzweise als Induktivität L_P dargestellten Zuleitungsinduktivitäten magnetische Energie freigesetzt wird, sind beide Leistungshalbleiterschalter T1, T2 jeweils mit einem Clamping-Netzwerk versehen. Dieses Netzwerk setzt sich aus jeweils einer Diode D_c1, einem Kondensator C_c1 und einem Widerstand R_c1 zusammen. Seine Größe ist abhängig von der Höhe der gespeicherten Energie in der Zuleitung. Der durch das Netzwerk fließende Clamping-Strom ist mit i_c1 bezeichnet.

Im Falle eines Verbraucherkurzschlusses bzw. Zweigkurzschlusses (z. B. durch Fehlimpulse bei der Ansteuerung der beiden Leistungshalbleiterschalter T1 und T2) steigt ein Kurzschlußstrom i_C im betroffenen Leistungshalbleiterschalter mit einer Stromsteilheit von bis zu 800 A/µs steil an. Hier ist es nun sehr wichtig, daß der Fehler einwandfrei und schnell detektiert wird und der bzw. die Leistungshalbleiterschalter schnell so abgeschaltet werden, daß diese vor der viel zu hohen Stromsteilheit und einer daraus resultierenden Überspannung U_CE bei möglichst kleinem Beschaltungsaufwand für den Normalbetrieb bewahrt werden.

Anhand der Fig. 2 soll nun für den Normalbetrieb und den Störfall das Ansteuerverfahren nach der Erfindung beschrieben werden:
In Fig. 2 ist die Ansteuereinheit A1 mit einer vorgeschalteten Pulsmustersteuerung PWM und der IGBT-Leistungshalbleiterschalter T1 mit seinem Kollektoranschluß C, seinem Emitteranschluß E und seinem MOS- Steuereingang G dargestellt.

Zum Ein- und Ausschalten des Leistungshalbleiterschalters T1 wird von der Pulsmustersteuerung PWM über einen Lichtwellenleiterempfänger LWL.E ein Ansteuersignal übertragen.

Wenn der Leistungshalbleiterschalter T1 eingeschaltet werden soll, muß das Ansteuersignal auf H-Pegel (on) sein; ist das Ansteuersignal auf L-Pegel (off), soll der Leistungshalbleiterschalter T1 sperren.

Beim Einschalten wird das Ansteuersignal, solange ein ebenfalls an einem UND-Gatter UND anliegendes Überwachungssignal Ü auf H-Pegel ist (keine Störung) unvermindert einer als übliche Impulsformstufe aufgebauten Impulsaufbereitung I2 über eine ebenfalls als übliche Impulsaufbereitungsstufe arbeitenden Impulsaufbereitung I1 zugeführt. Die Impulsaufbereitung I2 gibt einem ersten als MOSFET-Schalter ausgebildeten Schaltelement S1 ein Einschaltsignal "on", so daß dieses eine erste Steuerspannungsquelle U1 mit einer Steuerspannung U_V+ über einen ersten Gatewiderstand R_G1 an die Gate-Emitterstrecke des Leistungshalbleiterschalters T1 legt, worauf dieser durchsteuert.

Wenn das Ansteuersignal auf L-Pegel springt, wird über die Impulsaufbereitung I2 die positive Steuerspannung U_V+ abgeschaltet (erstes Schaltelement S1 off) und statt dessen ein ebenfalls als MOSFET-Schalter ausgebildetes zweites Schaltelement S2 mit einem Ausschaltsignal "off 1" angesteuert. Dieses zweite Schaltelement S2 legt eine zweite Steuerspannungsquelle U2 mit einer negativen Steuerspannung U_V über einen zweiten Gatewiderstand R_G2 an die Gate-Emitterstrecke des Leistungshalbleiterschalters T1, so daß dieser in den sperrenden Zustand übergeht.

Dieser Verfahrensablauf stellt den normalen Betriebsablauf dar.

Zur Erkennung eines Überstromes am Leistungshalbleiterschalter T1 wird die Kollektor-Emitterspannung U_CE über eine Diode D1 einem Vergleichsglied KOMP zugeführt und dort mit einem Vergleichswert U_CEKrit verglichen, der einen Grenzwert für einen noch zulässigen Schalterstrom des Leistungshalbleiterschalters T1 darstellt.

Liegt der Pegel der Kollektor-Emitterspannung U_CE im eingeschalteten Zustand des Leistungshalbleiterschalters T1 unter dem Wert des Vergleichswertes, so liegen das Ausgangssignal Ü des Vergleichsgliedes KOMP und ein Lichtwellenleiter-Fehlersender LWL.S auf H-Pegel. Steigt im durchgeschalteten Zustand des Leistungshalbleiterschalters T1 der Schalterstrom so an, daß die Kollektor-Emitterspannung U_CE den Vergleichswert U_CEKrit übersteigt, kippt der Ausgang des Vergleichsgliedes KOMP auf L-Pegel.

Der Lichtwellenleiter-Fehlersender LWL.S teilt nun einer (nicht gezeigten) Steuerungszentrale die Schalterstörung als Überstromfall mit, und die Ansteuerung des Leistungshalbleiterschalters T1 sowie aller eventuell parallelgeschalteter Leistungshalbleiterschalter wird unterbrochen. Gleichzeitig wird das UND-Glied auf L-Pegel gesetzt, was Pulssperre für das Ansteuersignal wirkt.

In der nachgeschalteten Impulsaufbereitung I1 wird der Fehlerfall erkannt, und es wird veranlaßt (Signal off 2), daß ein ebenfalls als MOSFET- Schalter ausgebildetes drittes Schaltelement S3 sofort angesteuert wird, so daß dieses die positive Gate-Emitter-Steuerspannung des Leistungshalbleiterschalters T1 über den zweiten Gatewiderstand R_G2 und über einen dritten Widerstand R3 sowie eine mit diesem in Reihe liegende Diode D2 gegen Masse zieht. Das erste Schaltelement S1 bleibt nunmehr für ca. 3 µs durch die zweite Impulsaufbereitung I2 angesteuert, wodurch die Steuerspannung U_V+ der Steuerspannungsquelle U1 über das erste Schaltelement S1, den ersten Gatewiderstand R_G1, den zweiten Gatewiderstand R_G2, den dritten Widerstand R3, die Diode D2 und das dritte Schaltelement S3 nach Masse gezogen wird, so daß sich am Gate G durch den derart gebildeten Spannungsteiler eine niedrigere Gatespannung U_GE für den Leistungshalbleiterschalter T1 einstellt.

Durch diese teilweise Entladung des Gates vor dem eigentlichen Abschalten senkt sich der Kurzschlußstrom auf einen gefahrlos abschaltbaren Wert, der einem Bruchteil des sonstigen Abschaltwertes entspricht, ab.

Nach dem Ablauf der zuvor erwähnten 3 µs wird über die Impulsaufbereitungen I1 und I2 die positive Steuerspannung U_V+ abgeschaltet (erstes Schaltelement S1 off), und das zweite Schaltelement S2 zieht die abgesenkte Gate-Spannung entweder auf eine negative Spannung oder auch nur auf 0 V, so daß der Leistungshalbleiterschalter T1 sicher in den sperrenden Zustand übergehen kann.

Die Diode D2 ist notwendig, um einen Kurzschluß der negativen Versorgungsspannung gegen Masse, für einen kurzen Zeitaugenblick, bei eingeschalteten Schaltelementen S2 und S3 zu verhindern.

Das Verfahren nach der Erfindung ist mit der in Fig. 2 gezeigten Schaltungsanordnung besonders vorteilhaft anwendbar, wenn (zur Beherrschung hoher Ströme) ein oder mehrere weitere Leistungshalbleiterschalter mit MOS- Steuereingang dem Leistungshalbleiterschalter T1 parallelgeschaltet sind. Zum gemeinsamen Einschalten im Normalbetrieb kann dann das erste Schaltelement S1 verwendet werden, während zum gemeinsamen Abschalten das zweite Schaltelement S2 dient. Die Absenkung der Gate-Emitterspannungen aller parallelgeschalteter (hier nicht gezeigter) Leistungshalbleiterschalter erfolgt gemeinsam durch Ansteuerung des dritten Schaltelements S3. Gestrichelt angedeutet sind für den Fall der Parallelschaltung die ersten und zweiten Gatewiderstände der weiteren Leistungshalbleiterschalter.

Claims (4)

1. Verfahren zum Abschalten eines Leistungshalbleiterschalters mit einem MOS-Steuereingang beim Auftreten eines Überstroms, wobei der Leistungs­ halbleiterschalter im Betriebsfall mit einer Steuerspannung eingeschaltet und leitend gehalten wird und durch Wegnahme der Steuerspannung oder durch Wechsel der Steuerspannungspolarität abgeschaltet und gesperrt wird, und ausschließlich im Falle des Auftretens eines Überstromes die zum Einschalten benötigte Steuerspannung zunächst abgesenkt wird, so daß eine teilweise Entladung der Eingangskapazität des Leistungshalb­ leiterschalters erfolgt, bevor der Leistungshalbleiterschalter dann ab­ geschaltet wird, dadurch gekennzeichnet, daß das Absenken der Steuerspannung direkt am MOS-Steuereingang durch Spannungsteilung vorgenommen wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Leitstungshalbleiterschalter (T1, T2), dessen MOS- Steuereingang (G) über einen ersten Widerstand (R_G1) und ein erstes Schaltelement (S1) mit dem positiven Pol einer ersten Steuerspannungsquelle (U1) verbunden und über einen zweiten Widerstand (R_G2) und ein zweites Schaltelement (S2) an den negativen Pol einer zweiten Steuerspannungsquelle (U2) angeschlossen ist, und dessen Emitteranschluß sowohl an dem negativen Pol der ersten Steuerspannungsquelle als auch an dem positiven Pol der zweiten Steuerspannungsquelle liegt, ein drittes, im Überstromfall angesteuertes Schaltelement (S3) vorgesehen ist, das zwischen dem Emitteranschluß (E) und dem Verbindungspunkt von dem zweiten Widerstand (R_G2) und dem zweiten Schaltelement (S2) in Reihe mit einem dritten Widerstand (R3) und einer in Richtung auf den Emitteranschluß (E) gepolten Diode (D2) angeordnet ist.

3. Schaltungsanordnung nach Anspruch 2 dadurch gekennzeichnet, daß das erste Schaltelement (S1) über ein Zeitglied nach dem Ansteuern des dritten Schaltelements (S3) im Überstromfall verzögert eingeschaltet wird.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Verzögerungszeit 2,5 bis 4 µs beträgt.