DE4237119C1 - Schaltungsanordnung zum kontrollierten Abschalten eines Metall-Oxid-Halbleiter-Feldeffekttransistors - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum kontrol­ lierten Abschalten eines dem Speisekreis einer elektrischen Last zugeordneten, insbesondere als Low-Side-Treiber dienen­ den Metall-Oxid-Halbleiter-Feldeffekttransistors, mit einer Überstrom-Erfassungseinrichtung und einem zwischen dem Gate-An­ schluß und dem Source-Anschluß des MOS-Feldeffekttransi­ stors geschalteten, durch die Überstrom-Erfassungseinrichtung ansteuerbaren Entladestromkreis, über den im Überstromfall die in der Gate-Source-Kapazität gespeicherte Ladung entspre­ chend einer vorgebbaren Zeitkonstante abführbar ist.

In derartigen Schaltungsanordnungen werden die MOS-Leistungs­ feldeffekttransistoren dadurch vor Überströmen, insbesondere Kurzschlußströmen, geschützt, daß die gegebenenfalls auftre­ tenden Überströme erfaßt und daraufhin der betreffende Lei­ stungstransistor abgeschaltet wird. Dadurch soll vermieden werden, daß der MOS-Feldeffekttransistor durch thermische Überlastung zerstört wird.

Die erforderliche Abschaltung wird in der Regel durch einen einfachen Schalter bewirkt, über den die Gate-Source-Strecke des MOS-Feldeffekttransistors kurzgeschlossen wird, so daß für eine möglichst rasche Entladung der Gate-Source-Kapazität gesorgt ist.

Bei dieser Schnellabschaltung ergibt sich eine entsprechend rasche Änderung des Gate-Potentials, was aufgrund der bei­ spielsweise in den Zuleitungen vorhandenen Induktivität zu einem erheblichen Spannungsanstieg führen kann.

Es wurde daher bereits vorgeschlagen, die Gate-Source-Kapazi­ tät des MOS-Feldeffekttransistors im Kurzschlußfall über ei­ nen Entladestromkreis zu entladen, dessen Zeitkonstante so gewählt ist, daß der Spannungsanstieg möglichst unterhalb einer kritischen Grenze bleibt.

Dieser Schaltungsvorschlag weist jedoch den Nachteil auf, daß der Kurzschlußstrom während des eigentlichen Abschaltvorganges weiter ansteigen und bis zur endgültigen Abschaltung noch Werte erreichen kann, die um ein Vielfaches über dem Wert liegen können, der kurz vor Auslösung der Abschaltung gemes­ sen wurde. Hierbei können die Kurzschlußströme insbesondere bei MOS-Feldeffekttransistoren mit geringem Einschaltwider­ stand und bei Quellen mit kleinem Innenwiderstand Werte bis beispielsweise 100 A erreichen.

Bei einer aus der DE 39 05 645 A1 bekannten Schaltungsanordnung der eingangs genannten Art sind zur Abschaltung eines mit einem MOS-Steuereingang versehe­ nen Leistungshalbleiterschalters zwei getrennt angesteuerte Entladestromkreise vorgesehen, denen zudem unterschiedliche Spannungsquellen zugeordnet sind. Die beiden Entladestromkreise enthalten jeweils einen Entladewiderstand, der mit einem elektronisch gesteuerten Schalter in Reihe liegt, über den der betref­ fende Entladestromkreis zuschaltbar bzw. abschaltbar ist. Im Falle eines Über­ stromes werden diese beiden Entladestromkreise nacheinander zugeschaltet, wo­ bei die Eingangskapazität des Leistungshalbleiterschalters durch den zuerst zugeschalteten Entladestromkreis zunächst nur soweit entladen wird, daß sich der Leistungshalbleiter im ungestörten Betrieb noch nicht entsättigen kann. Das vollständige Abschalten des Leistungshalbleiters erfolgt dann anschließend über den zweiten Entladestromkreis. Ein solches zweistufiges Abschalten er­ folgt bei jedem Abschaltvorgang, d. h. unabhängig davon, ob ein gestörter oder ungestörter Betriebsfall vorliegt.

Bei einer in dieser DE 39 05 645 A1 beschriebenen speziellen Ausführungsvari­ ante enthält der bei einem jeweiligen Abschaltvorgang zuerst zugeschaltete Entladestromkreis einen Entladetransistor, der mit einer Z-Diode in Reihe ge­ schaltet ist und für eine anfängliche Entladung der Eingangskapazität solange im leitenden Zustand verbleibt, bis die Entladung bis eine Spannung erfolgt ist, die annähernd der Schwellenspannung der Z-Diode ist. Nach dem Sperren des dieser Z-Diode zugeordneten Entladetransistors wird der Entladetransistor des weiteren Entladestromkreises durchgeschaltet.

In der DE 39 36 544 A1 ist eine einem Leistungs-MOSFET zugeordnete Schaltungs­ anordnung zum Schutz vor Kurzschlüssen beschrieben. Diese Schaltungsanordnung enthält einen Entladestromkreis aus einem elektronisch gesteuerten Schalter, einem Entladewiderstand sowie einer Diode, die zwischen dem Gate-Anschluß und dem Source-Anschluß des Leistungs-MOSFET in Reihe geschaltet sind. Bei einem teilweisen oder vollständigen Kurzschluß der Last wird der elektronisch ge­ steuerte Schalter geschlossen, wodurch der Entladestromkreis zugeschaltet wird. Mit sinkendem Gate-Potential wird gleichzeitig ein von einem Treiber gelieferter Steuerstrom verringert, so daß die Gate-Source-Kapazität nur noch mit einem verringerten Strom nachgeladen wird. Hierbei wird der gesteuerte Ladewiderstand durch einen Depletion-FET gebildet, der für ein definiertes, sanftes Abschalten auf den Entladestromkreis abgestimmt ist.

Bei einer aus DE 40 12 382 A1 bekannten Schaltungsanordnung zum Abschalten eines mit einem MOS-Steuereingang versehenen Leistungshalbleiterschalters sind wiederum zwei getrennt angesteuerte Entladestromkreise vorgesehen. Nach Auftreten eines Kurzschlusses wird zunächst über einen Spannungsteiler das Gate-Potential abgesenkt. Nach der entsprechenden teilweisen Entladung der Eingangskapazität wird der Leistungshalbleiterschalter abgeschaltet, indem die Eingangskapazität nach einem Abschalten der positiven Steuerspannung über einen Stromkreis entladen wird, der außer dem betreffenden Entladetransistor zusätzlich zu dem normalerweise zugeschalteten Entladewiderstand einen weiteren Entladewiderstand sowie eine Diode enthält, die zwischen dem Gate-An­ schluß und dem Emitter- bzw. Source-Anschluß des Leistungshalbleiterschal­ ters in Reihe geschaltet sind.

Aufgabe der Erfindung ist es, eine insbesondere im Falle ei­ nes Low-Side-Treibers äußerst einfach realisierbare Schal­ tungsanordnung der eingangs genannten Art zu schaffen, bei der die Zeitspanne, in der ein unkontrollierter Kurzschluß­ strom fließen kann, auf ein Minimum herabgesetzt und gleich­ zeitig eine zuverlässige Abschaltung ohne den Leistungstran­ sistor gefährdende Spannungsüberhöhungen gewährleistet ist.

Die Aufgabe wird nach der Erfindung dadurch gelöst, daß die durch den Entladestromkreis vorgebbare Zeitkonstante zwischen zwei unterschiedlichen Werten umschaltbar ist, sobald der MOS-Feldeffekttransistor eine Gate-Source-Spannung aufweist, die zwischen einem oberen Spannungsbereich, in dem sich der Drain-Source-Widerstand praktisch nicht mit der Gate-Source- Spannung ändert, und einem unteren Spannungsbereich liegt, in dem sich der Drain-Source-Widerstand mit der Gate-Source- Spannung ändert, und daß die Zeitkonstante einen relativ kleinen Wert besitzt, solange die Gate-Source-Spannung in dem oberen Spannungsbereich liegt, und einen relativ großen Wert annimmt, sobald die Gate-Source-Spannung in dem unteren Span­ nungsbereich liegt.

Aufgrund dieser Ausbildung wird eine äußerst zuverlässige, insbesondere im Falle eines Low-Side-Treibers auf einfachste Weise realisierbare Schutzschaltung geschaffen, durch die der Abschalt- oder Entladungsvorgang in Abhängigkeit vom Verlauf der Gate-Source-Spannung in zeitlich hintereinander liegende Phasen unterteilt wird, von denen die erste, während der sich der Drain-Source-Widerstand praktisch noch nicht ändert, schnell durchschritten wird und die zweite Phase, während der sich die eigentliche Widerstandsänderung einstellt, verlän­ gert wird.

Nachdem die sich unmittelbar an die Unterstromerfassung an­ schließende erste Abschalt- bzw. Entladungsphase möglichst rasch durchschritten wird, ist die Zeitspanne, in der der auftretende Über- bzw. Kurzschlußstrom praktisch nicht kon­ trolliert werden kann, auf ein Minimum herabgesetzt. Obwohl die sich einstellende Änderung der Gate-Source-Spannung wäh­ rend dieser ersten Abschalt- bzw. Entladungsphase am größten ist, treten im Speisekreis aufgrund der vernachlässigbar ge­ ringen Änderungen des Drain-Source-Widerstandes praktisch keine Stromänderungen auf, so daß trotz des schnellen Durch­ schreitens dieser Phase keinerlei Spannungserhöhungen bei­ spielsweise infolge der Leitungsinduktivität zu befürchten sind. Demgegenüber wird die Zeitdauer der zweiten Phase des Abschalt- bzw. Entladevorgangs derart verlängert, daß das Auftreten von den MOS-Feldeffekttransistoren gefährdenden Spannungsspitzen trotz der großen Widerstandsänderungen mit Sicherheit ausgeschlossen ist.

Der zeitliche Übergang von der ersten zur zweiten Phase des Abschalt- bzw. Entladevorgangs ist im wesentlichen durch den Zeitpunkt definiert, zu dem die Gate-Source-Spannung einen solchen Wert erreicht hat, bei dem der Drain-Source-Wider­ stand in Abhängigkeit von der Gate-Source-Spannung erkennbar ansteigt. Vorzugsweise erfolgt der Eintritt in die zweite Phase des Abschalt- bzw. Entladevorgangs zeitlich etwas vor dem Erreichen dieser Übergangsspannung, d. h., bereits bei einer Gate-Source-Spannung, die etwas oberhalb dieser Über­ gangsspannung liegt. Hierdurch wird ein höherer Sicherheits­ grad erreicht, ohne daß dafür ein nennenswerter Zeitverlust hinsichtlich des Abschaltvorgangs in Kauf genommen werden muß.

Gemäß einer bevorzugten Ausführungsvariante der Erfindung umfaßt der Entladestromkreis eine Parallelschaltung aus einer Widerstandsanordnung mit wenigstens einem ohmschen Widerstand und einer Diodenanordnung aus einer oder mehreren in Reihe geschalteten Dioden.

Diese äußerst einfache Schaltungsvariante ist mit besonderem Vorteil insbesondere im Falle eines Low-Side-Treibers oder einer Source-Schaltung einsetzbar. Hierbei ist der Entlade­ stromkreis zweckmäßigerweise unmittelbar mit den Gate- und Source-Anschlüssen des MOS-Feldeffekttransistors verbunden. Die Durchlaßspannung der Diodenanordnung ist demnach im we­ sentlichen gleich der zwischen dem oberen und dem unteren Spannungsbereich liegenden Gate-Source-Übergangsspannung zu wählen. Solange die Gate-Source-Spannung oberhalb der Über­ gangsspannung bzw. im oberen Spannungsbereich liegt, leitet die Diodenanordnung, so daß der dazu parallele ohmsche Wider­ stand überbrückt und die Gate-Source-Kapazität über die Dio­ den und zweckmäßigerweise einen über die Überstrom-Erfas­ sungseinrichtung geschlossenen Schalter schnellstmöglich ent­ laden wird. Sobald die Gate-Source-Spannung kleiner als die Durchlaßspannung der Diodenanordnung wird bzw. in den unteren Spannungsbereich eintritt, sperrt die Diodenanordnung, so daß die Gate-Source-Kapazität anschließend über den ohmschen Wi­ derstand und den Schalter entladen wird. In diesem Fall stellt sich eine wesentlich höhere Zeitkonstante ein, die durch die Werte der Gate-Source-Kapazität und des ohmschen Widerstandes bestimmt ist.

In den Unteransprüchen sind weitere vorteilhafte Ausführungs­ varianten der Erfindung angegeben.

Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher erläutert; in dieser zeigt:

Fig. 1 den Speisekreis einer elektrischen Last mit einer herkömmlichen Schaltungsanordnung zum Abschalten eines im Speisekreis angeordneten Metall-Oxid-Halb­ leiter-Feldeffekttransistors,

Fig. 2 das Schaltprinzip einer dem Speisekreis gemäß Fig. 1 zugeordneten erfindungsgemäßen Schaltungsanordnung zum Abschalten des in dem Speisekreis liegenden Metall-Oxid-Halbleiter-Feldeffekttransistors,

Fig. 3 ein Diagramm, in dem die Werte des Drain-Source- Widerstandes des im Speisekreis gemäß Fig. 2 liegen­ den Metall-Oxid-Halbleiter-Feldeffekttransistors in Abhängigkeit von dessen Gate-Source-Spannung wieder­ gegeben ist, und

Fig. 4 den zeitlichen Verlauf der Gate-Spannung während der durch die erfindungsgemäße Schaltungsanordnung be­ wirkten Abschaltung bzw. Entladung des Metall-Oxid- Halbleiter-Feldeffekttransistors.

In Fig. 1 ist der Speisekreis 10 für eine elektrische Last Z_L dargestellt, in dem diese mit einem Metall-Oxid-Halbleiter MOS-Feldeffekttransistor T₀ in Reihe geschaltet ist, dem zur Notabschaltung im Kurzschlußfall eine herkömmliche Ab­ schaltvorrichtung zugeordnet ist.

Der Drain-Anschluß D des MOS-Feldeffekttransistors T₀ ist über die elektrische Last Z_L mit der positiven Versorgungs­ spannungsklemme V_B verbunden, während dessen Source-Anschluß S an Masse M liegt. Der MOS-Feldeffekttransistor T₀ ist demnach als Low-Side-Treiber (LSD) in einer Source-Schaltung einge­ setzt. Die Leitungsinduktivität des Speisekreises 10 ist mit L_S angegeben.

Die herkömmliche Abschaltvorrichtung umfaßt einen elektroni­ schen Schalter S, der zwischen dem Gate-Anschluß G des MOS-Feldeffekttransistors T₀ und Masse M bzw. dem Source-Anschluß S des MOS-Feldeffekttransistors T₀ liegt und durch eine Über­ strom-Erfassungseinrichtung 12 ansteuerbar ist, über die der Schalter S geschlossen wird, sobald ein durch gestrichelte Linien angedeuteter Kurzschluß beispielsweise über die an der Last Z_L abfallende Spannung erfaßt wurde.

Wird nun der Schalter S aufgrund eines in dem Speisekreis 10 auftretenden Kurzschlusses geschlossen, so wird der Gate- Anschluß des MOS-Feldeffekttransistors an Masse gelegt, wo­ durch die Gate-Source-Kapazität C_GS kurzgeschlossen und damit innerhalb kürzester Zeit entladen wird.

Aufgrund einer solchen raschen Abschaltung des MOS-Feldef­ fekttransistors T₀ stellt sich eine entsprechend schnelle Änderung des Drain-Source-Widerstandes bzw. der Drain-Source- Spannung U_DS ein, was aufgrund der Leitungsinduktivität L_S zu hohen Spannungsspitzen führen kann, die um ein Vielfaches höher als die Versorgungsspannung V_B sein können. Die am Drain-Anschluß des MOS-Feldeffekttransistors T₀ auftretenden Überspannungen können insbesondere einen Avalanche-Durchbruch des MOS-Feldeffekttransistors T₀ bewirken, so daß mit dieser herkömmlichen Abschaltvorrichtung eine mögliche Zerstörung des Transistors keineswegs ausgeschlossen ist.

In Fig. 2 ist das Schaltprinzip eines Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung zum kontrollierten Abschalten eines Metall-Oxid-Halbleiter MOS-Feldeffekttransi­ stors T₀ gezeigt, bei dem es sich wiederum um einen Lei­ stungstransistor handelt, der in einem Speisekreis 10 als Low-Side-Treiber für eine elektrische Last Z_L dient, die zwi­ schen dem Drain-Anschluß D des MOS-Feldeffekttransistors T₀ und der positiven Spannungsversorgungsklemme V_B liegt, wäh­ rend der Source-Anschluß S des Transistors T₀ an Masse M an­ geschlossen ist. Die elektrische Last Z_L ist demnach wiederum von einer Source-Schaltung beaufschlagt. Die stets vorhandene Leitungsinduktivität ist im vorliegenden Fall nicht darge­ stellt.

Ein zwischen den Gate-Anschluß G des MOS-Feldeffekttransi­ stors T₀ und Masse M schaltbarer Entladestromkreis 14 umfaßt eine Parallelschaltung aus einem ohmschen Widerstand R und einer Diodenanordnung aus mehreren in Reihe geschalteten Dio­ den D₁-D_n, die mit einem elektronischen Schalter S in Reihe geschaltet ist.

Der elektronische Schalter S ist über eine Überstrom-Erfas­ sungseinrichtung 12 ansteuerbar, über die der den MOS-Feldef­ fekttransistor T₀ enthaltende Speisekreis 10 auf mögliche Kurzschlußströme hin überwacht wird, indem z. B. die an der Last Z_L abfallende Spannung gemessen wird.

Die Überstrom-Erfassungseinrichtung 12 ist derart ausgelegt, daß der Schalter S geschlossen wird, sobald ein durch gestri­ chelte Linien angedeuteter Kurzschluß auftritt. Die Durchlaß­ spannung n·U_D der Diodenanordnung D₁-D_n ist so gewählt, daß sie einem Übergangswert U_GSB der Gate-Source-Spannung U_GS entspricht, der zwischen einem oberen Spannungsbereich B-C, in dem sich der Drain-Source-Widerstand R_DS praktisch nicht mit der Gate-Source-Spannung U_GS ändert, und einem unteren Spannungsbereich A-B liegt, in dem sich der Drain-Source-Wi­ derstand R_DS mit der Gate-Source-Spannung U_GS ändert (vgl. Fig. 3). Demnach ist die Anzahl der jeweils eine Durchlaß­ spannung U_D aufweisenden Dioden D₁-D_n entsprechend der Übergangsspannung U_GSB so zu wählen, daß diese Diodenanord­ nung D₁-D_n bei geschlossenem Schalter S bei höheren Gate- Source-Spannungen U_GS zunächst leitet, jedoch rechtzeitig sperrt, bevor mit abnehmender Gate-Source-Spannung U_GS der Drain-Source-Widerstand R_DS erkennbar ansteigt (vgl. Fig. 3). Ein solcher Anstieg des Drain-Source-Widerstandes R_DS ist gemäß Fig. 3 beispielsweise im Bereich des Punktes B der Wi­ derstandskurve feststellbar, bei dem die Gate-Source-Spannung U_GS den Übergangswert U_GSB annimmt, der zwischen dem oberen Spannungsbereich B-C und dem unteren Spannungsbereich A-B liegt.

Der Punkt C der in Fig. 3 gezeigten Kennlinie des Drain- Source-Widerstandes R_DS entspricht der Gate-Source-Einschalt­ spannung U_GSein, während der Punkt A der Widerstands-Kennli­ nie bei der Schwellenspannung U_T erreicht wird, bei der der MOS-Feldeffekttransistor T₀ abgeschaltet ist bzw. der Drain- Source-Widerstand R_DS seinen hohen Wert annimmt.

Anhand des Diagramms gemäß Fig. 3 ist auch zu erkennen, daß die R_DS-Kennlinie in einem relativ großen, oberen Spannungs­ bereich C-B zunächst im wesentlichen horizontal verläuft, was bedeutet, daß sich in diesem Bereich der Drain-Source- Widerstand R_DS praktisch nicht mit der beim Abschaltvorgang abnehmenden Gate-Source-Spannung U_GS ändert.

Dagegen steigt der Drain-Source-Widerstand R_DS insbesondere im letzten Abschnitt des unteren Spannungsbereiches B-A stark an, um im Punkt A schließlich seinen höchsten Wert an­ zunehmen, der dem abgeschalteten Zustand entspricht.

Die gestrichelte horizontale Linie stellt die Asymptote dar, an die sich die Widerstands-Kennlinie für größere Gate-Source- Spannungen U_GS annähert. Wie dem Diagramm entnommen werden kann, ist im Punkt B die Abweichung ΔR_DS gegenüber der Asymp­ toten noch vernachlässigbar klein.

Zur weiteren Erhöhung der Schaltsicherheit kann die Über­ gangsspannung U_GSB, bei der die Diodenanordnung D₁-D_n zu sperren beginnt, vorzugsweise noch etwas in Richtung höherer Gate-Source-Spannungen U_GS verschoben werden, so daß ein kleiner Abstand zu dem Punkt B der Widerstands-Kennlinie ge­ geben ist. Grundsätzlich soll die Differenz zwischen der Ga­ te-Source-Einschaltspannung U_GSein und der Übergangsspannung U_GSB möglichst groß und gleichzeitig die sich bei der Über­ gangsspannung U_GSB ergebende Abweichung ΔR_DS gegenüber der gestrichelt dargestellten Asymptoten möglichst klein sein.

Die Funktionsweise des in Fig. 2 gezeigten Ausführungsbei­ spiels der erfindungsgemäßen Schaltungsanordnung ist wie folgt:

Sobald die Überstrom-Erfassungseinrichtung 12 einen Über­ strom, insbesondere einen Kurzschluß, erfaßt, wird durch die­ se Überstrom-Erfassungseinrichtung 12 der Schalter S des Ent­ ladestromkreises 14 geschlossen. Damit liegt die den Wider­ stand R sowie die Diodenanordnung D₁-D_n umfassende Paral­ lelschaltung zwischen dem Gate-Anschluß des MOS-Feldeffekt­ transistors T₀ und Masse M bzw. dem Source-Anschluß, und da­ mit parallel zur Gate-Source-Kapazität C_GS.

Nachdem die Gate-Source-Spannung U_GS zunächst noch relativ hoch ist, d. h. oberhalb der Durchlaßspannung n·U_D der Dio­ denanordnung D₁-D_n liegt, ist die Diodenanordnung D₁-D_n nach dem Schließen des elektronischen Schalters S zunächst leitend. Die Diodenanordnung D₁-D_n bleibt solange leitend, bis die Gate-Source-Spannung U_GS den Übergangswert U_GSB (vgl. Fig. 3) bzw. die Schwellenspannung n·U_D der Diodenanordnung unterschritten hat. Daraus folgt, daß die Gate-Source-Kapazi­ tät zur Überbrückung des relativ großen, oberen Spannungsbe­ reichs B-C sehr schnell mit einer Zeitkonstanten τ₁ im Be­ reich von Null entladen wird.

Sobald die Übergangsspannung U_GSB bzw. die Durchlaßspannung n·U_D der Diodenanordnung D₁-D_n unterschritten und damit die Diodenanordnung gesperrt ist, wird die Gate-Source-Kapa­ zität C_GS nicht mehr über die Diodenanordnung, sondern statt dessen über den Widerstand R entladen. In dem relativ klei­ nen, jedoch eine wesentliche Widerstandsänderung herbeifüh­ renden unteren Spannungsbereich B-A wird die Gate-Source-Ka­ pazitiät C_GS demnach mit einer wesentlich größeren Zeitkon­ stanten τ₂ entladen, die durch die Werte der Gate-Source-Ka­ pazität C_GS und des ohmschen Widerstandes R bestimmt ist.

In Fig. 4 ist der zeitliche Verlauf der Gate-Spannung V_G wäh­ rend des Abschalt- bzw. Entladevorgangs dargestellt. Danach fällt die Gate-Spannung V_G in dem oberen Spannungsbereich C-B sehr rasch von der Einschaltspannung U_Gein auf die Übergangsspannung V_GB ab, während im unteren Spannungsbereich B-A die Gate-Spannung V_G von dem Übergangswert V_GB relativ langsam auf den Wert Null absinkt.

Aufgrund der im Vergleich zu τ₂ wesentlich kürzeren Zeitkon­ stanten τ₁ während der anfänglichen Abschaltphase, durch die der obere Spannungsbereich C-B überbrückt wird, wird er­ reicht, daß die Zeitspanne, in der der Kurzschlußstrom nicht kontrolliert werden kann, auf ein Minimum herabgesetzt ist. Nachdem sich während dieser anfänglichen Abschaltphase der Drain-Source-Widerstand R_DS praktisch nicht ändert, können trotz der sehr raschen Entladung keine durch die Leitungsin­ duktivität L_S (vgl. Fig. 1) bedingten Überspannungen auftre­ ten. Der MOS-Feldeffekttransistor T₀ ist somit in jeder Phase des Abschaltvorgangs optimal geschützt.

Da die Schwellenspannung U_T des MOS-Feldeffekttransistors T₀ sowie die Vorwärtsspannungen U_D der Dioden D₁-D_n einen Tem­ peraturkoeffizienten mit gleichem Vorzeichen besitzen, ist ein relativ stabiler Schaltpunkt sichergestellt.

Claims (8)

1. Schaltungsanordnung zum kontrollierten Abschalten eines dem Speisekreis (10) einer elektrischen Last (Z_L) zugeordne­ ten, insbesondere als Low-Side-Treiber (LSD) dienenden Me­ tall-Oxid-Halbleiter (MOS)-Feldeffekttransistors (T₀), mit einer Überstrom-Erfassungseinrichtung (12) und einem zwischen den Gate-Anschluß (G) und den Source-Anschluß (S) des MOS-Feldeffekttransistors (T₀) geschalteten, durch die Überstrom- Erfassungseinrichtung (12) ansteuerbaren Entladestromkreis (14), über den im Überstromfall die in der Gate-Source-Kapa­ zität (C_GS) gespeicherte Ladung entsprechend einer vorgebba­ ren Zeitkonstante (τ) abführbar ist, dadurch gekennzeichnet, daß die durch den Entladestromkreis (14) vorgebbare Zeitkon­ stante (τ) zwischen zwei unterschiedlichen Werten umschaltbar ist, sobald der MOS-Feldeffekttransistor (T₀) eine Gate- Source-Spannung (U_GSB) aufweist, die zwischen einem oberen Spannungsbereich (B-C), in dem sich der Drain-Source-Wider­ stand (R_DS) praktisch nicht mit der Gate-Source-Spannung (U_GS) ändert, und einem unteren Spannungsbereich (A-C) liegt, in dem sich der Drain-Source-Widerstand (R_DS) mit der Gate-Source-Spannung (U_GS) ändert, und daß die Zeitkonstante (τ) einen relativ kleinen Wert (τ₁) besitzt, solange die Gate-Source-Spannung (U_GS) in dem oberen Spannungsbereich (B-C) liegt, und einen relativ großen Wert (τ₂) annimmt, sobald die Gate-Source-Spannung (U_GS) in dem unteren Span­ nungsbereich (A-C) liegt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß die durch den Entladestromkreis (14) vorgebbare Zeitkonstante (τ) bei im oberen Spannungsbereich (B-C) lie­ genden Gate-Source-Spannungen (U_GS) einen Wert (τ₁) im Be­ reich von Null besitzt.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der Entladestromkreis (14) über einen von der Überstrom-Erfassungseinrichtung (12) angesteuerten elek­ tronischen Schalter (S) zwischen den Gate-Anschluß (G) und den Source-Anschluß (S) des MOS-Feldeffekttransistors (T₀) schaltbar ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der Entladestromkreis (14) eine Parallelschaltung aus einer Widerstandsanordnung mit wenigstens einem ohmschen Widerstand (R) und einer Diodenan­ ordnung aus einer oder mehreren in Reihe geschalteten Dioden (D₁-D_n) umfaßt.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeich­ net, daß die Durchlaßspannung (n·U_D) der Diodenanordnung (D₁-D_n) in Abhängigkeit von der zwischen dem oberen und dem unteren Spannungsbereich (B-C bzw. A-B) liegenden Gate- Source-Spannung (U_GSB) gewählt ist.

6. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der MOS-Feldeffekttransi­ stor (T₀) in einer Source-Schaltung mit der elektrischen Last (Z_L) verbunden ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeich­ net, daß der die Widerstandsanordnung (R) und die dazu paral­ lele Diodenanordnung (D₁-D_n) umfassende Entladestromkreis (14) durch die Überstrom-Erfassungseinrichtung (12) unmittel­ bar mit dem Gate-Anschluß (G) und dem Source-Anschluß (S) des MOS-Feldeffekttransistors (T₀) verbindbar ist und daß die Durchlaßspannung (n·U_D) der Diodenanordnung (D₁-D_n) gleich der zwischen dem oberen und dem unteren Spannungsbe­ reich (B-C bzw. A-B) liegenden Gate-Source-Spannung (U_GSB) gewählt ist.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Überstrom-Erfassungsein­ richtung (12) eine Kurzschlußstrom-Erfassungseinrichtung ist.