DE69123483T2 - Impuls-Gate-Steuerschaltung mit Kurzschlusssicherung - Google Patents

Impuls-Gate-Steuerschaltung mit Kurzschlusssicherung

Info

Publication number
DE69123483T2
DE69123483T2 DE69123483T DE69123483T DE69123483T2 DE 69123483 T2 DE69123483 T2 DE 69123483T2 DE 69123483 T DE69123483 T DE 69123483T DE 69123483 T DE69123483 T DE 69123483T DE 69123483 T2 DE69123483 T2 DE 69123483T2
Authority
DE
Germany
Prior art keywords
transistor
gate
diode
pulse
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123483T
Other languages
English (en)
Other versions
DE69123483D1 (de
Inventor
Jean-Marie Bourgeois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Application granted granted Critical
Publication of DE69123483D1 publication Critical patent/DE69123483D1/de
Publication of DE69123483T2 publication Critical patent/DE69123483T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/0406Modifications for accelerating switching in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft die Steuerung von Leistungstransistoren mit kapazitiver Steuerung, wie beispielsweise MOS-Transistoren und Bipolartransistoren mit isoliertem Gate (IGBT).
  • Näherhin bezweckt die vorliegende Erfindung die Schaffung einer Steuerung, welche eine Isolierung zwischen der Steuerschaltung und dem Leistungsstromkreis gestattet, wobei ein kurzer Impuls den Leistungstransistor in seinen leitenden Zustand überzuführen vermag, bis zur Zufuhr eines kurzen Impulses entgegengesetzter Polarität zum Öffnen bzw. Sperren des Leistungstransistors.
  • Ein Ziel der vorliegenden Erfindung ist die Schaffung einer derartigen Schaltung, die besonders einfach ist, bei niedriger Frequenz ohne Begrenzung des Tastverhältnisses bzw. Arbeitszyklus arbeiten kann und die eine rasche Umschaltung des Leistungstransistors gestattet.
  • Ein anderes Ziel der vorliegenden Erfindung ist die Schaffung einer derartigen Steuerschaltung, welche ein Mittel zur Unterbrechung der Leitung des Leistungstransistors im Fall eines Kurzschlusses in der Verbraucherlast umfaßt.
  • Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer derartigen Steuerschaltung, welche Mittel umfaßt, um dem vom Leistungsstromkreis isolierten Teil der Steuerschaltung eine Anzeige dafür, daß in der Verbraucherlast ein Kurzschluß eingetreten ist, zuzuführen.
  • Eine Gate-Steuerschaltung gemäß dem Oberbegriff des Anspruchs 1 ist aus JP-A-61 242 416 bekannt.
  • Zur Erreichung dieser und anderer Ziele sieht die vorliegende Erfindung eine Impulssteuerschaltung für einen Leistungstransistor mit isoliertem Gate vor, welche einen ersten oder Gate-Anschluß, einen zweiten oder Bezugsanschluß, einen zwischen dem genannten ersten und dem genannten zweiten Anschluß liegenden Hilfs-MOS-Transistor, sowie die Sekundärseite eines Impulstransformators aufweist, welche einen dritten und einen vierten Anschluß besitzt, die mit dem ersten bzw. dem zweiten Anschluß verbunden sind. Diese Schaltung umfaßt eine zwischen dem zweiten und dem vierten Anschluß liegende erste Diode sowie zwei Parallelzweige mit gesteuerter unipolarer (d. h. einseitig gerichteter) Leitung, zwischen dem vierten Anschluß und dem Gate des Hilfstransistors, wobei einer dieser Zweige leitfähig gemacht wird, sobald ein positiver oder negativer Impuls über der Sekundärseite des Transformators angelegt wird. Jeder dieser Zweige weist jeweils eine zweite und eine dritte Diode in Reihe mit einem ersten und einem zweiten MOS-Transistor auf, wobei die beiden Dioden relativ zueinander antiparallel geschaltet sind und die beiden MOS-Transistoren einen Kanal von entgegengesetztem Leitfähigkeitstyp besitzen und ihre Gate-Elektroden miteinander und mit dem genannten dritten Anschluß verbunden sind.
  • Gemäß einem Aspekt der vorliegenden Erfindung sind Mittel zur Unterbrechung des Leitungszustands des Leistungstransistors, sobald die Verbraucherlast einen Kurzschluß aufweist, vorgesehen, wobei diese Mittel einen zu der genannten ersten Diode parallelen Strompfad umfassen, der in den leitenden Zustand gebracht wird, sobald der Strom in dem Leistungstransistor eine vorgegebene Intensität übersteigt oder der Spannungsabfall in dem Leistungstransistor im leitenden Zustand einen vorgegebenen Wert übersteigt.
  • Gemäß einem Aspekt der vorliegenden Erfindung sind Mittel vorgesehen, um die Einschaltung des genannten Strompfads in den leitenden Zustand während der Aufladung der Gate-Kapazität des Leistungstransistors zu sperren.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist die Primärseite des genannten Transformators einer Nachweisschaltung zugeordnet, welche den Durchgang eines Entladungsimpulses der Gate/Elektroden-Kapazität des Leistungstransistors in die Sekundärseite des Transformators infolge der Schließung bzw. Einschaltung des genannten Strompfads nachweist.
  • Diese und weitere Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung spezieller Ausführungsbeispiele anhand der Zeichnungsfiguren näher erläutert; in der Zeichnung zeigen:
  • Figg. 1 und 2 jeweils dieselbe Ausführungsform der vorliegenden Erfindung während dem Anliegen eines Schließ- bzw. Einschaltbefehls bzw. dem Anliegen eines Öffnungs- oder Sperrbefehls;
  • Fig. 3 dieselbe Schaltung aus den Figg. 1 und 2 mit Hinzufügung von Mitteln zur Unterbrechung der Leitung des Haupttransistors während eines Kurzschlußzustandes; und
  • Fig. 4 ein Beispiel für die Anordnung der Steuerschaltung in Zuordnung zur Primärseite eines gemäß der vorliegenden Erfindung verwendeten Impulstransformators.
  • Die Figg. 1 und 2 zeigen eine spezielle Ausführungsform der vorliegenden Erfindung. Allgemein betrifft die vorliegende Erfindung die Umschaltsteuerung eines Leistungstransistors oder Haupttransistors Tp, von dem ein erster Hauptanschluß mit einer Speisespannung V verbunden ist, und dessen anderer Hauptanschluß oder Bezugsanschluß rnit einer Verbraucherlast L verbunden ist, die üblicherweise eine induktive Last parallel zu einer freilaufenden Diode ist.
  • Erfindungsgemäß sind Mittel vorgesehen, um den Transistor Tp in den leitenden Zustand zu versetzen, sobald an der Sekundärwicklung W2 eines Transformators ein Impuls einer ersten Polarität auftritt, und diesen Haupttransistor Tp in den nicht leitenden oder geöffneten Zustand zu versetzen, sobald an der Wicklung W2 ein Impuls einer zweiten Polarität auftritt. Zwischen dem Gate und der Bezugselektrode des Transistors Tp liegt ein Hilfstransistor T1. Der Leitungszustand des Transistors T1 ist so gesteuert, daß er komplementär zu dem des Transistors Tp ist. Somit ist, wenn der Transistor Tp nicht leitend ist, der Transistor T1 geschlossen, um jegliche parasitäre Ladung, die am Gate des Transistors Tp auftreten könnte, abzuführen, während, wenn der Transistor Tp leitend ist, der Transistor T1 nicht-leitend wird, um eine Entladung des Gates des Transistors Tp zu vermeiden.
  • Des weiteren sieht die vorliegende Erfindung Mittel vor, um bei einem Einschaltvorgang einen unipolar gerichteten Stromfluß zu gewährleisten, damit das Gate des Transistors Tp geladen und das Gate des Transistors T1 entladen wird und die Gate-Elektroden bis zum Auftreten eines Impulses entgegengesetzter Polarität in diesem Zustand verbleiben.
  • Für den Fachmann sind verschiedene Mittel und Wege vorstellbar, um eine derartige einseitig gerichtete übertragung von in der Sekundärwicklung W2 auftretenden Impulsen zu gewährleisten. Eine spezielle Ausführungsform dieser Mittel zur Gewährleistung einseitig gerichteter Stromflüsse ist in den Figg. 1 und 2 gezeigt. Sie umfaßt eine zwischen dem Bezugsanschluß des Transistors T1 und dem unteren Anschluß der Sekundärwicklung W2 liegende Diode D. Des weiteren ist dieser untere Anschluß der Wicklung W2 mit dem Gate des Transistors T1 über zwei Parallelzweige verbunden, die jeweils jeder eine Diode D1 bzw. D2 von zur Polarität der Diode im anderen Zweig entgegengesetzter Polarität aufweisen. Jede Diode liegt jeweils in Reihe mit einem Unterbrecherschalter, wobei diese beiden Schalter auf weiter unten noch erläuterte Weise im Gegentakt gesteuert werden.
  • In der dargestellten Ausführungsform ist der Leistungstransistor Tp ein N-Kanal-Anreicherungs-MOS-Transistor, ebenso der Hilfstransistor T1. In den beiden Parallelzweigen ist der erste gesteuerte Schalter ein P-Kanal-MOS-Transi&tor M1 und der zweite gesteuerte Schalter ein N-Kanal-MOS-Transistor M2. Die Gate-Elektroden der Transistoren M1 und M2 sind miteinander und mit dem oberen Anschluß der Sekundärwicklung W2 verbunden. Die Diode D1 ist so gepolt, daß sie einen positiven Strom an das Gate des Transistors T1 durchläßt. Die Diode D2 ist im umgekehrten Sinn gepolt. Die Diode D ist so gepolt, daß sie einen positiven Strom zum unteren Anschluß der sekundärwicklung W2 durchläßt.
  • Im Rahmen der in Fig. 1 veranschaulichten speziellen Ausführungs form entspricht ein Befehl zum Schließen bzw. Einschalten des Transistors Tp dem Anlegen eines positiven Impulses über der Sekundärwicklung W2, in der dargestellten Weise. In Gegenwart dieses Impulses fließt ein Strom i&sub1; vom oberen Anschluß zum unteren Anschluß der Wicklung W2, und zwar über die Gate/Source-Kapazität des Transistors Tp und über die Diode D. Ein Strom i&sub2; fließt in der Gate/Source-Kapazität des Transistors M2, um diesen leitend zu machen (gleichzeitig ist der Transistor M1 blockiert). Des weiteren entlädt ein Strom i&sub3;, dessen Weg nur teilweise veranschaulicht ist, die Gate/Source-Kapazität des Hilfstransistors T1 (der Strom i&sub3; bildet eine durch die Diode D2 und den Transistor M2 fließende Abzweigung des die Diode D durchsetzenden Stroms i&sub1;).
  • Des weiteren verbleiben, infolge des Vorhandenseins der verschiedenen dargestellten Dioden, die Transistoren Tp und T1 in dem Zustand, den sie zu Ende des Anliegens des Steuerimpulses aufweisen.
  • Fig. 2 veranschaulicht das Anlegen eines Befehls zur Öffnung bzw. Abschaltung des Haupttransistors Tp. Zur Sperrung des Transistors Tp wird über der Wicklung W2 ein negativer Impuls angelegt. Daher macht ein erster Strom i&sub4; den Transistor M1 leitend (gleichzeitig wird der Transistor M2 gesperrt). Sobald dieser Transistor M1 leitend ist, kann ein Strom i&sub5; vom unteren Anschluß der sekundärwicklung W2 durch den Transistor M1, die Diode D1, die Gate/Source- Kapazität des Transistors T1, die Gate/Source-Kapazität des Transistors Tp zum oberen Anschluß der Sekundärwicklung W2 fließen. Man erhält so gleichzeitig eine Ladung des Gates des Transistors T1 und eine Entladung des Gates des Transistors Tp, wodurch der Transistor T1 leitend gemacht und der Transistor Tp gesperrt wird. Man erkennt, daß, sobald der Transistor T1 einmal leitend gemacht ist, das Gate des Transistors Tp seine Entladung direkt durch den Transistor T1 und die mit diesem in Reihe dargestellte Impedanz beendet.
  • Die beschriebene Schaltung bildet ein spezielles Beispiel einer Impulssteuerschaltung für einen Leistungstransistor, bei dem es sich im gezeigten Fall um einen N-Kanal-MOS- Transistor handelt, der aber ebenso ein anderer Typ eines MOS-Transistors oder ein Bipolartransistor mit isoliertem Gate (IGBT) sein kann. Ein Vorteil dieser Impulssteuerschaltung besteht in ihrer Einfachheit und der kleinen Zahl der sie bildenden Bestandteile. Daher kann man diese Schaltung in integrierter Form auf dem den Leistungstransistor enthaltenden Chip ausführen (lediglich die Sekundärwicklung W2 liegt außerhalb der integrierten Schaltung).
  • Ein anderer Vorteil der vorstehend beschriebenen Schaltung besteht in der Möglichkeit ihrer Zuordnung zu einem System, welches Kurzschlußzustände der Verbraucherlast nachweist, im Fall des Nachweises eines Kurzschlußzustandes den Leitungszustand des Leistungstransistors unterbricht und das Vorliegen eines derartigen Kurzschlußzustandes anzeigt. Wie nachfolgend erläutert, muß dabei zwischen der Funktion der Abschaltung des Leitungszustandes bei einem Kurzschluß und der Funktion der Signalisierung eines derartigen Kurzschlusses unterschieden werden. Tatsächlich gibt es Schaltungen, welche eine automatische Unterbrechung im Fall eines Kurzschlusses ohne Anzeige des Auftretens einer derartigen Unterbrechung gestatten. Mit derartigen Schaltungen, wenn der Leistungstransistor für zyklischen Betrieb vorgesehen ist, beispielsweise im Rahmen von Brückenanordnungen oder Konverterschaltungen, wird in jedem Zyklus auf den Beginn des Leitungszustandes im Fall eines Kurzschlusses in der Verbraucherlast eine Unterbrechung bzw. Abschaltung folgen. Es ist daher erwünscht, auf der Primärseite des Transformators das Vorliegen eines derartigen Kurzschlußzustandes zu signalisieren, um die Steuerung anzuhalten und abnormale Erhitzungen zu vermeiden und so die Lebensdauer der Leistungskomponenten zu erhöhen.
  • In Fig. 3 finden sich die schon in den Figg. 1 und 2 gezeigten Schaltungselemente wieder, nämlich der Transistor Tp, der Hilfstransistor T1, die Verbraucherlast L, die Diode D, die Diode D1 und der P-Kanal-Anreicherungs-MOS-Transistor M1, die Diode D2 und der N-Kanal-Anreicherungs-MOS-Transistor M2, sowie die Sekundärwicklung W2. Zusätzlich ist in dieser Schaltung ein niedriger Widerstand rm in Reihe zwischen der Verbraucherlast und der Bezugselektrode des Transistors Tp vorgesehen. Die Spannung an den Anschlüssen dieses Widerstands rm steuert einen Unterbrecherschalter, der im gezeigten speziellen Beispiel von einem N-Kanal-Anreicherungs-MOS-Transistor M3 gebildet wird, der in Reihe mit einer Diode D3 liegt, wobei dieses Aggregat parallel über der Diode D liegt und die Dioden D3 und D relativ zueinander antiparallel liegen. Man erkennt, daß, wenn der Transistor M3 in Form eines Bipolartransistors ausgebildet ist, die Anbringung einer Diode D3 entbehrlich ist, da diese Diode lediglich deshalb vorliegt, weil in den üblicherweise für einen MOS-Transistor, wie beispielsweise den Transistor M3, angewandten Technologien parallel über dem Transistor eine (nicht dargestellte) Diode von gleicher Polung wie die Diode D vorliegt, wobei jedoch die Verwendung dieser (nicht dargestellten) Diode, da sie langsam ist, nicht erwünscht ist.
  • Sobald der Strom im Verbraucher und die Spannung über dem Widerstand rm einen vorgegebenen Schwellwert übersteigen, wird der Transistor M3 leitend und das Gate des Transistors Tp entlädt sich über einen Strompfad, der durch die Sekundärwicklung W2, die Diode D3 und den Unterbrecherschalter M3 sowie den Widerstand rm führt. Da der Transistor M3 in Abwesenheit eines Kurzschlußzustands gesperrt ist, beeinflußt der Parallelzweig aus der Diode D3 und dem Transistor M3 die weiter oben beschriebene Wirkungsweise beim Öffnen und Schließen der Schaltung nicht.
  • Andererseits tritt die Entladung der Gate-Elektrode des Leistungstransistors Tp im Fall eines Kurzschlusses nicht während dem Vorhandensein eines den Transistor Tp in seinen leitenden Zustand einschaltenden Impulses dazwischen, jedoch unmittelbar nach derartigen Impulsen. Des weiteren ist eine Schaltung vorgesehen, welche die Spannung an den Anschlüssen des Widerstands rm während der Aufladung der Gate-Kapazität des Transistors Tp maskiert. In der dargestellten Ausführungsform weist diese Maskierungsschaltung des Widerstands rm einen N-Kanal-MOS-Transistor M4 in Reihe mit einem Widerstand R4 und einer Diode D4 auf, sämtlich in Parallelschaltung über dem Widerstand rm. Das Gate des Transistors M4 ist über einen Transistor M5 mit dem oberen Anschluß der Sekundärwicklung W2 und über einen Widerstand R6 mit dem Bezugsanschluß der Transistoren T1 und Tp verbunden. Das Gate des Transistors M5 ist mit dem Gate des Transistors Tp verbunden, und zwischen dem Gate- und dem Source-Anschluß des Transistors M5 ist eine Impedanz R5 vorgesehen. Sobald daher ein Ladestrom für die Gate-Kapazität des Transistors Tp von dem oberen Anschluß der Wicklung W2 zum Gate des Transistors Tp fließt, d. h. während eines Einschalt- bzw. Schließbefehls, bildet sich eine Spannung über dem Widerstand R5 und eine negative Spannung am Gate des P-Kanal- Transistors M5, der leitend wird und einen Stromdurchlaß im Widerstand R6 und den leitenden Zustand des Transistors M4 hervorruft. Hieraus resultiert die Maskierung des Widerstands rm, während der Transistor Tp von Strornspitzen durchflossen wird, als Folge der Erholung der freilaufenden Dioden parallel über der Verbraucherlast bei der Einschaltung des Transistors Tp. Sobald die Aufladung der Gate- Kapazität des Transistors Tp beendet ist, blockieren sich die Transistoren M5 und M4, und die Spannung an den Anschlüssen des Widerstands rm vermag nunmehr den Transistor M3 in der zuvor beschriebenen Weise zu steuern, um die Entladung der Gate-Elektrode des Transistors Tp hervorzurufen.
  • Darüber hinaus sind in der Zeichnungsfigur verschiedene zusätzliche Elemente wiedergegeben, welche die Funktionsweise der Schaltung verbessern sollen. Zu diesen Elementen gehört unter anderem eine Zener-Diode Z1 zwischen dem Gate und der Source-Elektrode des Transistors T1. Diese Zener-Diode Z1 hat im wesentlichen die Bestimmung, das Anlegen zu hoher Spannungen an diesem Gate zu Beginn der Sperrimpulse zu vermeiden. Zwischen dem Gate und dem Source-Anschluß des Transistors M3 ist eine Parallelschaltung aus einem Kondensator C3 und einem Widerstand R3 vorgesehen. Das Aggregat aus dem Kondensator C3, dem Widerstand R3 und der Diode D4 soll eine Zeitkonstante gewährleisten, um den MOS-Transistor M3 nach Feststellung einer überspannung genügend lange eingeschaltet zu halten, zur vollständigen Entladung des Transistors Tp. Parallel über dem Widerstand R5 liegt eine Diode D5, zur Verringerung der Impedanz im Entladestromweg der Gate-Elektrode des Transistors Tp.
  • Somit gestattet die Schaltung von Fig. 3, dank des Widerstands rm das Auftreten eines Kurzschlusses in der Verbraucherlast nachzuweisen und die Gate-Kapazität des Transistors Tp über die Diode D3, den Unterbrecherschalter M3 und die Sekundärwicklung W2 zu entladen, sobald eine Überspannung aufgetreten ist. Diese Entladung der Gate-Kapazität des Transistors Tp drückt sich in einem die Sekundärwicklung W2 durchsetzenden negativen Stromimpuls aus. Wenn man diesen negativen Stromimpuls auf der Primärseite nachweist, erhält man eine Anzeige für den Umstand, daß ein Kurzschluß aufgetreten ist, und man kann sodann eine Alarmanzeige auslösen, die Zufuhr von Einschalt-Steuerbefehlen unterbinden und den Öffnungs- oder Sperrzustand durch einen Sperrbefehl bestätigen.
  • Zur Steuerung von M3 kann eine andere herkömmliche Kurzschluß-Nachweisschaltung verwendet werden. Statt den Strom in rm zu überwachen, überwacht diese Schaltung die Spannung über dem Kollektor von Tp. Im Fall eines Kurzschlusses ist die Kollektor/Emitter-Spannung von Tp abnormal hoch, und sie kann nach jeder beliebigen, dem Fachmann bekannten Weise dazu dienen, das Gate von M3 am Ende des Einschaltimpulses zu betätigen und die Entladung von Tp in W2 zu veranlassen, was die Betätigung der Alarmschaltung gestattet.
  • Fig. 4 zeigt ein Beispiel einer Steuerschaltung für die der zuvor erwähnten Wicklung W2 zugeordnete Primärwicklung W1; diese Schaltung gestattet darüber hinaus den Nachweis des Auftretens eines negativen Stromimpulses über der Wicklung W2, während der Transistor Tp normalerweise im leitenden Zustand ist, wobei dieser Stromimpuls sich in einem entsprechenden negativen Stromimpuls in der Primärwicklung W1 äußert.
  • Die in Fig. 4 veranschaulichte Steuerschaltung für die Primärwicklung W1 ist eine Brückenanordnung aus vier Zweigen 11 bis 14, deren jeder jeweils einen Unterbrecherschalter parallel zu einer Umkehrdiode aufweist. Eine erste Brückendiagonale liegt zwischen einer Speisespannung VCC und Masse- GND. Die Primärwicklung Wl ist in der zweiten Brückendiagonale angeordnet. Mit den in der Figur angegebenen Bezeichnungen entspricht ein Impuls einer ersten Polarität, der aus der Einschaltung der Schalter 12 und 13 in ihren leitenden Zustand resultiert, einem Schließ- bzw. Einschaltimpuls, während ein aus der Schließung bzw. Einschaltung der Unterbrecherschalter 11 und 14 resultierender Impuls einer zweiten Polarität der Zufuhr eines Öffnungs- bzw. Sperrimpulses entspricht. In diesem Falle müssen, während man sich im Schließ- bzw. Einschaltzustand nach der Zufuhr des Impulses der ersten Polarität befindet, die Unterbrecherschalter 13 und 14 im Durchlaßzustand sein, die Unterbrecherschalter 11 und 12 hingegen gesperrt sein. In diesem Zustand ist es erwünscht, das eventuelle Auftreten eines negativen Impulses über der Primärwicklung W1 nachzuweisen, der von einem Kurzschluß in der Verbraucherlast und von der Entladung der Gate-Elektrode des Transistors Tp herrührt. Hierfür sieht man eine Impedanz 15 vor, die beispielsweise aus zwei antiparallel in dem den Kommutator 13 enthaltenden Brückenzweig geschalteten Dioden gebildet wird. Man kann so in einfacher Weise mit klassischen Mitteln das Auftreten einer Spannung bestimmter Polarität feststellen, entsprechend dem genannten negativen Impuls über der Wicklung W1, wie er über der Impedanz 15 auftritt. Dieser Nachweis kann zur Auslösung eines Alarms und zur Bestätigung des geöffneten oder gesperrten Zustands des Leistungskommutators verwendet werden.
  • Der Fachmann kann verschiedene Varianten von Ausführungsformen der erfindungsgemäßen Schaltungen konzipieren, wobei das Wesentliche ist, daß die für jede dieser Schaltungen angegebenen Funktionen zufriedenstellend erreicht werden.
  • In den nachfolgenden Patentansprüchen dient das Wort "verbinden" zur Bezeichnung einer Verbindung zwischen zwei Schaltbauteilen unter eventueller Zwischenschaltung anderer Bauteile, während der Ausdruck "anschließen" bzw. "angeschlossen" zur Bezeichnung einer Verbindung dient, die direkt sein kann.

Claims (7)

1. Pulsgesteuerte Schaltung für einen Leistungstransistor (Tp) mit einem isolierten Gate, mit einem ersten Gate-Anschluß und einem zweiten Referenzanschluß, mit einem MOS-Hilfs-Transistor (Tl) verbunden zwischen dem ersten und zweiten Anschluß, und wobei die Sekundärseite eines Impulstransformators (W2) dritte und vierte Anschlüsse gekoppelt mit den ersten bzw. zweiten Anschlüssen aufweist, wobei eine erste Diode (D) zwischen dem zweiten und vierten Anschluß geschaltet ist, dadurch gekennzeichnet, daß die Schaltung ferner folgendes aufweist:
zwei gesteuerte in einer Richtung leitende parallele Pfade (D1, M1; D2, M2) zwischen dem vierten Anschluß und dem Hilfstransistorgate, wobei die Pfade relativ leitend gemacht werden, wenn ein positiver oder negativer Impuls an die Sekundärseite des Transformators angelegt wird, wobei die Pfade jeweils eine zweite und eine dritte Diode (D1, D2) in Serie mit einem ersten und einem zweiten MOS-Transistor (M1, M2) aufweisen, wobei die zweiten und dritten Dioden antiparallel geschaltet sind, und wobei ferner diese MOS-Transistoren gegensätzlicher Kanalbauart sind und ihre Gates miteinander und mit dem dritten Anschluß verbunden sind.
2. Steuerschaltung nach Anspruch 1, wobei ferner Mittel zum Unterbrechen der Leitung des Leistungstransistors, wenn seine Last kurzgeschlossen ist, vorgesehen ist, wobei die Unterbrechungsmittel einen Pfad (D3, M3) parallel zur ersten Diode (D) aufweisen, wobei der Pfad eingeschalten wird, wenn der Strom im Leistungstransistor eine vorbestimmte Stärke oder Intensität übersteigt oder wenn der Spannungsabfall im leitenden Zustand im Leistungstransistor einen vorbestimmten Wert übersteigt.
3. Steuerschaltung nach Anspruch 2, wobei der Pfad eine vierte Diode (D3) aufweist, die umgekehrt bezüglich der ersten Diode (D) geschaltet ist und ferner mit einem dritten MOS-Transistor (M3), wobei dessen Gate mit der Referenz- oder Bezugselektrode des Leistungstransistors verbunden ist, wobei die Bezugselektrode mit dem zweiten Anschluß über einen Meßwiderstand (rm) verbunden ist.
4. Steuerschaltung nach Anspruch 2, mit Mitteln (M4, M5, R5, R6) zum Sperren des Leitens des erwähnten Pfades, während des Ladens der Leistungstransistor- Gate-Kapazität.
5. Steuerschaltung nach Anspruch 4, wobei die Sperrmittel einen vierten und einen fünften MOS-Transistor aufweisen, von denen der vierte MOS-Transistor (M4) mit den Anschlüssen des Meßwiderstandes über einen weiteren Widerstand (R4) verbunden ist, während der fünfte MOS-Transistor (M5) zwischen das Gate des vierten MOS-Transistors und den dritten Anschluß geschaltet ist, wobei das Gate des fünften MOS-Transistors mit dem ersten Anschluß verbunden ist und eine Impedanz zwischen die ersten und dritten Anschlüsse geschaltet ist.
6. Steuerschaltung nach Anspruch 2, wobei die Primärseite des Transformators mit einer Schaltung in Beziehung steht oder mit dieser verbunden ist zum Detektieren des Durchgangs eines Entladungsimpulses der Gate/Elektrodenkapazität des Leistungstransistors (Tp) in der Sekundärseite des Transformators infolge des Schließens dieses Pfades.
7. Steuerschaltung nach Anspruch 6, wobei die Primärseite des Transformators durch eine Brückenschaltung oder -verbindung gespeist wird, wobei die Detektionsschaltung mit einem Zweig der Brücke assoziiert oder verbunden ist, die sich in dem leitenden Zustand befindet sobald der Leistungstransistor durch einen Impuls in den leitenden Zustand gesteuert ist.
DE69123483T 1990-04-25 1991-04-22 Impuls-Gate-Steuerschaltung mit Kurzschlusssicherung Expired - Fee Related DE69123483T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR909005692A FR2661573B1 (fr) 1990-04-25 1990-04-25 Circuit de commande de grille par impulsion avec securite de court-circuit.

Publications (2)

Publication Number Publication Date
DE69123483D1 DE69123483D1 (de) 1997-01-23
DE69123483T2 true DE69123483T2 (de) 1997-06-12

Family

ID=9396370

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123483T Expired - Fee Related DE69123483T2 (de) 1990-04-25 1991-04-22 Impuls-Gate-Steuerschaltung mit Kurzschlusssicherung

Country Status (5)

Country Link
US (1) US5138515A (de)
EP (1) EP0454597B1 (de)
JP (1) JPH04250714A (de)
DE (1) DE69123483T2 (de)
FR (1) FR2661573B1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1248607B (it) * 1991-05-21 1995-01-19 Cons Ric Microelettronica Circuito di pilotaggio di un transistore di potenza con una corrente di base funzione predeterminata di quella di collettore
DE9113753U1 (de) * 1991-11-05 1993-03-04 Robert Bosch Gmbh, 7000 Stuttgart Zündspule für Zündanlagen von Brennkraftmaschinen
US5264736A (en) * 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
US5410190A (en) * 1992-12-17 1995-04-25 Sgs-Thomson Microelectronics, Inc. Circuit for shortening the turn-off time of a power transistor
US5406130A (en) * 1993-08-09 1995-04-11 Micrel, Inc. Current driver with shutdown circuit
US5434527A (en) * 1993-10-25 1995-07-18 Caterpillar Inc. Gate drive circuit
US5635867A (en) * 1994-07-20 1997-06-03 Lucent Technologies Inc. High performance drive structure for MOSFET power switches
US5786687A (en) * 1996-12-03 1998-07-28 Compaq Computer Corporation Transformer-isolated pulse drive circuit
JP3560432B2 (ja) * 1996-12-18 2004-09-02 株式会社日立製作所 Mosトランジスタの駆動装置
US5900683A (en) * 1997-12-23 1999-05-04 Ford Global Technologies, Inc. Isolated gate driver for power switching device and method for carrying out same
US6366139B1 (en) * 1999-06-07 2002-04-02 Sun Microsystems, Inc. Method for an output driver with improved impedance control
US6339351B1 (en) * 1999-06-07 2002-01-15 Sun Microsystems, Inc. Output driver with improved impedance control
US6278306B1 (en) * 1999-06-07 2001-08-21 Sun Microsystems, Inc. Method for an output driver with improved slew rate control
US6281729B1 (en) * 1999-06-07 2001-08-28 Sun Microsystems, Inc. Output driver with improved slew rate control
US6420913B1 (en) 1999-09-20 2002-07-16 Sun Microsystems, Inc. Dynamic termination logic driver with improved impedance control
US6297677B1 (en) 1999-09-20 2001-10-02 Sun Microsystems, Inc. Method for a dynamic termination logic driver with improved slew rate control
US6294924B1 (en) 1999-09-20 2001-09-25 Sun Microsystems, Inc. Dynamic termination logic driver with improved slew rate control
US6316957B1 (en) 1999-09-20 2001-11-13 Sun Microsystems, Inc. Method for a dynamic termination logic driver with improved impedance control
WO2003010891A2 (en) * 2001-07-25 2003-02-06 Koninklijke Philips Electronics N.V. Output driver equipped with a sensing resistor for measuring the current in the output driver
US7443276B2 (en) * 2005-08-30 2008-10-28 Netio Networking Technology Electromagnetic coupling galvanic isolated digital output circuit with output feedback
EP2171835B1 (de) 2007-07-09 2014-07-23 Power Concepts NZ Limited Ansteuerschaltung
US20090251391A1 (en) * 2008-04-02 2009-10-08 Solomon Systech Limited Method and apparatus for power recycling in a display system
JP5171979B2 (ja) * 2011-04-08 2013-03-27 三菱電機株式会社 電子制御装置
DE102014202460B3 (de) * 2013-10-14 2015-02-05 Continental Automotive Gmbh Verfahren zum Erkennen eines Leitungskurzschlusses oder einer Leitungsunterbrechung bei einer geschalteten induktiven Last

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500802A (en) * 1982-06-21 1985-02-19 Eaton Corporation Three terminal bidirectional source to source FET circuit
JPS61242416A (ja) * 1985-04-20 1986-10-28 Yaskawa Electric Mfg Co Ltd パワ−mos・fet駆動回路
US4691129A (en) * 1986-03-19 1987-09-01 Siemens Aktiengesellschaft Drive circuit for a power MOSFET with source-side load
JPS63133819A (ja) * 1986-11-11 1988-06-06 シーメンス、アクチエンゲゼルシヤフト 自己保護性電力開閉器の回路装置
FR2630276B1 (fr) * 1988-04-14 1992-07-03 Bendix Electronics Sa Circuit de commande d'une charge inductive
NL8801996A (nl) * 1988-08-10 1990-03-01 Philips Nv Schakelinrichting voor het aansturen van een vermogensveldeffekttransistor.

Also Published As

Publication number Publication date
FR2661573A1 (fr) 1991-10-31
FR2661573B1 (fr) 1994-06-10
EP0454597B1 (de) 1996-12-11
EP0454597A1 (de) 1991-10-30
US5138515A (en) 1992-08-11
JPH04250714A (ja) 1992-09-07
DE69123483D1 (de) 1997-01-23

Similar Documents

Publication Publication Date Title
DE69123483T2 (de) Impuls-Gate-Steuerschaltung mit Kurzschlusssicherung
EP0043489B1 (de) Schalter mit in Serie geschalteten MOS-FET
DE68928161T2 (de) Treiberschaltung zur Verwendung bei einer spannungsgesteuerten Halbleitervorrichtung
DE10020981B4 (de) Motor-Steuergerät mit Fehlerschutzschaltung
EP0423885B1 (de) Stromversorgungseinrichtung mit Einschaltstrombegrenzungsschaltung
DE10046668B4 (de) Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung
DE3001632A1 (de) Transistor-schutzschaltung
EP0620957B1 (de) Schaltung zum schutz eines mosfet-leistungstransistors
DE69518972T2 (de) Geschützter schalter
DE69222831T2 (de) Stromversorgungssystem mit Serien-Schutzschaltung
DE102007042103A1 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen
DE3522429A1 (de) Schaltungsanordnung fuer die treiberschaltung von hochvolt-leistungstransistoren
DE2504648A1 (de) Einrichtung zum verhindern von ueberstrom oder ueberspannung
DE102005003890A1 (de) Überstrom-Schutzschaltung und -Halbleitervorrichtung
EP2858194A2 (de) Elektronische Schaltungsanordnung
DE3630679C2 (de)
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
DE2718798C3 (de) Schutzschaltungsanordnung für einen Gleichstrom-Hauptstromkreis
DE69501246T2 (de) Chipausgangstreiberschaltung
DE3338627C2 (de)
DE102004037543B4 (de) Vorrichtung zum Schutz einer Halbbrückenschaltungsanordnung vor einem Kurzschluss über einer Last
DE19546132C2 (de) Schaltungsanordnung zum Schutz vor eingangsseitigem Überstrom bei Spannungszwischenkreisumrichtern
DE4139378A1 (de) Schaltungsanordnung zum schutz eines feldeffekttransistors gegen falschpolung
DE10243571B4 (de) Schaltungsanordnung zum Kurzschlussabschalten eines MOSFET-Schalters
DE3536447C2 (de) Kurzschluß- und überlastfeste Transistorausgangsstufe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee