DE3630679C2 - - Google Patents

Info

Publication number
DE3630679C2
DE3630679C2 DE3630679A DE3630679A DE3630679C2 DE 3630679 C2 DE3630679 C2 DE 3630679C2 DE 3630679 A DE3630679 A DE 3630679A DE 3630679 A DE3630679 A DE 3630679A DE 3630679 C2 DE3630679 C2 DE 3630679C2
Authority
DE
Germany
Prior art keywords
circuit
power supply
switch
switched
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3630679A
Other languages
English (en)
Other versions
DE3630679A1 (de
Inventor
George William Redondo Beach Calif. Us Mciver
James Bumsik Simi Calif. Us Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of DE3630679A1 publication Critical patent/DE3630679A1/de
Application granted granted Critical
Publication of DE3630679C2 publication Critical patent/DE3630679C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

Die Erfindung betrifft einen Stromversorgungsschaltkreis zum Nachweis von Kriechströmen der Stromversorgung gemäß den Ober­ begriffen der Patentansprüche 1 und 2 (DE 33 38 764 A1).
Aus der DE 33 38 764 A1 ist eine Stromversorgungsschaltung mit einer Überwachungsschaltung bekannt, bei der ein Stromversor­ gungsschalter vorgesehen ist, dessen Spannung durch einen Mikro­ computer zu bestimmten Zeiten abgetastet wird. In Abhängigkeit von einer Schaltschwelle kann ein Kurzschluß oder eine Über­ lastung im Verbraucherstromkreis festgestellt werden, um einen Feldeffekt-Transistor zu sperren.
Ein Kurzschluß oder Kriechstrom zwischen der Stromver­ sorgung und Masse führt gewöhnlich dazu, daß ein Halb­ leiterschaltkreis nicht mehr zu gebrauchen ist. Normaler­ weise würden Chips mit einem derartigen Fehler weggeworfen. Bei Größtintegration auf einem Wafer, einem WSI-Chip, der auf einem einzelnen Wafer mehrere Schaltkreise enthält, will man nicht den gesamten Wafer wegwerfen, nur weil ein Schaltkreis auf dem Wafer fehlerhaft ist. Auch ist infolge der Größe der Schaltkreise die Wahrscheinlichkeit, daß einer der Schaltkreise einen Kurzschluß zwischen Stromversorgung und Masse aufweist, stark vergrößert.
Es ist erforderlich, auf irgendeine Weise die Stromversor­ gung zu Teilen des Schaltkreises abzuschalten, in denen Kurzschlüsse vorliegen, ohne andere Teile des Schaltkreises zu beeinflussen. Auf diese Weise könnte man die anderen Teile des Schaltkreises benutzen, selbst wenn ein Kurz­ schluß in Abschnitten des Schaltkreises vorliegt.
Für andere Anwendung sind zahlreiche Schutzschaltungen entworfen worden. Beispielsweise ist in der US-PS 40 78 200 eine Schaltung beschrieben, die ein Gerät gegen durch einen Kurzschluß hervorgerufenen zu hohen Strom schützt. Dies wird durch Begrenzung des Stroms zu dem Gerät bewirkt. Jedoch wird bei der bekannten Schaltung kein Versuch gemacht, den Strom abzuschalten.
Bei der in der US-PS 44 63 270 beschriebenen Schaltung wird eine Differenz in den relativen Amplituden zweier Spannungen festgestellt, aber wiederum nicht der Strom bei Auftreten eines Kurzschlusses abgeschaltet.
Aus der US-PS 43 29 600 ist eine Schutzschaltung mit einer Vorrichtung zur Begrenzung übermäßiger Verlust­ leistung in ihrer Ausgangsstufe bekannt. Wenn die Aus­ gangstrennstufe eingeschaltet wird, falls die Ausgangs­ spannung nicht einen gewünschten Pegel in einer bestimmten Zeit erreicht, erzeugt die Schaltung einen Kurzschluß von der Stromversorgung zur Masse, um die Ausgangstrenn­ stufe abzuschalten. Daher eliminiert diese Schutzschaltung natürlich keine Kurzschlüsse von der Stromversorgungsmasse.
Eine in der US-PS 43 53 105 beschriebene Schaltung entdeckt latch-up-Effekte, die zu einem übermäßigen Stromverbrauch führen. Die Schaltung schaltet den Chip ab, führt die übermäßige Ladung ab, und schaltet dann den Chip wieder ein. Hierdurch wird jedoch nicht das bei Auftreten eines Kurzschlusses in einem Abschnitt eines Schaltkreises auftretende Probleme gelöst.
Der Erfindung liegt die Aufgabe zugrunde, einen Stromversor­ gungsschaltkreis zum Nachweis von Kriechströmen in der Stromver­ sorgung der eingangs gennnten Art zu schaffen, der zuverlässig einen Kurzschluß erkennt und unschädlich macht.
Erfindungsgemäße Lösungen dieser Aufgabe sind in den Patentan­ sprüchen 1 und 2 gekennzeichnet.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen Lösung sind in den Ansprüchen 3 und 4 beschrieben.
Vorteilhafterweise ist der Stromversorgungs-Schaltkreis gemäß der vorliegenden Erfindung automatisch. Ein Chip- Schaltkreis muß nicht per Hand überprüft werden, und kein Laser oder eine andere Vorrichtung ist zum Abtrennen von Stromversorgungsleitungen auf dem Chip-Schaltkreis erforderlich. Falls Kurzschlüsse festgestellt werden, während die Chip-Schaltung rückgesetzt wird, wird vielmehr keine Masse an den defekten Abschnitt angelegt. Wenn ein Kurzschluß während des Betriebs auftritt, wird auto­ matisch der defekte Schaltungsteil abgetrennt. Daher wird die Überprüfung von WSI-Chips (auf einem Wafer größt­ integrierten Chips) erleichtert. Darüber hinaus können Anwender des Chips leicht Kurzschlüsse von der Stromver­ sorgung zur Masse ohne Schwierigkeiten beseitigen.
Die Erfindung wird nachstehend anhand zeichnerisch darge­ stellter Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1 eine schematische Darstellung mehrerer Schalt­ kreisabschnitte oder geschalteter Module auf einem Wafer mit einem Stromversorgungs- Schaltkreis der jedem Modul zugeordnet ist;
Fig. 2 eine schematische Darstellung einer Ausführungs­ form eines Stromversorgungs- Schaltkreises, der in Reihe zur Masse­ seite eines geschalteten Moduls geschaltet ist;
Fig. 3 eine schematische Darstellung einer zweiten Ausführungsform des Stromver­ sorgungs-Schaltkreises, der in Reihe zur Spannungsversorgungsseite eines geschalteten Moduls geschaltet ist; und
Fig. 4 eine schematische Darstellung einer bevorzugten Ausführungsform des Stromversor­ gungs-Schaltkreises.
Die nachfolgenden Erläuterungen gehen von der Erkenntnis aus, den Waferschaltkreis in kleinere Abschnitte oder geschal­ tete Module zu unterteilen, und zwar auf eine derartige Weise, daß bei Verlust irgendeines der geschalteten Module keine nachteilige Beeinflussung der Gesamteigenschaften der Schaltung erfolgt. Ein Stromversorgungsschalter- Schaltkreis kann entweder in der positiven oder negativen Strom­ versorgungsleitung für jeden der geschalteten Module vorgesehen werden.
Der Stromversorgungs-Schaltkreis arbeitet so, daß ein Stromverbrauch in dem geschalteten Modul überwacht wird, wenn dieser nicht aktiv ist, und daß die Stromversorgung zu dem geschalteten Modul abge­ schaltet wird, wenn die Stromentnahme einen vernüftigen Grenzwert im inaktiven Zustand überschreitet.
Der Stromschalter ist in Reihe zur negati­ ven Stromversorgung geschaltet, wenn das Substrat vom N-Typ ist, und in Reihe zur positiven Stromversorgung, wenn das Substrat vom P-Typ ist. Diese Einschränkung rührt von daher, daß das Substrat auf dem Pegel einer der Versorgungsspannungen liegt und nicht geschaltet werden kann.
In den Figuren bezeichnen gleiche Bezugsziffern jeweils gleiche Teile. Auf einem Wafer 10 sind mehrere geschaltete Module 12 angeordnet, die zusammen einen Schaltkreis bilden. Jeder Modul weist einen Anschluß für eine Span­ nungsquelle (VDD) 14 und einen Masseanschluß (GND) 16 auf. Die Spannungsquelle kann positiv oder negativ sein, abhängig vom Leitfähigskeitstyp des Wafers 10 wie voran­ stehend beschrieben.
Ein Stromversorgungsschalter- Schaltkreis 18 ist zwischen der Stromquelle 14 und Masse 16 und jedem geschalteten Modul 12 angeordnet. Der Strom­ versorgungs-Schaltkreis 18 umfaßt eine Schalt­ vorrichtung zum Nachweis von Kriechströmen in einem Ab­ schnitt eines Schaltkreises, der hier als geschalteter Modul 12 bezeichnet wird. Jeder geschaltete Modul kann überprüft und abgeschaltet (von der Stromversorgung ausge­ schlossen) werden, wenn ein Kriechstrom von der Stromver­ sorgung zur Masse entdeckt wird.
Ein außerhalb des Stromversorgungs-Schaltkreises 18 erzeugter Rücksetzimpuls wird über eine Leitung 20 zugeführt. Im Schalterkreis 18 ist eine auf den Rücksetzimpuls reagierende Vorrichtung vorgesehen, die einen Schalter 22 einschaltet, eine Vorrichtung zum Abtas­ ten einer Spannung über dem Schalter 22 und zur Festle­ gung, ob diese Spannung oberhalb oder unterhalb eines festlegbaren Wertes liegt, und weiterhin eine selbsthalten­ de Anordnung zum Abtrennen der Stromversorgung zum geschal­ teten Modul 12 nach Beendigung des Rücksetzimpulses, wenn der geschaltete Modul 12 einen Kriechstrom aufweist, und um die Stromversorgung zum geschalteten Modul 12 aufrechtzuerhalten, nachdem der Rücksetzimpuls beendet ist, falls der geschaltete Modul 12 ordnungsgemäß arbei­ tet. Durch Abschalten eines geschalteten Moduls, bei dem ein Kriechstrom auftritt, arbeitet der Rest des Schalt­ kreises mit den übrigen geschalteten Modulen weiter.
Der Stromversorgungs-Schaltkreis 18 kann massesei­ tig (zur Verwendung mit einem Substrat 10 vom N-Typ), wie in Fig. 2 dargestellt, oder auf der Spannungsversor­ gungsseite (zur Verwendung mit einem Substrat 10 vom P-Typ), wie in Fig. 3 dargestellt, eingesetzt werden.
In Fig. 2 ist eine einfache Ausführungsform des Stromver­ sorgungs-Schaltkreises 18 dargestellt, bei welcher der Schalter 22 (ein Transistor vom N-Typ) an der Masse­ seite 16 vorgesehen ist. Ein NAND-Gatter 24, beispiels­ weise mit zwei P-Transistoren 26, 28 und zwei N-Transisto­ ren 30, 32, reagiert auf den Rücksetzimpuls 34 auf der Leitung 20. Das NAND-Gatter 24 schaltet den Schalter 22 ein und überprüft die Spannung über dem Schalter 22 zwischen der Masseleitung 16 a (vom geschalteten Modul 12) und Masseleitung 16 ((von der Stromversorgung) (nicht dargestellt)).
Wenn die überwachte Spannung einen vorher festgelegten Wert überschreitet, beispielsweise 1,5 Volt, wird das Vorliegen eines Kriechstroms von der Stromversorgung zur Masse in diesem geschalteten Modul angenommen. Liegt die abgetastete Spannung unterhalb des festgelegten Wertes, so wird angenommen, daß der geschaltete Modul ordnungsgemäß arbeitet.
Nach Beendigung des Rücksetzimpulses 34 hält das NAND- Gatter 24 den Schalter 22 in der offenen oder ausgeschal­ teten Stellung und unterbricht hierdurch die Stromzuführung zum geschalteten Modul 12, wenn ein Kriechstrom festge­ stellt wird. Sonst hält das NAND-Gatter 24 den Schalter 22 in der geschlossenen oder eingeschalteten Lage, wenn angenommen wird, daß der geschaltete Modul 12 ordnungsge­ mäß arbeitet.
In Fig. 3 ist eine andere einfache Ausführungsform des Stromversorgungs-Schaltkreises 18 dargestellt, bei welchem der Schalter 22 (ein Transistor vom P-Typ) auf der Spannungsseite 14 zwischen der Spannungszufüh­ rungsleitung 14 a (zum geschalteten Modul 12) und der Stromversorgung angeordnet ist. Bei dieser Ausführungsform reagiert ein NOR-Gatter 35, beispielsweise mit zwei P-Tran­ sistoren 36, 38 und zwei N-Transistoren 40, 42, auf einen Rücksetzimpuls 34′ auf der Leitung 20. Die Betriebsweise dieses Schaltkreises ist analog der Betriebsweise des voranstehend beschriebenen Schaltkreises.
Zwar reichen die voranstehend beschriebenen Stromversor­ gungs-Schaltkreise für die genannten Zwecke aus, sie sind jedoch nur für größere Kriechströme von der Stromversorgung gegen Masse empfindlich. In Fig. 4 ist eine detailliertere bevorzugte Ausführungsform dargestellt, die auf kleinere Kriechströme von der Stromversorgung zur Masse reagiert.
Die in Fig. 4 dargestellte Stromversorgungs- Schaltung 18 arbeitet bei entsprechenden Verhältnissen wie die einfacheren voranstehend beschriebenen Schalt­ kreise, weist jedoch weitere Merkmale auf. Weiterhin wird darauf hingewiesen, daß der Stromversorgungs- Schaltkreis 18 im Zusammenhang mit der Unterbrechung einer Masseleitung 16 auf einen N-Substrat 10 gezeigt ist, jedoch im Sinne der voranstehenden Beschreibung auch auf geeignete Weise zur Unterbrechung einer Spannungs­ leitung 14 auf P-Substrat verwendet werden kann, indem P-Transistoren durch N-Transistoren ausgetauscht und die Spannungs- und Masseverbindungen vertauscht werden.
Fig. 4 erläutert eine bevorzugte Ausführungsform des erfindungsgemäßen Stromversorgungs-Schaltkreises 18. Der Schalter-Schaltkreis 18 soll dazu dienen, über einen Schalter 22 die Verbindung zwischen einer Masse­ quelle 16 und einem Ausgang 16 a zum geschalteten Modul 12 beim Nachweis eines "Kriechstroms" zu unterbrechen. Ein Kriechstrom ist definiert als ein elektrischer Strom, oberhalb eines festlegbaren Grenzwerts, von Masse zu irgendeiner Quelle höheren Potentials. Das Auftreten eines derartigen Kriechstroms würde dazu führen, daß die Leitung 16 a auf höheren elektrischen Potential als Masse liegt.
Der Schalter-Schaltkreis 18 gemäß der vorliegenden Erfin­ dung weist einen Stromversorgungseingang mit einer Span­ nungsquelle 14 und Masse 16 auf. Die Spannungsquelle ist ebenfalls über eine Leitung 14 a mit dem geschalteten Modul 12 verbunden. Die Masse 16 ist mit der Masse 16 a des geschalteten Moduls 12 über einen ersten Schalter 22 verbunden. Da die Masse 16 a während des Betriebs des geschalteten Moduls 12 auf unterschiedlichem Potential liegen kann, wird sie in diesem Zusammenhang als Pseudo- Masse bezeichnet. Weiterhin soll ins Gedächtnis zurückge­ rufen werden, daß der geschaltete Modul 12, der gesteuert wird, einen Abschnitt einer Chip-Schaltung umfassen kann. Daher können ebenso viele Stromversorgungs-Schalt­ kreise 18 auf einem Wafer 10 vorgesehen sein wie zu steu­ ernde geschaltete Module 12, wie in Fig. 1 dargestellt ist.
Der Schaltkreis 18 umfaßt weiterhin eine Vorrich­ tung 20 zum Empfang eines Rücksetzimpulses. Die Höhe des Rücksetzimpulses liegt bei etwa 5 Volt, einer üblicher­ weise bei Chip-Schaltkreisen verwendeten Spannung. Die Impulsbreite liegt vorteilhafterweise bei etwa 1 ms. Es können jedoch kürzere Zeiten verwendet werden. Der Impuls kann durch eine mechanische Betätigung, beispiels­ weise Betätigung eines Druckknopfes, oder durch eine dem Fachmann bekannte Steuervorrichtung erzeugt werden.
Der erste Schalter 22 ist zwischen der Masse 16 des Schaltkreises 18 und der Pseudomasse 16 a angeordnet. Der Schalter ist verhältnismäßig stark und kann bis zu etwa 0,5 A schalten. Der Schalter 22 reagiert entgegenge­ setzt auf sowohl den Rücksetzimpuls als auch den Zustand der Pseudomasse 16 a nach Beendigung des Rücksetzimpulses.
Insbesondere wird der Schalter 22 abgeschaltet, wenn der Rücksetzimpuls eingeschaltet wird. Wird der Rücksetz­ impuls abgeschaltet, wird dann der Zustand des Schalters 22 durch den Zustand der Pseudomasse 16 a bestimmt. Ist die Pseudomasse 16 a "LOW" (in der Nähe von Null), wodurch das Nichtvorliegen eines Kurzschlusses im geschalteten Modul 12 angezeigt wird, wird dann der Schalter 22 einge­ schaltet. Ist die Pseudomasse 16 a "HIGH" (auf einem positi­ ven Wert, wie nachstehend noch genauer beschrieben wird), bleibt der Schalter 22 dann ausgeschaltet.
Damit der Schalter 22 abgeschaltet wird, wenn der Rücksetz­ impuls eingeschaltet wird, wird ein Inverter 50 als logi­ sches Bauteil benötigt. Der Inverter 50 umfaßt einen P-Transistor 52 und einen N-Transistor 54, die auf wohlbe­ kannte Art zur Erzielung dieser Wirkung miteinander ver­ schaltet sind.
Ein zweiter Schalter 56 ist zwischen der Masse 16 des Schaltkreises 18 und der Pseudomasse 16 a des geschalteten Moduls 12 geschaltet. Dieser zweite Schalter 56 reagiert nur auf den Rücksetzimpuls und schaltet ein, wenn der Rücksetzimpuls "HIGH" oder eingeschaltet ist und schaltet ab, wenn der Rücksetzimpuls "LOW" oder ausge­ schaltet ist.
Dem ersten Schalter 22 ist eine Einschaltvorrichtung 58 zugeordnet, die den Zustand des Rücksetzimpulses und der Pseudomasse 16 a überwacht. Vorzugsweise weist die Einschaltvorrichtung 58 ein NAND-Gatter 60 mit zwei P-Tran­ sistoren 62, 64 und zwei N-Transistoren 66, 68 auf, die auf übliche Weise geschaltet sind, um Eingangssignale von der Spannungsquelle 14, der Masse 16, der Pseudomasse 16 a (Eingang A) und der Rücksetzimpulsleitung 20 (Eingang B) zu empfangen.
Nur wenn ein "HIGH-Signal" an beiden Eingängen A und B anliegt, wird das NAND-Gatter 60 aktiviert und gibt ein Signal ab, das intern zu einem "LOW"-Zustand inver­ tiert wird. Dieses "LOW"-Signal wird dann durch einen Inverter 70 mit einem P-Transistor 72 und einem N-Transi­ stor 74 geschickt, und der Inverter gibt ein "HIGH"-Signal an den ersten Schalter 22 ab und schaltet ihn ein. In dem eingeschalteten Zustand ist die Masse 16 mit der Pseudomasse des geschalteten Moduls 12 verbunden und legt so die Pseudomasse auf Massepotential.
Vorzugsweise wird eine Verzögerungsvorrichtung 76 verwen­ det, um das Signal von der Pseudomasse 16 a zu verzögern, damit sichergestellt ist, daß ein beständiges Signal dem NAND-Gatter 60 aufgeprägt wird, nachdem der Rücksetzim­ puls ausgeschaltet ist. Die Verzögerungsvorrichtung 76 umfaßt einen ersten Inverter 78 mit einem P-Transistor 80 und einem N-Transistor 82. Der erste Inverter 78 ist auf ein solches Verhältnis eingestellt, daß er bei etwa 1,5 Volt einen Übergang hat. Dies wird durch Bereitstellung eines NMOS-Transistors 82 mit einem hohen Verhältnis (einem hohen Verhältnis von Kanalbreite zur Kanallänge), verglichen mit dem PMOS-Transistor 80, auf wohlbekannte Weise bewerkstelligt.
Der Ausgang des ersten Inverters 78 wird einem zweiten Inverter 84 zugeführt, der von der Logik her zur Benutzung eines dritten Inverters 86 erforderlich ist, der dazu verwendet wird, das Signal von der Pseudomasse 16 a zum Eingang A des NAND-Gatters 60 zu verzögern. Der zweite Inverter 84 weist einen P-Transistor 88 und einen N- Transistor 90 auf, die auf wohlbekannte Weise zusammenge­ schaltet sind. Der Ausgang des zweiten Inverters 84 wird dem dritten Inverter 86 zugeführt.
Der dritte Inverter 86 weist P-Transistor 92 und einen N-Transistor 84 auf, die auf ein bestimmtes Verhältnis zur Zeitverzögerung eingestellt sind. Dies wird durch Bereitstellung eines NMOS-Transistors 94 mit niedrigem Verhältnis, verglichen mit dem PMOS-Transistor 92, er­ reicht. Die Anordnung der beiden Transistoren zur Bereit­ stellung einer derartigen Zeitverzögerung ist wohlbekannt und gehört nicht zur vorliegenden Erfindung.
Vorzugsweise beträgt die Zeitverzögerung zumindest etwa 6 ns für eine geeignete Fehlerbreite. Eine derartige Zeitverzögerung ist erforderlich, um sicherzustellen, daß der Eingang zum NAND-Gatter 60 über einige ns nach Beendigung des Rücksetzimpulses stabil ist. Durch die Zeitverzögerung wird dem NAND-Gatter 60 genügend Zeit gegeben, um ein kapazitives Element 96 abzutasten, welches vorteilhafterweise einen als Kapazität geschalteten MOS- Transistor aufweist. Die Kapazität beträgt etwa 1 pF.
Der Inverter 78 soll schnell seine Ausgangsspannung herunterziehen, wenn seine Eingangsspannung oberhalb des festlegbaren Grenzwertes, hier 1,5 V, liegt. Der Inverter 78 gibt eine Spannung von 1,5 V ab, wenn am Eingang weniger als etwa 1,5 V liegen, und gibt eine Spannung von 0 V ab, wenn am Eingang mehr als etwa 1,5 V liegen.
Der Inverter 86 ist relativ unempfindlich gegenüber Span­ nungsänderungen. Daher kann das kapazitive Element 96 relativ schnell über den PMOS-Transistor 92 geladen werden, wird aber nur langsam durch den NMOS-Transistor 94 entladen.
Da eine Verwendung des erfindungsgemäßen Stromversorgungs- Schaltkreises die Überprüfung der geschalteten Module 12 nach ihrer Herstellung und vor ihrer tatsäch­ lichen Verwendung ist, wird diese Betriebsweise zuerst beschrieben.
Vor dem Rücksetzen wird der zweite Schalter 56 ausgeschal­ tet. Der Zustand des ersten Schalters 22 spielt keine Rolle. Ein Rücksetzimpuls mit den voranstehenden beschrie­ benen Eigenschaften wird auf der Leitung 20 erzeugt. Während der Dauer von etwa 1 ms wird der geschaltete Modul 12 außer Betrieb gesetzt, der erste Schalter 22 abgeschaltet und der zweite Schalter 56 eingeschaltet.
Jegliche auf der Pseudomasse 16 a gespeicherte Ladung wird über die Leitung 98 zur Masse 16 entladen. Falls kein Kriechstrom von der Stromversorgung zur Masse im geschalteten Modul 12 vorliegt, geht die Pseudomasse 16 a auf Massepotential (typischerweise um 0 V). Jeglicher Zustand, den die Pseudomasse 16 a erreicht, wird in dem kapazitiven Element 96 gespeichert. Liegt eine hohe Span­ nung an der Pseudomasse 16 a (mehr als etwa 1,5 V), dann werden 0 V an dem kapazitiven Element 96 gespeichert. Liegt eine niedrige Spannung an der Pseudomasse 16 a (weni­ ger als etwa 1,5 V), dann beträgt die am kapazitiven Element 96 gespeicherte Spannung 5 V.
Nach 1 ms geht der Rücksetzimpuls auf "LOW" und schaltet den zweiten Schalter 56 ab, der den Ladungsfluß entlang der Entladungsleitung 98 unterbricht. Der erste Schalter 22 kann eingeschaltet werden, da der Eingang B nun "HIGH" ist. Ist die Ladung auf dem kapazitiven Element 96 eben­ falls "HIGH" (infolge einer niedrigen Spannung auf der Pseudomasse 16 a), so bewirkt das NAND-Gatter 60 die Aussen­ dung eines Signals an den ersten Schalter 22, schaltet diesen ein und stellt eine Verbindung zwischen Masse 16 und Pseudomasse 16 a her. Demzufolge ist der geschaltete Modul 12 eingeschaltet.
Ist andererseits die Ladung auf dem kapazitiven Element 96 "LOW" (infolge hoher Spannung auf der Pseudomasse), so schaltet das NAND-Gatter 60 den ersten Schalter 22 nicht ein und der geschaltete Modul 12 ist demzufolge abgeschaltet.
Es wird darauf hingewiesen, daß während des nachfolgenden Betriebs des geschalteten Moduls 12 der Schalt­ kreis 18 verhältnismäßig unempfindlich gegenüber irgend­ welchen Kriechströmen von der Stromversorgung zur Masse ist, die in dem Schaltmodul 12 auftreten können. Falls jedoch ein Benutzer des Wafers 10 mit den mehreren geschal­ tenen Modulen 12, von denen jedem ein Stromversorgungs- Schaltkreis 18 gemäß der Erfindung zugeordnet ist, einen derartigen sich später entwickelnden Kriechstrom von der Stromversorgung zu Masse vermutet, kann er den Rücksetzimpuls aktivieren. Hierdurch wird der geschaltete Modul 12 in seinen Eingangszustand versetzt und daher werden alle dort gespeicherten Daten zerstört. Der Schalt­ kreis arbeitet jedoch aufs Neue, und irgendwelche geschal­ teten Module 12, die derartige Kriechströme entwickelt haben, werden aus der gesamten Chip-Schaltung entfernt.
Zwar ist der Schaltkreis 18 verhältnismäßig unempfindlich gegenüber irgendwelchen Kriechströmen von der Stromversorgung zur Masse, falls sich jedoch ein genügend ernstzunehmender Kurzschluß in einem geschalteten Modul 12 entwickelt, schaltet der erste Schalter 22 ab, wie aus den voranstehenden Überle­ gungen deutlich wird.
Ein besonderer Vorteil liegt darin, daß sie Kriechströme nach Masse zu einer Zeit feststellt, zu der die Chip-Schaltung nicht arbeitet, nämlich dann, wenn der Rücksetzimpuls an den Stromversor­ gungsschalter-Schaltkreis 18 angelegt wird. Es wird vermu­ tet, daß der Chip-Schaltkreis mit einer Vorrichtung verse­ hen ist, die auf dasselbe Rücksetzsignal reagiert, um den Betrieb zu unterbrechen.
Infolge der Verwendung des beschriebenen Schaltkreises 18 ist die Leistungsaufnahme mehrerer geschal­ teter Module 12, die eine Chip-Schaltung bilden, welche bei Größtintegration im Wafermaßstab verwendet wird, minimalisiert. Dies wird durch Isolieren unwiderruflich fehlerhafter Abschnitte des Wafers 10 von der Stromversor­ gung erreicht. Zwar ist die Erfindung im Zusammenhang mit dem Schutz von Chip-Schaltkreisen bei Integration im Wafermaßstab beschrieben worden, es wird jedoch darauf hingewiesen, daß der der Schaltkreis gemäß der vorlie­ genden Erfindung von allgemeinen Nutzen bei üblichen großintegrierten Schaltkreisen ist.
Es können auch andere Anordnungen unter Verwendung der beschriebenen Lehre entwickelt werden. Beispielsweise können die Inverter 50, 70 und 84 wegfallen. Der Inverter 96 kann ein anderes Verhältnis aufweisen, so daß der PMOS-Transistor 92 ein niedriges Verhältnis aufweist, während der NMOS-Transistor 94 ein übliches Verhältnis hat. Das NAND-Gatter 60 kann durch ein NOR-Gatter ersetzt werden. Daher bewirkt die Kombination eines "LOW"-Signals von der Rücksetzimpulsleitung 20 (als Anzeige, daß kein Rücksetzimpuls vorliegt) und eines "LOW"-Signals von der Pseudomasse 16 a (als Anzeige, daß keine Kriechströme von der Stromversorgung zur Masse in dem geschalteten Modul 12 vorliegen) das Einschalten des ersten Schalters 22 und daher die Bereitstellung der Stromversorgung für den geschalteten Modul 12.
Es ist daher voranstehend eine Stromversorgungsschutz- Schaltung zum Nachweis von Kriechströmen der Stromversorgung zur Masse in Abschnitten oder geschalteten Moduln eines Chip-Schaltkreises und zum Abtrennen derarti­ ger Abschnitte von der Chip-Schaltung im Falle des Auftre­ tens eines derartigen Kriechstroms beschrieben worden.

Claims (6)

1. Stromversorgungsschaltkreis (18) zum Nachweis von Kriech­ strömen der Stromversorgung in einem Abschnitt (12) einer auf einem Substrat (10) ausgebildeten Halbleiterschaltung und zum Abschalten der Stromversorgung zu diesem Abschnitt (12) mit:
  • (a) einer auf einen Rücksetzimpuls (34, 34′) reagierenden Vorrichtung (24, 35) zum Einschalten eines Schalters (22) und
  • (b) zum Abtasten einer Spannung über dem Schalter (22) und zur Festlegung, ob die Spannung oberhalb oder unterhalb einer festlegbaren Grenze liegt, wobei die erste Bedingung einen Kriechstrom und die zweite Bedingung einen ordnungsgemäß arbeitenden Schaltkreisabschnitt (12) anzeigt; und
  • (c) die Vorrichtung (24, 35) nach Beendigung des Rücksetzimpulses (34, 34′) die Stromversorgung zu dem Schaltkreisabschnitt (12) abschaltet, wenn der Schaltkreisabschnitt (12) einen Kriechstrom aufweist, oder aufrechterhält, wenn der Schaltkreisabschnitt (12) ordnungsgemäß arbeitet,
dadurch gekennzeichnet, daß
  • (d) bei einem Substrat (10) vom N-Typ als Vorrichtung ein NAND-Gatter (24; 60) vorgesehen ist.
2. Stromversorgungsschaltkreis (18) zum Nachweis von Kriech­ strömen der Stromversorgung in einem Abschnitt (12) einer auf einem Substrat (10) ausgebildeten Halbleiterschaltung und zum Abschalten der Stromversorgung zu diesem Abschnitt (12) mit:
  • (a) einer auf einen Rücksetzimpuls (34, 34′) reagierenden Vorrichtung (24, 35) zum Einschalten eines Schalters (22) und
  • (b) zum Abtasten einer Spannung über dem Schalter (22) und zur Festlegung, ob die Spannung oberhalb oder unterhalb einer festlegbaren Grenze liegt, wobei die erste Bedingung einen Kriechstrom und die zweite Bedingung einen ordnungsgemäß arbeitenden Schaltkreisabschnitt (12) anzeigt; und
  • (c) die Vorrichtung (24, 35) nach Beendigung des Rücksetzimpulses (34, 34′) die Stromversorgung zu dem Schaltkreisabschnitt (12) abschaltet, wenn der Schaltkreisabschnitt (12) einen Kriechstrom aufweist, oder aufrechterhält, wenn der Schaltkreisabschnitt (12) ordnungsgemäß arbeitet.
dadurch gekennzeichnet, daß
  • (d) das bei einem Substrat (10) vom P-Typ als Vorrichtung ein NOR-Gatter (35) vorgesehen ist.
3. Stromversorgungsschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß der Stromversor­ gungsschaltkreis (18) in Reihe mit einem Spannungseingang (14 a) zu dem Schaltkreisabschnitt (12) geschaltet ist.
4. Stromversorgungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Stromversor­ gungsschaltkreis (18) in Reihe mit einer Masseverbindung zum Schaltkreisabschnitt (12) geschaltet ist.
DE19863630679 1985-12-02 1986-09-09 Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer Granted DE3630679A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80370785A 1985-12-02 1985-12-02

Publications (2)

Publication Number Publication Date
DE3630679A1 DE3630679A1 (de) 1987-06-04
DE3630679C2 true DE3630679C2 (de) 1990-11-15

Family

ID=25187232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863630679 Granted DE3630679A1 (de) 1985-12-02 1986-09-09 Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer

Country Status (4)

Country Link
US (1) US4849847A (de)
JP (1) JPS62135220A (de)
DE (1) DE3630679A1 (de)
GB (1) GB2183853B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025344A (en) * 1988-11-30 1991-06-18 Carnegie Mellon University Built-in current testing of integrated circuits
US4979068A (en) * 1989-02-07 1990-12-18 Sobhani Seyd M High speed electronic circuit breaker
JP2561164B2 (ja) * 1990-02-26 1996-12-04 三菱電機株式会社 半導体集積回路
US5345394A (en) * 1992-02-10 1994-09-06 S-Mos Systems, Inc. Method for generating power slits
US5386336A (en) * 1992-06-19 1995-01-31 Trw Inc. On chip current limiter
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5392293A (en) * 1993-02-26 1995-02-21 At&T Corp. Built-in current sensor for IDDQ testing
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
US5594273A (en) * 1993-07-23 1997-01-14 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
JP2783243B2 (ja) * 1996-02-06 1998-08-06 日本電気株式会社 Cmos集積回路の故障検出方法及び装置
JP3011095B2 (ja) * 1996-03-15 2000-02-21 日本電気株式会社 自己診断機能を有する半導体集積回路装置
US6861955B2 (en) * 2003-03-31 2005-03-01 Tom Youssef Method and circuit for detecting the state of a switch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT992561B (it) * 1973-06-12 1975-09-30 Italiana Telecomunica Zioni Si Circuito di esclusione selettiva per convertitori elettrici stati ci con uscita in corrente conti nua funzionanti in parallelo
US4078200A (en) * 1977-03-07 1978-03-07 Ferranti Limited Current limiting circuit arrangements
DE2966268D1 (en) * 1978-10-21 1983-11-10 Ward Goldstone Ltd A switching circuit
US4371824A (en) * 1979-07-05 1983-02-01 Eaton Corporation Base drive and overlap protection circuit
US4329610A (en) * 1980-04-14 1982-05-11 Black & Decker Inc. Armature winding pattern for an electric motor
US4463270A (en) * 1980-07-24 1984-07-31 Fairchild Camera & Instrument Corp. MOS Comparator circuit
US4353105A (en) * 1980-12-08 1982-10-05 National Semiconductor Corporation CMOS Latch-up protection circuit
JPS5967724A (ja) * 1982-10-12 1984-04-17 Nissan Motor Co Ltd 半導体スイツチ回路
JPS59216420A (ja) * 1983-05-24 1984-12-06 松下電器産業株式会社 過電流保護装置
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
DE3338764A1 (de) * 1983-10-26 1985-05-09 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zum ein- und ausschalten und ueberwachen elektrischer verbraucher
US4555742A (en) * 1984-05-09 1985-11-26 Motorola, Inc. Short detection circuit and method for an electrical load

Also Published As

Publication number Publication date
GB8617877D0 (en) 1986-08-28
GB2183853A (en) 1987-06-10
JPS62135220A (ja) 1987-06-18
DE3630679A1 (de) 1987-06-04
US4849847A (en) 1989-07-18
GB2183853B (en) 1989-12-20

Similar Documents

Publication Publication Date Title
DE4402095C2 (de) Elektrostatische Entladeschutzschaltung mit dynamischer Triggerung
DE3630679C2 (de)
DE112005001698B4 (de) Leistungszufuhr-Clamp-Schaltung, integrierte Schaltungsanordnung und Verfahren zum Bereitstellen eines elektrostatischen Entladungsschutzes
DE3806951C2 (de) Integrierte Schaltung mit CMOS-Strukturen für zwei Versorgungsspannungen
DE102010045325B4 (de) ESD-Schutzschaltung
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE19525237A1 (de) Pegelschieberschaltung
DE3710865A1 (de) Halbleitervorrichtung
DE102017122144A1 (de) Schaltvorrichtung und Verfahren
DE19605628C1 (de) Schaltung zum Vermeiden elektrostatischer Entladung und Latch-up
DE19747124C2 (de) Einschaltstromdetektorschaltung für eine Referenzspannungsschaltung
DE4239318B4 (de) Vorrichtung zum Erfassen des Einschaltens einer Versorgungsspannung
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE112021003633T5 (de) Spannungsglitchdetektions- und -schutzschaltung für sichere speichervorrichtungen
DE19630913B4 (de) Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung
DE2416131C2 (de) Schaltung zur Unterdrückung von Kontaktprellimpulsen
DE102008006963B4 (de) ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion
DE3722421C2 (de)
DE69738366T2 (de) Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung
DE112019003896B4 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen, Schaltungsanordnung und Verfahren mit einer derartigen LDO-Spannungsreglerschaltung
DE19710488C2 (de) Gegen 5V widerstandsfähige Eingangs-/Ausgangsschaltung
DE4020187C2 (de)
DE3238544C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee