DE2416131C2 - Schaltung zur Unterdrückung von Kontaktprellimpulsen - Google Patents
Schaltung zur Unterdrückung von KontaktprellimpulsenInfo
- Publication number
- DE2416131C2 DE2416131C2 DE2416131A DE2416131A DE2416131C2 DE 2416131 C2 DE2416131 C2 DE 2416131C2 DE 2416131 A DE2416131 A DE 2416131A DE 2416131 A DE2416131 A DE 2416131A DE 2416131 C2 DE2416131 C2 DE 2416131C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- transistor
- voltage source
- circuit according
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Description
50
55
Die Erfindung betrifft eine Schaltung zur Unterdrükkung von Kontaktprellimpulsen bei Umschaltkontakten, bei der eine Spannungsquelle über die prellenden
Kontakte eines Umschalters selektiv mit dem ersten oder mit dem zweiten Eingang eines Flip-Flops
verbunden ist, an dessen Ausgängen in Abhängigkeit von dem jeweils mit der Spannungsquelle verbundenen
Eingang stabile, komplementäre Ausgangssignale anstehen und an dessen Eingängen jeweils ein Entlade-
strompfad angeschlossen ist, derart, daß der nach dem Umschalten von der Spannungsquelle abgetrennte
Eingang über seinen Entladestrompfad entladen wird.
Eine entsprechende Schaltung ist aus der deutschen
Auslegeschrift 12 90 587 bekannt
Weiterhin ist aus derjyS-PS 35 88 525 eine Schaltung
zur Unterdrückung von Kontaktprellimpulsen bekannt, die im Eingangskreis einen gesteuerten Strompfad
aufweist, über den beim Umschalten der angeschlossenen Spannungsquelle der eine zuvor mit ihr verbundene
Eingang entladen wird und der im Ruhezustand gesperrt ist
Derartige Schaltungen haben also die Aufgabe, die
durch das Prellen beim Schließen bzw, öffnen von elektrischen Kontakten entstehenden Impulse in einen
einzigen Impuls als stabiles Ausgangssignal umzuwandeln.
In vielen Anwendungen ist es erforderlich, mit Hilfe
eines mechanischen Schalters mit hohen Geschwindigkeiten arbeitende elektronische Schaltungen zu bestätigen. Mechanische Kontakte haben jedoch die Neigung,
daß sie beim Schließen prellen und dabei eine Reihe von elektrischen Impulsen erzeugen und nicht wie erwünscht, einen einzelnen Ausgangsimpuls. Beispielsweise für die Anwendung in Datenverarbeitungssystemen
ist eine ganze Reihe von Schaltungen bekanntgeworden, die dem genannten Zweck dienen und die ihre
Aufgabe zufriedenstellend lösen. Will man jedoch diese bekannten Schaltungen in elektronischen Anlagen
verwenden, die für Batteriebetrieb ausgelegt sind, so
weisen sie einen wesentlichen Nachteil auf. Als Beispiele für derartige elektronische Anlagen seien elektronische
Uhren, Rechner und kleine Anzeigesysteme genannt Besonders akut zeigt sich dieser Nachteil bei elektronischen Uhren, da man von diesen erwartet daß sie
beispielsweise ein volles Jahr mittels einer Batterie von 200 Milliamperestunden betrieben werden können.
Dabei handelt es sich bereits um die derzeit besten, käuflich zu erwerbenden Batterien. Der Nachteil der
bekannten Schaltungen zur Unterdrückung von Kontaktprellimpulsen offenbart sich also darin, daß sie trotz
ihrer Wirtschaftlichkeit, ihrer Störfreieheit und ihrer Verträglichkeit mit der integrierten Schaltungstechnik
bei ihrem Einsatz in elektronischen, batteriebetriebenen Systemen einen zu großen Leistungsverbrauch aufweisen.
Es ist demnach die der Erfindung zugrunde liegende Aufgabe, eine hinsichtlich der Kosten, der Kleinheit der
Langzeit-Zuverlässigkeit und der Herstellbarkeit in integrierter Schaltungstechnik mit den bekannten
Schaltungen vergleichbare Schaltung anzugeben, die jedoch einen wesentlich reduzierten Leistungsverbrauch aufweist
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet
Es wird sichergestellt, daß lediglich beim Umschaltvorgang ein kurzzeitiger Stromfluß zum Zwecke der
Entladung eines Einganges erfolgt, während im Ruhezustand, also nach abgeklungener Entladung bzw.
bei nichtbetätigtem Kontakt kein Stromfluß festzustellen ist
Vorteilhafte Ausgestaltungen und Weiterbildungen der erfindungsgemäßen Schaltung sind in den Unteransprüchen niedergelegt
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 eine bekannte Schaltung zur Unterdrückung von Kontaktprellimpulsen,
Fig.2 ein Ausführungsbeispiel einer Schaltung zur
Unterdrückung von Kontaktprellimpulsen,
tung unter Verwendung von kreuzgekoppelten NAND-Toren
und kreuzgekoppelten P-Kanal-Feldeffekttransistoren,
F ί g. 4 und 5 Abwandlungen der Ausführungsbeispie-Ie
gemäß Fig,2 und 3 derart, daß sie gänzlich aus
CMOS-Elementen aufgebaut sind, und
Fi g. 6 und 7 weitere, gänzlich mit CMOS-Elementen
aufgebaute Ausführungsbeispiele.
Zunächst sei die bekannte Schaltung gemäß F i g, 1 näher betrachtet Die Schaltung besteht aus einem
Flipflop 2, dessen Eingangsleitungen 3 und 4 über einen Umschaltekontakt 5 selektiv mit einer an den Anschluß
1 des Kontaktarms 6 angeschlossenen Spannungsquelle +V verbindbar sind. Das Flipflop liefert an seinen
Ausgängen ein Signalpaar gleicher Amplitude aber entgegengesetzter Phase. Das Umschalten der Ausgangssignale
des Flipflops erfolgt jeweils, wenn die Spannungsquelle +V vom einen zum anderen Eingang
umgeschaltet wird. Beim Schalter 5 handelt es sich beispielsweise um einen mechanisch betätigten einpoligen
Umschaltekontakt, bei dem der jeweilige Ruhekontakt erst geöffnet wird bevor der Arbeitskontakt
geschlossen wird.
Beim Umschalten eines derartigen Schalters icann am zu schließenden Kontakt das bekannte Prellen auftreten.
Das Prellen kann jedoch auch am zu öffnenden Kontakt festgestellt werden. Diese Prellvorgänge haben
die Wirkung, daß anstelle eines einmaligen Spannungssprunges zunächst eine Reihe von Spannungsimpulsen
erzeugt wird. Das aus den beiden NOR-Schaltungen 1 J0
und 2 bestehende Flipflop stellt nun sicher, daß an seinen Ausgängen trotz des Prellvorganges stabile
Ausgangssignale geliefert werden. Der Arbeitskontakt
NO und der Ruhekontakt JVCIiegen gewöhnlich so weit
auseinander, daß der Kontaktarm 6 nicht zwischen diesen beiden Kontakten hin- und herprellen kann. v
Die beiden Eingangsleitungen 3 und 4 des Flipflops 2 sind über jeweils einen Widerstand R1 und R 2 mit
einer Bezugsspannungsquelle, beispielsweise mit Masse verbunden. Die gestrichelt in die Schaltung eingezeichneten
Kapazitäten Ci und C2 stellen die Eingangsbzw. Eingangsleitungskapazitäten des Flipflops 2 dar.
Das bedeutet also, daß an jedem Eingang des Flipflops 2 eine ÄC-Schaltung liegt, die beim Betätigen des
Umschaltekontaktes 5 zunächst die Ladungen an den Eingängen A 1 bzw. B 2 des Flipflops aufrechterhält Die
Kapazitäten liegen üblicherweise in der Größenordnung von 10 Picofarad.
Ein echtes Problem stellt die Wahl der beiden Widerstände R1 und R 2 dar. Beim Abschalten der v>
Spannungsquelle +V sollten die beiden Widerstände R 1 und R 2 möglichst niederohmig sein, damit eine
kleine Zeitkonstante (T= RC) sichergestellt und damit ein schnelles Entladen des jeweiligen Eingangs des
Flipflops 2 erreicht wird. Im Ruhezustand des Umschaltekontakts jedoch sollten die beiden Widerstände
möglichst hochohmig sein, da sonst über den jeweils mit der Spannungsquelle +V verbundenen
Widerstand ein hoher Strom nach Masse fließt und somit ein ständiger hoher Leistungsverbrauch festzustellen ist. Bei zu hohen Widerständen ist außerdem
festzustellen, daß Leckströme in der Schaltung auftreten können, die eine instabile Betriebsweise zur Folge
haben können.
Betrachtet man die eingangs erwähnten Anwendungen, wo kleine elektronische Anordnungen mit einer
Batterie betrieben werden und diese Batterie nur eine KaDazität von etwa 200 iviilliamDerestunden aufweist.
so tritt das hier aufgezeigte Problem offen zutage. Es sei ein typisches Beispiel näher betrachtet. Der zur Anzeige
der Zeit- und Datumsangabe in einer elektronischen Uhr zu betätigende Umschaltekontakt benötigt etwa 5
Mikrosekunden, bis der endgültige Kontakt hergestellt
ist Während dieser Zeit würde die Schaltung zur Unterdrückung der Prellimpulse umgeladen werden und
den anderen stabilen Schaltzustand einnehmen. Mit einem Entladestrom von einem Mikroampere und einer
Spannungsquelle +V von drei Volt müßten die Widerstände R1 und R 2 eine Größe von drei Megohm
aufweisen, um die schnellste Entladezeit zu garantieren. Ein Widerstand mit einer Größe von drei Megohm
würde jedoch auch im Ruhezustand der Schaltung einen Strom von einem Mikroampere ziehen. Dies würde
offensichtlich einen untragbaren Zustand aufweisen, wenn man eine Batterie als Spannungsquelle mit einer
Kapazität von 200 Milliamperestunden in Betracht zieht
Die diskutierten Probleme treten auch bei einer vergleichbaren Schaltung auf, wie sv, im »Manual of
Logic Circuits« von Gerald A. Maiey, Prentice Haii Publishers, 1970, auf Seite 75 veröffentlicht ist
Es sei nunmehr das in Fig.2 dargestellte Ausführungsbeispiel
einer erfindungsgemäßen Schaltung näher erläutert Auch hier besteht das verwendete Flipflop 2
wiederum aus zwei kreuzgekoppelten NOR-Schaltungen. Ebenfalls ist der Umschaltekontakt 5 an gleicher
Stelle vorgesehen. Ein wesentlicher Unterschied gegenüber der bekannten Schaltung besteht darin, daß die
beiden Widerstände R1 und R 2 durch jeweils einen
N-K&nai-Feldeffekttransistor 10 bzw. 11 ersetzt sind.
Vorzugsweise gehören diese Transistoren dem Anreicherungstyp an, so daß sie leitend werden, wenn
zwischen Gate und Source eine bestimmte Schwellspannung angelegt wird.
Die Transistoren 10 und 11 sind in Kreuzkopplung angeordnet, wobei das Gate jedes Transistors jeweils
mit der Drain des anderen Transistors verbunden ist Die Source jedes Transistors liegt an einem gemeinsamen
Bezugspotential, im betrachteten Beispiel an Mass.;. Es sei hier darauf hingewiesen, daß die
modernen Feldeffekttransistoren symmetrisch aufgebaut sind, daß also die Bezeichnungen Drain unri Source
nur ihre Bedeutung in Abhängigkeit von den angelegten Spannungen erhalten. Die Polarität der Spannungsquelle
+V am Anschluß 1 ist gegenüber dem Bezugspotential so gewählt daß einer der beide.n Transistoren in den
leitenden Zustand geschaltet wird, wenn die Spannungsquelle + V an sein Gate angelegt wird. Bei Verwendung
vort N-Kanal-Transistoren liefert die Spannungsquelle
+ V ein gegenüber dem Bezugspotential positives Potential.
Die Vorteile der erfindungsgemäßen Schaltung gegenüber den bekannten Schaltungen ergeben sich aus
der nachstehenden Beschreibung der Betriebsweise. Das Flipflop 2 besteht in konventioneller Weise aus
zwei kreuzgekoppelten NOR-Schaltungen 1 und Z Nimmt man eine positive Logik an, so ergibt sich für
eine NOR-Schaltung die in Tabelle I angegebene Wahrheitstabelle, Eine Verbindung mit der Spannungsquelle + V ist als logische 1 und eine Verbindung mit
Massepotential ist als logische 0 definiert. Die Wirkungsweise des Flipflops 2 ergibt sich aus der
Wahrheitstabelle II, wobei NC und NO die Eingangssignale
an den Anschlüssen A 1 und Bl des Flipflops bedeuten und die Ausgangssignale am Ausgang und am
invertierten Auseane anstehen.
Al | ΛΌ | ei | Ausgang | Ausgang |
1 | 1 | O | ||
1 | O | O | O | O |
O | O | 1 | O | |
O | 1 | O | I | 1 |
Tabelle II | ||||
NC | INV. | |||
Ausgang | ||||
1 | I | |||
O | ||||
O | O | |||
IO
2(1
Die beiden NOR-Schaltungen sind stabil, d. h„ in
Abhängigkeit von den vorgegebenen Eingangssignalen nimmt der Ausgang die in Tabelle I angegebenen Werte
an. Schaltet jedoch z. B. der Schaltarm 6 in F i g. 2 die .'5
Spannungsquelle +V von NC nach NO, dann schaltet das logische Eingangssignal an Anschluß 02 der
NOR-Schaltung 2 von 0 nach I und damit der invertierte Ausgang von I nach 0. Das Eingangssignal am Anschluß
B1 folgt dem Signal am invertierten Ausgang. Der
Transistor 10 wird leitend und entlädt den Eingang A 1. Die Eingangssignale an der NOR-Schaltung 1 sind
nunmehr A 1=0, ßl=0 während der Ausgang von 0
nach 1 schaltet. A 2 folgt dem Signal am Ausgang und schaltet von 0 nach 1, so daß die Schaltung in diesem
Schaltzustand verriegelt Am nichtinvertierten Ausgang erhält man eine logische 1, während am invertierten
Ausgang eine logische 0 auftritt.
Unter der Annahme, daß der Schaltarm 6 des Umschaltekontaktes 5 prellt, wird der Kontakt zwisehen
A/O und Schaltarm 6 unterbrochen. Das Potential an S2 von +3V bleibt so lange erhalten, bis Ö2
entladen ist. Die Entladung könnte beispielsweise durch Stromverbrauch in den NOR-Schaltungen oder durch
Leckströme erfolgen. Logisch ausgedrückt gilt also zu diesem Zeitpunkt: AZC=O, AZO=O und A l = ß2 = 0. Es
handelt sich also um einen Speicherzustand, bei dem der nichtinvertierte und der invertierte Ausgang das gleiche
Signal aufweisen. Der Grund dafür liegt darin, daß, obwohl das Signal an B 2 von 1 nach 0 wechselt,
trotzdem der Eingang an A 2 auf 1 bleibt Die Tabelle I zeigt, daß am invertierten Ausgang eine logische Null
bleibt
Nach der logischen Operation des Flipflops 2 sei nun die elektrische Betriebsweise der Schaltung nach F i g. 2
beschrieben. Zunächst sei der Ruhezustand betrachtet, in dem der Schaltarm 6 die Spannungsquelle +V mit
dem Ruhekontakt NC verbindet Der Eingang A 1 der NOR-Schaltung 1 liegt an der Spannungsquelle +V,
während der Eingang B 2 der NOR-Schaltung 2 über bo
den Transistor 11 an Massepotential gelegt ist Das Gate
des Transistors 11 und die Drain des Transistors 10 sind
positiv vorgespannt Das Gate des Transistors 10 und die Drain des Transistors 11 liegen auf MassepotentiaL
Der Transistor 10 ist nächtleitend, da an seinem Gate b=>
keine entsprechende Spannung liegt Es ist also festzustellen, daß weder Transistor 10 noch Transistor
11 im Ruhezustand einen Strom ziehen. Der Strompfad
von + V nach Masse ist durch den gesperrten Transistor 10 unterbrochen. Über den anderen Slrompfad, der über
den Transistor 11 verläuft, fließt kein Strom, da sowohl die Source als auch die Drain des Transistors 11 auf dem
gleichen Potential liegen.
Wird der Umschaltekontakt 5 betätigt, wird also der Schaltarm 6 in Kontakt mit dem Arbeitskontakt NO
gebracht, so wird an das Gate des Transistors 10 die Spannungsquelle +V gelegt. Der Transistor 10 wird
leitend. Die an A 1 der NOR-Schaltung ! vorhandene Ladung wird über den Transistor 10 abgeführt. Das
positive Potential an A 1 hat auch zur Folge, daß der Transistor 11 so lang:· Strom zieht, bis der Transistor 10
den Eingang A 1 auf den Schwellwert des Transistors 11
entladen hat. In diesem Zeitpunkt wird der Transistor 11
wieder nichtleitend. Die einzige Bedingung für diese Wirkungsweise ist, daß der Schaltarm 6 zunächst so
lange am Kontakt NO anliegt, bis die Entladung stattgefunden und der Ausgang der NOR-Schaltung 1
seinen Schaltzustand von einer logischen ü auf eine logische 1 verändert hat. Diese Bedingung ist sehr leicht
einzuhalten, da die Entladung aufgrund der extrem niederohmigen Strompfade bei der ersten Berührung
von Schaltarm und Kontakt extrem schnell erfolgt. Danach kann der Kontakt prellen, ohne daß sich
dadurch der stabile Ausgangszustand verändern würde.
F i g. 3 zeigt ein Ausführungsbeispiel, bei dem kreuzgekoppelte P-Kanal-Feldeffekttransistoren und
kreuzgekoppelte NAND-Schaltungen als Flipflop dienen.
Die nachstehende Tabelle III stellt die Wahrheitstabelle für das aus den beiden NAND-Schaltungen
gebildete Füpflop 20 dar. Wie beim bereits beschriebenen Ausführungsbeispiel stellt eine Verbindung mit der
Spannungsquelle + V eine logische 1 und mit Masse eine logische 0 dar. Die Gesamtwirkungsweise der Schaltung
gemäß F i g. 3 ergibt sich aus der Wahrheitstabelle IV.
Tabelle III | NO | £1 | Ausgang | Ausgang |
Dl | 1 | 0 | ||
1 | 1 | 0 | I | 1 |
1 | 1 | 1 | 1 | |
0 | 0 | 0 | 0 | 1 |
0 | 0 | |||
Tabelle IV | INV. | |||
NC | Ausgang | |||
0 | ||||
0 | ||||
1 | 1 | |||
1 | ||||
0 | ||||
Im Betrieb verbindet der Kontaktarm 6 zunächst das an Anschluß 1 angelegte Massepotential mit dem
Ruhekontakt NC Das heißt also, daß an den Eingang D1 der NAND-Schaltung 1 eine logische 0 angelegt ist
Aufgrund des Massepotentials wird der P-Kanal-Feldeffekttransistor
33 leitend und bildet einen Stromweg von der positiven Spannungsquelle +V ü'«r den Leiter 14
zurr. Eingang E2 der NAND-Scha!tung Z Am Eingang
E2 liegt also eine logische 1. Wie aus der Tabelle ΠΙ zu
ersehen ist, muß am Ausgang der NAND-Schaltung 2
eine logische 0 liegen. Aus diesem Grund liegt auch am Eingang E1 eine logische 0, während am Ausgang der
NAND-Schaltung 1 eine logische 1 liegt. Diese 'ogische t ist auf den Eingang DI der NAND-Schaltung 2
zurückgeführt. Damit sind alle Eingangs- und Ausgangssignale in einem stabilen Zustand. Trennt nun der
Kontaktarm 6 am Ruhekontakt NC und verursacht dadurch Unterbrechungen, so könnte am Eingang D1
der NAND-Schaltung 1 eine Verschiebung auftreten. Der stabile Zustand bleibt jedoch erhalten, da die
NAND-Funktion garantiert, daß am Ausgang die logische 1 erhalten bleibt, solange £>1 auf dem der
logischen 0 entsprechenden Potential bleibt.
Die elektrische Funktionsweise der Schaltung gemäß F i g. 3 entspricht der der Schaltung gemäß F i g. 2. Liegt
der Kontaktarm 6 am Ruhekontakt NC, so ist der Transistor 33 leitend und verbindet die positive
Spannungsquelle mit dem Anschluß £2 der NAND-Schaltung 2. Der Transistor 32 bleibt gesperrt. Das heißt
aiso, daß im Ruhezustand beide Transistoren 32 und 33 genau wie die beiden Transistoren 10 und 11 in der
Schaltung gemäß F i g. 2 keinen Strom ziehen. Wird der Umschaltekontakt S betätigt, indem der Schaltarm 6 an
den Arbeitskontakt NO angelegt wird, so wird an das Gate des Transistors 32 und an die Drain des Transistors
33 Massepotential angelegt. Eine an Anschluß £2 der NAND-Schaltung 2 vorhandene Ladung wird über den
geschlossenen Arbeitskontakt NO nach Masse abgeleitet. Das Massepotential bewirkt auch, daß der
Transistor 32 so lange Strom zieht, bis der Anschluß D1
auf das Potential der Spannungsquelle +V aufgeladen ist. De» Transistor 33 leitet, bis der Anschluß D1 auf
einen Wert unterhalb des Schwellwertes entladen ist.
Die Fig.4 und 5 zeigen Ausführungsbeispiele, die
einen minimalen Leistungsbedarf aufweisen. Die Schaltungen sind gänzlich mit Metall-Oxyd-Silizium-Feldeffekttransistoren (CMOS) verwirklicht. Als solche sind
sie im Ruhezustand durch einen minimalen Leistungsverbrauch und eine äußerst geringe Störanfälligkeit
charakterisiert. Außerdem ist für den Betrieb nur eine einzige Spannungsquelle erforderlich. Die Schaltungen
lassen sich in mikrominiaturisierter Form auf einem Halbleiterplättchen verwirklichen und sind damit
bestens für den Einsatz in elektronischen Uhren und anderen kleinen Anzeigeeinheiten geeignet
Die CMOS-Schaltungen der F i g. 4 und 5 entsprechen
den Schaltungen der Fig.2 und 3. Die in den gestrichelten Blöcken 2' und 2V enthaltenen Schaltungen stellen wiederum kreuzgekoppelte NOR- und
NAND-Schaltungen dar. Derartige Schaltungen sind beispielsweise in »COS/MOS Integrated Dircuits
Manual«, RCA Technical Series CMS 271, 1972, Seiten 24 bis 27, beschrieben.
Die Schaltung gemäß F i g. 4 hat folgende Wirkungsweise. Solange der Kontaktarm 6 am Ruhekontakt JVC
anliegt, ist der P-Kanal-Transistor 22 nichtleitend und
der N-Kanal-Transistor 24 leitend. Am nichtinvertierenden Ausgang liegt Massepotential. Ober A 2 wird auch
der P-Kanal-Transistor 26 leitend und hält den N-Kanal-Transistor 29 nichtleitend Das positive Potential auf der Leitung 3 bringt den N-Kanal-Transistor 11
in den leitenden Zustand, so daß Anschluß B 2 an Masse gelegt wird Dadurch werden die N-Kanal-Transistoren
10 und 28 nichtleitend Der P-Kanal-Transistor 27 leitet Damit ist der invertierte Ausgang mit der positiven
Betriebsspannung VD verbunden, !m Ruhezustand zeigt
die Schaltung gemäß F i g. 4 keinen Leistungsverbrauch auf, wenn man von geringen Leckströmen oder vom
positiven Potentialquelle nach Masse vorhanden. Die
gen treffen zu, wenn der Kontaktarm 6 mit dem
sind lediglich die Signale an den Ausgängen umgekehrt.
ίο umschaltet, bleibt der Transistor U aufgrund der in der
Streukapazität Cl gespeicherten Spannung leitend. Dieser Zustand bleibt so lange erhalten, bis Transistor
10 leitend wird und die Kapazität C 1 über Transistor 10 nach Masse entladen ist. Damit wird Transistor 11
ii gesperrt, während Transistor 10 leitend bleibt und A 1
auf Massepotential hält. Es fließt jedoch kein ins
kreuzgekoppelter F-Kanal-KeidelFekttransistoren 32
und 33, die an die Eingänge eines aus einem Paar kreuzgekoppelter CMOS-NAND-Schaltungen gebildeten Flipflops 20' angeschlossen sind. Bei dieser
Schaltung wird der Umschaltekontakt 5 direkt mit
Masse verbunden. Ein wesentlicher Gesichtspunkt bei
dieser Schaltung ist natürlich, daß die an die Gates der Transistoren 32 und 33 anzulegenden Potentiale
niedriger sind als das der Source. Die Poter.*ia'differenz
ist dabei von Bedeutung und nicht der absolute »Vm
dieser Spannungen.
Während des Betriebszustandes mit an Masse angeschlossenem Ruhekontakt Λ/Cist der Transistor 33
leitend und der Transistor 32 gesperrt. Anschluß D1
liegt auf Massepotential. Anschluß E 2 liegt auf +3V.
Transistor 37 ist leitend und verbindet die Spannungsquelle Vs= 3 V mit dem nichtinvertierten Ausgang. Das
von Transistor 33 weitergeleitete positive Potential sperrt über Anschluß E2 den Transistor 40 und bringt
den Transistor 39 in den leitenden Zustand. Über D 2
wird auch Transistor 38 leitend, so daß am invertierten
Ausgang Massepotential erscheint, was einer logischen 0 entspricht. Transistor 41 ist gesperrt. Wird der
Kontaktarm 6 zum Arbeitskontakt NO umgeschaltet, so sind die Signale am nichtinvertierten und am invertier-
* · ten Ausgang in ihrer Polarität umgekehrt
Während des Umschaltvorganges von TVC nach NO
bleibt die Leitung 13 so lang auf Massepotential, bis der Kontaktarm 6 den Arbeitskontakt NO schließt Sobald
dies geschieht, wird Transistor 32 leitend Der Anschluß
jo D1 wird auf + 3 V aufgeladen. Der Transistor 32 bleibt
leitend zieht aber nur so lange Strom, bis die Kapazität C3 j-eladen ist Der Transistor 33 zieht Strom, bis
Anschluß D1 entsprechend geladen ist Sobald Transistor 33 gesperrt ist, ist ein Stromfluß von der
Während irgendwelcher Prellvorgänge bleiben die Ausgänge stabil auf dem eingestellten Zustand
Die Fig.6 und 7 zeigen Ausführungsbeispiele der
Erfindung, bei denen kreuzgekoppelte N-Kanal-Feldef
fekttransistoren in Verbindung mit CMOS-NAND-
Schaltungen und kreuzgekoppelte P-Kanal-Feldeffekttransistoren in Verbindung mit CMOS-NOR-Schaltungen eingesetzt sind Diese Schaltungen sind unter
Umständen nicht ganz so vorteilhaft wie die bereits
beschriebenen Schaltungen, da zur Verhinderung von
Preüeffekten echte Kapazitäten an die Eingänge angeschlossen werden müssen. Diese Schaltungen sind
aber deswegen von Interesse, weil sie zeigen, daß
kreuzgekoppelte NAND-Schaltungen verwendbar sind, wobei positive Eingangssignale zum Betrieb der
kreuzgekoppelten N-Kanal-Transistoren erforderlich sind, beziehungsweise daß kreuzgekoppelte NOR-Schaltungen
verwendbar sind, wobei negative Eingangssignale zum Betrieb der kreuzgekoppelten P-Kanal-Transistoren
erforderlich sind.
In der Schaltung gemäß F i g. 6 sind zwei kreuzgekoppelte
N-Kanal-Feldeffekttransistoren 10 und 11 an den Eingängen des Flipflops 20" angeordnet, das aus zwei
kreuzgekoppelten NAND-Schaltungen besteht. Von der Eingangsleitung 3 führt eine Kapazität C5 an eine
positive Spannungsquelle von 3 V. Außerdem verbindet eine Kapazität C6 die Eingangsleitung 4 mit einer
positiven Spannungsquelle von 3 V. Alle der in der Schaltung gemäß Fig.6 mit +3V bezeichneten
Anschlüsse sind vorzugsweise mit der gleichen Spannungsquelle verbunden. Es sei darauf hingewiesen, daß
die Kapazitäten C5 und CS auch mit Massepotential verbunden sein könnten, ohne daß die Funktion der
Schaltung wesentlich beeinflußt werden würde.
Geht man vom Betriebszustand aus, bei dem der Schaltarm 6 die Spannung von +3 V dem Kontakt NC
zuführt, so ist der Transistor 42 leitend und der Transistor 44 gesperrt. Das positive Signal auf der
Leitung 3 hält auch den Transistor 11 im leitenden Zustand. Damit liegt der Eingang El an Massepotential,
wodurch Transistor 48 leitend und Transistor 47 gesperrt ist. Der invertierte Ausgang liefert ein Signal
von +3 V, also eine logische 1. Dieses Signal hält über Ei den Transistor 43 leitend und den Transistor 45
gesperrt, so daß sich der nichtinvertierte Ausgang über die Transistoren 42 und 43 auf Massepotential befindet.
In diesem Zustand ist die Schaltung stabil. Ein entsprechender Betriebszustand ergibt sich für den Fall,
daß der Schaltarm 6 den Arbeitskontakt NO kontaktiert. Dabei sind dann die Ausgangssignale gerade
umgekehrt aber ebenso stabil.
Eine Schwierigkeit kann jedoch entstehen, wenn der Schaltarm 6 am Ruhekontakt Λ/Cprellt und dadurch die
Spannung von +3 V von der Leitung 3 abtrennt. Ist in dieser Situation keine Kapazität CS vorgesehen, so
können die Transistoren 11 und 42 gesperrt werden. Das
bedeutet, daß der nichtinvertierte Ausgang nicht auf Massepotential bliebe. Der Grund dafür ist, daß der
Eingang D1 infolge von Leckströmen nach Massepotential
absinken könnte. In diesem Fall würde der Transistor 42 gesperrt und der Transistor 44 leitend, so
daß das Potential am nichtinvertierten Ausgang von Mässepotential auf +3 V ansteigen würde. Damit wäre
aber die Funktionstüchtigkeit der Schaltung nicht mehr gewährleistet, da der invertierte und der nichtinvertierte
Ausgang nicht mehr gegenphasige· Signale liefern würde. Ein vergleichbarer Nachteil würde auftreten,
wenn der Schaltarm 6 am Arbeitskontakt NO prellt.
Um dieses Problem zu umgehen, sind gesonderte Kapazitäten C5 und C6 in die Schaltung eingefügt.
Unter Umständen reichen dabei die ohnehin auftretenden St eukapazitäten völlig aus. Sind diese Kapazitäten
jedoch nicht ausreichend groß, so werden diskrete Kapazitäten in die integrierte Schaltung eingebaut.
Diese Kapazitäten verhindern bei entsprechender Dimensionierung während des Umschaltevorganges
Potentialschwankungen an den Eingängen DX und El.
Beim Ausführungsbeispiel gemäß F i g. 7 sind zwei kreuzgekoppelte P-Kanal-Feldeffekttransistoren 32
und 33 an die Eingänge des Flipflops 2" angeschlossen, das aus zwei kreuzgekoppelten NOR-Schaltungen
besteht. Kapazitäten Cl und CB verbinden die Eingangsleitungen 13 und 14 mit Massepotential.
Verbindet der Schaltarm 6 das Massepotential am Anschluß 1 mit dem Ruhekontakt NQ so befindet sich
der Eingang A 1 ebenfalls auf Massepotential und hält den Transistor 52 im leitenden und den Transistor 54 im
gesperrten Zustand. Das Signal auf der Leitung 13 bringt auch den Transistor 33 in den leitenden Zustand,
so daß die Spannung von +3V an den Eingang Bl gelegt wird. Damit wird der Transistor 58 leitend und
der Transistor 57 gesperrt. Der invertierte Ausgang erhält über Transistor 58 das der logischen 0
entsprechende Massepotential. Dieses Signal bringt über B1 den Transistor 53 in den leitenden und den
Transistor 55 in den gesperrten Zustand, so daß am nichtinvertierten Ausgang das der logischen 1 entsprechende
Potential von +3V anliegt. In diesem Schaltezustand ist die Schaltung stabil. Ein entsprechender,
ebenfalls stabiler Schaltzustand stellt sich ein, wenn der Schaltarm 6 den Arbeitskontakt NO kontaktiert.
Auch hier kann das in Verbindung mit der Schaltung gemäß Fig.6 auftreten, wenn der Schaltarm 6 am
Ruhekontakt NC prellt und dabei das Massepotential von der Leitung 13 abtrennt Wäre hierbei die Kapazität
Cl nicht vorgesehen, so könnten die Transistoren 33 und 52 nichtleitend werden. Am nichtinvertierten
Ausgang bliebe dann die logische 1 nicht erhalten. Der Grund dafür liegt darin, daß sich die Spa.mung am
Eingang A 1 infolge von Leckstromwegen gegen den Wert von +3 V verändern würde. Dadurch könnten der
Transistor 52 gesperrt und der Transistor 54 leitend werden. Das Potential am nichtinvertierten Ausgang
würde dann von +3V nach Masse abfallen. Entsprechende
gleichphasige Ausgangssignale können auftreten, wenn der Schaltarm 6 am Arbeitskontakt NO prellt.
Wie im Zusammenhang mit der Schaltung gemäß Fig.6 erläutert, kann das aufgezeigte Problem durch
den Einbau von Kapazitäten Cl und C8 geeigneter
Größe verhindert werden.
Hierzu 3 Blatt Zeichnungen
Claims (8)
- Patentansprüche;l.Schaltungzur Unterdrückung von Kontaktprellimpulsen bei Umschaltkontakten, bei der eine Spannungsquelle über die prellenden Kontakte eines Umschalters selektiv mit dem ersten oder mit dem zweiten Eingang eines Flip-Flops verbunden ist, an dessen Ausgängen in Abhängigkeit von dem jeweils mit der Spannungsquelle verbundenen Eingang stabile, komplementäre Ausgangssignale anstehen und an dessen Eingängen jeweils ein Entladestrompfad angeschlossen ist, derart, daß der nach dem Umschalten von der Spannungsquelle abgetrennte Eingang über seinen Entladestrompfad entladen is wird, dadurch gekennzeichnet, daß der Entladestrompfad jedes Eingangs von der Spannung am jeweils anderen Eingang gesteuert ist, derart, daß am Ende der Entladung der Entladestrompfad des nach dem Umschalten mit der Spannungsquelle verbundenen Eingangs gesperrt ist
- 2. Schaltung nach Anspruch i, dadurch gekennzeichnet, daß jeder Entladestrompfad aus der Source-Drain-Strecke eines Feldeffekttransistors besteht, dessen Gate mit dem jeweils anderen Eingang verbunden ist
- 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungsquelle eine positive Spannung liefert und die Feldeffekttransistoren dem N-Kanal-Typ angehören.
- 4. Schaltung nach Anspruch 2, dadurch gekennzeichnet dali die Spannungsquelle eine negative Spannung liefert und die Feldeffekttransistoren dem P-Kanal-Typ angehören.
- 5. Schaltung nach Anspruch 3. dadurch gekennzeichnet, daß das Flipflop aus zwei kreuzgekoppelten NÖR-Schaltungen besteht
- 6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Flipflop aus zwei kreuzgekoppelten NAND-Schaltungen besteht
- 7. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet daß das Flipflop aus komplementären Feldeffekttransistoren aufgebaut ist
- 8. Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet daß parallel zu jedem der die Entladestrompfade bildenden Feldeffekttransistoren eine Kapazität angeordnet ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00364183A US3825772A (en) | 1973-05-25 | 1973-05-25 | Contact bounce eliminator circuit with low standby power |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2416131A1 DE2416131A1 (de) | 1974-12-12 |
DE2416131C2 true DE2416131C2 (de) | 1983-07-07 |
Family
ID=23433412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2416131A Expired DE2416131C2 (de) | 1973-05-25 | 1974-04-03 | Schaltung zur Unterdrückung von Kontaktprellimpulsen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3825772A (de) |
JP (1) | JPS5338155B2 (de) |
CA (1) | CA1017416A (de) |
DE (1) | DE2416131C2 (de) |
FR (1) | FR2231090B1 (de) |
GB (1) | GB1455635A (de) |
IT (1) | IT1006473B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921011A (en) * | 1974-06-03 | 1975-11-18 | Motorola Inc | MOS input latch circuit |
US3980897A (en) * | 1974-07-08 | 1976-09-14 | Solid State Scientific, Inc. | Logic gating system and method |
DE2448321A1 (de) * | 1974-10-10 | 1976-04-22 | Licentia Gmbh | Elektronische entprellschaltung fuer mechanisch betaetigte schalter |
US3965367A (en) * | 1975-05-05 | 1976-06-22 | Hewlett-Packard Company | Multiple output logic circuits |
DE2753863C3 (de) * | 1977-12-02 | 1985-04-25 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schaltungsanordnung zur Steuerung der Bedienungsfunktionen eines Rundfunkempfängers |
US4191898A (en) * | 1978-05-01 | 1980-03-04 | Motorola, Inc. | High voltage CMOS circuit |
JPS54150034A (en) * | 1978-05-18 | 1979-11-24 | Tau Giken Kk | Keyboard for information input |
DE2837882C2 (de) * | 1978-08-30 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Taktformer für integrierte Halbleiter-Digitalschaltungen |
JPS5597734A (en) * | 1979-01-19 | 1980-07-25 | Toshiba Corp | Logic circuit |
US4379973A (en) * | 1981-05-20 | 1983-04-12 | C & K Components, Inc. | Universal logic switch |
DE4142498A1 (de) * | 1991-12-21 | 1993-06-24 | Bosch Gmbh Robert | Einrichtung zur erfassung einer veraenderlichen groesse bei einem fahrzeug |
US5821636A (en) * | 1997-08-08 | 1998-10-13 | Compaq Computer Corp. | Low profile, redundant source power distribution unit |
US6392573B1 (en) * | 1997-12-31 | 2002-05-21 | Intel Corporation | Method and apparatus for reduced glitch energy in digital-to-analog converter |
US7088153B2 (en) * | 2004-08-05 | 2006-08-08 | International Business Machines Corporation | Data storage latch structure with micro-electromechanical switch |
FR2939959B1 (fr) | 2008-12-16 | 2011-04-22 | Eurocopter France | Commande anti-charbonnage par interruption en tension pour aeronef |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL274963A (de) * | 1961-02-20 | |||
US3388265A (en) * | 1965-01-08 | 1968-06-11 | Rca Corp | Coupling circuit |
US3588525A (en) * | 1966-12-16 | 1971-06-28 | Hitachi Ltd | Chattering preventing circuit |
US3508079A (en) * | 1967-04-24 | 1970-04-21 | Burroughs Corp | Logic sensing circuit with single pushbutton operation |
DE1290587B (de) * | 1967-09-08 | 1969-03-13 | Siemens Ag | Schaltungsanordnung zur Umsetzung der durch einen elektromechanischen Umschaltekontakt erzeugten Schaltvorgaenge in elektronisch auswertbare Zustaende |
US3476879A (en) * | 1968-01-10 | 1969-11-04 | Walter J Zenner | Line relay for d.c. telegraph systems |
US3593036A (en) * | 1969-12-15 | 1971-07-13 | Hughes Aircraft Co | Mosfet momentary switch circuit |
US3624518A (en) * | 1970-03-24 | 1971-11-30 | Us Navy | Single pulse switch circuit |
US3668432A (en) * | 1970-12-29 | 1972-06-06 | Honeywell Inf Systems | Logic sensing circuit having switch contact anti-bounce feature |
-
1973
- 1973-05-25 US US00364183A patent/US3825772A/en not_active Expired - Lifetime
-
1974
- 1974-02-28 FR FR7407873A patent/FR2231090B1/fr not_active Expired
- 1974-04-01 CA CA196,517A patent/CA1017416A/en not_active Expired
- 1974-04-03 JP JP3706874A patent/JPS5338155B2/ja not_active Expired
- 1974-04-03 DE DE2416131A patent/DE2416131C2/de not_active Expired
- 1974-04-08 GB GB1543474A patent/GB1455635A/en not_active Expired
- 1974-04-17 IT IT21503/74A patent/IT1006473B/it active
Also Published As
Publication number | Publication date |
---|---|
DE2416131A1 (de) | 1974-12-12 |
JPS5338155B2 (de) | 1978-10-13 |
GB1455635A (en) | 1976-11-17 |
IT1006473B (it) | 1976-09-30 |
JPS5011646A (de) | 1975-02-06 |
US3825772A (en) | 1974-07-23 |
CA1017416A (en) | 1977-09-13 |
FR2231090A1 (de) | 1974-12-20 |
FR2231090B1 (de) | 1978-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2416131C2 (de) | Schaltung zur Unterdrückung von Kontaktprellimpulsen | |
DE2657948C3 (de) | Logikschaltung | |
EP0496018B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE2909388A1 (de) | Spannungspegelschieber | |
EP0591561B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE4019568C2 (de) | Reihen-Adressenauswahlsignal-Eingangspuffer zur Vermeidung von Latch-Up-Zuständen | |
DE1474388B2 (de) | Schieberegisterspeicherstufe mit feldeffekttransistoren | |
DE3630679C2 (de) | ||
DE2415098A1 (de) | Ausschnittdetektor | |
DE3018604A1 (de) | Integrierte klemmschaltung | |
DE2609714C3 (de) | ||
DE102009008757A1 (de) | Abtastschalter mit geringem Leckverlust und Verfahren | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
EP0005743A1 (de) | Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop | |
DE2929148C2 (de) | Flankengetriggertes Flipflop | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE102015122109A1 (de) | Spannungsfester Schalter | |
DE3330383A1 (de) | Eingangsverstaerkerschaltung mit verbesserter rauschfreiheit | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE4004381A1 (de) | Eingangspuffer | |
EP0496910A1 (de) | Schaltungsanordnung zur Generierung eines Rücksetzsignals | |
DE2901234A1 (de) | Zweizustandsschaltung | |
DE2101211C3 (de) | Bipolarer elektronischer Schalter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |