DE2909388A1

DE2909388A1 - Spannungspegelschieber

Info

Publication number: DE2909388A1
Application number: DE19792909388
Authority: DE
Inventors: Miguel Angel Martinez
Original assignee: Rockwell International Corp
Current assignee: Boeing North American Inc
Priority date: 1978-03-10
Filing date: 1979-03-09
Publication date: 1979-09-13
Also published as: GB2016234A; US4161663A; DE2909388B2; JPS5915216B2; JPS54124964A; GB2016234B; DE2909388C3

Description

°909388

79-T-3493 (77E1O7)

ROCKWELL INTERNATIONAL CORPORATION, El Segundo, Kalifornien 90245, V.St.A.

Spannungspegelr^hieber

Die Erfindung bezieht sich auf eine Hochspannungspegelschiebeschaltung aus CMOS-Transistorvorrichtungen. Übliche CMOS-Spannungspegelschiebeschaltungen sind für hohe Spannungsanwendungen relativ unzuverlässig. Infolge der Verwirklichung bekannter Spannungspegelschaltungen und infolge von Mängeln bei der Vorrichtungsverarbeitung wird die Diodensperrschicht bestimmter CMOS-Transistorvorrichtungen (beispielsweise n-Kanal-FET's) in .Sperrrichtung vorgespannt, was den Transistordurchbruch und -ausfall zur Folge hat, wenn relativ niedrige Eingangsspannungen, typischerweise in der Größenordnung von 15V, überschritten werden. Infolge der hohen Empfindlichkeit für Durchbruch bei der Transistorkomponentenvorrichtung ist der Ausgangsspannungsausschlag oder -bereich bekannter Pegelschiebeschaltungen in unerwünschter Weise begrenzt. .

Beispiele für Spannungspegelschiebeschaltungen sind in den folgen üS-Patenten enthalten: 3 942 043 vom 2. März 1976 und 4 039 862 vom 2. August 1977. Keines dieser Patente zeigt eine Schaltung bestehend aus ersten und

909837/0811

zweiten p-Kanal-Feldeffekttransistoren, verbunden mit ersten und zweiten Paaren von seriengeschalteten n-Kanal-Feldeffekttransistoren (wie dies die vorliegende Erfindung beschreibt und beansprucht), um so einen Transistordurchbruch bei niedriger Spannung zu verhindern und den Bereich des Ausgangsspannungsausschlags der Pegelschiebevorrichtung zu erweitern.

Kurz gesagt sieht die Erfindung allgemein einen zuverlässigen CMOS-Spannungspegelschieber vor, der für Hochspannungsanwendungsfälle geeignet ist. Der erfindungsgemäße Pegelschieber weist erste und zweite p-Kanal-FET's und erste und zweite Paare von in Serie geschalteten n-Kanal-FET's auf. Erste Leitungspfadelektroden eines jeden der p-Kanal-FET's sind jeweils verbunden mit ersten und zweiten Pegelschiebereingangskleiranen. Die Gateelektroden jedes der p-Kanal-FET's sind miteinander verbunden an einer ersten Quelle der Versorgungsspannung. Zweite Leitungspfadelektroden von jedem der p-Kanal-FET's sind jeweils verbunden mit ersten und zweiten Pegelschieberausgangsklemmen. Die ersten und zweiten Paare von in Serie geschalteten n-Kanal-FET's liegen zwischen einer zweiten VersorgungsSpannungsquelle und einer entsprechenden Klemme der ersten und zweiten Pegelschieberausgangsklemmen. Die Gateelektroden des ersten Paares von in Serie geschalteten n-Kanal-FET 's sind miteinander verbunden und mit der zweiten Pegelschieberausgangsklemme. Die .Gateelektroden des zweiten Paares von in Serie geschalteten n-Kanal-FET's sind miteinander verbunden und mit der ersten Pegelschieberausgangsklemme. Der erfindungsgemäße Spannungspegelschieber ist relativ unempfänglich gegenüber einem Niederspannungstransistordurchbruch und es kann daher ein erweiterter breiter Ausgangsspannungsausschlag erreicht werden.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:

9G9837/081t

Fig. 1 eine schematische Schaltung eines CMOS-Spannungspegelschiebers;

Fig. 2 eine schematische Schaltung eines erfindungsgemäßen Hochspannungs-CMOS-Pegelschiebers.

Fig. 1 zeigt ein Beispiel einer schematischen Schaltung eines CMOS-Spannungspegelschiebers 1. Dieser Spannungspegelschieber 1 weist erste und zweite Eingangsklemme 2 und 4 auf. Die Eingangsklemme 2 dient zum Empfang eines ersten Eingangssignals V. . Die Eingangsklemme 4 dient zum Empfang eines zweiten Eingangssignals V. , wobei dessen Signalpegel bezüglich des Signalpegels des ersten Eingangssignals V. invertiert ist. Der Leitungspfad eines ersten p-Kanal-Feldeffekttransistors (FET) Q₁ liegt zwischen einer Quelle relativ positiver Spannungsversorgung V_nn und einer elektrischen Verbindung 6. Die zweite Spannungspegelschieber-Eingangsklemme 4 ist mit der Steueroder Gateelektrode von FET Q₁ verbunden. Der Leitungspfad eines zweiten p-Kanal-Feldeffekttransistors (FET) Q₂ liegt zwischen der Spannungsversorgung V__n und einer elektrischen Verbindung 8. Die erste Pegelschiebereingangsklemme 2 ist mit der Gateelektrode von FET Q_ verbunden. Die elektrischen Verbindungen 6 und 8 bilden erste und zweite Pegelschieberausgangssignale V . bzw. V , . Der Leitungspfad eines ersten n-Kanal-FET Q₃ liegt zwischen der elektrischen Verbindung 6 und einer Quelle relativ negativer Spannungsversorgung V₀. Der Leitungspfad eines zweiten η-Kanal- FET Q. liegt zwischen der elektrischen Verbindung 8 und der Quelle der Versorgungsspannung V_g. Die Gateelektroden der FET¹S Q₃ und Q. sind bezüglich einander kreuzweise verbunden. D.h. die Gateelektrode von FET Q₃ ist mit dem elektrischen Verbindungspunkt 8 verbunden und die Gateelektrode des FET Q. ist mit der elektrischen Verbindung 6 verbunden.

Es sei nunmehr kurz die Arbeitsweise dieses Spannungspegelschiebers beschrieben. Wenn beispielsweise ein Eingangsspannungssignal V. mit einem relativ hohen Signalpegel (beispielsweise V) an die zweite Eingangsklemme 4 angelegt wird,

909837/0817

-Jf-

so wird der FET Q- abgeschaltet infolge des Fehlens einer an die Gate-zu-Source-Grenzschicht angelegten hinreichenden Schwellenspannung. Der FET Q₁ wird dadurch nichtleitend gemacht. Da das an die erste Eingangsklemme 2 angelegte Eingangsspannungs.signal V. einen relativ niedrigen Signalpegel (beispielsweise Erdpotential) besitzt, wird eine hinreichende Schwellenspannung an die Gate-zu-Source-Grenzschicht von FET Q» angelegt, und der FET Q„ wird dadurch leitend gemacht. Infolgedessen wird die elektrische Verbindung 8 zum Signalpegel der Quelle positiver Spannungsversorgung V hin getrieben, und zwar über den Leitungspfad des FET Q-. Wenn die Spannung der elektrischen Verbindung 8 den V-Spannungspegel annähert, wird FET Q, leitend gemacht, da die Gateelektrode desselben mit der elektrischen Verbindung 8 verbunden ist. Die elektrische Verbindung 6 wird dadurch zur Quelle negativer Spannungsversorgung V₀ hin getrieben, und zwar über den Leitungspfad von FET Q^. Wenn die Spannung an der elektrischen Verbindung 6 diejenige der Quelle der Versorgungsspannung V_g annähert, so wird der FET Q₄ nichtleitend gemacht, da dessen Gateelektrode mit der elektrischen Verbindung 6 verbunden ist. Daher erreicht das Spannungsschieberausgangssignal V . , welches an die elektrische Verbindung 6 angelegt ist, den vollen Vg-Spannungspegel über den Leitungspfad von FET Q₃. Das Pegelschieberausgangssignal V ., das an die elektrische Verbindung 8 angelegt ist, erreicht den vollen V_n_.-Spannungspegel über den Leitungspfad von FET Q₂-

Infolge der Schaltungsanordnung für den Spannungspegelschieber 1 der Fig. 1 absorbiert jeder der beiden Feldeffekttransistoren den vollen Ausgangsspannungsausschlag (d.h. von V₀ bis V_J.

O JJJJ

Darüber hinaus absorbiert im oben beschriebenen Beispiel jeder der FET's Q₁ und Q₄ den vollen Ausgangsspannungsausschlag über den entsprechenden Source-zu-Drain-Leitungspfad. Es ist bekannt, daß auf diese Weise relativ niedrige Eingangsspannungssignale (typischerweise in der Größenordnung von 15 Volt) Draindurchbrüche bei bestimmten Feldeffekttransistor-Vorrichtungen (beispielsweise den n-Kanal-FET¹s Q_ und Q₄) bewirken können,

909837/081?

wie sie in den erwähnten Spannungspegelschiebern vorkommen. Infolge der hohen Empfänglichkeit für Durchbruchvorgänge ist der Bereich des Ausgangsspannungsausschlags, der bei den oben beschriebenen Spannungspegelschiebern erreicht werden kann, in unerwünschter Weise beschränkt.

In Übereinstimmung mit der Erfindung stellt Fig. 2 die schematische Schaltung für einen verbesserten Hochspannungs-CMOS-Pegelschieber 20 dar. Der CMOS-Pegelschieber 20 weist erste und zweite Eingangsklemmen 22 und 24 auf. Die Eingangsklemme 22 dient zum Empfang eines ersten Eingangssignals V. . Die Eingangsklemme 24 dient zum Empfang eines zweiten Eingangssignals V\ , wobei dessen Signalpegel bezüglich des Signalpegels des ersten Eingangssignals V. invertiert ist. Der Leitungspfad eines ersten p-Kanal-Feldeffekttransistors (FET) Q₅ liegt zwischen der ersten Pegelschiebereingangsklemme 22 und einer elektrischen Verbindung 26. Der Leitungspfad eines zweiten ρ -Kanal-Feldeffekttransistors (FET) liegt zwischen der zweiten Pegelschiebereingangsklemme 24 und einer elektrischen Verbindung 28. Die Steuer- oder Gateelektroden der FET's Q,- und Qgsind miteinander verbunden und mit einer Quelle einer relativ positiven Versorgungsspannung, wie beispielsweise Erde. Die elektrischen Verbindungen 26 und 28 liefern erste und zweite Pegelschieberausgangssignale V .bzw. V ~. Die Leitungspfade eines ersten Paars von n-Kanal-FET's Q- und Qg liegen elektrisch in Serie geschaltet zwischen der elektrischen Verbindung 26 und einer elektrischen Verbindung 30. Die elektrische Verbindung ist mit einer Quelle einer relativ negativen Versorgungsspannung (typischerweise -15 Volt Gleichspannung) V₀ verbunden. Die Leitungspfade eines zweiten Paars von n-Kanal-FET'S Qg und Q₁ liegen elektrisch in Serie zwischen elektrischen Verbindungen 28 und 30. Die Steuer- oder Gateelektroden der FET's Q- und Q₈ sowie der FET's Q_g und Q₁ sind bezüglich einander kreuzweise verbunden. D.h. die Gateelektroden eines jeden der FET's Q- und Qo sind miteinander und mit der elektrischen Verbindung 28 verbunden. Die Gateelektroden eines jeden der FET's Q₉ und Q₁ sind miteinander und mit der elektrischen Verbindung 26 verbunden.

909837/0-817.

ORIGINAL INSPECTED

Im folgenden wird nun die Arbeitsweise des erfindungsgemäßen CMOS-Spannungspegelschiebers 20 beschrieben. Wenn ein Eingangsspannungssignal V. mit einem relativ niedrigen Signalpegel (beispielsweise Erde) an die erste Eingangsklemme 22 angelegt wird, so wird der p-Kanal-FET Q,- abgetrennt, und zwar infolge des Fehlens einer hinreichenden an die Gate-zu-Source-Sperrschicht angelegten Schwellenspannung. Der FET Q_ wird dadurch nichtleitend gemacht. Da das an die zweite Eingangsklemme 2 4 angelegte Eingangsspannungssignal V. einen relativ hohen Signalpegel, wie beispielsweise V_n (typischerweise +6 Volt Gleichspannung), aufweist, wird eine hinreichende Schwellenspannung an die Gate-zu-Source-Grenzschicht des p-Kanal-FET Q₆ angelegt, und der FET Q₆ wird dadurch leitend gemacht. Infolgedessen wird die elektrische Verbindung 28 zum V-Pegel des V. -Eingangsspannungssignals über den Leitungspfad des FET Q₆ getrieben. Wenn sich die Spannung des elektrischen Verbindungspunkts 28 dem V -Spannungspegel annähert, so wird jeder der p-Kanal-FET's Q_ und Q_g leitend gemacht, da die Gateelektroden davon miteinander verbunden sind, um die positive Spannung der elektrischen Verbindung 28 zu empfangen. Die elektrische Verbindung 26 wird dadurch zur Quelle der Spannungsversorgung V₀ hin getrieben, und zwar über die in Serie geschalteten Leitungspfade der FET's Q_ und Qg. Wenn die Spannung an der elektrischen Verbindung 26 die der Quelle der Versorgungsspannung V₀ annähert, so werden die n-Kanal-FET's Q_ und Q₁ nichtleitend gemacht, da die Gateelektroden der FET's Q„ und Q₁ miteinander verbunden sind, um die negative Spannung des elektrischen Verbindungspunkts 26 zu empfangen. Daher erreicht das Pegelschieberausgangssignal V., das an den elektrischen Verbindungspunkt 28 angelegt ist, den vollen V_DD~Spannungspegel über den Leitungspfad von FET Q₆. Darüber hinaus erreicht das an den elektrischen Verbindungspunkt 26 angelegte Pegelschieberausgangssignal V_Qut den vollen Spannungspegel der Quelle der Versorgungsspannung V_g über die Leitungspfade der FET's Q- und Qg.

909837/0817

Sollten die Eingangsspannungssignale V. und V. , die an die Pegelschiebereingangsklemmen 22 und 24 angelegt sind, in anderer Weise relativ hohe bzw. niedrige Signalpegel aufweisen, so ist die Arbeitsweise des Spannungspegelschiebers 20 ähnlich wie oben beschrieben. Jedoch erreicht das Pegelschieberausgangssignal V . , das an den elektrischen Verbindungspunkt 28 angelegt ist, die volle V_o-Versorgungsspannung über die Leitungspfade der FET's Q_n und Q₁ . Darüber hinaus

y ι ο

erreicht das an den elektrischen Verbindungspunkt 26 angelegte Pegelschieberausgangssignal V . den vollen V -Spannungspegel über den Leitungspfad von FET Q₅. Somit werden durch den beschriebenen Spannungspegelschieber 20 die Eingangsspannungssignale V. und V. , die einen Spannungsausschlag von annähernd 6 Volt zwischen Erde und V_QD besitzen, pegelverschoben auf Ausgangsspannungssignale ^v _out ^un<3. ^v _ou+-' welche demgemäß einen entsprechenden Spannungsausschlag von annähernd 21 Volt zwischen V_q und V_nn aufweisen. Als ein vorteilhaftes Ergebnis der Schaltungsanordnung des beschriebenen CMOS-Spannungspegelschiebers 20 absorbiert kein einziger Feldeffekttransistor den vollen Ausgangsspannungsausschlag (d.h. von V zu V _n) über den entsprechenden Leitungspfad desselben hinweg. Somit wird im Gegensatz zu dem Spannungspegelschieber gemäß Fig. 1 beim erfindungsgemäßen Pegelschieber 20 sowohl Zuverlässigkeit als auch relative Unempfänglichkeit für Niederspannungstransistordurchbruch erreicht. Darüber hinaus wird der große Bereich des Ausgangsspannungsausschlags beim erfindungsgemäßen Pegeldetektor maximiert. Der erfindungsgemäße Pegelschieber 20 ist somit für Hochspannungs-Anwendungsfälle (beispielsweise typischerweise in der Größenordnung von 20 bis 30 Volt) geeignet.

Abwandlungen des beschriebenen Ausführungsbeispiels sind im Rahmen der Erfindung möglich.

Zusammenfassend sieht die Erfindung somit eine zuverlässige Spannungspegelschiebeschaltung vor, die aus komplementären Metalloxid-Halbleiter-Feldeffekttransistorvorrichtungen (MOS-FET) besteht, wobei diese Schaltung für Hochspannungs-Anwendungs-

909837/0817

fälle geeignet ist. Die beschriebene Schaltung ist gegenüber einem Niederspannungstransistordurchbruch relativ unempfindlich und es wird ein großer Ausgangsspannungsüberstreichungsbereich erreicht.

909837/0817

Claims

Patentansprüche

1. Spannungspegelschieber mit ersten und zweiten Versorgungsspannungsquellen, gekennzeichnet durch

erste und zweite Transistorvorrichtungen (Q₅/ Qg) niit entsprechenden Leitungspfaden und Steuerelektroden, erste und zweite Paare von in Serie geschalteten Transistorvorrichtungen (Q-, Qo; Qn/ Q-i ) ^mit entsprechenden Leitungspfaden und Steuerelektroden,

erste und zweite Eingangsklemmen zum Empfang entsprechender Eingangsspannungssignale und

erste und zweite Ausgangsklemmen zur Erzeugung von Ausgangsspannungssignalen mit einem weiten Ausgangsspannungsausschlag,

wobei die erste Transistorvorrichtung (Q₅) zwischen die erste Eingangsklemme (V. ) und die erste Ausgangsklemme (^v _out) 9^e~ schaltet ist,

die zweite Transistorvorrichtung (Qg) zwischen die zweite Eingangsklemme (v~. ) und die zweite Ausgangsklemme (^v _out) 9^e~ schaltet ist,

die entsprechenden Steuerelektroden der ersten und zweiten Transistorvorrichtungen miteinander und mit der ersten Versorgungsspannungsquelle verbunden sind, das erste Paar von in Serie geschalteten 'i'r ans is torvor richtungen (Q_, Q₈) zwischen die erste Aus gangs klemme (^v _out) die zweite Quelle (V_) der Versorgungsspannung geschaltet ist, das zweite Paar von in Serie geschalteten Transistorvorrichtungen (Qg, Q₁ ) zwischen die zweite Ausgangsklemme (^v _out) die zweite VersorgungsSpannungsquelle geschaltet ist, die entsprechenden Steuerelektroden jeder des ersten Paares von Transistorvorrichtungen miteinander und mit der zweiten Ausgangsklemme verbunden sind, und wobei schließlich die entsprechenden Steuerelektroden jedes Transistors des zweiten Paars von Transistorvorrichtungen miteinander und mit der ersten Ausgangsklemme verbunden sind.

909837/0817 ORIGINAL INSPECTED

2. Spannungspegelschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Transistorvorrichtungen zu einer ersten Leitfähigkeitstype gehören, wobei jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen zu einer zweiten Leitfähigkeitstype gehört.

3. Spannungspegelschieberschaltung nach Anspruch 2, dadurch gekennzeichnet, daß jede der ersten und zweiten Transistorvorrichtungen und jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen ein Feldeffekttransistor ist.

4. Spannungspegelschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der ersten und zweiten Transistorvorrichtungen ein p-Kanal-Peldeffekttransistor ist, daß jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen ein n-Kanal-Feldeffekttransistor ist.

5. Spannungspegelschieber nach Anspruch 1, dadurch gekennzeichnet, daß die erste Versorgungsspannungsquelle positiv bezüglich der zweiten Versorgungsspannungsquelle ist.

909837/0817