DE2552849A1 - Logische schaltung - Google Patents
Logische schaltungInfo
- Publication number
- DE2552849A1 DE2552849A1 DE19752552849 DE2552849A DE2552849A1 DE 2552849 A1 DE2552849 A1 DE 2552849A1 DE 19752552849 DE19752552849 DE 19752552849 DE 2552849 A DE2552849 A DE 2552849A DE 2552849 A1 DE2552849 A1 DE 2552849A1
- Authority
- DE
- Germany
- Prior art keywords
- inverter
- circuit
- transistors
- output
- binary value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
,!552849
RCA 68,554 „.
Ü.S.Ser.No. 553,637 vom 27. Februar 1975
Dipl.-ir;;. V.'oi=";.:.".. «j i/.,-usier
8 München UJ1 Poüüacii 360663
RCA Corporation, New York, N.Y. (V.St.A.)
Logische Schaltung
Es sind allgemein logische Schaltungen bekannt, die eine Spannung erzeugen, welche einen vorgegebenen Binärwert darstellen,
ebenso wie eine Spannung, welche das logische Komplement dieses Wertes darstellen. Wenn eine solche Schaltung in integrierter
Form ausgebildet wird, dann muß man auf die von ihr während jedes logischen Zustandes verbrauchte Leistung achten, weil die
Fähigkeit zur (Wärme) Leistungsabführung bei integrierten Schaltungen etwas begrenzt ist. Beispielsweise erzeugt eine logische
Schaltung wie eine NAND-Schaltung mit N-Eingängen an ihrem Ausgang
ein eine binäre Null darstellendes Signal, wenn alle N-Signale eine binäre Eins bedeuten, andernfalls entsteht als Ausgangssignal
eine Eins. Der einzige Zustand, in welchem Strom der Stromversorgungsschaltung entnommen wird, kann derjenige
sein, in welchem die Schaltung als Ausgangssignal eine binäre Null erzeugt. Wird dieses Signal einem Inverter zugeführt, dann
809837^0835
ORIGINAL INSPECTED
.!552849
wäre es unter dem Gesichtspunkt des Gesamtleistungsverbrauches
wünschenswert, diejenigen Zeiträume minimal zu halten, während deren der Inverter Strom verbraucht.
Baut man den Inverter mit komplementären Metalloxid-Transistoren (CMOS) auf, dann kann man die Probleme des LeistungsVerbrauches
minimal halten. CMOS-Inverterschaltungen verbrauchen nur in denjenigen
Zeiträumen Strom, in denen der Inverter seinen Zustand ändert. Außer einem Leckstrom wird kein Strom verbraucht, wenn
die Ausgangsspannung des Inverters einem der beiden Binärwerte
entspricht. Es ist jedoch nicht immer möglich, auf CMOS-Schaltungen
bei allen MOS-Anwendungen zurückzugreifen. Wenn beispielsweise eine integrierte Schaltung wie eine Speicheranordnung
P-Metalloxidnitrid-Halbleiterelemente (MNOS) in Verbindung
mit der "Silizium-auf-Saphir"-Technik (SOS) benutzt wird, dann
benutzen die Schaltungen, von welchen die SpeicherSteuerspannungen
abgeleitet werden, prleitende MOS-SOS-Transistoren. Der
Grund hierfür liegt darin, daß die derzeitigen Herstellungstechniken für integrierte Schaltungen keine einfache Herstellung
komplementärer MOS-Transistoren auf einem Schaltungsplättchen erlauben,
welches MNOS-Elemente enthält. Es besteht daher ein
Problem, Inverterschaltungen mit Elementen gleicher Polarität (Leitungstyps) zu realisieren, deren Verlustleistungseigenschaften
an diejenigen eines CMOS-Inverters heranreichen.
In den beiliegenden Zeichnungen ist die Erfindung im Vergleich zum Stande der Technik dargestellt. Es zeigen:
Fig. 1 eine Schaltung nach dem Stande der Technik und
Fig. 2 die Schaltung einer bevorzugten Ausführungsform der
Erfindung.
Bei der in Fig. 1 dargestellten Schaltung nach dem Stande der Technik wird das Ausgangssignal einer NAND-Schaltung 10 mit
809837/0635
mehreren Eingängen dem Anschluß 12 zugeführt, an dem man ein
logisches Ausgangssignal A erhält. Dieses Signal wird auch einem
Inverter 22 zugeführt, welcher das logische Komplement Ä am Anschluß
14 erzeugt. Im Inverter sind die Quellen-Abfluß-Strecken von p-leitenden MOS-Transistoren 16 und 18 (PMOS) in Reihe zwischen
einen Anschluß 20, dem eine Betriebsspannung -V zugeführt wird, und einem mit als Masse dargestellten Bezugspotential verbundenen
Anschluß geschaltet. Die Steuerelektrode des Transistors 18 dient als Eingangsanschluß für den Inverter. Die Steuer
elektrode des Transistors 16 ist am Anschluß 20 mit seiner Abflußelektrode verbunden.
Zum Zwecke der Erläuterung der Erfindung sei angenommen, daß eine Spannung bei oder dicht bei der Betriebsspannung -V eine
logische Eins repräsentiert, während eine Spannung bei oder dicht beim Bezugspotential eine logische Null bedeutet. Es sei
bemerkt, daß die Bezeichnung eines logischen Signals als ein bestimmter Binärwert eine Kurzangabe für die Aussage ist, daß
das Signal einen Spannungspegel hat, der dem bestimmten Binärwert entspricht.
Im Betrieb der in Fig. 1 dargestellten Schaltung hat das Ausgangssignal
A der Schaltung 10 den Binärwert Eins, außer wenn alle Eingangssignale eine Spannung entsprechend einer binären
Eins haben. Dann bedeutet das Ausgangssignal eine binäre Null. Das Signal A wird dem Inverter 22 zugeführt. Stellt das Signal
A eine binäre Eins dar, dann leitet der Transistor 18 und verbindet
den Anschluß 14 mit Masse. Ist das Signal A dagegen eine binäre Null, dann ist der Transistor 18 gesperrt und der Anschluß
14 ist über den Transistor 16 mit der Spannung -V verbunden.
Dieser letztgenannte Transistor kann als nichtlinearer "Pull-up^-Widerstand angesehen werden.
Beispielsweise hat die Torschaltung 10 gemäß Fig. 1 sechs Eingänge,
und die Spannung A entspricht dem Binärwert Eins für 63 der 64 Kombinationsmöglichkeiten der Eingangsspannungen. Die
603837/0635
.!557849
Ausgangsspannung des Inverters am Anschluß 14 hat daher für diese 63 Kombinationen den Binärwert Null bzw. Massepotential. In
solchen Fällen bereiten die bisherigen Schaltungen die erwähnten Probleme hinsichtlich der Leistungsabgabe (Wärmeabführung).
Liegt das Ausgangssignal des Inverters beim Massepotential, dann fließt ein Inverterstrom ΙΙΝττ· Nur wenn die Spannung am Anschluß
14 dem Binärwert Eins entspricht, fließt dieser Strom nicht,
wenn man annimmt, daß der Inverter eine rein kapazitive Last, wie etwa die Steuerelektrode eines MOS-Transistors, ansteuert.
Der Inverter muß daher wegen des bei 63 von 64 Eingangssignalkombinationen
der Torschaltung 10 fließenden Stromes IINV Leistung
abführen. Hinsichtlich des Entwurfs des Inverters 22 muß man daher einen Kompromiß schließen. Die Impedanz des Transistors
16 kann zur Verringerung des Leistungsverbrauchs relativ groß gemacht werden. Andererseits soll aber im Sinne einer
möglichst kurzen Schaltzeit des Inverters die Impedanz des Transistors 16 relativ kleingehalten werden. Hieraus ergeben sich
also wieder streitende Forderungen für die Konstruktion. Der Inverter kann für kurze Schaltzeit ausgelegt werden, verbraucht
dann aber mehr Leistung, so daß die Packungsdichte für das integrierte Schaltungsplättchen dadurch begrenzt wird. Andererseits
kann man die Schaltung auf geringen Leistungsverbrauch auslegen, muß dann aber lange Schaltzeiten in Kauf nehmen. Oder
man schließt einen Kompromiß zwischen diesen beiden Forderungen. In vielen Fällen ist jedoch keine all dieser Lösungen sonderlich
befriedigend.
Bei der in Fig. 2 dargestellten Schaltung ist die Quellen-Abfluß-Strecke
eines Transistors 32 zwischen die Betriebsspannungsquelle 30 und den Ausgangsanschluß 46 geschaltet, während
die Steuerelektrode mit seiner Abflußelektrode am Anschluß 30
verbunden ist. Die QuelLen-Abfluß-Strecken von Transistoren 34, 36, 38, 40, 42 und 44 liegen in Reihe zwischen dem Anschluß 46
und einem Bezugspotentialpunkt, hier Masse. Die Quellenabflußstrecke eines Transistors 50 liegt zwischen einem Bezugspoten-
609837/0635
ORIGINAL INSPECTED
!557R49
tial und dem Anschluß 48, seine Steuerelektrode ist mit dem Anschluß
46 verbunden. Die Quellen-Abfluß-Strecken von Transistoren 52, 54, 56, 58, 60 und 62 liegen in Reihe zwischen dem Anschluß
48 und einer Betriebsspannungsklemme 64, während die Steuerelektroden dieser Transistoren jeweils entsprechend mit den Gateelektroden
der Transistoren 34, 36, 38, 40, 42 und 44 verbunden sind.
Die Transistoren 32 bis 44 bilden ein PMOS-NAND-Tor mit sechs
Eingängen. NAND-Torschaltungen mit sechs Eingängen sind im
Stande der Technik grundsätzlich bekannt. Als Eingangsanschlüsse dienen die Steuerelektroden 134 bis 144 der Transistoren
34 bis 44. Die Funktionsweise dieses NAND-Tores entspricht derjenigen
des NAND-Tores 10 in Fig. 1. Am Ausgangsanschluß 46 entsteht ein Binärwert Eins, wenn dieser Anschluß über den Transistor
32 mit der Betriebsspannungsquelle 30 verbunden ist. Dies ist immer dann der Fall, wenn mindestens einer der Transistoren
34 bis 44 gesperrt ist. Wird allen Eingangsanschlüssen 134 bis 144 eine binäre Eins zugeführt, dann leiten sämtliche Transistoren
34 bis 44 und verbinden den Anschluß 46 mit Masse entsprechend dem Binärwert Null.
Liegt am Anschluß 46 der Binärwert Eins, dann leitet der Transistor
50. Wie bereits früher erwähnt, bedeutet ein Binärwert Eins am Anschluß 46, daß mindestens einer der PMOS-Transistören
34 bis 44 gesperrt ist. Dieselben logischen Eingangssignale, welche diesen Zustand bewirken, werden auch den Steuerelektroden
der PMOS-Transistoren 52 bis 62 zugeführt. Daher ist mindestens einer dieser letztgenannten Transistoren gesperrt. Der Anschluß
48 liegt also auf Massepotential und am Anschluß 46 entsteht das dazu komplementäre Signal. Von Bedeutung ist, daß der Strom
ITI_-, der bei gleichen Logiksignalverhältnissen in der SchäLtung
gemäß Fig. 1 fließt, bei der Schaltung nach Fig. 2 nicht fließt, wobei wiederum angenommen ist, daß vom Anschluß 48 eine rein
kapazitive Last angesteuert wird.
609837/0635
HRlG INSPECTED
!552849
Hat das Signal am Anschluß 46 den Wert einer binären Null, dann leiten sowohl sämtliche Transistoren 34 bis 44 als auch 52 bis
62. Der Transistor 50 ist dann gesperrt, weil seine Steuerelektrode auf Massepotential liegt. Der Anschluß 48 ist mit dem am
Anschluß 64 liegenden Potential -V verbunden und liefert wiederum das komplementäre Signal gegenüber dem Signal am Anschluß
46. Wenn sämtliche Transistoren 52 bis 62 leiten, fließt ebenfalls kein Inverterstrom IjNVr weil der Transistor 50 gesperrt
ist. Auf diese Weise erreicht man eine logische Inversion in einer Schaltung, welche nur PMOS-Elemente enthält, ohne daß ein
Inverterstrom fließt, außer bei einer Änderung des logischen Zustands. Einer der Hauptvorteile eines CMOS-Inverters, nämlich
der niedrige Leistungsverbrauch, wird erreicht durch die Verwendung ausschließlich von Transistoren des gleichen Leitungstyps. Die in Fig. 2 dargestellte Schaltung, bei welcher also
kein Inverterstrom fließt, führt die gleiche Funktion aus wie die Schaltung in Fig. 1, in der jedoch ein Inverterstrom für
63 aus 64 Eingangssignalkombinationen fließt.
Die erreichte Reduzierung des Leistungsverbrauchs hat eine Reihe von Vorteilen. Der niedrigere Leistungsverbrauch erlaubt eine
höhere Packungsdichte, wenn die Schaltungen in integrierter Form ausgebildet werden. Auch braucht die Stromversorgungsschaltung nur einen geringeren Gesamtstrom zu liefern. Schließlich
können die Transistoren 50 bis 62 der Schaltung gemäß Fig. 2 vornehmlich hinsichtlich kurzer Schaltzeiten anstatt im Hinblick
auf niedrige Verlustleistung bemessen werden, so daß man auf unerwünschte Kompromisse verzichten kann, wie sie eingangs erwähnt worden sind.
609837/0635 original inspected
Claims (3)
1) Schaltung zur Durchführung logischer Operationen mit
Binärsignalen und deren Komplementärsignalen mit einer Torschaltung
mit N Eingängen und einem Ausgang (N eine ganze Zahl größer 1), die an ihrem Ausgang eine einen bestimmten Binärwert darstellende
Spannung erzeugt, wenn ihren Eingängen Signale eines ersten Binärwertes zugeführt werden, und die an ihrem Ausgang
eine den anderen Binärwert darstellende Spannung erzeugt, wenn eines der Eingangssignale dem zweiten Binärwert entspricht, und
mit einem mit seinem Eingang an den Ausgang der Torschaltung angeschlossenen Inverter, dadurch gekennzeichnet,
daß der Inverter N Transistoren (52,54,56,58,60,62) eines Leitungstyps (P) enthält, deren Hauptstromstrecken in
einem Stromkreis zwischen dem AusgangsanSchluß (48) des Inverters
und einem ersten Schaltungspunkt (64), dem eine dem anderen Binärwert entsprechende Spannung (-V) zugeführt wird, geschaltet
sind, daß die Steuerelektroden sämtlicher Transistoren jeweils entsprechend an einen Eingang (134,136,138,140,142,144)
der Torschaltung angeschlossen sind, und daß ein zusätzlicher Transistor (50) ebenfalls des einen Leitungstyps mit seiner
Steuerelektrode an den Ausgang (46) der Torschaltung angeschlossen ist und mit seiner Hauptstromstrecke zwischen den Ausgang
(48) des Inverters und einen Punkt geschaltet ist, dem eine dem anderen Binärwert entsprechende Spannung (Masse) zuführbar
ist.
2) Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptstromstrecken der N Transistoren (52,54,56,58,60,62)
in Reihe zwischen den ersten Schaltungspunkt (64) und den Ausgangsanschluß
(48) des Inverters geschaltet sind.
3) Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß alle N Transistoren (52,54,56,58,60,62) Isolierschicht-Felde
f fekttransistoren s ind.
809837/0635
ORIGINAL INSPECTED
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/553,637 US3953743A (en) | 1975-02-27 | 1975-02-27 | Logic circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2552849A1 true DE2552849A1 (de) | 1976-09-09 |
DE2552849B2 DE2552849B2 (de) | 1977-11-03 |
DE2552849C3 DE2552849C3 (de) | 1978-06-15 |
Family
ID=24210161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2552849A Expired DE2552849C3 (de) | 1975-02-27 | 1975-11-25 | Logische Schaltung |
Country Status (10)
Country | Link |
---|---|
US (1) | US3953743A (de) |
JP (1) | JPS531628B2 (de) |
KR (1) | KR790001774B1 (de) |
CA (1) | CA1047128A (de) |
DE (1) | DE2552849C3 (de) |
FR (1) | FR2302635A1 (de) |
GB (1) | GB1509976A (de) |
IT (1) | IT1044695B (de) |
NL (1) | NL7512425A (de) |
SE (1) | SE402687B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2135549B (en) * | 1980-03-10 | 1985-03-20 | Nippon Electric Co | Semiconductor integrated circuits |
US4489246A (en) * | 1980-12-24 | 1984-12-18 | Fujitsu Limited | Field effect transistor logic circuit having high operating speed and low power consumption |
JPS583326A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 集積回路 |
JPS58170120A (ja) * | 1982-03-30 | 1983-10-06 | Nec Corp | 半導体集積回路 |
FR2596595B1 (fr) * | 1986-03-28 | 1988-05-13 | Radiotechnique Compelec | Porte logique mos du type domino |
US4710650A (en) * | 1986-08-26 | 1987-12-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dual domino CMOS logic circuit, including complementary vectorization and integration |
JPS6482819A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Programmable logic array |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3651342A (en) * | 1971-03-15 | 1972-03-21 | Rca Corp | Apparatus for increasing the speed of series connected transistors |
GB1407980A (en) * | 1971-06-10 | 1975-10-01 | Integrated Photomatrix Ltd | Shift register stage |
US3783306A (en) * | 1972-04-05 | 1974-01-01 | American Micro Syst | Low power ring counter |
-
1975
- 1975-02-27 US US05/553,637 patent/US3953743A/en not_active Expired - Lifetime
- 1975-10-23 NL NL7512425A patent/NL7512425A/xx not_active Application Discontinuation
- 1975-10-23 GB GB43528/75A patent/GB1509976A/en not_active Expired
- 1975-10-30 CA CA238,693A patent/CA1047128A/en not_active Expired
- 1975-10-30 IT IT28850/75A patent/IT1044695B/it active
- 1975-11-19 SE SE7513024A patent/SE402687B/xx unknown
- 1975-11-24 KR KR7502553A patent/KR790001774B1/ko active
- 1975-11-25 DE DE2552849A patent/DE2552849C3/de not_active Expired
- 1975-11-26 JP JP14282875A patent/JPS531628B2/ja not_active Expired
- 1975-11-26 FR FR7536233A patent/FR2302635A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US3953743A (en) | 1976-04-27 |
AU8655575A (en) | 1977-05-19 |
JPS531628B2 (de) | 1978-01-20 |
SE402687B (sv) | 1978-07-10 |
DE2552849B2 (de) | 1977-11-03 |
DE2552849C3 (de) | 1978-06-15 |
GB1509976A (en) | 1978-05-10 |
KR790001774B1 (ko) | 1979-12-17 |
IT1044695B (it) | 1980-04-21 |
JPS51101457A (de) | 1976-09-07 |
FR2302635A1 (fr) | 1976-09-24 |
NL7512425A (nl) | 1976-08-31 |
SE7513024L (sv) | 1976-08-30 |
CA1047128A (en) | 1979-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300239C2 (de) | Schaltungsanordnung zur Pegelumsetzung digitaler Signale | |
DE69023565T2 (de) | Integrierte Halbleiterschaltung. | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE2555297A1 (de) | Digitalschaltung mit feldeffekttransistoren | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE4330778A1 (de) | Speicherzellenschaltung | |
DE3735948A1 (de) | Pegelumsetzerschaltung | |
DE69118214T2 (de) | Digitaler Halbleiterschaltkreis | |
DE3805811C2 (de) | ||
DE2853204A1 (de) | Transistorschaltung | |
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE68922240T2 (de) | Komplementärausgangsschaltung für eine logische Schaltung. | |
DE69333429T2 (de) | Gleichrichtene Transfergateschaltung | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE2809966A1 (de) | Feldeffekttransistorschaltung mit verbesserten betriebseigenschaften | |
DE68908280T2 (de) | Analogschalter. | |
DE2552849C3 (de) | Logische Schaltung | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE2611114C2 (de) | Detektorschaltung | |
DE2925331A1 (de) | Schaltung mit doppelzweckanschluss | |
DE102009008757A1 (de) | Abtastschalter mit geringem Leckverlust und Verfahren | |
DE4237001C2 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE2165162A1 (de) | Komplementäre Metalloxyd-Halbleiteranordnung als exklusive NOR-Schaltung | |
DE2825443A1 (de) | Logische schaltung mit feldeffekt- transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |