DE2825443A1 - Logische schaltung mit feldeffekt- transistoren - Google Patents
Logische schaltung mit feldeffekt- transistorenInfo
- Publication number
- DE2825443A1 DE2825443A1 DE19782825443 DE2825443A DE2825443A1 DE 2825443 A1 DE2825443 A1 DE 2825443A1 DE 19782825443 DE19782825443 DE 19782825443 DE 2825443 A DE2825443 A DE 2825443A DE 2825443 A1 DE2825443 A1 DE 2825443A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- node
- output
- effect transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
heb-om
Die Erfindung betrifft eine neuartige logische Schaltung mit
Feldeffekt-Transistoren mit hoher Arbeitsgeschwindigkeit und geringem Leistungsverbrauch, die mit FET vom Anreicherungs-
und Verarmungstyp aufgebaut ist.
Logische Schaltungen mit FETs, die sowohl Feldeffekt-Transistoren
vom Verarmungstyp als auch vom Anreicherungstyp benutzen, sind allgemein bekannt. Die in Fig. 1 dargestellte
NOR-Schaltung besteht aus einer Anzahl parallel geschalteter Feldeffekt-Transistoren vom Anreicherungstyp TA und TB sowie
einem Last-FET vom Verarmungstyp TC. Ein an einem der Knotenpunkte zugeführtes Eingangssignal mit hohem Potential liefert
ein Ausgangssignal mit niedrigem Potential. Wenn alle Eingang sknotenpunkte auf niedrigem Potential gehalten werden,
dann lädt sich der Ausgangsknotenpunkt auf ein hohes Potential auf. Ein bekannter Vorteil eines als Last- eingeschalteten
sich selbst vorspannenden FET des Verarmungstyps liegt darin, daß sich der Ausgangsknotenpunkt auf das volle hohe Potential
aufladen kann, das durch die positive Betriebsspannungs- :quelle geliefert wird. Eine mehr ins einzelne gehende Beschreibung
dieser bekannten Schaltung findet sich beispielsweise in der US-Patentschrift 3 775 693.
Eine Schwierigkeit bei dieser soeben beschriebenen logischen Schaltung besteht darin, daß die innen liegenden Knotenpunkte
976 066 8 09882/07Ϊ4
von 0 Volt auf +5 Volt und umgekehrt umschalten müssen (ein logischer Potentialsprung von 5 Volt), damit logische binäre
Information übertragen werden kann. Hunderte derartiger [logischer Schaltungen können beispielsweise auf einem einzigen !
|Halbleiterplättchen untergebracht werden. Solche FET-Schal- i
Jtungen haben bekanntlich relativ hohe Lastkapazitäten, die
in Fig. 1 mit CL angedeutet sind, die bei jedem Umschalten aufgeladen und entladen werden müssen. Jeder der Feldeffekt-Transistoren
innerhalb der Schaltungen hat im eingeschalteten Zustand einen endlichen Leitwert, der in Verbindung mit der
Lastkapazität ein RC-Glied bildet. Es ist bekannt, die
Leitfähigkeit von Feldeffekt-Transistoren zur Verringerung der RC-Zeitkonstante zu vergrößern und damit auch die Schaltgeschwindigkeit
der Schaltung heraufzusetzen. Das hat jedoch den Nachteil, daß Feldeffekt-Transistoren mit einer höheren
Leitfähigkeit auch mehr Leistung verbrauchen und auf der Halbleiteroberfläche normalerweise auch mehr Raum einnehmen,
wobei gerade diese beiden Eigenschaften im höchsten Maße unerwünscht sind.
Im Stand der Technik sind auch andere Anwendungen für Feldeffekt-Transistoren
vom Verarmungs- bzw. Anreicherungstyp bekannt, wie dies beispielsweise IBM Technical Disclosure
Bulletin Band 18, Nr. 5, vom Oktober 1975, Seite 1450 zeigt. Diese Schaltung ist in Fig. 2 dargestellt. Für einen
eingangsseitigen Potentialsprung von 0 auf 3 Volt wird ausgangsseitig ein Potentialsprung von 0.5 auf +8.5 Volt
abgegeben. Die Schaltung enthält dabei einen FET vom Anreicherungstyp TE und mehrere FETs TD, TF und TG vom Verarmungstyp.
Das Eingangssignal wird der Source-Elektrode äes FET TD zugeführt, dessen Gate-Elektrode geerdet ist,
and wird der Gate-Elektrode des FET TE vom Anreicherungstyp zugeführt, der zusammen mit dem Last-FET TG mit
automatisch erzeugter Vorspannung vom Verarmungstyp als Inverter arbeitet.
FI 976 O66 809882/0704
Eine ähnliche Schaltung ist im IBM Technical Disclosure
Bulletin, Band 18, Nr. 11, April 1976, auf Seite 3723 bejschrieben.
Hier handelt es sich um eine Potentialanpaßschaltung mit zwei Feldeffekt-Transistoren vom Verarmungstyp,
die den Transistoren TD und TF in der erstgenannten Literaturstelle entsprechen. In dieser zweiten Veröffentlichung
sind bestimmte Verhältnisse von Breite zu Länge und Spannungsschwellwerte offenbart, und die Potentiale von Eingangssignal
und Spannungsversorgung sind verschieden. Im übrigen arbeiten diese beiden bekannten Schaltungen in gleicher
Weise, d. h. beide Schaltungen liefern ausgangsseitig logische Potentialsprünge, die im wesentlichen gleich der
Differenz der angelegten Versorgungsspannungen sind. Da die
in allen bisher beschriebenen, zum Stand der Technik gehörenden Schaltungen (Fig. 1 und 2) erzeugten Spannungsamplituden
praktisch gleich der vollen Versorgungsspannung sind, wird angenommen, daß der Leistungsverbrauch und die Schaltzeiten
vergleichbar sind.
Die Aufgabe der Erfindung besteht somit darin, eine Feldeffekt-Transistor-Schaltung
mit Transistoren vom Anreicherungs- und Verarmungstyp zu schaffen, die ein verbessertes
Leistungsverhalten aufweist. Dies soll vorzugsweise durch Verringerung der Spannungsamplituden erreicht werden, ohne
daß dabei der Leitwert des Ausgangstransistors verringert wird. Vor allen Dingen sollen derartige mit Feldeffekt-Transistoren
aufgebaute logische Schaltungen binäre logische Spannungsamplituden liefern, die wesentlich geringer sind
als die Potentialdifferenz der angelegten Versorgungsepannung.
809882/0704
Gemäß der vorliegenden Erfindung wird eine neue logische Schaltung mit Feldeffekt-Transistoren vom Anreicherungsund
Verarmungstyp vorgeschlagen, wobei die Grundschaltung zwei Feldeffekt-Transistoren vom Verarmungstyp und einen
oder mehrere Feldeffekt-Transistoren vom Anreicherungstyp enthält. Ein erster Feldeffekt-Transistor vom Verarmungstyp liegt mit seiner Drain-Source-Strecke zwischen dem
Eingangsknotenpunkt und einem innen liegenden Knotenpunkt, während die Gate-Elektrode an einem Festpotential wie zum
Beispiel Erdpotential angeschlossen ist. Ein mit automatischer Vorspannung arbeitender Feldeffekt-Transistor vom Verarmungstyp
ist zwischen dem positiven Potential VDD und dem gleichen innen liegenden Knotenpunkt angeschlossen. Einer
oder mehrere Ausgangs-Feldeffekt-Transistoren vom Anreicherungstyp sind mit ihren Gate-Elektroden gemeinsam an dem
innen liegenden Knotenpunkt angeschlossen, während ihre Source-Elektroden an einem negativeren festen Potential,
wie zum Beispiel Erdpotential, angeschlossen sind. Die Drain-Elektroden eines oder mehrerer Ausgangs-Feldeffekt-Transistoren
vom Anreicherungstyp stellen die offenen Drain-Ausgänge für nachfolgende Stufen dar. Eine Anzahl solcher
Grundschaltungen sind sowohl zueinander parallel als auch in Reihe geschaltet und dienen der Durchführung von logischen
Funktionen auf einem Halbleiterplättchen. Die logische Ausgangsspannungs-Amplitude an den offenen Drain-Ausgängen
der Feldeffekt-Transistoren vom Anreicherungstyp hängt von der Schwellenspannung des Eingangs-Feldeffekt-Transistors
vom Verarmungstyp der nächstfolgenden Stufe ab.
Wenn also beispielsweise ein positives Potential von +5 Volt
und ein negatives Potential von 0 Volt als Betriebsspannungen für die logischen Schaltungen angelegt sind und die Schwellenspannung
des Eingangs-Transistors vom Verarmungstyp bei -2 Volt liegt, dann schwankt das Potential an den offenen
PI976066 809882/0704
Drain-Äusgangselektroden zwischen angenähert 0 Volt und
angenähert +2 Volt. Dies ist ein deutlicher Unterschied gegenüber bekannten logischen FET-Schaltungen, bei denen die
AusgangsSpannungsamplitude am Ausgang jeder Grundschaltung
praktisch gleich der Betriebsspannung ist. Eine so stark ■verringerte Ausgangsspannungsamplitude setzt natürlich den
Leistungsverbrauch und die notwendige Wärmeableitung herab und verbessert damit das Betriebsverhalten der Schaltung.
Der Ausgangstransistor vom Anreicherungstyp wird an seiner ■Gate-Elektrode mit der vollen logischen Spannungsamplitude
angesteuert, wodurch seine Leitfähigkeit erhalten bleibt. Würde an der Gate-Elektrode dieses Transistors vom Anxeicherungstyp
ein verringertes positives Potential liegen, dann müßte seine Größe (das Verhältnis Breite zu Länge)
erhöht werden, um seine Leitfähigkeit aufrechtzuerhalten.
Ein größerer Transistor hätte aber eine größere Eingangskapazität, was die Arbeitsgeschwindigkeit der Schaltung
herabsetzen würde. Die Verbesserung im Leistungsbedarf und !im ßetriebsverhalten der neuen Schaltung gegenüber dem
;Stand der Technik gemäß Fig. 4, wenn die Grundschaltungen
jauf einer vergleichbar großen oder selbst kleineren Ober- |flache eines Halbleiterplättchens untergebracht sind, beträgt
jmindestens 5:1.
iüie Erfindung wird nunmehr anhand von Ausführungsbeispielen
iin Verbindung mit den beigefügten Zeichnungen im einzelnen [beschrieben. Die unter Schutz zu stellenden Merkmale der
Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen.
jln den Zeichnungen zeigt
!Fig. 1 und 2 Feldeffekt-Transistor-Schaltungen des Standes
der Technik unter Verwendung von FETs vom Verarmungs- und Anreicherungstyp,
976 066
STTS
Fi3· 3 eine Art einer gemäß der Erfindung aufgebauten
logischen Schaltung,
eii2· 4 eine weitere Ausführungsform einer erfindungsgemäß
aufgebauten logischen Schaltung,
Fi9· 5 eine Ausgangs-Treiberstufe, die in Verbindung
mit der vorliegenden Erfindung eingesetzt werden kann und
Fi9· 6 eine Eingangsschaltung, die in Verbindung
mit der Erfindung verwendbar ist.
Einzelbeschreibung
Pig. 3 zeigt eine logische NOR-Schaltung, die die gleiche
logische Funktion durchführt, wie die zum Stand der Technik gezeigte Schaltung in Fig. 1. Ein erstes Eingangssignal liegt
an der Eingangsklemme A und liegt damit an einer der gesteuerten Elektroden eines Feldeffekt-Transistors T1 vom Verarmungstyp.
Die andere gesteuerte Elektrode des FET T1 vom Verarmungstyp ist an dem Knotenpunkt X angeschlossen. Die steuernde
Elektrode (Gate-Elektrode) von T1 ist an Erdpotential angeschlossen. Die Schwellenspannung von T1 liegt bei etwa
-2 Volt, obwohl dem Transistor T1 durch an sich bekannte Fertigungsverfahren auch andere Schwellenspannungen gegeben
werden können. Der Feldeffekt-Transistor T2 vom Verarmungstyp ist mit einer seiner gesteuerten Elektroden an dem
Knotenpunkt X angeschlossen, während die andere gesteuerte Elektrode am Vorspannungspotential VDD angeschlossen ist.
Der Transistor T2 vom Verarmungstyp ist ein mit automatischer Vorspannung arbeitender Lasttransistor, dessen Gate-Elektrode
in derjenigen gesteuerten Elektrode angeschlossen ist, die luch mit dem Knotenpunkt X verbunden ist. Feldeffekt-
976 066 809882/U704
M- Q —
Transistor T3 vom Anreicherungstyp ist mit einer seiner
gesteuerten Elektroden (das ist die Source-Elektrode) an Erdpotential angeschlossen, während die andere gesteuerte
Elektrode, d. h. die Drain-Elektrode am Ausgangsknotenpunkt angeschlossen ist. Die Gate-Elektrode von T3 ist am Knotenpunkt
X angeschlossen.
In Fig. 3 entsprechen die Transistoren T11, T12 und T13 nach
Art, Aufbau und Schaltungsanordnung den Transistoren T1, Τ2 und T3. Das Eingangssignal wird einer der gesteuerten
Elektroden von T11 an der Eingangsklemme B zugeführt, nach dem Knotenpunkt Y und der Gate-Elektrode von T13 Übertragen.
Die offene Drain-Ausgangselektrode von T13 ist außerdem am Ausgangsknotenpunkt angeschlossen, so daß dieser Knotenpunkt
durch die Ausgänge beider Transistoren T3 und T13 angesteuert wird.
Fig. 4 zeigt eine etwas ausführlichere logische Schaltung gemäß der Erfindung. Man findet dabei die Grundschaltung
gemäß Fig. 3 innerhalb der Fig. 4 und entsprechende Schaltelemente sind, soweit dies praktisch erschien, mit einem
gestrichenen Bezugszeichen versehen worden. Das heißt somit, daß die Transistoren T1', T2* und T3* und der Knotenpunkt X1
unmittelbar den Bezugszeichen in Fig. 3 entsprechen. Die logische Blockschaltung 10 enthält diese soeben erwähnten
drei Transistoren sowie einen vierten Feldeffekt-Transistor T4 vom Anreicherungstyp. Transistor T4 ist mit seiner Gate-Elektrode
am Knotenpunkt X' angeschlossen, die Source-Elektrode ist mit Erdpotential verbunden, und die Drain-Elektrode
liegt am offenen Drain-Ausgang. Die logische Schaltung kann daher zwei verschiedene Ausgänge ansteuern.
Dies wird im allgemeinen auch als Fan-out bezeichnet. Dieses Fan-out kann, wie durch gestrichelte Linien an der Gate-Elektrode
von T4 angedeutet, auch noch erweitert werden.
8 U α 8 Ö 2 / U 7 CU
Die Transistoren T111, T121 und T131 entsprechen genau den
in Fig. 3 dargestellten Transistoren T11, T12 und T13. Der
Transistor T14 liegt mit seiner Gate-Elektrode an dem
Knotenpunkt Y1, seine Source-Elektrode ist an Erdpotential
langeschlossen und die Drain-Elektrode, die am Ausgang angeschlossen
ist, zeigt eine weitere Ausgangsmöglichkeit für die Gesamtschaltung auf. Die Transistoren T21, T22, T23 und
T24 entsprechen genau den Transistoren T11', T12', T13' bzw.
T14. Die offenen Drain-Ausgänge von T3» und T131 sind zusammengeschaltet,
und die offenen Drain-Ausgänge von T4 und T23 sind ebenfalls miteinander verbunden. In gleicher
Weise sind die offenen Drain-Ausgänge von T14 und T24 zusammengeschaltet.
Diese Querverbindungen ergeben die gewünschten logischen Funktionen. Demgemäß hängen diese ausgewählten
Verbindungsleitungen von der gewünschten logischen Funktion ab.
Als nächstes wird der logische Block 20 beschrieben. Der einzige Unterschied zwischen dem logischen Block 20 und dem
logischen Block 10 besteht darin, daß hier drei Feldeffekt-Transistoren vom Anreicherungstyp dargestellt sind mit
einer Fan-out-Kapazität von 3. Im übrigen ist die Anordnung and die Zusammenschaltung der Transistoren T31, T32, T33
and T34 identisch mit den Transistoren T1·, T21, T31 bzw.
14. Zusätzlich sei darauf verwiesen, daß ein dritter Transistor T35 vom Anreicherungstyp an dem innen liegenden
Knotenpunkt angeschlossen ist, daß seine Source-Elektrode nit Erdpotential verbunden ist und daß die offene Drain-
\usgangselektrode an einen Ausgangsknotenpunkt geht. Am Eingang von T31 liegen die von den offenen Drain-Ausgängen
ron T3* und T13' kommenden Signale.
)ie bisher beschriebene Schaltung ist ein Beispiel für
Lnterne logische Schaltungen und logische Ausgangsklemmen
,und Knotenpunkte innerhalb eines Halbleiterplättcliens, die !
,normalerweise von außen nicht zugänglich sind. Wenn das zu erzeugende logische Signal außerhalb des die logische
Schaltung enthaltenen Halbleiterplättchens benötigt wird, kann eine Schaltung gemäß Fig. 5 verwendet werden. Die
Schaltung besteht aus den beiden Transistoren T41 und T42 !vorn Verarmungstyp und dem Transistor T43 vom Anreicherungstyp.
Der Singangsknotenpunkt dieser Schaltung ist an einem der Ausgänge einer Schaltung, wie z. B. dem logischen Schaltungsblock 20 (Fig. 4) angeschlossen. Die Transistoren T41, T42
!und T43 sind konstruktiv wie die Transistoren T1, T2 bzw.
;T3 in Fig. 3 aufgebaut und ebenso geschaltet. Um jedoch eine ihöhere logische Spannungsamplitude zu erzeugen, insbesondere
ieine höhere Ausgangsspannungs-Amplitude, wird ein Lastjwiderstand
R zwischen einer positiven Potentialquelle von I+V2 und der Drain-Elektrode von T43 eingeschaltet. Damit
I weist T43 keine offenen Drain-Ausgang auf. Der Widerstand R ;ist vorzugsweise außerhalb des Halbleiterplättchens angeiordnet,
so daß sein Leistungsverbrauch und die dort erzeugte Wärme auf dem Halbleiterplättchen und bei der Konstruktion
der entsprechenden Packung nicht berücksichtigt werden muß. Es sei ferner darauf hingewiesen, daß der Transistor T43
viel größer ausgeführt sein kann, als die Transistoren der innen liegenden logischen Schaltungen. Da ein Halbleiterplättchen
nur eine begrenzte Anzahl von Ausgangstreiberstufen aufweist, wird dadurch, daß T43 und die übrigen
I Transistoren der Ausgangstreiberstufen eine größere Fläche !einnehmen als die für die logischen Schaltungen verwendeten
Transistoren, die dadurch benötigte zusätzliche Fläche
nicht allzu sehr ins Gewicht fallen. Es sei ferner in Bezug i
auf Fig. 5 darauf verwiesen, daß eine Klemme von R an
auf Fig. 5 darauf verwiesen, daß eine Klemme von R an
+V2 angeschlossen ist, wobei diese Spannung für eine noch größere Ausgangsspannungs-Amplitude höher sein kann als
+VDD. Selbstverständlich kann es gleichermaßen erwünscht sein,
FI 976 066
+V2 gleich oder auch kleiner als VDD zu wählen. Anstelle !der Ausgangstreiberstufe gemäß Fig. 5 können auch andere
'schaltungen benutzt werden. Beispielsweise könnte die in ,Fig. 2 dargestellte, an sich bekannte Schaltung so abgewandelt
werden, daß sie eine interne Spannungsamplitude von 0 bis +2.0 Volt aufnimmt und ausgangsseitig eine Spannungsamplitude von 0.5 bis +8.5 Volt liefert.
In gleicher Weise/ wie eine bestimmte Ausgangsstufe für die hier offenbarte Schaltung als Ausgangstreiberstufe arbeitet,
ist in Fig. 6 eine entsprechende Eingangsstufe dargestellt. Das von außerhalb des Halbleiterplättchens (oder von einem
anderen Eingang) kommende Signal wird an der Gate-Elektrode eines Transistors T55 vom Anreicherungstyp zugeführt, dessen
Drain-Source-Strecke zwischen einer der gesteuerten Elektroden von T51 und Erde angeschlossen ist. Die andere gesteuerte
Elektrode des Transistors T51 vom Verarmungstyp ist an einem innen liegenden Knotenpunkt angeschlossen, während die
Gate-Elektrode mit Erdpotential verbunden ist. Ein Last-FET 152 vom Verarmungstyp mit automatischer Vorspannung ist mit
seiner Drain-Source-Strecke zwischen +VDD und dem innen liegenden Knotenpunkt angeschlossen, während die Gate-Elektrode
ebenfalls an dem innen liegenden Knotenpunkt liegt. Eine Anzahl von Transistoren T53, T54 (abhängig von dem
gewünschten Fan-out) vom Anreicherungstyp liegen mit ihren Gate-Elektroden an dem innen liegenden Knotenpunkt, während
ihre Source-Elektroden an Erdpotential angeschlossen sind, ie Drain-Elektrode von T53 ist am Ausgang 1 angeschlossen,
ährend die Drain-Elektrode von T54 am Ausgang 2 angechlossen ist, wobei diese Ausgänge intern an Eingangsklemmen
on logischen Schaltungen, wie zum Beispiel an den Eingangslemmen A oder B in Fig. 3 angeschlossen sind.
FI 976 066
- 13 Die Schaltung gemäß Fig. 6 kann, wie dies durch die ge-
strichelte Leitung 55 dargestellt ist, mit weiteren Eingangs- '
klemmen verbunden sein. Diese Eingangsklemmen wären nor- ' malerweise an gemeinsam geschalteten Ausgangsanschlüssen von
den Drain-Elektroden von Ausgangs-FETs vom Anreicherungstyp angeschlossen. Dadurch erhält man eine zusätzliche logische
Schaltungsmöglichkeit, da insbesondere dadurch die bei der Signalverteilung auftretenden Beschränkungen verringert und
die Anforderungen an die interne Verdrahtung herabgesetzt werden. Transistor T55 dient als Sperrstufe und ermöglicht
es, daß eine große Anzahl logischer Funktionen gleichzeitig taktmäßig nach einer nächstfolgenden Stufe weitergeschaltet
werden können.
Die Arbeitsweise einer erfindungsgemäß aufgebauten Schaltung soll zunächst anhand von Fig. 3 beschrieben werden. An
der Klemme A wird ein erstes Eingangssignal aufgenommen. Unter der Annahme der dargestellten Versorgungsspannungen
bei einer Schwellenspannung des Transistors T1 vom Verarmungstyp bei -2 Volt würde das Eingangssignal im Bereich
zwischen 0 und +2 Volt liegen. Zunächst soll die Klemme A bei 0 Volt liegen. Dadurch entsteht ein Gleichstromkreis
von +5 Volt über die Transistoren T2 und T1 nach 0 Volt. Die Verhältnisse von Breite zu Länge bei T2 und T1 sind so
gewählt, daß der Leitwert von T1 viel höher 1st als der von T2. Umgekehrt weist T2 im eingeschalteten Zustand einen viel
höheren Innenwiderstand auf als T1. Die sich daraus ergebende
Spannungsteilerwirkung bringt den Knotenpunkt X auf nahe O Volt. Da die Source-Elektrode von T3 an Erdpotential
angeschlossen ist, sperrt die zwischen Gate- und Source-Elektrode von T3 liegenden Vorspannung diesen Transistor.
809882/0704
Zu diesem Zeitpunkt sei angenommen/ daß der das Eingangssignal
liefernde Transistor (in Fig. 3 nicht gezeigt), der
'die Klemme A bei 0 Volt hält, gesperrt wird, so daß die
Klemme A effektiv leer läuft. Der Knotenpunkt X beginnt sich ; nun durch den von der Spannungsversorgung VDD über T2 j fließenden Strom auf ein oberes Potential aufzuladen. Mit j (dem Spannungsanstieg am Knotenpunkt X steigt auch das j Potential am Knotenpunkt A. Es sei angemerkt, daß der Ein- [ gangsknotenpunkt A immer noch am Ausgangsknotenpunkt der ; vorhergehenden Stufe angeschlossen ist und daher den Last- | kondensator CLB aufladen muß. Sobald jedoch der Knotenpunkt A ; auf +2 Volt aufgeladen ist, sperrt Transistor T1 des Ver- ' armungstyps (der für diesen Zweck mit einer Schwellenspannung j von -2 Volt ausgelegt worden ist), so daß dadurch der | Knotenpunkt A vom Knotenpunkt X abgetrennt wird. Dadurch wird { die durch den Transistor T2 aufzuladende Kapazität wesentlich j verringert, so daß der Knotenpunkt X praktisch unmittelbar
auf 5 Volt geht, wodurch T3 voll eingeschaltet wird und die
Lastkapazität CLA sich entlädt. Damit geht aber das Ausgangspotential, das das Eingangspotential der nächsten
Stufe darstellt, von +2 Volt auf 0 Volt über. Ein nachfolgender Spannungsrückgang an der Eingangsklemme A entlädt
die Kondensatoren CLB und bringt den Knotenpunkt X auf das
niedrige Potential.
'die Klemme A bei 0 Volt hält, gesperrt wird, so daß die
Klemme A effektiv leer läuft. Der Knotenpunkt X beginnt sich ; nun durch den von der Spannungsversorgung VDD über T2 j fließenden Strom auf ein oberes Potential aufzuladen. Mit j (dem Spannungsanstieg am Knotenpunkt X steigt auch das j Potential am Knotenpunkt A. Es sei angemerkt, daß der Ein- [ gangsknotenpunkt A immer noch am Ausgangsknotenpunkt der ; vorhergehenden Stufe angeschlossen ist und daher den Last- | kondensator CLB aufladen muß. Sobald jedoch der Knotenpunkt A ; auf +2 Volt aufgeladen ist, sperrt Transistor T1 des Ver- ' armungstyps (der für diesen Zweck mit einer Schwellenspannung j von -2 Volt ausgelegt worden ist), so daß dadurch der | Knotenpunkt A vom Knotenpunkt X abgetrennt wird. Dadurch wird { die durch den Transistor T2 aufzuladende Kapazität wesentlich j verringert, so daß der Knotenpunkt X praktisch unmittelbar
auf 5 Volt geht, wodurch T3 voll eingeschaltet wird und die
Lastkapazität CLA sich entlädt. Damit geht aber das Ausgangspotential, das das Eingangspotential der nächsten
Stufe darstellt, von +2 Volt auf 0 Volt über. Ein nachfolgender Spannungsrückgang an der Eingangsklemme A entlädt
die Kondensatoren CLB und bringt den Knotenpunkt X auf das
niedrige Potential.
Das Auftreten logischer Signale von niedrigem bzw. hohem
Potential an der Eingangsklemme B und ihre Auswirkung auf
das Arbeiten der Transistoren T11, Tl2 und T13 ist mit der
soeben beschriebenen Arbeitsweise für ein Eingangssignal
an der Klemme A und dem Arbeiten der Transistoren T1, T2
bzw. T3 identisch. Die Drain-Elektroden von T3 und T13 sind
miteinander verbunden. Ein entweder an der Eingangsklemme A
oder an der Eingangsklemme B liegendes hohes Potential
bewirkt eine Entladung der Lastkapazität CLA und hat ein
Potential an der Eingangsklemme B und ihre Auswirkung auf
das Arbeiten der Transistoren T11, Tl2 und T13 ist mit der
soeben beschriebenen Arbeitsweise für ein Eingangssignal
an der Klemme A und dem Arbeiten der Transistoren T1, T2
bzw. T3 identisch. Die Drain-Elektroden von T3 und T13 sind
miteinander verbunden. Ein entweder an der Eingangsklemme A
oder an der Eingangsklemme B liegendes hohes Potential
bewirkt eine Entladung der Lastkapazität CLA und hat ein
J
FI 976 066
- 15 niedriges Potential an der Ausgangsklemme zur Folge. Dies
wurde als A + B bezeichnet. Man erkennt sofort, daß es sich hier um eine mehrfache logische NOR-Verknüpfung handelt.
Der geringere Leistungsverbrauch und das bessere Betriebsverhalten dieser logischen Schaltung wird dadurch erreicht,
daß große Lastkapazitäten, wie zum Beispiel CLA, CLB und CLC mit einer Spannungsamplitude von nur 2 Volt geladen und
entladen werden können, während die Ausgangstransistoren vom Anreicherungstyp, wie zum Beispiel T3 und T13 an ihren
Gate-Elektroden eingangsseitig mit einer Spannungsamplitude
von 5 Volt angesteuert werden.
Die zuvor erwähnten Vorteile werden noch deutlicher aus der umfangreicheren logischen Schaltung gemäß Fig. 4. Da die
Schaltung gemäß Fig. 4 nur eine Erweiterung der Schaltung gemäß Fig. 3 darstellt, sollen vergleichbare Versorgungsspannungen angenommen werden. Somit liefert also eine
Eingangsspannung von 0 Volt am Knotenpunkt D ein Potential von nahezu 0 Volt am Knotenpunkt X1. Wenn jedoch sich der
Knotenpunkt X1 auf die Spannung +VDD aufladen kann, dann
'lädt sich der Knotenpunkt D auf eine durch die Schwellenspannung des Transistors T1' vom Verarmungstyp (z. B. 2 Volt)
begrenzte Spannung auf. Ein am Eingangsknotenpunkt D liegendes niedriges Potential sperrt T3', während ein am Eingangsiknotenpunkt
D liegendes hohes Potential T31 einschaltet.
■Der Leitzustand von T4 wird immer der gleiche sein wie der von T31. Es sei erneut auf die hohen Knotenpunkt-Kapazitäten,
!wie zum Beispiel CLD bis CLL hingewiesen, die sich aus der Leitungsmetallisierung auf der Halbleiterscheibe ergeben
iund die die größten Kapazitäten in der Schaltung sind.
!Für eine weitere Beschreibung der Arbeitsweise soll der iFall betrachtet werden, wo beide Eingangsklemmen D und E
|auf Erdpotential gehalten werden. In diesem Fall liegen auch
FI 976 066
die Knotenpunkte X1 und Y1 auf niedrigem Potential, so daß
die Auegangstransistören T31 T4, T131 und T14 vom Anreicherungstyp
alle gesperrt sind. Das hat zur Folge, daß der gemeinsame Verbindungspunkt der Drain-Elektroden von T31 und
T131 sich über T32 und T31 auf +2 Volt auflädt. Das erfüllt
die logische Bedingung, daß mit D und E beide auf niedrigem Potential der gemeinsame Drain-Anschluß von T31 und T131
auf hohem Potential liegt, was mit NICHT (D + E) bezeichnet ist. Man sieht, daß dies dieselbe logische Verknüpfung ist,
wie NICHT D und NICHT E. Wird der Eingang von T31 auf hohes Potential aufgeladen, dann liegen die Gate-Elektroden
von T33, T34 und T35 alle auf einem hohen Potential (+VDD), so daß diese letztgenannten drei Transistoren eingeschaltet
sind. Somit sind alle drei Ausgänge gesperrt. Dies ist durch die Kennzeichnung des Ausganges dadurch gezeigt, daß
D oder E auf hohem Potential sein müssen, damit am Ausgang ein logisch hohes Potential auftritt.
Es sei angenommen, daß zum gleichen Zeitpunkt die Knotenpunkte D und E auf niedrigem Potential liegen, dann kann
sich der Knotenpunkt F über T22 und T21 auf +2 Volt aufladen. Nachdem die Kapazität CLF auf +2 Volt aufgeladen ist,
schaltet T21 ab, so daß der Knotenpunkt Z rasch auf +VDD aufgeladen wird, wodurch T23 und T24 unmittelbar einschalten
und dadurch die Knotenpunkts-Kapazitäten CLH und CLI entladen. Dies befriedigt die logische Bedingung, daß diese beiden
Knotenpunkte so lange auf niedrigem Potential liegen müssen, wie dwr Knotenpunkt F auf hohem Potential liegt. Eine weitere
ins einzelne gehende Erklärung der möglichen logischen Funktionen erscheint hier nicht erforderlich, da der Fachmann
ohne weiteres in der Lage ist, weitere Beispiele anzugeben.
809882/0704
Die in Fig. 5 dargestellte Ausgangstreiberstufe nimmt an ihrer
Eingangsklemme entweder ein auf Erdpotential liegendes Eingangssignal auf oder befindet sich im Leerlaufzustand,
so daß sich die Eingangsklemme entsprechend der Schwellenspannung von T41 auf +2 Volt aufladen kann. Damit lädt aber
T42 die Gate-Elektrode von T43 auf +5 Volt auf, schaltet T43 ein, so daß der Ausgangsknotenpunkt auf nahezu 0 Volt geht.
Das niedrige Potential wird dadurch verbessert, daß man entweder T43 größer macht oder aber die Impedanz von R erhöht.
Wenn der Eingang der Schaltung in Fig. 5 geerdet ist, dann nimmt die Gate-Elektrode von T43 niedriges Potential an,
wodurch T43 gesperrt wird. Dies hat zur Folge, daß der Ausgangsknotenpunkt sich über den Widderstand R auf ein
hohes Potential auflädt. Der nach oben gerichtete Spannungsübergang am Ausgangeknotenpunkt wird dadurch verbessert,
daß man die Impedanz von R verringert und der letztlich erreichbare hohe Spannungspegel wird dadurch erhöht, daß man
die Versorgungsspannung +V2 erhöht. Der Widerstand R, der gewöhnlich außerhalb des Halbleiterplättchens angeordnet ist,
kann als Widerstand für relativ hohe Leistung ausgelegt werden. Dabei ist allgemein bekannt, daß bei Auslegung des
Widerstandes R und des Transistors T43 Schaltgeschwindigkeit und Leistungsverbrauch in einem umgekehrten Verhältnis zu
einander stehen.
Fig. 6 zeigt eine Eingangsstufe für eine logische Schaltung
gemäß der Erfindung. Das an der Gate-Elektrode von T55 liegende Eingangssignal verändert sich von Erdpotential nach
4VDD (zum Beispiel 5 Volt oder mehr). Ist T55 abgeschaltet, dann lädt sich die Drain-Elektrode durch den über T52 und
T51 fließenden Strom auf +2 Volt auf. Der innen liegende Knotenpunkt und die Gate-Elektroden von T53 und T54 werden
auf +VDD (zum Beispiel +5 Volt) aufgeladen, wodurch T53 und T54 eingeschaltet werden, und für die Eingangsknotenpunkte
FI 976 066
der nächstfolgenden logischen Stufen als Eingangssignal Erdpotential liefern. Im anderen Fall, wenn T55 eingeschaltet
ist, dann entlädt sich der innen liegende Knotenpunkt und die Gate-Elektroden von T53 und T54 über T51 und T55. Dadurch
werden T53 und T54 gesperrt, so daß ihre Ausgangsknotenpunkte (Ausgang 1 und Ausgang 2) durch die nachfolgende
logische Stufe, wie bereits ausführlich dargelegt, auf +2 Volt aufgeladen werden.
Diese vollkommen neue logische Schaltung, die aus Feldeffekt-Transistoren
des Anreicherungs/Verarmungstyps bestehen, sind bezüglich ihres Leistungsverbrauchs und ihres Betriebsverhaltens
deutlich verbessert. Selbstverständlich ist es auch möglich, daß man für die Eingangstransistoren, wie zum
Beispiel T1, positiv vorgespannte N-Kanal FETs vom Anreicherungstyp
einsetzen kann. Die Lasttransistoren, wie T2, könnten an sich bekannte als Lasttransistoren geeignete
FETs sein, die entweder mit automatischer Vorspannung arbeiten oder an ihrer Gate-Elektrode vorgespannt sind, wie
dies beispielsweise in der US-Patentschrift Nr. 3 406 dargelegt ist. Die gesamte Schaltung könnte außerdem in
P-Kanal-Technik oder in CMOS-Technik ausgeführt sein.
907
FI 976 066
e e r s e i t e
Claims (1)
- PATENTANSPRÜCHEIJ Aus Feldeffekttransistoren aufgebaute logische Schaltung, dadurch gekennzeichnet,daß ein erster Eingangs-Feldeffekttransistor (TI) vom Verarmungstyp vorgesehen ist, dessen Drain-Source-Strecke zwischen einem Eingangsknotenpunkt (A) und einem innen liegenden Knotenpunkt (X) eingeschaltet und dessen Gate-Elektrode mit einem ersten festen Potential verbunden ist,daß ein zweiter mit automatischer Vorspannung arbeitender Feldeffekttransistor (T2) vom Verarmungstyp vorgesehen ist, der als Last zwischen einem zweiten festen Potential (VDD) und dem innen liegenden Knotenpunkt (X) eingeschaltet ist, daß mindestens ein Ausgangs-Feldeffekttransistor (T3) vom Anreicherungstyp vorgesehen und mit seiner Gate-Elektrode an dem innen liegenden Knotenpunkt (X), mit seiner Source-Elektrode an dem ersten festen Potential und mit seiner Drain-Elektrode an einem Ausgangsknotenpunkt angeschlossen ist, der eine nicht vernachlässigbare Ausgangskapazität (CLA) besitzt, daß ein dritter Feldeffekttransistor vom Verarmungstyp (T11) mit seiner Drain-Source-Strecke zwischen einem zweiten innen liegenden Knotenpunkt (Y) und der Drain-Elektrode des mindestens einen Ausgangs-Feldeffekttransistors (T13) vom Anreicherungstyp angeschlossen ist, dessen Gate-Elektrode an dem ersten festen Potential angeschlossen ist unddaß ein vierter Feldeffekttransistor (Tl 2) vom Verarmungstyp zwischen dem zweiten festen Potential (VDD) und dem zweiten inneren Knotenpunkt (Y) eingeschaltet ist, so daß an, der Drain-Elektrode des mindestens einen Ausgangs-Feldeffekt-transistors (T13) vom Anreicherungstyp ein Ausgangspotential auftritt, das zwischen dem ersten festen Potential und einem zweiten Potential umschaltbar ist, das eine Funktion der Schwellenspannung des dritten Feldeffekttransistors vom Verarmungstyp ist.809882/0704 ofhginal inspectedFl 976 066Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite feste Potential (VDD) höher ist, als das erste feste Potential.Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein fünfter Feldeffekttransistor (T21) mit seiner Drain-Source-Strecke zwischen einem anderen Eingangsknotenpunkt und einem dritten inneren Knotenpunkt (Z) eingeschaltet und mit seiner Gate-Elektrode an dem ersten festen Potential angeschlossen ist, daß ein sechster mit automatischer Vorspannung arbeitender Feldeffekttransistor (T22) vom Verarmungstyp zwischen dem zweiten festen Potential (VDD) und dem dritten inneren Knotenpunkt (Z) eingeschaltet ist, unddaß mindestens ein weiterer Ausgangs-Feldeffekttransistor (T23) vom Anreicherungstyp mit seiner Gate-Elektrode an dem dritten inneren Knotenpunkt (Z), mit seiner Source-Elektrode an dem ersten festen Potential und mit seiner Drain-Elektrode am gleichen Ausgangsknotenpunkt angeschlossen ist, der eine nicht vernachlässigbare Ausgangskapazität (CLH) besitzt.Logische Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß mindestens ein weiterer Ausgangs-Feldeffekttransistor (T14) mit seiner Gate-Elektrode an dem zweiten inneren Knotenpunkt (Y') mit seiner Source-Elektrode an dem ersten festen Potential und mit seiner Drain-Elektrode an einem anderen Ausgangsknotenpunkt angeschlossen ist, der eine nicht vernachlässigbare Kapazität (CLI) besitzt.809882/0704Fl 976 066
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/811,737 US4110633A (en) | 1977-06-30 | 1977-06-30 | Depletion/enhancement mode FET logic circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2825443A1 true DE2825443A1 (de) | 1979-01-11 |
DE2825443C2 DE2825443C2 (de) | 1983-06-09 |
Family
ID=25207423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2825443A Expired DE2825443C2 (de) | 1977-06-30 | 1978-06-09 | Logische Schaltung mit Feldeffekt- Transistoren |
Country Status (5)
Country | Link |
---|---|
US (1) | US4110633A (de) |
JP (1) | JPS5412665A (de) |
DE (1) | DE2825443C2 (de) |
FR (1) | FR2396470A1 (de) |
GB (1) | GB1570666A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295064A (en) * | 1978-06-30 | 1981-10-13 | International Business Machines Corporation | Logic and array logic driving circuits |
JPS55115721A (en) * | 1979-02-28 | 1980-09-05 | Nec Corp | Integrated circuit device |
US4307308A (en) * | 1979-11-19 | 1981-12-22 | Gte Laboratories Incorporated | Digital signal conversion circuit |
JPS5769335U (de) * | 1980-10-14 | 1982-04-26 | ||
US4463273A (en) * | 1981-10-26 | 1984-07-31 | Rca Corporation | Electronic circuits and structures employing enhancement and depletion type IGFETs |
US4490632A (en) * | 1981-11-23 | 1984-12-25 | Texas Instruments Incorporated | Noninverting amplifier circuit for one propagation delay complex logic gates |
JPS5999296A (ja) * | 1982-11-29 | 1984-06-07 | 株式会社日立製作所 | 沸騰水型重水炉の工学的安全施設 |
EP0141819A4 (de) * | 1983-02-04 | 1986-06-05 | Motorola Inc | Vor kurzschluss geschützte pufferschaltung. |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3775693A (en) * | 1971-11-29 | 1973-11-27 | Moskek Co | Mosfet logic inverter for integrated circuits |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
US3866186A (en) * | 1972-05-16 | 1975-02-11 | Tokyo Shibaura Electric Co | Logic circuit arrangement employing insulated gate field effect transistors |
US3832574A (en) * | 1972-12-29 | 1974-08-27 | Ibm | Fast insulated gate field effect transistor circuit using multiple threshold technology |
JPS5160440A (en) * | 1974-11-22 | 1976-05-26 | Hitachi Ltd | Kotaiatsuyo mis fet suitsuchingukairo |
-
1977
- 1977-06-30 US US05/811,737 patent/US4110633A/en not_active Expired - Lifetime
-
1978
- 1978-05-10 GB GB18807/78A patent/GB1570666A/en not_active Expired
- 1978-05-19 JP JP5902978A patent/JPS5412665A/ja active Granted
- 1978-06-09 DE DE2825443A patent/DE2825443C2/de not_active Expired
- 1978-06-13 FR FR7818482A patent/FR2396470A1/fr active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3775693A (en) * | 1971-11-29 | 1973-11-27 | Moskek Co | Mosfet logic inverter for integrated circuits |
Non-Patent Citations (1)
Title |
---|
IBM Techn. Discl.Bull. Vol.18, No.5, Oct.75, S.1450, dsgl. Vol.18, Nr.11, Apr.76, S.3723 * |
Also Published As
Publication number | Publication date |
---|---|
JPS5648095B2 (de) | 1981-11-13 |
FR2396470B1 (de) | 1982-06-04 |
DE2825443C2 (de) | 1983-06-09 |
GB1570666A (en) | 1980-07-02 |
JPS5412665A (en) | 1979-01-30 |
FR2396470A1 (fr) | 1979-01-26 |
US4110633A (en) | 1978-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE3342336A1 (de) | Schnittstellenschaltung | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE2534181A1 (de) | Schaltungsanordnung zur anpassung von spannungspegeln | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2359151A1 (de) | Steuerschaltung fuer feldeffekttransistoren | |
DE2917599C2 (de) | Integrierte monolithische komplementäre Metalloxyd-Halbleiterschaltung | |
DE2946025C2 (de) | ||
EP0496018A1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE2835692C3 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2825443A1 (de) | Logische schaltung mit feldeffekt- transistoren | |
DE19949628A1 (de) | Spannungspegel-Transfer | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE69629925T2 (de) | Spannungsschaltkreis für negative spannungen | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE2552849C3 (de) | Logische Schaltung | |
DE19637013A1 (de) | Treiberschaltung | |
DE602004009308T2 (de) | Schaltungskonfiguration für einen stromschalter einer bit-/wortleitung eines mram-bausteins | |
WO1995026077A1 (de) | Verlustarme integrierte schaltung mit reduziertem takthub | |
DE69630203T2 (de) | Synchron mit Taktsignalen arbeitende Verriegelungsschaltung | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2447350C2 (de) | Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8126 | Change of the secondary classification |
Ipc: H03K 19/092 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |