DE2809966A1 - Feldeffekttransistorschaltung mit verbesserten betriebseigenschaften - Google Patents

Description

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

moe / sue

Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften

Die Erfindung bezieht sich auf mit Feldeffekttransistoren aufgebaute Inverterschaltkreise mit einer verbesserten Laststromcharakteristik entsprechend dem Oberbegriff des Patentanspruchs 1.

Ein bei Inverterschaltungen mit Isolierschicht-Feldeffekttransistoren zu beobachtender wesentlicher Nachteil besteht darin, daß diese Schaltungen relativ schlechte Stromtreibereigenschaften aufweisen. Ein Isolierschicht-Feldeffekttransistor (IGFET) stellt praktisch einen modulierten Widerstand dar, so daß derartige IGFET-Schaltungen große RC-Zeitkonstanten aufvreisen, insbesondere während des Schaltübergangs beim Abschalten kapazitiver Lasten. Dieser Mangel fällt besonders dann ins Gewicht, wenn ein solcher IGFET-Inverter als sog. off-chip-Treiber für einen hochintegrierten Schaltkreis eingesetzt wird, d. h., nicht ,direkt mit der jeweiligen integrierten Schaltung zusammen (ausgebildet ist, deren Kapazitäten er aufladen muß. Im 'folgenden soll kurz auf die nach dem Stande der Technik ,verfügbaren derartigen IGFET-Inverterschaltungen eingegangen !werden.

Der einfachste IGFET-Inverterschaltkreis besteht aus einem in Reihe zu einem IGFET vom Anreicherungstyp geschalteten Widerstand. Der Source-Anschluß des IGFET wird dabei an ein Referenzpotential bzw. Massepotential gelegt und der Widerstand liegt an einer Drain-SpannungsquelIe. Die Ausgangsspannung dieser Schaltung wird am Verbindungspunkt zwischen dem Widerstand und dem IGFET abgenommen. Im Aus-

MA 976 015

809838/071S

schaltzustand des Anreicherungstransistors liegt die Ausgangsspannung praktisch auf dem Drain-Potential der Versorgungsspannung, was typisch dem logischen "Eins"-Pegel entspricht. Wird der Anreicherungstransistor eingeschaltet, wird der Ausgang (unter Voraussetzung eines N-Kanal-Tansistors)= auf einem Spannungspegel abgesenkt, der in der Nähe der Bezugsspannung liegt und typisch dem logischen "Null"-Pegel entspricht. Dieser Spannungspegel für den logischen "NuIl"-Zustand hängt von dem Widerstandsverhältnis des Anreicherungs-IGPET und dem Lastwiderstand ab. Obwohl die Verwendung eines einfachen Widerstandes als Lastelement den Vorteil aufweist, daß einer der Ausgangspegel gleich der Drain-Versorgungsspannung ist, erweist sich ein solcher Schaltkreis nicht als günstig in einer integrierten Schaltungsausführung. Ein aus Verlustleistungsgründen zur Erzielung eines ausreichend hohen Widerstandswertes vorzusehendes Diffusionsgebiet auf dem Halbleiterchip würde nämlich einen erheblichen Anteil der Halbleiteroberfläche erfordern.

Als Ersatz für einen derartigen diffundierten Lastwiderstand ist die Verwendung eines Anreicherungs-IGFET bekannt, dessen Gate- und Drain-Anschlüsse miteinander verbunden an der Drain-Versorgungsspannung liegen. Diese Schaltung weist jedoch den Nachteil auf, daß der Spannungspegel für die logische "Eins" am Ausgang nur ein Potential erreichen kann, das der Drain-Spannung abzüglich des Wertes einer Schwellenspannung des Last-IGFET entspricht, wobei die Schwellen- !spannung in typischen Fällen größer als ein Volt ist. Ein 'weiterer Nachteil liegt darin, daß der Ausgangsstrom des ,Lastelementes sehr schnell abnimmt, wenn die Spannung am Ausgangsknoten und damit das Source-Potential des Last-IGFET in Folge des stets in seinem Sättigungsbereich vorgespannten Lasttransistors zunimmt. Dieser Typ von Inverterschaltung wird deshalb auch als Inverter mit gesättigter Last bezeichnet.

MA 976 ΌΤ5

809838/0715

Eine weitere Ausführung des Lastelementes in einem IGFET-Inverterschaltkreis verwendet einen Anreicherungs-IGFET, dessen Gate an eine Spannung angeschlossen ist, die größer als die zugehörige Drain-Versorgungsspannung ist. Damit wird das Lastelement stets in seinem linearen Betriebsbereich vorgespannt, so daß der unerwünschte Laststromabfall entsprechend den Verhältnissen bei Schaltungen mit gesättigter Last" entfällt. Demzufolge wird dieser Typ von Inverterschaltkreisen auch als Inverter mit linearer Last bezeichnet. Der Nachteil dieser Lösung besteht in dem Erfordernis einer zusätzlichen Spannungsquelle.

Eine weitere Ausführung nach dem Stand der Technik besteht in der Verwendung eines IGFET vom Verarmungstyp, dessen Gate ,und Source elektrisch verbunden sind, wodurch eine hinsicht- !lich der oben beschriebenen Lastelemente verbesserte Laststromcharakteristik mit größerer Stromlieferung erreichbar :ist. Eine Inverterschaltung dieses Lastelementtyps weist jeinen Anreicherungs-IGFET mit demselben Kanal-Leitfähigkeits-

!typ wie das Lastelement vom Verarmungstyp auf, worüber der 'Ausgangsknoten mit der Source-Versorgungsspannung angeschlossen ist. Der Gate-Anschluß des Anreicherungstransistors dient als Eingang der Inverterschaltung. Wegen der Gate-Source-Verbindung des (Last)-Elements vom Verarmungstyp bleibt beim [übergang der Ausgangsspannung auf dem Wert der Drain-Versorgungsspannung der Strom am Ausgang im wesentlichen konstant, wodurch die Schaltgeschwindigkeit des Inverter- ^; Schaltkreises verbessert wird.

Schließlich benutzt ein weiterer IGFET-Inverterschaltkreis nach dem Stande der Technik ein Paar komplementärer IGFET- bzw. CMOS-Tansistoren. Ein N-Kanal Anreicherungstransistor ist mit der am wenigsten positiven und ein P-Kanal Anreicheruncfstransistor mit der am meisten positiven Spannungsquelle verbunden, wobei die gemeinsamen Drain-Elektroden den Ausgang bilden. Die Gate-Anschlüsse der Transistoren sind miteinander MA 976 015

809838/0715

verbunden und erhalten das Eingangssignal zugeführt. Befindet sich das Eingangssignal auf seinem unteren Spannungspegel, ist der N-Kanal-Anreicherungstransistor ausgeschaltet und der P-Kanal-Anreicherungstransistor ist eingeschaltet, so daß am Ausgang der Spannungspegel der am meisten positiven Spannungsquelle vorliegt. Befindet sich das Eingangssignal auf seinem oberen Pegelwert, ist der N-Kanal-Transistor eingeschaltet und der P-Kanal-Transistor ausgeschaltet, so daß am Ausgang der Spannungspegel der am wenigsten positiven Spannungsquelle vorliegt.

Da im Ruhezustand jeweils eines der beiden Elemente dieses Transistorpaares stets ausgeschaltet ist, wird dieser Schaltkreistyp auch als dynamische Schaltung bezeichnet. Damit wird zum Ausdruck gebracht, daß er Verlustleistung nur während der eigentlichen Schaltzeiten aufnimmt. Im Gegensatz dazu benötigen die zuvor beschriebenen Schaltkreistypen Verlustleistung sowohl während ihrer Schaltzeitpunkte als auch im Ruhezustand, weshalb man sie zu den Schaltkreisen vom sog. statischen Typ rechnet.

Eine Lösung des hier angesprochenen Problems, wonach IGFET-Halbleiterschaltungen mit off-chip-Treibern benötigt werden, die ausreichend große Ströme zur Bewältigung der Kapazltäts-

; aufladungen liefern können, besteht in dem Einsatz von Bipolartransistoren für die Treiberzwecke in einem hybriden JIGFET/Bipolarkonzept, Wegen der höheren Kosten im Zusammenhang mit der Notwendigkeit einer zusätzlichen Bipolarprozeß-I linie wurde dieser Lösungswert nicht allgemein beschritten.

Schließlich wurde auch bereits vorgeschlagen, die eine Inverterstufe bildenden beiden Feldeffekttransistoren für das aktive Schaltelement bzw, das Lastelement als Kombination eines Anreicherungs- mit einem Verarmungs-FET auszulegen, wobei die beiden Feldeffekttransistoren in gegeneinander

MA 976 015

809838/07 1 S

isolierten Substratbereichen gebildet sind. Dadurch läßt sich die bei einem Spannungsanstieg am Ausgang ansonsten unvermeidliche Source-Substratspannungserhöhung des Lastelementes vermeiden, woraus eine verbesserte Laststromcharakteristik resultiert.

Es ist Aufgabe der Erfindung, einen demgegenüber mit weiter verbesserter Lastcharakteristik ausgestatteten FET-Inverterschaltkreis anzugeben. Insbesondere soll es damit möglich sein, Feldeffekttransistoren vom gleichen Kanalleitfähigkeitstyp einzusetzen und dennoch mit CMOS-Schaltungen vergleichbare Lastcharakteristiken bei verkürzter Stufenverzögerung zu erhalten.

Die zur Lösung dieser Aufgabe wesentlichen Merkmale samt vorteilhaften Weiterbildungen finden sich in den Patentansprüchen .

Zusammengefaßt wird nach der Erfindung eine im folgenden näher beschriebene Modulation der Substratvorspannung vor-.gesehen. Dadurch wird die Schwellenspannung des Lastelementes jin einem FET-Inverterschaltkreis in dem Maße herabgesetzt, :wie die Ausgangsspannung von ihrem anfänglichen Wert aus j zunimmt. Die zugehörige Schaltungsstruktur sieht für das Lastelement einen isolierten Substratbereich vor, mit dem Schaltungsmittel zum Anheben der Substratspannung verbunden sind, wenn das Source-Potential des Lastelementes ansteigt. Bevorzugt findet ein zweistufiger Inverterschaltkreis Anwendung, dessen erste Stufe als Spannungsquelle für die Modulationsspannung dient. Der Ausgang der ersten Inverterstufe ist mit dem isolierten Substrat des Lastelementes in der zweiten Inverterstufe verbunden, so daß das Lastelement in der zweiten Inverterstufe derart mit einer modulierten Substratvorspannung betrieben wird, daß sich dessen Substratpotential schneller ändert als dessen

üT5

809838/0715

Source-Potential. Die derart aufeinander abgestimmten Potentialänderungen des Substrats relativ zur Source resultieren in einer Verringerung der Schwellenspannung in dem Maße, wie die Ausgangsspannung der zweiten Inverterstufe zunimmt.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1A ein schematisches Schaltbild eines Inverterschaltkreises nach einem älteren Vorschlag mit einem Lastelement mit isoliertem Substrat;

Fig. 1B eine Veranschaulichung der Laststromcharakteristik für den Schaltkreis von Fig. 1A;

Fig. 2 eine Querschnittdarstellung durch die

Halbleiteranordnung für den Inverterschaltkreis nach Fig. 1A; j

Fig. 3 ein schematisch verallgemeinertes Schalti bild eines Inverterschaltkreises;

Fig. 4 eine Veranschaulichung der normierten

Lastkennlinien für einen Schaltkreis entsprechend Fig. 3;

Fig. 5 eine Veranschaulichung der Ausgangskennlinien

für das Lastelement T2 in Fig. 6 für verschiedene Source-Substratvorspannungen;

MA 976 015 -

809838/0715

Fig. 6 ein schematisches Schaltbild des hinsichtlich

seiner Substratvorspannung modulierten Inverterschaltkreises nach der Erfindung und

Fig. 7 einen Hinweis auf die Anwendung der Substratmodulation auf Lastelemente vom Bootstrap-Typ.

Bevorzugt werden bei den hier beschriebenen Schaltkreisen Anreicherungs- und Verarmungstransistoren vom N-Kanaltyp eingesetzt. N-Kanal-Anreicherungstransistoren werden hergestellt, indem beabstandet N-Typ Source und Drain-Gebiete in ein Substrat vom P-Typ eindiffundiert werden. Über dem Kanalgebiet zwischen Source und Drain wird eine !isolierschicht, z. B. aus Siliciumdioxid, und darüber 'eine leitende Gate-Elektrode gebildet. Unter der Annahme, !daß das Sourcegebiet eines solchen Transistors auf Masse-

!potential liegt und das Drain-Gebiet auf einen positiven [Spannungswert vorgespannt ist, wird der Transistor stets !dann leitend werden, wenn seine Gate-Source-Spannung V _g positiver ist als die Schwellenspannung V_,, wobei V™ einen positiven Wert aufweist. Ist V_„ geringer als V_, wird praktisch keine Stromleitung auftreten.

|N-Kanal Isolierschicht-Feldeffekttransistoren vom Verarmungstyp weisen im wesentlichen denselben Aufbau auf, wie oben beschrieben wurde, jeodch mit der Ausnahme, daß zwischen den diffundierten Gebieten ein normalerweise mittels Ionenimplantation hergestellter N-Kanal besteht. Ein Verfahren zur Implantation solcher N-leitfähiger Kanäle zur Herstellung von Verarmungstransistoren ist beschrieben im Artikel von L. Forbes "N-Channel Ion-implanted Enhancement/ Depletion FET Circuit and Fabrication Technology", im IEEE Journal of Solid State Circuits, Vol. SC-8, Juni 1973,

MA 976 015

809838/0715

Seiten 226 bis 230. N-Kanal Verarmungstransistoren weisen eine Schwellenspannung auf, die stets negativ ist, so daß sie bei Null-Spannung sowie negativen Gate-Source-Spannungen leitend sind.

Im Rahmen der vorliegenden Erfindung können gleichermaßen auch P-Kanal Transistoren anstelle der beschriebenen N-Kanal Transistoren eingesetzt werden. P-Kanal Anreicherungsund Verarmungstransistoren arbeiten in derselben Weise wie die entsprechenden N-Kanal Transistoren, jedoch mit der Ausnahme, daß die Spannungspolaritäten umgekehrt sind. Im Rahmen dieser Beschreibung entspricht deshalb die Bezeichnung "unterer Spannungspegel" der Source-Spannung, die üblicherweise Massepotential bedeutet, und der Ausdruck "oberer Spannungspegel" steht entsprechend für die Drain-Spannung, die für einen P-Kanal Transistor eine negative und für einen N-Kanal Transistor eine positive Spannung sein wird. Gelegentlich wird es zweckmäßig sein, die Drain-Spannungspegel mit "logischer Eins-Pegel" zu bezeichnen, was für einen P-Kanal Transistor eine Spannung im typischen Bereich von -5 bis -17 Volt und für einen N-Kanal Transistor einen typischen Bereich von +5 bis +17 Volt bedeuten wird. In gleicher Weise wird das Source- oder Massepotential gelegentlich zweckmäßig als "logischer Null-Pegel" bezeichnet werden, wobei dafür ein Bereich von 0 bis 2,2 Volt als positive Spannung für N-Kanal Transistoren bzw. als negative Spannung für P-Kanal Transistoren anzusehen ist.

Das schematische Schaltbild eines verbesserten IGFET-Inverterschaltkreises nach dem genannten älteren Vorschlag mit einem in einem isolierten Substratbereich angeordneten Lastelement ist in Fig. 1A dargestellt, wobei die zugehörige Laststromkennlinie in Fig. 1B gezeigt ist. Zur Erleichterung des Vergleichs ist in Fig. 1B die entsprechende Kennlinie für einen üblichen Anreicherungs-ZVerarmungstransistor-

MA 975 0T5

809838/0715

Inverterschaltkreis mit aufgenommen. Der in Fig. 1A im Schaltbild gezeigte Inverterschaltkreis kann in einer in Fig. 2 im Querschnitt gezeigten Halbleiterstruktur realisiert werden. Der Inverterschaltkreis von Fig. 1A enthält einen Anreicherungs-IGFET als aktives Element 2 in einem ersten Bereich 4 des P-leitfähigen Halbleitersubstrates 6. Der Anreicherungs-IGFET 2 ist mit seiner Drain 8 an einen Ausgangsschaltungsknoten 10, mit seiner Source 12 an ein Source-Potential, in diesem Fall Massepotential, und mit seinem Gate 14 an eine Eingangssignalspannung V_ angeschlossen. Dieser erste Bereich 4 des Substrats 6 liegt auf einem ersten Substratpotential V₃₃. In einem zweiten Substratbereich 18, der von dem ersten Bereich 4 elektrisch isoliert ist, ist ein Verarmungs-IGFET als Lastelement 16 angeordnet. Für die elektrische Isolation des Verarmungstransistors 16 ist ein gesperrter PN-Übergang 20 vorhanden, der zwischen dem N-leitfähigen Isolationsdiffusionsgebiet 22 und dem P-leitfähigen Substrat 6 gebildet wird. Das .Lastelement 16 vom Verarmungstyp weist eine Verbindung seiner Source 24 mit seinem Gate 26 auf, die elektrisch mit dem von dem PN-Übergang umgebenen isolierten Substrat 18 verbunden ist. JDie Source 24, das Gate 26 sowie der isolierte Substratjbereich 18 sind mit dem Ausgang 10 des Inverterschaltkreises

gemäß der Anordnung in Fig. 2 verbunden. Die Drain-Elektrode 28 liegt an einer Drain-Versorgungsspannungsquelle V. Diese Drain-Spannung V__ kann wahlweise mit dem N-leitfähigen Isolationsfiffusionsgebiet 22 verbunden sein, um dessen Sperrvorspannungszustand in bezug auf das Substrat 4 aufrechtzuerhalten. In diesem Fall sollte zur Flächenreduzierung des Lastelementes vorteilhaft das Drain-Diffusionsgebiet sowie das Isolations-Diffusionsgebiet 22 miteinander verschmolzen werden.

Für den in Fig. 1A gezeigten Inverterschaltkreis haben sowohl der Verarmungstyp-IGFET 16 wie auch der Anreicherungstyp-IGFET 2 denselben Kanal-Leitfähigkeitstyp, d. h.

⁵» 809838/O₇Ts

- 12 entweder einen P- oder einen N-Kanal.

Die Schaltung nach Fig. 1A beseitigt den Anstieg der Source-Substratvorspannung des Lastelements 16 vom Verarmungstyp, und liefert so für den Inverterschaltkreis eine in Fig. 1B gezeigte verbesserte Lastcharakteristik.

Die verminderte Stromlieferung eines konventionellen Anreicherungs-ZVerarmungs-IGFET-Inverterschaltkreises im Zustand des hohen Ausgangsspannungspegels (vgl Fig. 1B) ist bewirkt durch einen entsprechenden Anstieg der Source-Substratvorspannung bei gleichzeitiger Verminderung der Drain-Source-Vorspannung. Durch die Vermeidung des Anstiegs der Source-Substratvorspannung wird die in Fig. 1B dargestellte verbesserte Charakteristik erhalten, da dann die Herabsetzung der Drain-Source-Vorspannung allein verantwortlich für den Ausschaltvorgang ist.

Die in Fig. 1A gezeigte Source-Stustratverbindung des Verarmungstyp-Lastelementes kann in üblichen Anreicherungs-/ Verarmungstyp-Inverterschaltkreisen nicht hergestellt werden, : in denen sowohl das aktive Schaltelement 2 als auch das ! Lastelement 16 sich dasselbe Substrat teilen. Es ist vielmehr notwendig, das Substrat des Lastelementes 16 von dem Substratanteil für das aktive Schaltelement 2 zu isolieren. Das ! wird entsprechend der in Fig. 2 gezeigten Lösung durch !Verwendung einer Isolationsdiffusion 22 bewirkt, die mit einer den entsprechenden PN-Übergang sperrenden Spannung ,ν verbunden wird. In Fig. 2 ist diese Anordnung für ein p-leitfähiges Substrat gezeigt.

Im Rahmen der Erfindung wird eine weitere Verbesserung des in Fig. 1A gezeigten Schaltkreises in der Form erreicht, daß die Schwellenspannung des Lastelementes in dem Maße abnimmt, wie die Ausgangsspannung von ihrem anfänglichen

MA 976 ΌΪ5 ""

809838/0715

28Ü9966

Wert aus zunimmt. Fig. 6 zeigt die Schaltung eines entsprechenden Schaltkreises, bei dem für das FET-Lastelement T2 ein isolierter Substratbereich sowie damit verbundene Schaltungsmittel in Form der Inverterstufe A vorgesehen sind, über die die Substratvorspannung von T2 in dem Maße angehoben wird, wie das Source-Potential von T2 ansteigt. Der spezielle in Fig. 6 gezeigte Schaltkreis ist ein zweistufiger Inverterschaltkreis. Die erste Stufe A mit den Transistoren T3 und T4 kann als konventioneller Inverterschaltkreis ausgeführt sein, z. B. als solcher mit linearer Last, gesättigter Last oder als Anreicherungs-ZVerarmungs-FET-Inverter, dessen Eingang mit der Eingangssignalspannung V„ beaufschlagt wird. Der Ausgang der ersten Inverterstufe mit den Transistoren T3 und T4 ist mit dem isolierten Substratbereich des FET-Lastelementes T2 einer zweiten Inverterstufe B mit den Transistoren T1 und T2, so daß das Lastelement T2 der zweiten Inverterstufe B hinsichtlich seines isolierten Substrats eine derart modulierte Vorspannung zugeführt bekommt, daß das Potential des isolierten Substrats sich schneller als das zugehörige Source-Potential ändert. Diese aufeinander !abgestimmte Veränderung des Potentials des Isolierten Sub-

strats relativ zum Source-Potential für T2 vermindert die Schwellenspannung, wenn die Ausgangsspannung der zweiten Stufe zunimmt. In bevorzugter Ausführungsform können die erste und zweite Stufe Verarmungstyp-Lastelernente T2 und T4 mit einem isolierten Substrat enthalten.

Zur Verbesserung der Betriebseigenschaften derartiger Schaltungen wurden verschiedene grundsätzliche Schaltungsanordnungen sowohl mit P-Kanal als auch N-Kanal Feldeffekttransistoren vorgeschlagen. Beispielsweise ist bei dem in Fig. 3 gezeigten Inverterschaltkreis mit N-Kanal Feldeffekttransistoren bei einer Verbindung des Gates des Last-Feldeffekttransistors mit seinem Drain-Anschluß an V__ die als Kurve 31 in Fig. 4 gezeigte Lastcharakteristik erzielbar.

809838/071S

Dies entspricht der eingangs abgehandelten Schaltungskonfiguration mit sog. gesättigter Last. Festzuhalten ist, daß der Stromabfall bei zunehmender Ausspannung V durch folgende Einflüsse bedingt ist:

a) Verminderung der Gate-Source-Vorspannung des Lastelements;

b) Verminderung der Substrat-Source-Vorspannung, die in der Zunahme der Schwellenspannung des Lastelementes resultiert und schließlich

c) Abnahme der Drain-Source-Vorspannung, wodurch

der Strom durch das Lastelement abgeschaltet wird.

Eine verbesserte Lastcharakteristik für den in Fig. 3 in allgemeiner Form gezeigten Inverterschaltkreis ließe sich erreichen, wenn das Gate des Lastelementes mit einer Spannungsquelle verbunden würde, die eine Spannung V__r größer als V_nn lieferte. Die derart erzielbare sog. lineare Lastcharakteristik ist als Kennlinie 32 in Fig. 4 gezeigt. Bei dieser Betriebsweise wird der Stromabfall durch dieselben Faktoren, wie oben für die gesättigte Lastkennlinie beschrieben, bedingt, allerdings mit der Ausnahme, daß wegen der gegenüber V_DD größeren Gate-Spannung V _L durch Verringerung der relativen Änderung der Gate-Source-Vorspannung eine gewisse Verbesserung der Stromcharakteristik erzielt wird.

,Nach einer weiteren für den in Fig. 3 allgemein dargestellten ι Inverterschaltkreis vorgesehenen Betriebsweise wird die Verwendung eines Lastelementes vom Verarmungstyp vorgesehen, j das eine negative Schwellenwertspannung aufweist, so daß bei einer Verbindung des Gates mit der Source die in Fig. 4 als Kennlinie 33 gezeigte Charakteristik erreicht wird. Dabei wird die Stromabnahme aufgrund des Faktors (a) bei gesättigter Last ausgeschaltet, da das Lastelement nunmehr eine konstante Gate-Source-Spannung von null Volt aufweist. Das Lastelement

^⁹⁷⁶⁰¹⁵ 809838/071S

wird in diesem Fall anfänglich im gesättigten Bereich betrieben, wobei der Strom proportional zum Quadrat der Schwellenspannung ist. Mit zunehmender Ausgangsspannung V- nimmt auch die Source-Substratvorspannung ab und die Schwellenspannung nimmt zu, wodurch ein Stromabfall bewirkt wird. Der Ausschaltvorgang findet schließlich statt, weil die Drain-Source-Vorspannung dabei auf null Volt zurückgeht.

Eine weitere Möglichkeit besteht darin, das Lastelement in dem in Fig. 3 in allgemeiner Form gezeigten Inverterschaltkreis mit einem isolierten Substratbereich vorzusehen, vgl. für den Fall von Dünnfilm-Feldeffekttransistorschaltungen .das Buch "Physics of Semiconductor Devices", von S.N. Sze, veröffentlicht im Verlag John Wiley, 1969, Seiten 568 bis 586. In diesem Fall kann durch Verbindung des Substrats mit der zugehörigen Source die Substrat-Source-Vorspannung konstant gehalten werden. Die daraus resultierende Lastcharakteristik üst mit 34 in der Darstellung von Fig. 4 gekennzeichnet und !hängt nur noch von den Bauelementeigenschaften ab.

Eine demgegenüber weitere Verbesserung wird nun im Rahmen der vorliegenden Erfindung dadurch erreicht, daß man die Schwellenspannung des FET-Lastelementes in dem Maße reduziert, wie die Ausgangsspannung V_ von ihrem anfänglichen Wert aus über null Volt hinaus ansteigt. Da der Drain-Source-Strom in seiner Größe vom Quadrat der Schwellenspannung im isolierten Substratbereich abhängt, wird durch eine mit zunehmendem V_ abnehmende Schwellenspannung die Strom- bzw. Lastcharakteristik 35 in den Fign. 4 und 5 weiter bedeutsam verbessert.

Zum besseren Verständnis dieses Zusammenhangs soll auf Fig. Bezug genommen werden. Dort ist die Abhängigkeit des Drain-Source-Stromes d_DS) von der Drain-Source-Spannung (V_Dg) für

MA 976 015

809838/0715

verschiedene Source-Substrat-Vorspannungen bei V_„ = OV

Gd

für das Lastelement T2 der Inverterstufe B von Fig. 6
dargestellt.

Unter der Annahme von V__ = 5V, V_{0 v} = -5V wird bei V^ = 5V,

UlJ DA Ji

V_Ä ·\» OV betragen. Nimmt V_o„ zusammen mit V- zu, vorzugsweise

A ολ A

um den gleichen Betrag, ergibt sich die resultierende ■ Lastkennlinie 35 von Fig. 5 für den resultierenden Drain- j Source-Strom. Aus der Lastkennlinie 35 geht hervor, daß bei j einer modulierten Vorspannung des isolierten Substrats von ι T2 verbesserte Stromtreibereigenschaften des Elements gegen ! Ende des Einschaltvorgangs erzielt werden. j

Einsatz kann ein im Rahmen der Erfindung aufgebauter Schalt- ' kreis in sog. off-chip-Treiberschaltungen finden, die gute ι Stromtreibereigenschaften erfordern. Ein zugehöriger Schaltkreis ist in Fig. 6 gezeigt, der aus der grundsätzlichen { Verarmungstyp-Inverterstufe B mit T2 als Lastelement in ■ jeinem isolierten Substrat, das mit dem Ausgang der Inverter- j stufe A verbunden ist, besteht und dessen Eingang mit der
!Eingangssignalspannung V„ beaufschlagt ist.

iln der Inverterstufe A ist T3 hinsichtlich Source und Substrat
mit einem Substratpotential von -5V verbunden beispielsweise
;so, daß der Ausgangsspannungshub V__TTT, zwischen dem Substrat-

! o U Jd

potential von -5V und der Drain-Spannung von +5V liegt.
Dieser größere Spannungshub von V_gUB wird an das isolierte
Substrat von T2 angelegt, so daß die Source-Substrat-Diodenvorspannung stets in Sperrichtung gepolt ist.

Für die Inverterstufe B beträgt bei einer Eingangsspannung
V_n, = 5V bei leitendem Transistor T1 die Aus gangs spannung

V. ⁴V* OV. Folglich wird T3, der eine Schwellenspannung
von über 5V aufweist (was mittels Ionenimplantation oder
einer dicken Gate-Isolierschicht erreicht werden kann) ein-

MA 976 015

809838/0715

schalten, so daß V_OTTO für den Inverter A -5V beträgt. Mit

P UtJ

^„t, = -5V und V.

ο ÜB A

OV weist das Lastelement T2 für

bX

einen Wert von -5V auf. Im anderen Extremfall, nämlich bei V„ * OV, ist T1 ausgeschaltet und V_ beträgt 5V, wobei T3

£i A

ebenfalls ausgeschaltet ist und V__T7R = 5V beträgt. In diesem Fall beträgt V_gx für T2 OV. In der folgenden Tabelle sind zur Veranschaulichung verschiedene Vorspannungswerte angegeben, wenn V„ von 5V nach OV umschaltet.

TABELLE

vE/v	vA/v	V /V SUB'v	VSX/V	vT/v	0,2
5	0	-5	-5	-2,0	0,0
4	1	-3	-4	-2,2	-0,2
3	2	-1	-3	-2,4	-0,4
2	3	1	-2	-2,6	-0,6
1	4	3	_<	-2,8	-0,8
0	5	5	0	-3,0

Aus der Tabelle ist ersichtlich, daß mit abnehmender Spannung V_ von 5V auf OV der Inverter A eine Spannungszunahme für V_gUB von -5V auf +5V erzeugt. Gleichzeitig erzeugt der Inverter B eine Spannungszunähme für V. und damit den Spannungshub für Gate und Source von T2 von OV auf +5V. Die Source'-Substrat-Spannung V__x für T2 ändert sich dabei von -5V auf OV und entspricht damit dem Spannungshub für V„ und somit der Spannung für Source und Gate von T2. Dadurch wird die Schwellenspannung V_T für das Lastelement T2 von ungefähr -2V auf -3V abnehmen, und zwar in dem Maße, wie sich V. seinem maximalen Wert nähert. Damit kann ein zunehmend größerer Strom durch das Lastelement T2 fließen, wodurch die in Fig. 4 gezeigte Stromcharakteristik 35 zustande kommt, die auf eine bessere Stromtreibereigenschaft während des Umschaltvorgangs hinweist.

MA 976 015

809838/0715

Eine weitere Möglichkeit beim Einsatz dieses beschriebenen Konzepts besteht darin, die Schwellenspannung V' mittels Ionenimplantation im Gate-Bereich von T 2 so einzustellen, daß während des Schaltvorgangs beim übergang von V_ von 5V auf OV V₁J, sich von 0,2V nach -0,8V ändert. Daraus resultiert dann die in Fig. 4 mit 36 gekennzeichnete Kennlinie. Die beschriebene Änderung der Schwellenspannung V' findet sich ebenfalls in der oben gezeigten Tabelle.

Bezüglich des Lastelements T2 sind darüber hinaus noch weitere Ausgestaltungen möglich, die jedoch demgegenüber nicht so ausgeprägte Verbesserung der Lastcharakteristik bewirken. Beispielsweise kann T2 als sog. lineares Lastelement geschaltet sein, dessen Gate mit einer Spannung gleich oder größer als der Drain-Spannung verbunden ist. Weiterhin kann T2 durch einen Anreicherungstyp-FET dargestellt werden, dessen Gate mit seiner Drain verbunden ist.

Zusammengefaßt gibt die vorliegende Erfindung Maßnahmen zur Verbesserung der Betriebseigenschaften derartiger FET-Schaltkreise an, die isolierte Substratbereiche aufweisen, indem man die Substratvorspannung eines in diesen Schaltungen !vorgesehenen Lastelementes "moduliert". Nach dem gegenwärtigen Stand der Technik werden Verbesserungen der Betriebseigenschaften insbesondere durch Erhöhung der Gate-Spannungen der Lastelemente erzielt, wozu man sich der sog. Bootstrap-Techniken, vgl. zB. US-PS 3 506 851, bedient. Durch gemeinsame Anwendung der oben beschriebenen modulierten Substratvorspannung in solchen Bootstrap-Schaltkreisen läßt sich eine demgegenüber weiter gesteigerte Leistungsfähigkeit dieser Schaltkreise erreichen. Ein Beispiel für einen mit Anreicherungstyp-Feldeffekttransistoren aufgebauten Bootstrap-Schaltkreis, dessen Lastelement T2 mit einer modulierten Substratvorspannung beaufschlagt wird, ist in Fig, 7 gezeigt. Es ist ersichtlich, daß ein konventioneller

MA 976 015~

809838/071S

!Boots trap-Schaltkr eis mit T2¹, T5 und C als Ersatz für das JLastelement T4' eingesetzt werden Jcann, um eine noch weiter [verschnellerte Modulation der Substratvorspannung von T2' izu erreichen.

MA 976 015

009838/0715

L e

e r s e i \ e

Claims (8)

1. 280ÜB66

   PATENTAHSPRÜCHE

   (1 J Inverterschaltkreis in integrierter Halbleiteranordnung mit einem ersten Feldeffekttransistor als aktives Schaltelement, dessen Gate mit dem Schaltungseingang und dessen Drain mit dem Schaltungsausgang verbunden ist, und mit einem hinsichtlich seiner Drain-Source-Schaltstrecke zur Schaltstrecke des ersten Feldeffekttransistors in Reihe liegenden zweiten Feldeffekttransistor mit isoliertem Substratbereich als Lastelement, dadurch gekennzeichnet, daß an den isolierten Substratbereich des zweiten Feldeffekttransistors eine Modulationsspannungsquelle angeschlossen ist, die eine mit zunehmender Ausgangsspannung stärker als diese zunehmende Substratvorspannung bereitstellt und die Schwellenspannung des das Lastelement darstellenden zweiten Feldeffekttransistors mit zunehmender Ausgangsspannung verringert.
2. 2. Inverterschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung der Modulations-

   ' Spannungsquelle durch einen zweiten Inverterschaltkreis

   (A) gebildet ist, dessen Eingang ebenfalls mit dem ; Schaltungseingang (V-) und dessen Ausgang mit dem

   ; E

   isolierten Substratbereich des zweiten Feldeffekttransistors (T2) verbunden ist (Fig. 6).
3. 3. Inverterschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungsanordnung der Modulationsspannungsquelle (Inverter A) einen dritten Feldeffekttransistor (T3) als aktives Schaltelement enthält, dessen Gate ebenfalls mit dem Schaltungseingang (V-.) und dessen Source und Substrat mit dem Substrat des ersten Feldeffekttransistors (T1) verbunden sind, daß ferner ein vierter Feldeffekttransistor

   _ (T4) mit isoliertem Substratbereich als zugehöriges MA 976 οί5

   809838/0715

   Lastelement vorgesehen ist, dessen Gate, Source und Substrat gemeinsam mit der Drain des dritten Feldeffekttransistors (T3) mit dem isolierten Substratbereich des zweiten Feldeffekttransistors (T2) verbunden sind (Fig. 6).
4. 4. Inverterschaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, T4) zu einer an sich bekannten Bootstrap-Schaltung ergänzt ist (Fig. 7).
5. 5. Inverterschaltkreis mindestens nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, T4) als sog. lineare Last geschaltet ist, indem an seinem Gate eine gegenüber seiner Drain-Spannung höhere Gate-Spannung angelegt ist.
6. 6. Inverterscahltkreis mindestens nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, T4) als sog. gesättigte Last geschaltet ist, indem sein Gate mit seiner Drain verbunden ist.
7. 7. Inverterschaltkreis mindestens nach Anspruch 3,

   [

   dadurch gekennzeichnet, daß wenigstens einer der ein , Lastelement darstellenden Feldeffekttransistoren (T2, T4) als sog. gesättigte Last geschaltet I ist, indem sein Gate mit seiner Source verbunden ist.
8. 8. Inverterschaltkreis nach Anspruch 7, dadurch gekenn- ; zeichnet, daß wenigstens einer der ein Lastelement ! darstellenden Feldeffekttransistoren (T2, T4) ein j Verarmungstyp-Feldeffekttransistor ist. j

   MA 976 ö15 -

   809838/071S