DE2120627A1 - Logische Schaltung - Google Patents
Logische SchaltungInfo
- Publication number
- DE2120627A1 DE2120627A1 DE19712120627 DE2120627A DE2120627A1 DE 2120627 A1 DE2120627 A1 DE 2120627A1 DE 19712120627 DE19712120627 DE 19712120627 DE 2120627 A DE2120627 A DE 2120627A DE 2120627 A1 DE2120627 A1 DE 2120627A1
- Authority
- DE
- Germany
- Prior art keywords
- complementary
- logic
- igfets
- logic circuit
- clock pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Shift Register Type Memory (AREA)
Description
Logische Schaltung
Die Erfindung betrifft eine logische Schaltung, die komplementäre Feldeffekttransistoren mit isoliertem Gate (insulated gate
field effect transistor, IGFET) verwendet und Eingangssignale umkehrt, und die Anwendung dieser Schaltung.
Herkömmliche logische Schaltungen, die IGFETs oder Metall-Oxyd-Halbleiter-Feldeffekt-Transistoren
(MOSFET).verwenden, verwenden keine komplementären IGFETs, welche durch Taktimpulse
gesteuert werden. Daher sind die bekannten logischen Schaltungen mit verschiedenen Nachteilen behaftet, die im folgenden
aufgeführt sind. Die Substratelektrode des IGFET,. der in den bekannten Schaltungen verwendet wird, hat eine solche Gate-
109847/1650 l
_ 2 —
Sperrspannung, daß die Spannung des Taktimpulses, die zum Schalten
des IGPETs erforderlich, ist, eine so große Amplitude haben
sollte wie diese Gate-Sperrspannung. Wenn die IGPETs beim Empfangen eines Eingangssignals und eines Taktimpulses leitend
werden, fließt ein. Gleichstrom zwischen einer Stromquelle und der Masse, was einen erhöhten Leistungsverbrauch zur Folge hat.
Aufgrund dieses Gleichstromes ist eine hohe Übertragungskonduktanz
gm zwischen. IGPETs nicht erreichbar, um Ausgangssignale
von einem IGPET herauszuziehen. Da die Streukapazität mit verschiedenen Zeitkonstanten aufgeladen und entladen wird, wird
die Arbeitsfrequenz durch die größere Zeitkonstante bestimmt und wird in ihrer oberen Grenze in einem bestimmten Maße beschränkt.
Bei einer bekannten Schaltungsanordnung und bei Verwendung von zwei getrennten Taktimpulsen mit verschiedenen Phasen
zeigen sich beträchtliche Schwierigkeiten beim Integrieren,
insbesondere eines Schieberegisters, wenn es durch Verknüpfen einer großen Anzahl von logischen Grundschaltungen hergeste3.lt
wird, Vielehe der Reihe nach eine Verzögerung von einem halben Bit liefern. Wenn nur einer der o.g. Taktimpulse zugeführt wird,
kann keine Information übertragen werden, was zu einer eventuellen
Verzögerung dieser Informationsübertragung führt.
Es ist daher Ziel der Erfindung, eine logische Schaltung zu
schaffen, welche ein logisches Schaltelement, das komplementäre IGPETs einschließt und Eingangssignale umkehren kann, und
zwei Schalt-IGPETs umfaßt, um diese logischen Schaltelemente zu steuern, wenn Taktimpulse zugeführt werden, deren Phasen
einander entgegengesetzt sind, wodurch es möglich wird, im Betrieb Taktimpulse mit niedriger Spannung zu verwenden, den Leistung
sverbrauch zu verringern, eine hohe Übertragungskonduktanz
gm zu erhalten, Betriebsfrequenzen bis zu einem hohen Wert zu verwenden, die Integrierung der Schaltung zu erleichtern und
eine hohe Geschwindigkeit der Informationsübertragung zu bewirken.
109847/1650
-3- 212062?
Im folgenden wird die Erfindung in beispielsweisen Ausführungsformen
anhand der beigefügten Zeichnung näher erläutert.
Fig. Λ_ zeigt einen Schaltplan einer logischen Schaltung,gemäß
einer Ausführungsform der Erfindung.
Fig. 2A bis 23) zeigt die Wellenfornien der Betriebsspannung,
die an den Hauptteil der logischen Schaltung der Fig. 1 angelegt oder dieser zugeführt wird.
Fig. $ ist ein Schaltplan einer anderen Ausführungsform der
Erfindung.
Fig. 4 ist ein Schaltplan einer weiteren Ausführungsforin der
Erfindung.
Fig. b ist ein Schaltplan noch einer weiteren Ausführungsform
der Erfindung.
Fig. 6 ist ein abgewandelter Schaltplan der Ausführungsform
der Fig. 5·
Fig. 7 ist ein Schaltplan eines Schieberegisters, das aus der
logischen Schaltung der Fig. 1 zusammengesetzt ist. Fig. 8A bis 8G zeigt die Formen der Betriebsspannung, die an
den Hauptteil eines Schieberegisters, welches durch die logische Schaltung der Fig. 7 gebildet wird, angelegt oder diesem zugeführt
wird.
Fig. 9 bis 11 sind Schaltpläne, die Abwandlungen des Schieberegisters
der Fig. 7 zeigen.
Fig. 12 zeigt die Wellenformen der Betriebsspannung, die an
den Hauptteil des Schieberegisters der Fig. 11 angelegt oder diesem zugeführt werden.
Fig. 15 ist ein Schaltplan einer Abwandlung des Schieberegisters
der Fig. 7 gemäß einer weiteren Ausführungsform der Erfindung.
Die Drain-und Source-Elektroden des IGFE wie sie hier im folgenden
verwendet werden, sind folgendermaßen definiert. Die D-rain-und Source-Elektroden eines IGFETs, mit Ausnahme der
Typen, die für einen speziellen Zweck hergestellt sind, unter-
109847/1650
scheiden sich im allgemeinen wenig im Aufbau, anders als die Kollektor- und Emitterelektroden eines "bi-polaren Elementes,
welches aus einem Transistor "besteht. Dieser IGi1ET ist ein
bilaterales Element. Wie es üblich ist, wird die Seite der Spannungsversorgung oder die Ausgangsseite des I1ET als Drain-Elektrode
und die geerdete Seite als Source-Elektrode bezeich-.net. Dies wird nur in dem Fall verwendet, wenn die logische
Schaltung aus einem P-oder N-leitendem E1ET allein gebildet
ist. Da jedoch die erfindungsgemäße logische Schaltung eine Mischung aus P-und N-leitenden I1ETs umfaßt, ist die Ausgangsseite
als Drain-Elektrode und die Spannungsversorgung und Erdseite als Source-Elektrode bezeichnet (Source- und Drain-"
Elektrode werden im folgenden der Einfachheit halber als Source bzw. Drain bezeichnet.)
Es soll nun anhand der Fig. 1 der Fall beschrieben werden, wo das Element in einer logischen Grundschaltung gemäß einer Ausführungsform
der Erfindung enthalten ist und gemeinsam eine Umkehrstufe (Inverter) bildet.
Die logische Grundschaltung 10 gemäß der ersten Ausführungsform der Erfindung enthält einen komplementären Inverter 13»
der aus N-und P-leitenden IGFETs 11 und 12 gebildet wird, einen
N-leitenden IGFET 14, der als ein Schaltelement zwischen den
h IGFET 11 und die Spannungsquelle angeordnet ist, und einen
P-leitenden IGFET 15, der in gleicher Weise als ein Schaltelement
zwischen den IGFET 12 und Masse geschaltet ist. Die Gate-Elektroden der genannten IGFETs 11 und 12 sind miteinander
verbunden und ihr Verbindungspunkt wird als Eingangsanschluß 16 verwendet. Die Drain-Elektroden der IGFETs 11 und 12 sind
miteinander verbunden und ihr Verbindungspunkt wird als Ausgangsanschluß 1? verwendetο Die Source des IGFETs 11 ist mit
dem Drain des IGFETs 14 verbunden, dessen Source mit einer
negativen Vorspannungsquelle V-n-nC-E) verbunden ist. Die
Substratelektroden (im folgenden als Substrat bezeichnet) der
-10S847/1650
IGi1ETs 11 und 14 sind gemeinsam mit dieser Spannungsquelle
V-ßjjC-E) verbunden. Dem Gate des IGJ1ET 14 wird ein erster positiver
Taktimpuls φ^& zugeführt. Die Source des IGi1ETs 12 ist
mit dem Drain des IGPETs 15 verbunden, dessen Source geerdet
ist oder mit einer positiven Spannungsquelle Vg„ verbunden ist.
Die Substrate der IGFETs 12 und 15 sind ebenfalls geerdet. Dem ·
Gate des IGi1ETs 15 wird ein erster negativer Taktimpuls φ,-, zugeführt.
Die Taktimpulse φ ^ und φ ^ bestehen aus Impulsfolgen,
die nur in der Phase umgekehrt sind und eine vorgeschriebene S^ynchronisationsperiode besitzen.
Wenn den Gates der schaltenden N-und P-leitenden IGFETs 14 und
15 positive und negative Taktimpulse φ,, bzw. φ^·. zugeführt werden,
werden diese IGFETs 14 und 15 leitend gemacht. Wenn dem Eingangsanschluß 16 ein positives Eingangsimpulssignal mit etwa
U Volt zugeführt wird, wird der N-leitende IGFET 11 geschaltet,
während der P-leitende IGFET 12 nicht-leitend gemacht wird. Wenn umgekehrt dem Eingangsanschluß 16 ein negatives Eingangsimpulssignal
von etwa -E Volt zugeführt wird, dann wird der N-leitende IGFET 11 ausgeschaltet und der P-leitende IGFET 12
wird eingeschaltet. Außer wenn den Gates der IGFETs 14 und 15 Taktimpulse ^ bzw. φ^ zugeführt werden, bleiben diesen IGFETs
14 und 15 nicht-leitend, auch wenn dem Eingangsanschluß 16 positive oder negative Impulssignale zugeführt werden und die beiden
IGFETs 11 und 12 eingeschaltet werden. Offensichtlich werden beide IGFETs 11 und 12 nicht-leitend und der Ausgangsanschluß
ist von den positiven und negativen Spannungsquellen getrennt.
Es soll nun anhand der Figuren 2A bis 2D die genaue Wirkungsweise
der Ausführungsform der Fig. 1 beschrieben werden. -Wenn-dem Eingangsanschluß 16 des-Inverters 1$ Eingangssignale
zugeführt werden, wird ein mit diesem Eingangsanschluß 16. ver bundener Eingangsgate-Kondensator C. aufgeladen oder entladen.
Wenn beim Eintreffen eines positiven Eingangsimpulssignals dieser Kondensator C^ eine positive Spannung (etwa O Volt) hat (Fig.2C)
109847/1650
dann ist der IGPET 11 bereit zum Schalten und der IGFET 12 wird
ausgeschaltet. Wenn danach dem Gate des IGFET 14 zur Zeit t^
positive Taktimpulse (L zugeführt werden (Fig. 2A), dann wird
der IGFET 14 auch leitend gemacht, was eine niedrige Impedanz zwischen der Spannungsquelle (-E) und dem Ausgangsanschluß 17
zur Folge hat. Demzufolge wird ein Eingangskondensator C~ auf
der Eingangsseite der darauffolgenden Halbleiterschaltung durch die Spannungsquelle (-E) über den Weg Spannungsquelle (-E) IGFET
14 - IGFET 11 - Kondensator C2 - Masse negativ aufgeladen.
Die so aufgeladene Energie wird jedoch durch den Spannungsabfall in den IGFETs 14 und 11 verringert. Die Aufladungskonstante
zu dieser Zeit kann durch (E^ + ^m) ^o ausgedrückt werden.
■^14 + IL·y, bezeichnen die Werte der Innenwiderstände der IGFETs
14 und 11. Als Folge davon hat der Ausgangsanschluß 17 eine negative Spannung von etwa -E Volt (Fig. 2D). Wenn zur Zeit't2
dem Eingangsnaschluß 16 ein Eingangssignal mit negativer Spannung (etwa -E Volt) zugeführt wird (Fig. 2C), dann wird der
IGFET 11 ausgeschaltet und der IGFET 12 eingeschaltet. Wenn zur Zeit t^ dem Gate des IGFET 15 negative Taktimpulse O^
(Fig. 2B) zugeführt werden, wird dieser IGFET 15 leitend gemacht,
was eine niedrige Impedanz zwischen der Spannungsquelle
(Masse) und dem Ausgangsanschluß 17 zur Folge hat. Demgemäß wird die negative Ladung, die im anschließenden Eingangsgate-Kondensator
C2 gespeichert ist, über den Weg Kondensator C2 - IGFET 12
" - IGFET 15 - Masse entladen. Die Entaldungszeitkonstante zu diesem
Zeitpunkt kann als (E^2 + E15^2 ausSedr^ck* werden. E^2
und E^t- bezeichnen die Werte der Innenwiderstände der IGFET 12
und 15- Daher hat der Ausgangsanschluß 17 eine positive Spannung
von etwa O Volt (Fig. 2D). Wenn zur Zeit t^ dem Eingangsanschluß
16 wieder positive Eingangssignale (Fig. 2C) zugeführt werden
und. zur Zeit t,- dem. Tor des. IGFET 14 positive Taktimpulse $1a
(Fig. 2A) zugeführt werden, wird der anschließende Eingangskondensator
C2 auf etwa -E Volt aufgeladen und dem Ausgangsanschluß
17 wird eine negative Spannung zugeführt (Fig. 2D). Auf diese Weise werden die Eingangsimpulssignale A, die dem Eingangsanschluß
16 zugeführt werden, unter Steuerung von positiven und ne^atiiren Takt impulsen φ^ und φ^ umgekehrt und als Ausgangs-
1098 4 7/1650
signale 1" dem Ausgangsanschluß 17 zugeführt mit dem Ergebnis,
daß diese logische Schaltung 10 eine Verzögerung von einem halben Bit "bewirkt.
Gemäß der beschriebenen Ausführungsform der Erfindung ist das Substrat des IGFET mit einer Spannungsquelle oder mit Masse
verbunden, was die Erzeugung einer Gate-Sperrspannung verhindert
und es ermöglicht, daß der Betrieb mit Taktimpulsen von niedriger Amplitude ausgeführt wird und die effektiven Verluste in
der Schaltung verringert werden. Auch wenn die IGi1ETs 11 und
14 leitend gemacht werden, bleiben die IGFETs 12 und 15 ausgeschaltet,
so daß kein Gleichstrom zwischen der Spannungsquelle -E und Masse fließt, was den Leistungsverbrauch verringert.
Wenn weiter die Summe R*-. + R-^ eier Innenwiderstände der IGFETs
11 und 14-, wenn diese eingeschaltet sind, gleich der Summe
E12 + R15 ^ev !^^widerstände der IGFETs 12 und 15, wenn diese
leitend sind, gemacht wird, wird das Auf- und Entladen mit der gleichen Zeitkonstanten durchgeführt mit der Wirkung, daß Schaltfrequenzen
bis zu einem hohen Wert verwendet werden können. Weiter ermöglicht die Verwendung von Taktimpulsen, die nur in
der Phase umgekehrt sind, die Herstelliing eines Taktimpulssteuerkreises.
Durch die Verwendung von oben beschriebenen Taktimpulsen wird eine Übertragung von Information mit hoher Geschwindigkeit
erreicht. Da komplementäre IGFETs verwendet werden, ist diese logische Schaltung einfach im Aufbau und kann leicht als
integrierte Schaltung ausgebildet werden. Da der Schaltstrom in der logischen Schaltung durch die Schalt-IGFETs, die die
Tastimpulse erhalten, gesteuert wird, kann der Leistungsverbrauch auf den reziproken Wert des Tastverhältnisses der Takt-
- impulse verringert werden. JDiese „genannten vorteilhaften Wirkungen
können erfindungsgemäß erhalten werden.
Es soll nun mit Bezug auf die Fig. 3 bis 6 der Fall beschrieben
werden, wo einem Element 13, das in einer logischen Grundschaltung enthalten ist, zahlreiche Eingangssignale zugeführt werden.
109847/H-5U.
Teile der Fig. 3 bis 6, die die gleichen sind wie in Fig. 1,
sind mit den gleichen Bezugszeichen bezeichnet und ihre Beschreibung ist weggelassen. Wenn in Fig. 3 zwei Eingangssignale
A und B zugeführt werden, dann führt das Element, das aus einem Paar von komplementären IGFETs besteht, eine logische NAND-Operation
durch. Diese logische NAND-Schaltung wird aus einer Kombination
von komplementären IGFETs 41 und 42, deren Gates das Eingangssignal A zugeführt wird, und anderen komplementären IGFETs
43 und 44, deren Gates das Eingangssignal B zugeführt wird, ge- ■ bildet, mit der Wirkung, daß Ausgangssignale AB von den Drains
. der IGFETs 42 und 44 weggeführt werden.
Wenn beide Eingangssignale A und B positiv sind und dem Gate des
IGFET 14 positive Taktimpulse φ. zugeführt werden, dann wird
der anschließende Eingangsgate-Kondensator C2 negativ durch die
Spannungsquelle (-E) aufgeladen, wodurch am Ausgangsanschluß I7
negative Signale AB bezüglich dieser Eingangssignale A und B erzeugt
werden.
Wenn gemäß der Ausführungsform der Fig. 4 zwei Eingangssignale
A und B zugeführt werden, führt ein logisches Grundschaltelement 13, das ein Paar komplementäre IGFETs enthält, eine logische M)B-Operation
aus. Dieses logische NOR-Element ist aus einer Kombination
von komplementären IGFETs 51 und 52, deren Gates das Eingangssignal
A zugeführt wird, und von anderen komplementären IGFETs 53 und 54, deren Gates das Eingangssignal B zugeführt
wird, hergestellt, mit der Wirkung, daß AusgangssignalA + B
von den Drains der IGFETs 51 und 53 weggeführt werden.
Wenn eines dieser Eingangssignale A und B positiv ist und dem
Gate des IGFETs 14 positive Taktimpulse φ^& zugeführt werden,
"dann wird der anschließende Eingangskondensator C2 durch die
Spannungsquelle (-E) negativ aufgeladen, wobei am Ausgangsanschluß ein Ausgangssignal A + B bezüglich dieser Eingangssignale
A und B erzeugt wird.
Wenn in der Ausführungsform der Fig. 5 vier Eingangssignale
I 0 9 a i Il 1 13 S 0
A, B, C und D zugeführt werden, führt ein logisches Grundschaltelement
13, das aus vier Paaren von komplementären IGi1ETs "besteht,
eine logische AND-NOR Operation aus.
Dieses logische AND-NOR Schaltelement wird aus einer Kombination von komplementären IGi1ETs 61 und 62, komplementären IGFETs
6J und 64, komplementären IGi1ETs 65 und 66 und komplementären ·
IGi1ETs 67 und 68 gebildet, wobei den Gates der IGi1ETs 61 bis 68,
die diese Paare bilden, Eingangssignale A, B, C bzw. D zugeführt
werden und Ausgangssignale von den Drains der IGi1ETs 62, 63,
64 und 67 weggeführt werden. Wenn eines der zwei Paare der Eingangssignale, d.h. A-B und C-D positiv ist, wird der anschließende
Eingangskondensator C2 durch die Spannungsquelle (-E) negativ
aufgeladen, so daß negative Signale AB + CD am Ausgangsanschluß 17 erzeugt werden.
Gemäß einer in Fig. 6 dargestellten Abwandlung der Ausführungsform der Fig. 5 besteht das logische Grund-AND-NOR-Schaltelement
13 aus m«n Paaren von komplementären IGFETs, mit 2*m*n Eingangsgates. Wenn den Eingangsgates der komplementären IGFETs Eingangssignale Xn^p Xm2***Xmn' · "^w* χ/]2*·· xin zugeführt werden, dann
werden Ausgangssignale Xx, ·X2. · * * ^mn + X11 *" * X1n er^ial'';en·
Die logischen Schaltungen der Fig. 3 bis 6 können dieselben Vorteile
aufweisen wie die Ausführungsform der Fig. 1.
Es sollen nun mit Bezug auf die Fig. 7 bis 13 andere Ausführungsformen beschrieben werden, bei denen zahlreiche logische Grundschaltungen
derselben Art, wie sie in Fig. 1 gezeigt ist, in Reihe geschaltet sind, um eine logische Schaltung zu bilden, die
-als-Schieberegister arbeitet. Die-Teile der Fig. -7t-die die gleichen
sind wie in Fig. 1, sind mit den gleichen Bezugszeichen be zeichnet und ihre Beschreibung ist weggelassen.
Nach Fig. 7 sind zwei logische Grundschaltungen 10 und 110 verbunden, die dieselbe Anordnung wie die der Fig. 1 haben, um eine
Schiebergistereinheit 60^ zu bilden, um eine Verzögerung von
109847/1650
einem Bit auszuführen. Eine Anzahl η dieser Einheiten ist in Reihe
geschaltet, um eine Schieberegister zu bilden, um eine Verzögerung von η-Bits insgesamt zu bewirken. Dem Eingangsanschluß 116
. der komplementären IGI1ETs 111 und 112, die den Inverter 113 der
zweiten logischen Grundschaltung 110 bilden, werden Ausgangssignale vom Ausgangsanschluß 17 der ersten logischen Grundschaltung
110 .zugeführt, um vom Ausgangsanschluß 117 Siganle wegzuführen, die um ein halbes Bit verzögert sind. Den Gates der schaltenden
IGFETs 114 und 115 werden zweite positive oder negative Taktimpulse <j)2a und (J)2-J3 zugeführt, die in der Phase um einen vorgeschriebenen
Betrag von den ersten positiven oder negativen Taktimpulsen φ. oder φ/ι-ui welche der ersten logischen Grundschaltung
10 zugeführt werden, verschoben sind.
Es soll nun mit Bezug auf die Fig. 8A bis 8G die Wirkungseise des Schieberegisters der Fig. 7 beschrieben werden. Wenn dem
Eingangsanschluß 16 des Inverters 13 der ersten logischen Grundschaltung
10 positive Eingangssignale über einen Eingangsanschluß-Punkt
40 zugeführt werden, wird der Eingangsgate-Kondensator C,.
positiv auf etwa 0 Volt aufgeladen (Fig. 8E). Wenn zur Zeit t^
dem Gate des IGFET 14 der erste positive Taktimpuls φ^ (Fig.8A)
zugeführt wird, dann werden die IGFETs 11 und 14 leitend, was bewirkt, daß der Eingangskondensator auf der Eingangsseite der
anschließenden Halbleiteranordnung oder der Eingangsgate-Kondensator C2 des Inverters 113 der zweiten logischen Grundschaltung
110 durch die Spannungsquelle (-E) negativ aufgeladen wird und der Ausgangsanschluß 17 eine negative Spannung von (-E) Volt
hat. (Fig. 8F). Wenn zur Zeit t2 dem Eingangsanschluß 16 negative
Eingangssignale zugeführt werden, wird der IGFEt 11 nichtdurchgängig und der IGFET 12 wird leitend gemacht. Wenn zur
Zeit t, dem IGFET 15 der erste negative Taktimpuls <j>1b (Fig.8B)
zugeführt wird, dann wird auch der IGFEt.15 durchgängig gemacht,
was bewirkt, daß die negative Ladung des Eingangsgate-Kondensators Cp zur Masse entladen wird und der Aus gangs ans chluß 17
eine positive Spannung (Fig. 8F) hat. Wenn diese positiven Signale den Eingangsanschluß 116 des Inverters 113 der zweiten
logischen Gruadscfoaltung 110 zugeführt werden, wird der IGFET
109847/1650
111 leitend gemacht und der IGi1ET 112 wird undurchgängig.
Wenn zur Zeit t^ dem Gate des Schalt-IGi1ETs 114- der zweiten
logischen Grundschaltung 110 ein zweiter positiver Taktimpuls φ2 zugeführt wird, wird der IGFEt 114 eingeschaltet, was bewirkt,
daß der Eingangsgate-Kondensator (nicht gezeigt) der anschließenden Schieberegistereinheit 6O2 durch die Spannungsquelle
(-E) negativ aufgeladen wird und der Ausgangsanschluß 117 eine negative Spannung hat. (Fig. 8G).
Wenn der ersten logischen Grundschaltung 10 später wieder ein positives Eingangssignal (Fig. 8E) zugeführt wird und wenn zur
Zeit tj- dem IGFET 14· der ersten logischen Grund schaltung 10
der erste positive Taktimpuls φ^& (Fig. 8A) zugeführt wird,
dann wird dem Ausgangsanschluß 17 dieser Schaltung 10 eine negative
Spannung (Fig. 8F) zugeführt, mit der Wirkung, daß dem Eingangsanschluß 116 der zweiten logischen Schaltung 110 ebenfalls
eine negative Spannung zugeführt wird und der IGFET 111 ausgeschaltet wird und der IGFET 112 leitend gemacht wird. Wenn
zur Zeit t,- dem IGFET 115 der zweiten logischen Schaltung 110
der zweite negative Taktimpuls (J^ zugeführt wird, wird auch
der IGFET 115 leitend· gemacht, mit der Wirkung, daß die negative
Ladung des Eingangsgate-Kondensators der zweiten Schieberegistereinheit 60p zur Masse entladen wird, daß dem Ausgangsanschluß
117 eine positive Spannung (Fig. 8G) zugeführt wird und der Ausgangsanschluß -Punkt 50 ein positives Signal erzeugt.
Die Eingangs signal e, die dem Eingai^anschlußpunkt 4-0 der ersten
Schieberegistereinheit 60- zugeführt werden, werden durch die
ersten und zweiten positiven Taktimpulse (j)^a und
ersten und zweiten negativen Taktimpulse (j)^, und
und die die in
den ersten und zweiten logischen Grundschaltungen 10 und 110
erzeugt werden, so gesteuert, daß sie jeweils um ein halbes Bit verzögert werden. Demgemäß werden Ausgangssignale, die um
ein Bit verzögert sind, von dem Ausgangsanschluß 50 der ersten Schieberegistereinheit 60^ weggeführt. Daher bildet die Reihenschaltung
von Schieberegistereinheiten 60,. ... 60 ein Schiebe-
1 0 9 8 U 7 / 1 fs ς π
21
20627
register, welches Eingangssignale fortlaufend um ein Bit verschieben
und insgesamt eine Verschiebung um η Bits durchführen kann.
Die Ausführungsform der Fig. 7 zeigt dieselben Vorteile wie die der Fig. 1 und insbesondere bietet sie den Vorteil, daß
ein Schieberegister in Form einer integrierten Schaltung hergestellt werden kann.
Me Ausführungsform der Fig. 7 bezieht sich auf den Fall, wo
vier Taktimpulse φ,, , (J^-u, ψρ mx'^L ^Pb m^ verschiedenen Phasen
verwendet werden. Als Alternative ist es möglich, den Zweck der Erfindung dadurch zu erreichen, daß in einerSchaltungsanordnung
eines der zwei Paare von Taktimpulsen (J),. - (L, und
^1b ~ ^2b erzeuS"t wir<i und die Phase dieser Taktimpulse durch
einen Inverter umgekehrt wird, nämlich daß nur zwei Taktimpulse mit verschiedenen Phasen verwendet werden.
Es sollen nun mit Bezug auf die Fig. 9 bis 11 weitere Abwandlungen
des Schieberegisters der Fig. 7 beschrieben werden. Die Teile, die die gleichen sind wie in Fig. 7>
sind mit den gleichen Bezugszeichen bezeichnet und ihre Beschreibung ist weggelassen. Der Unterschied zwischen den Fig. 9 und 7 ist der,
daß die erstere dieselben P-leitenden IGFETs für die Verwendung als schaltende Elemente 14, 15, 114 und 115 zum Steuern des
Auf- und Entladens umfaßt. Diese Anordnung erfordert nur zwei negative Taktimpulse mit verschiedenen Phasen. Wenn umgekehrt
diese schaltenden Elemente 14, 15 und 114 und 115 zum Steuern
des Auf- und Entladens aus denselben N-leitenden IGFETs bestehen,
sind in gleicher Weise nur zwei positive Taktimpulse mit ■verschiedenen Phasen-erforderlich. Die Ausführungsform der
Fig. 9 bietet die gleichen Vorteile wie die vorhergehenden. Die Seiten der IGFETs 14 und 114, welche mit der Spannungsquelle
verbunden sind, sind dabei als Drains bezeichnet und die Substrate der IGFETs 14 und 114 sind mit Masse verbunden.
109847/1650
Der Unterschied zwischen den Ausführungsformen der Pig. 10 und ist der, daß die Schaltelemente 14, 15, 114 und 115 der Fig. 7
durch Schalter mit mechanischen Kontakten ersetzt sind, d.h. durch Relais. Diese Anordnung kann ebenfalls die gleichen Wirkungen
liefern wie die vorhergehenden Ausführungsformen. Als andere Möglichkeit können diese Relais durch andere Schalter, z.B.
durch kontaktlose ersetzt v/erden.
Die Ausführungsform der Pig. 11 verwendet keine zwei Paare von
Taktimpulsen (JL - φ^, und φ~ - φ2-^ wie in Pig. 75 sondern führt
L - φ^, und φ~
das Verschieben der Information einfach durch ein Paar von Taktimpulsen
φ- - $,,, aus, die in der Phase umgekehrt zueinander
sind. Auch die Ausführungsform der Pig. 11 liefert dasselbe Ergebnis wie die vorhergehenden. Die Fig. 12A bis 12E zeigen die
Wellenformen der Betriebsspannung, welche an den Hauptteil einer logischen Sphaltung im Falle der Fig. 11 angelegt wird.
Die vorhergehenden Ausführungsformen der Fig. 7» 95 10 und 11
betreffen den.Fall, wo das Schieberegister aus den ersten und zweiten logischen Grundschaltungen 10 und 110 zusammengesetzt
war, die jede einen in Fig. 1 gezeigten komplementären Inverter enthält, so daß sie als eine Schieberegistereinheit wirkt.
Selbstverständlich kann der Zweck der Erfindung auch erreicht
werden, indem ein Schieberegister durch verschiedene logische Grundschaltungselemente zusammengesetzt ist, wie sie in den
Fig. 3 "bis 6 gezeigt sind.
Es ist weiter möglich, wie in Fig. 13 gezeigt ist, zwei Inverter, die aus zwei Paaren von komplementären IGEETs 71-73 bzw. 72-7^
bestehen, zu kombinieren, um eine erste logische Grundschaltung 10 zu bilden, die eine NAND-Operation durchführt, zwei andere
Inverter, die aus zwei Paaren von komplementären IGPETs 171-173 und 172-174 bestehen, zu kombinieren, um eine zweite logische
Grundschaltung 110 zu bilden, die dieselbe Anordnung wie die erste logische Schaltung 10 hat, dem Inverter der ersten logischen
Grundschaltung Eingangssignale A und B ^zuführen und dem Inverter
109847/1650
der zweiten logischen Grundschaltung eine Summe des Ausgangs
von dieser ersten logischen Schaltung 10 und einem anderen Eingangssignal Cf zuzuführen, um eine logische AND-OR Schaltung
zu bilden, die Ausgangssignale AB + C von der zweiten· logischen
Grundschaltung 110 liefert und auf diese Weise eine Schieberegistereinheit 60^. aufzubauen. Diese Anordnung hat ebenfalls die
gleichen Vorteile wie die Ausführungsform der Fig. 7
Die vorhergehende Beschreibung bezieht sich auf den Fall, wo die erfindungsgemäße logische Gründschaltung beim Aufbau eines
Schieberegisters verwendet wird. Diese logische Schaltung kann ebenso verwendet werden, um einen Addier- oder Subtrahierkreis
oder irgendeinen anderen Kreis aufzubauen. Weiter wurde bei den
vorhergehenden Ausführungsformen die Spannungsquelle VDD mit
einer Spannung von (-E) Volt gewählt und die Spannungsquelle
Vgg hatte eine Spannung von + 0 Volt. Die Spannungsquelle V^
kann jedoch auch - 0 Volt und die Spannungsquelle Vgg (+E) Volt
haben. Ebenso kann die Spannungsquelle VDD (+E) Volt und die
Spannungsquelle Vßg - G Volt haben. In diesen Fällen sollten
natürlich die komplementären N-und P-leitenden IGFETs, die in
den vorhergehenden Ausführungsformen verwendet wurden, miteinander ausgetauscht werden. Die IGFETs in der vorhergehenden
Beschreibung waren alle vom Vergrößerungs- (enhancement-) Typ, aber sie können natürlich auch vom Verringerungs- (depression-)
Typ sein.
Wie oben ausgeführt wurde, liefert die Erfindung eine logische Schaltung, die aus komplementären IGFETs und schaltenden IGFETs
besteht und die unter Steuerung von Taktimpulsen mit niedriger Amplitude betrieben wird, wodurch ermöglicht wird, daß der
Leistungsverbrauch verringert wird, die Betriebsfrequenz bis zu einem hohen Wert verwendet werden kann, Information mit einer
hohen Geschwindigkeit übertragen werden kann und die Integrierung der logischen Schaltung erleichtert wird.
109847/1650
Claims (18)
- PatentansprücheΛ J Logische Schaltung, gekennzeichnet durch ein logisches Schaltelement, welches aus wenigstens einem Paar' von komplementären Feldeffekttransistoren mit isoliertem Gate (IGPET) besteht, wobei diesesPaar aus einem N-leitenden IGPET und einem P-leitenden IGPET besteht, um Ausgangssignale durch Umkehren der Eingangssignale zu erzeugen, und durch ein Paar von Schalt-IGPETs vom N-und P-leitenden Typ, die zwischen die N-und P-leitenden IGPETs, die diese komplementäre IGPET-Einheit bilden, und Spannungsversorgungen so geschaltet sind, daß sie den Betrieb der logischen Schaltung steuern, wenn Taktimpulse zu den Gates dieser Schalt-IGLETs zugeführt werden.
- 2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Drain-Elektroden dieses Paares von Schalt-IGPETs mit den Source-Elektroden der komplementären N-und P-leitenden IGPETs, welche die komplementäre IGPET-Einheit bilden, verbunden sind, daß Source und Substrat des schaltenden N-leitenden IGPETs mit einer negativen Spannungsversorgung verbunden sind, daß Source und —Substrat des schaltenden P-leitenden IGP-ET-mit einer positiven Spannungsversorgung verbunden sind, daß dem Gate des schaltenden N-leitenden IGEET positive Taktimpulse zugeführt werden, und daß dem Gate des schaltenden P-leitenden IGEET negative Taktimpulse, deren Phase umgekehrt ist wie die der positiven Taktimpulse, zugeführt werden.1 0 9 8 4 7 / 1 6 6 U
- 3. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet , daß das logische Schaltelement eine Umkehrstufe (Inverter), welche komplementäre IGFETs enthält, ist, welche einen Eingaigsanschluß, mit dem die Gates der IGFETs verbunden sind, und einen Ausgangsanschluß, mit dem die Drains der IGFETs verbunden sind, aufweist, daß die Substratelektrode des komplementären N-leitenden IGFET mit einer negativen Spannungsversorgung verbunden ist, daß die Substratelektrode des komplementären P-leitenden IGFET mit einer positiven Spannungsversorgung verbunden ist, wobei, wenn dem Eingangsanschluß des Inverters positive Siganle zugeführt werden, der komplementäre N-leitende IGFET stromdurchlässig gemacht wird und danach, wenn dem N-leitenden Schalt-IGFET positive Taktimpulse zugeführt werden, negative Signale an dem Ausgangsanschluß dieses Inverters erzeugt werden, wobei, wenn dem Eingangsanschluß negative Signale zugeführt werden, der komplementäre P-leitende IGFET stromgängig gemacht wird und danach, wenn dem P-leitenden Schalt-IGFET negative Taktimpulse zugeführt werden, positive Signale am Ausgangsanschluß des Inventers erzeugt werden, wodurch Ausgangssignale erhalten werden, die um ein halbes Bit verzögert sind.
- 4. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet , daß das logische Schaltelement eine logische NAND-Schaltung ist, die aus zwei Paaren von komplementären IGFETs besteht, um zwei Eingangssignale logisch zu verknüpfen, und welche zwei Eingangsanschlüsse, mit welchen die Gates eines Paares von komplementären IGFETsverbunden sind, .und einen Ausgangsanschluß aufweist, mit welchem die Drains von zwei komplementären P-leitenden IGFETs und das Drain von einem komplementären N-leitenden IGFET verbunden sind, daß Source und Substrat dieses komplementären N-leitenden IGFETs mit einer negativen Spannungs-109847/165UVersorgung verbunden sind, und daß Source und Substrat des komplementären P—leitenden IGPET mit einer positiven Spannungsversorgung verbunden sind.
- 5. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet , daß das logische Schaltelement · eine logische NOR-Schaltung ist, welche aus zwei Paaren von komplementären IGFETs besteht, um zwei Eingangssignale logisch zu verknüpfen.
- 6. Logische Schaltung nach Anspruch 2, dadurch g e ke'nnzeichnet , daß das logische Schaltelement eine logischen AND-NOR Schaltung ist, welche aus vier Paaren von komplementären IGi1ETs besteht, um vier Eingangssignale logisch zu verknüpfen.
- 7. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine logische AND-NOE Schaltung ist, welche aus m · η Paaren von komplementären' IGi1ETs besteht, um m · η Eingangs signale logisch zu verknüpfen.
- 8. Logische Schaltung, die als Schieberegister arbeitet, dadurch gekennzeichnet, daß eine erforderliche Anzahl von Schieberegistereinheiten in Reihe geschaltet sind, daß Jede dieser Einheiten ein Paar von logischen Grundschaltungen umfaßt, von denen jede ein logisches Schaltungselement mit wenigstens einem Paar von komplementären IGFETs, die aus einem N-leitenden IGFEt und einemJP-leitenden IGFET bestehen, und.mit einem. Eingangsanschluß, mit welchem die Gates der komplementären IGFETs verbunden sind, und mit einem Ausgangsanschluß, mit welchem die Drains der IGFETs verbunden sind, enthält, wobei Source und Substrat des komplementären N-leitenden IGFET mit einer negativen Spannungsversorgung und Source und Substrat des komplemen-109847/1650-is- . 2120827tären P-leitenden IGI1ET mit einer positiven Spannungsversorgung verbunden sind, und daß schaltende Elemente zwischen die Source-Elektroden der komplementären IGFETs und diese positive und negative Spannungsversorgung geschaltet sind, wobei der Ausgangsanschluß der einen von diesem Paar von logischen Grundschaltungen mit dem Exngangsanschluß der anderen verbunden ist, um so eine Verzögerung um ein Bit zu bilden, wobei dem Eingang des schaltenden Elements, welches diese eine logische Grundsehaltung aufbaut, mit einem ersten Taktimpuls mit einer vorgeschriebenen Periode zugeführt wird und dem Eingang des schaltenden Elements, " welches die andere logische Grundschaltung aufbaut, ein zweiter Taktimpuls mit einer von dem ersten Taktimpuls verschiedenen Phase zugeführt wird, wodurch die Verschiebung der Daten durchgeführt wird.
- 9- Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß das logische Schaltelement ein Inverter ist.
- 10. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß das logische Schaltelement eine logische NAHD Schaltung ist.
- 11. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß das logische Schaltelement eine logische NOR Schaltung ist.
- 12. Logische Schaltung nach Anspruch 8, dadurch ge- _-Jc.e_ii.Ji-Z e i c h η e t ., naß .das logische Schaltelement eine logische AND-NOR Schaltung ist,
- 13. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß die schaltenden Elemente einen N-leitenden IGFET, dessen Drain mit der Source des109847/1650-19- 2120Β27komplementären IT-leitenden IGFET verbunden ist, dessen Source und Substrat mit der negativen Spannungsversorgung verbunden sind und dessen Gate positive Taktimpulse empfängt, und einen P-leitenden IGFET umfassen, dessen.Drain mit der Source des komplementären P-leitenden IGEET verbunden ist, dessen Source und Substrat mit der positiven Spannungsversorgung verbunden sind und dessen Gate negative Taktimpulse erhält, deren Phase umgekehrt ist wie die der positiven Taktimpulse.
- 14. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß die schaltenden Elemente zwei N-leitende IGFETs umfassen, deren Gates positive Taktimpulse empfangen.
- 15. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß die schaltenden Elemente zweiP-leitende IGFETs umfassen, deren Gates negative Taktimpulse empfangen..
- 16. Logische Schaltung nach Anspruch 13, dadurch gekennzeichnet , daß die ersten positiven Taktimpulse als zweite negative Taktimpulse und die ersten negativen Taktimpulse als zweite positive Taktimpulse verwendet; werden.
- 17. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß die schaltenden Elemente Eelais sind.
- 18. Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß ein Paar von logischen Grundelementen eine logische AND-OR Schaltung bilden, wobei eine logische Grundschaltung eine logische NAND Operation aus zwei Eingangssignalen und die andere Grundschal-1 0 9 8 4 7 / 1 6 5 Qtung eine logische NAND Operation aus einem Eingangssignal und dem Ausgangssignal von der einen logischen Grund s ehalt ung durchführt.109847/1 6 SOLeerseite
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45035654A JPS5024817B1 (de) | 1970-04-27 | 1970-04-27 | |
JP1078571A JPS5117275B1 (de) | 1971-03-03 | 1971-03-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2120627A1 true DE2120627A1 (de) | 1971-11-18 |
DE2120627B2 DE2120627B2 (de) | 1976-09-16 |
Family
ID=26346117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712120627 Ceased DE2120627B2 (de) | 1970-04-27 | 1971-04-27 | Logische schaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3737673A (de) |
CA (1) | CA945641A (de) |
DE (1) | DE2120627B2 (de) |
FR (1) | FR2090822A5 (de) |
GB (1) | GB1342099A (de) |
NL (1) | NL7105647A (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2309080A1 (de) * | 1972-02-25 | 1973-09-06 | Tokyo Shibaura Electric Co | Binaerzaehler |
DE2739586A1 (de) * | 1976-09-16 | 1978-03-23 | Ibm | Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung |
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
DE2809966A1 (de) * | 1977-03-15 | 1978-09-21 | Ibm | Feldeffekttransistorschaltung mit verbesserten betriebseigenschaften |
US4491749A (en) * | 1982-03-26 | 1985-01-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Three-output level logic circuit |
CN108322219A (zh) * | 2017-01-16 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 移位寄存器及逐次逼近型模数转换器 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
JPS5247650B2 (de) * | 1971-12-29 | 1977-12-03 | ||
US3795827A (en) * | 1972-08-31 | 1974-03-05 | Nortec Electronics Corp | Controlled squarewave voltage generating electronic circuit |
JPS5242507B2 (de) * | 1972-08-31 | 1977-10-25 | ||
US3862440A (en) * | 1972-09-14 | 1975-01-21 | Tokyo Shibaura Electric Co | Pulse transforming circuit arrangements using a clock pulse responsive delayed inverter means |
JPS4963371A (de) * | 1972-10-19 | 1974-06-19 | ||
JPS5738996B2 (de) * | 1973-03-20 | 1982-08-18 | ||
JPS49126235A (de) * | 1973-04-04 | 1974-12-03 | ||
US3925685A (en) * | 1973-04-30 | 1975-12-09 | Tokyo Shibaura Electric Co | Time sharing information circuit |
US3973139A (en) * | 1973-05-23 | 1976-08-03 | Rca Corporation | Low power counting circuits |
US3939643A (en) * | 1973-06-07 | 1976-02-24 | Citizen Watch Co., Ltd. | Crystal-controlled electronic timepiece with CMOS switching and frequency-dividing circuits |
US4103183A (en) * | 1974-06-05 | 1978-07-25 | Rca Corporation | Quasi-static inverter circuit |
US3900742A (en) * | 1974-06-24 | 1975-08-19 | Us Navy | Threshold logic using complementary mos device |
US3980897A (en) * | 1974-07-08 | 1976-09-14 | Solid State Scientific, Inc. | Logic gating system and method |
US3986041A (en) * | 1974-12-20 | 1976-10-12 | International Business Machines Corporation | CMOS digital circuits with resistive shunt feedback amplifier |
JPS5244551A (en) * | 1975-10-06 | 1977-04-07 | Toshiba Corp | Logic circuit |
US4105902A (en) * | 1975-10-08 | 1978-08-08 | Kabushiki Kaisha Suwa Seikosha | Touch sensitive input for electronic wristwatch and/or electronic calculator |
US4091293A (en) * | 1975-12-30 | 1978-05-23 | Fujitsu Limited | Majority decision logic circuit |
JPS5318377A (en) * | 1976-08-03 | 1978-02-20 | Toshiba Corp | Logical operation circuit |
US4301427A (en) * | 1977-07-30 | 1981-11-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Astable MOS FET multivibrator |
US4389582A (en) * | 1979-02-09 | 1983-06-21 | Tokyo Shibaura Denki Kabushiki Kaisha | MOS Integrated logic circuit device with improved switching speed characteristics |
US4464587A (en) * | 1980-10-14 | 1984-08-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section |
US4883986A (en) * | 1981-05-19 | 1989-11-28 | Tokyo Shibaura Denki Kabushiki Kaisha | High density semiconductor circuit using CMOS transistors |
EP0082773A3 (de) * | 1981-12-17 | 1984-12-19 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Vorrichtung und Verfahren für eine dynamische logische Schaltung mit mehreren CMOS-Stufen |
JPS59151537A (ja) * | 1983-01-29 | 1984-08-30 | Toshiba Corp | 相補mos形回路 |
JPS62226499A (ja) * | 1986-03-27 | 1987-10-05 | Toshiba Corp | 遅延回路 |
JP2583521B2 (ja) * | 1987-08-28 | 1997-02-19 | 株式会社東芝 | 半導体集積回路 |
US4899071A (en) * | 1988-08-02 | 1990-02-06 | Standard Microsystems Corporation | Active delay line circuit |
US4877978A (en) * | 1988-09-19 | 1989-10-31 | Cypress Semiconductor | Output buffer tri-state noise reduction circuit |
JPH03185921A (ja) * | 1989-12-14 | 1991-08-13 | Toshiba Corp | 半導体集積回路 |
US5115150A (en) * | 1990-11-19 | 1992-05-19 | Hewlett-Packard Co. | Low power CMOS bus receiver with small setup time |
JPH05196659A (ja) * | 1991-11-08 | 1993-08-06 | Yamaha Corp | チョッパ型比較器 |
TW253083B (de) * | 1993-10-05 | 1995-08-01 | Advanced Micro Devices Inc | |
KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
CA2151850A1 (en) * | 1994-07-18 | 1996-01-19 | Thaddeus John Gabara | Hot-clock adiabatic gate using multiple clock signals with different phases |
US5612638A (en) * | 1994-08-17 | 1997-03-18 | Microunity Systems Engineering, Inc. | Time multiplexed ratioed logic |
JPH098612A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | ラッチ回路 |
US6326666B1 (en) | 2000-03-23 | 2001-12-04 | International Business Machines Corporation | DTCMOS circuit having improved speed |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US7795907B1 (en) * | 2009-10-10 | 2010-09-14 | Wang Michael C | Apparatus of low power, area efficient FinFET circuits and method for implementing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252011A (en) * | 1964-03-16 | 1966-05-17 | Rca Corp | Logic circuit employing transistor means whereby steady state power dissipation is minimized |
US3267295A (en) * | 1964-04-13 | 1966-08-16 | Rca Corp | Logic circuits |
US3439185A (en) * | 1966-01-11 | 1969-04-15 | Rca Corp | Logic circuits employing field-effect transistors |
US3493785A (en) * | 1966-03-24 | 1970-02-03 | Rca Corp | Bistable circuits |
-
1971
- 1971-04-22 US US00136536A patent/US3737673A/en not_active Expired - Lifetime
- 1971-04-22 CA CA111,028A patent/CA945641A/en not_active Expired
- 1971-04-27 FR FR7115042A patent/FR2090822A5/fr not_active Expired
- 1971-04-27 NL NL7105647A patent/NL7105647A/xx unknown
- 1971-04-27 DE DE19712120627 patent/DE2120627B2/de not_active Ceased
- 1971-04-27 GB GB1153271*[A patent/GB1342099A/en not_active Expired
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2309080A1 (de) * | 1972-02-25 | 1973-09-06 | Tokyo Shibaura Electric Co | Binaerzaehler |
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
DE2739586A1 (de) * | 1976-09-16 | 1978-03-23 | Ibm | Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung |
DE2809966A1 (de) * | 1977-03-15 | 1978-09-21 | Ibm | Feldeffekttransistorschaltung mit verbesserten betriebseigenschaften |
US4491749A (en) * | 1982-03-26 | 1985-01-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Three-output level logic circuit |
CN108322219A (zh) * | 2017-01-16 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 移位寄存器及逐次逼近型模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CA945641A (en) | 1974-04-16 |
US3737673A (en) | 1973-06-05 |
NL7105647A (de) | 1971-10-29 |
FR2090822A5 (de) | 1972-01-14 |
GB1342099A (en) | 1973-12-25 |
DE2120627B2 (de) | 1976-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2120627A1 (de) | Logische Schaltung | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE2140305C3 (de) | Statisches Schieberegister | |
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE2510604A1 (de) | Integrierte digitalschaltung | |
DE2165445C3 (de) | Logikschaltung | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
DE2134806C3 (de) | ||
EP0321589B1 (de) | Digitaler FIFO-Speicher | |
DE1956485B2 (de) | Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE3432418C2 (de) | Multiplizierschaltkreis für logische Signale | |
DE2241917A1 (de) | Schieberegister | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2029566B2 (de) | Schieberegisterstufenschaltung | |
DE2332431A1 (de) | Flip-flop | |
DE3106574C2 (de) | Monolithisch integrierte I&uarr;2&uarr;L-Schaltung für ein Mehrphasen-Schieberegister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |