DE2222521B2 - N-stufiger Ringzähler - Google Patents
N-stufiger RingzählerInfo
- Publication number
- DE2222521B2 DE2222521B2 DE2222521A DE2222521A DE2222521B2 DE 2222521 B2 DE2222521 B2 DE 2222521B2 DE 2222521 A DE2222521 A DE 2222521A DE 2222521 A DE2222521 A DE 2222521A DE 2222521 B2 DE2222521 B2 DE 2222521B2
- Authority
- DE
- Germany
- Prior art keywords
- inverter device
- inverter
- switching device
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 97
- 230000000295 complement effect Effects 0.000 claims description 17
- 210000004027 cell Anatomy 0.000 description 127
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 19
- 230000003068 static effect Effects 0.000 description 18
- 230000006641 stabilisation Effects 0.000 description 12
- 238000011105 stabilization Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/038—Multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/001—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using elements not covered by groups H03K23/002 and H03K23/74 - H03K23/84
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
- H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
Description
35
Die Erfindung betrifft einen A/-stufigen Ringzähler
nach der Gattung des Hauptanspruchs.
Durch den in jüngster Zeit zu verzeichnenden außergewöhnlich großen Fortschritt in der Technik der
integrierten Schaltungen ist die Abmessung der zu *o
diesen integrierten Schaltungen gehörenden Einzelelemente beträchtlich verkleinert worden, so daß sich
hinsichtlich der auf einem Halbleiter-Chip von vorgegebener Fläche integrierten Schaltungen erhöhte Funktionen
realisieren lassen. Darüber hinaus ist auch die Fläche eines Halbleiter-Chips, die sich in Massenprodukten
herstellen lassen, immer größer geworden. Dies hat zu den außergewöhnlichen stark vermehrten
Funktionen der integrierten Schaltungen geführt und die Großintegration innerhalb eines einzelnen Halblei- so
ter-Chips von verschiedenen Schaltungen ungleichförmig komplizierten Funktionen ermöglicht Damit
können zahlreiche Schaltungen, die beispielsweise bei einem elektronischen Tischrechner Verwendung finden,
in kompakter Weise in wenige Halbleiter-Chips integriert werden. Dies gilt auch für einen /j-stufigen
Ringzähler, der bei einem Zeitzählwerk oder Adressenzählwerk, das für einen Elektronenrechner unentbehrlich
ist. Verwendung findet
Aus der DE-AS 11 93 546 ist eine Schaltung für ein »
Zählwerk bekannt, bei dem mehrere Rückkopplungsleitungen
auf ein ODER-Verknüpfungsglied geschaltet sind, dem ein weiteres UND-Verknüpfungsglied nachgeschaltet
ist Bei der bekannten Schaltung sind mehrere Rückkopplungsleitungen erforderlich, so daß 6S
die Bedingungen eines raumsparenden Schaltungsaufbaus für die Verwendung in integrierten Schaltungen
nicht erfüllt sind.
Weiter ist ein n-stufiger Ringzähler bekannt (JP-AS
5808/70), der im wesentlichen eine Anzahl von (n— 1) in Kaskade geschalteten Flip-Flop-Schaltungen enthält,
deren Ausgangssignale über eine UND-Schaltung und einen Inverter auf die vorderste Flip-Flop-Schaltung,
d. h. auf die Flip-Flop-Schaltung für das erste Bit, zurückgeführt werden. Nur eine der zu der Anzahl von
(n-\) gehörenden Flip-Flop-Schaltungen bleibt normalerweise im Setzzustand, während alle übrigen
Schaltungen im Rücksetzzustand bleiben. Während des Betriebes wird der Setzzustand infolge von Zeitimpulsen
durch die Anordnung der Flip-Flop-Schaltungen verschoben.
Bei einem n-stufigen Ringzähler in der zuvor erwähnten Anordnung ist eine Anzahl von (n— 1)
Rückkopplungssignalen erforderlich, so daß dann, wenn π einen größeren Wert annimmt, die Rückkopplungssignalleitungen
einen immer größeren Platz einnehmen. Wenn η beispielsweise gleich 16 ist, dann hat der
Rückkopplungsleiter eine Breite von 8 Mikrometer, während der Abstand zwischen den Leitern auch 8
Mikrometer beträgt. Das würde bedeuten, daß für die Rückkopplungssignale ein Platz erforderlich ist, der eine
Breite von 15x2 χ 8 = 240 Mikrometer hat. Dieser Platz
entspricht sogar um mehr als zwei Drittel des von den anderen Schaltungen als jenen der Rückkopplungssignalleitungen
eingenommenen Platzes. Daher ist ein Ringzähler mit zahlreichen Rückkopplungssignalen für
eine Integration von Schaltungen nachteilig.
Bei den bekannten Ringzählern verlangt eine Erhöhung des Wertes von n, d. h. eine größere Anzahl
von Bits, eine beträchtliche und dem Wert η im wesentlichen proportionale Vergrößerung der Größe
der Einzelelemente, was dann wiederum zur Folge hat, daß proportional zum Wert n2 mehr Leistung verbraucht
wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Ringzähler zu schaffen, der durch Verringerung der
erforderlichen Anzahl von Rückkopplungssignalen für eine Integration von Schaltungen angepaßt und
geeignet ist mit geringer Leistungsaufnahme eine große Anzahl von Bits zu verarbeiten.
Die Aufgabe wird erfindungsgemäß nach den Merkmalen des Hauptanspruchs gelöst.
Bei einem bevorzugten n-stufigen Ringzähler sind erste Speicherzellen mit jeweils einer ersten und
zweiten Eingangsklemme sowie mit jeweils einer Ausgangsklemme in Kaskade in einer Anzahl von n—2
geschaltet, wobei über die Ausgangsklemme die erste Speicherzelle auf die erste Eingangsklemme der
folgenden nächsten ersten Speicherzelle ein Ausgangssignal mit einer Verzögerung von vorgegebener
Zeitdauer dann als Eingangssignal abgibt wenn die zweite Eingangsklemme bei einem ersten Spannungswert liegt und ein Ausgangssignal an der Ausgangsklemme
zurückschaltet, wenn die zweite Eingangsklemme bei einem zweiten Spannungswert liegt; eine zweite
Speicherzelle mit jeweils einer Eingangsklemme und einer Ausgangsklemme enthalten ist, die zwischen der
vordersten und hintersten Einheit der in Kaskade geschalteten ersten Speicherzellen angeordnet ist,
wobei die zweite Speicherzelle über die Ausgangsklemme ein Ausgangssignal abführt, das als Eingangssignal
nach einer Verzögerung von vorgegebener Zeitdauer an der Eingangsklemme erscheint; eine mit der zweiten
Speicherzelle zwischen der vordersten Einheit und der hintersten Einheit der in Kaskade geschalteten ersten
Speicherzellen in Reihe liegenden Inverterschaltung
und Schaltvorrichtungen vorhanden sind, die die Verbindungsleitung der Inverterschaltung und der
zweiten Speicherzelle auf die zweiten Eingangsklemmen der ersten Speicherzellen schalten.
Bei dem bevorzugten Ringzähler ist unabhängig vom Wert η nur ein Rückkopplungssignal erforderlich, so
daß notwendigerweise die Breite des erforderlichen Leiters nur ungefähr 16 Mikrometer beträgt, was im
Vergleich zu dem von den anderen Elementen eingenommenen Raum zu vernachlässigen ist. Darüber
hinaus gehört zur Ausgangsklemme der (n— 1)-Einheit der ersten Speicherzellenanordnung eine Pufferschaltung,
die eine Größenverringerung der anderen Einzelelemente unabhängig vom Wert η ermöglicht.
Wird vorausgesetzt, daß die Pufferschaltung oder das wesentliche Element der hintersten Einheit groß genug
ausgeführt werden kann, dann können die anderen Einzelelemente der anderen Speicherzellen in der
Größe verringert werden, was dazu befähigt, diesen Ringzähler mit einem kleinen Leistungsverbrauch zu
betreiben, der im wesentlichen proportional zum Wert η verringert werden kann.
Die Erfindung wird nachstehend anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher
erläutert. Die Zeichnung zeigt in
Fig. IA einen Blockschaltplan eines dynamischen
/7-stufigen Ringzählers nach der Erfindung,
Fig. IB einen Logikschaltpian des in Fig. IA
dargestellten Ringzählers unter Verwendung von komplementären Feldeffekttransistoren mit isolierter
Steuerelektrode,
F i g. 2A ein Biockschaltplan eines dynamischen
η-stufigen Ringzählers eines anderen Ausführungsbeispiels nach der Erfindung,
F i g. 2B einen Logikschaltplan des Ringzählers nach
Fig.2A unter Verwendung von komplementären Feldeffekttransistoren mit isolierter Steuerelektrode,
F i g. 3 einen Schaltplan des in F i g. 1B wiedergegebenen
Ringzähiers,
Fig.4 Kurvenverläufe an den verschiedensten Punkten des in Fig.3 wiedergegebenen Ringzählers
dessen Arbeitsweise veranschaulicht werden soll,
F i g. 5 einen Schaltplan des in F i g. 2B wiedergegebenen Ringzählers,
F i g. 6 einen Schaltplan des in F i g. 1A wiedergegebenen
Ringzählers, der nur aus p-leitenden Feldeffekttransistoren mit isolierter Steuerelektrode gebildet ist,
F i g. 7 einen Schaltplan des in F i g. 2A wiedergegebenen Ringzählers, der nur aus p'eitenden Feldeffekttransistoren
mit isolierter Steuerelektrode gebildet ist,
Fig.8A und 8B Logikschaltpläne zum Umwandeln
der dynamischen Einbit-Schieberegister nach F i g. 1B
und 2B in statische Schieberegister,
Fig.9A einen Schiltplan eines u-stufigen statischen
Ringzählers, der dutch Anwendung des statischen Einbit-Schieberegisters nach Fig.8A bei dem dynamischen
Ringzählers nach F ig. 3 entstanden ist,
Fig.9B einen Schaltplan eines η-stufigen statischen
Ringzählers, der durch Anwendung des statischen
Einbit-Schieberegisters nach Fig.8B bei dem dynamischen Ringzähler nach Fi g. 3 entstanden ist,
Fig. 1OA einen Schaltplan eines statischen n-stufigen
Ringzählers, der durch die Anwendung eines statischen
Einbit-Schieberegisters nach Fig.8A bei dem dynamischen
Ringzähler nach F i g. 5 entstanden ist,
Fig. 1OB einen Schaltplan eines statischen n-stufigen
Ringzählers, der durch die Anwendung des statischen Einbit-Schieberegisters nach Fig.8B bei dem dynamischen
Ringzähler nach F i g. 5 entstanden ist,
Fig. HA einen Schaltplan eines statischen Ringzählers,
der gemäß eines Ausführungsbeispiels dieser Erfindung aus dem dynamischen Ringzähler nach F i g. 6
durch Umwandlung entstanden ist,
Fig. HB eine gegenüber Fig. 1IA modifizierte
Ausführung,
Fig. 12A einen Schaltplan eines statischen Ringzählers,
der gemäß eines anderen Ausführungsbeispiels
ίο dieser Erfindung aus dem dynamischen Ringzähler nach
F i g. 7 entstanden ist,
Fig. 12B eine gegenüber Fig. 12A modifizierte Ausführung,
Fig. 13 einen Schaltplan eines dynamischen n-stufigen
Ringzählers, der mit 4-Phasen-Zeitsignalen arbeitet und dem Ringzähler nach F i g. 3 entsprechend ausgeführt
ist,
F i g. 14 die Kurvenverläufe der Zeitimpulse, die beim
Ringzähler nach Fig. 13 verwendet werden und die Kurvenverläufe der Ausgangssignale, die von den
verschiedenen Einheiten des Ringzählers erzeugt werden,
Fig. 15 eine modifizierte Ausführung des in Fig. 13
dargestellten Ringzählers.
Bei allen nachstehend beschriebenen Ausführungsbeispielen wird die Negativlogik verwendet, wobei eine
negative Spannung durch den Logikwert »1« gekennzeichnet wird und eine Nullspannung durch den
Logikwert »0«. Darüber hinaus enthalten alle nachstehend beschriebenen Ausführungsbeispiele Feldeffekttransistoren
mit isoliertem Gate oder isolierter Steuerelektrode, (die auch als MOS FETPs bezeichnet werden)
und derart ausgelegt sind, daß sie bei integrierten Schaltungen Verwendung finden können. Zur Vereinfachung
der Zeichnung ist die Verbindung der Grundschichten der Feldeffekttransistoren weggelassen worden,
weil dieses Verbindungssystem dem Fachmann auf diesem Gebiete vertraut ist.
Wie aus Fig. IA zu erkennen ist, sind in Kaskade
geschaltet eine Anzahl von (n—2) ersten Speicherzellen
ΛΊ bis Xn-2, zu denen jeweils eine erste Eingangsklemme
/i, eine zweite Eingangsklemme h sowie eine Ausgangsklemme O gehören. Bei den ersten Speicherzellen
X\ bis Xn-2 ist die Ausgangsklemme Ojeweils auf
die entsprechende erste Eingangsklemme der sodann folgenden ersten Speicherzelle geführt Die Ausgangsklemme
O der hintersten Speicherzelleneinheit oder Speicherzellenstufe Xn-z die zur ersten Speicherzellengruppe
gehört, ist jedoch auf die Eingangsklemme /i
so einer zweiten Speicherzelle Xn-1 geführt wohingegen
die Ausgangsklemme Oder zweiten Speicherzelle X„-\
über einen Pufferkreis oder eine Pufferschaltung B und über eine Inverterschaltung / wiederum auf die
vorderste Speicherzelleneinheit oder Speicherzellenstuss fe X\ der ersten Speicherzellengruppe geschaltet ist Die
Verbindungsleitung zwischen der Pufferschaltung Bund
der Inverterschaltung / ist mit den jeweiligen zweiten Eingangsklemmen h der ersten !Speicherzellen X\ bis
X„-2 verbunden. Die Pufferschaltung B ist vorgesehen,
um erforderlichenfalls Steuerstrom für die Rückkopplungssignale von der zweiten Speicherzelle X„-\ auf die
ersten Speicherzellen Xi bis Xn-I zu schalten.
Auf die ersten und zweiten Speicherzellen werden Zeitimpulse geschaltet In der zweiten Speicherzelle
X„-i wird bei Aufschaltung eines Signals auf deren
Eingangsklemme I\ an deren Ausgangsklemme O ein Signal erzeugt, und zwar mit einer durch die Zeitimpulse
bestimmten Verzögerungszeit von einem Bit In jeder
der ersten Speicherzellen wird, wie dies bei der zweiten Speicherzelle der Fall ist, bei Aufschaltung eines Signals
auf deren erste Eingangsklemme /| an deren Ausgangsklemme O ein Signal erzeugt, und zwar im allgemeinen
mit einer Verzögerungszeit von einem Bit entsprechend der Form der an ihrer zweiten Eingangsklemme h
gelieferten Rückkopplungssignale. Wenn ein an den zweiten Eingangsklemmen /2 anliegendes Rückkopplungssignal
den Logikzustand ändert, dann wird ein Ausgangssignal aus den ersten Speicherzellen unabhängig
von den Bedingungen an den ersten Eingangsklemmen und dem an die Speicherzellen gelieferten
Zeitimpulse zurückgesetzt.
In Fig. IB ist ein Logikschaltplan nach Fig. IA
dargestellt, aus der hervorgeht, daß eine als Bauelement des Zählwerkes verwendete Invertervorrichtung aus
einer komplementären Feldeffekttransistorgruppe mit isoliertem Gate, d. h. aus den sogenannten C-MOS
FET's, besteht. Zur zweiten Speicherzelle Xn-\ gehören
die ersten und zweiten Invertervorrichtungen 1 und 2, wobei von der ersten Invertervorrichtung 1 beim
Ausgang des zur ersten Speicherzellengruppe gehörenden hintersten Elementes Xn-I in Synchronisation mit
einem ersten Zeitsignal Φ\ und dessen Komplementwertes Φι eine Inversion herbeigeführt wird. Von der
zweiten Inverterschaltung 2 wird beim Ausgang von der ersten Inverterschaltung 1 synchron zu einem zweiten
Zeitsignal Φ2 und dessen Komplementwert Φ2 eine
Inversion herbeigeführt. Das Zeitintervall des jeweiligen ersten und zweiten Zeitsignals Φ\ und Φ2 entspricht
einem Zeitintervall von einem Bit, während das Zeitintervall zwischen den Zeitsignalen $\ und Φ2 einem
Zeitintervall von einem halben Bit entspricht. Demgemäß handelt es sich bei der zweiten Speicherzelle Xn- \
um ein Einbit-Schieberegister oder um eine verzögernde Flip-Flop-Schaltung, wobei ein aufgeschaltetes
Signal mit einer Zeitverzögerung von einem Bit wieder als Ausgangssignal weitergegeben wird.
Wenn im wesentlichen auch auf der Basis der zweiten Speicherzelle Xn-) konstruiert so sind die ersten
Speicherzellen doch derart ausgeführt, daß sie von einem Rückkopplungssignal schnell zurückgesetzt werden,
weshalb zu ihnen jeweils gehören eine der ersten Inverterschaltung 1 entsprechende Inverterschaltung 3
sowie eine NICHT-ODER-Schaltung 4, die das Ausgangssignal
der Inverterschaltung 3 aufgeschaltet erhält, desgleichen aber auch ein Rückkopplungssignal.
Wenn das Rückkopplungssignal für den Logikwert »0« steht, dann wirkt die NICHT-ODER-Schaltung 4
einfach als eine Inverterschaltung und läßt die ersten Speicherzellen in der genau gleichen Weise arbeiten wie
die zweite Speicherzelle. Wechselt nun das Rückkopplungssignal auf den Logikwert »1«, dann wird das
Ausgangssignal der NICHT-ODER-Schaltung zurückgesetzt, d.h. umgewandelt zum Logikwert »0«. Zur
Inverterschaltung /gehört eine einzelne Invertervorrichtung 5, wohingegen zur Pufferschaltung B zwei in
Reihe geschaltete Invertervorrichtungen 6 und 7 gehören.
Mit Fi g. 2A ist der Blockschaltplan für ein Zählwerk
eines anderen Ausführungsbeispiels wiedergegeben. Die ersten Speicherzellen Yr bis Yn-\ sind in Kaskade
geschaltet, und die hinterste Speicherzelleneinheit Y„_i
ist über eine Inverterschaltung / und eine zweite Speicherzelle Vi auf die vorderste Speicherzelleneinheit
Y2 geführt Fig.2B läßt erkennen, daß die Inverterschaltung
/ und die zweite Speicherzelle Y\ in der Konstruktion gleich jenen aus Fig. IB ausgeführt sind
Zu den ersten Speicherzellen V2 bis Yn- 1 gehören
jeweils eine NICHT-UND-Schaltung 8, auf die der Ausgang von der vorhergehenden Speicherzelle geschaltet
wird, desgleichen aber auch ein Rückkopplungssignal und eine Invertervorrichtung 9, auf die der
Ausgang der NICHT-UND-Schaltung 8 geschaltet wird.
Steht das Rückkopplungssignal für den Logikwert »1«, dann arbeitet die NICHT-UND-Schaltung 8 gleich
der zweiten Speicherzelle Y\ einfach als eine Invertervorrichtung.
Wechselt aber der Logikwert des Rückkopplungssignals auf den Wert »0«, dann ändert auch
die NICHT-UND-Schaltung 8 ihr Ausgangssignal auf den Logikwert »1«. Vom Inverter 9, der nach
Aufschaltungeines Zeitsignals Φ2 und dessen Komplementwertes
Φ2 arbeitet wird dieses Ausgangssignal »1«
einer Inversion unterzogen, so daß der Ausgang des Inverters 9 zurückgesetzt wird, d. h. in den Logikwert
»0« umgewandelt wird.
Die NICHT-ODER-Schaltung 4 aus Fig. IB kann sich aus einer ODER-Schaltung und aus einer
NICHT-Schaltung zusammensetzen, während die NICHT-UND-Schaltung 8 aus Fig.2B sich aus einer
UND-Schaltung und aus einer NICHT-Schaltung zusammensetzen kann.
Nachstehend soll nun anhand von Fig.3 die tatsächliche Schaltungsanordnung der Schaltung nach
F i g. 1B beschrieben werden. Was die zweite Speicherzellen-Einheit
X2 der ersten Speicherzellengruppe betrifft, so ist die Invertervorrichtung 3 als eine C-MOS
FET-Schaltung — d. h. einer Schaltung aus Feldeffekttransistoren
mit isoliertem Gate oder isolierter Steuerelektrode — ausgeführt bei der die leitende Verbindung
zwischen Emitter und Kollektor eines n-leitenden Feldeffekttransistors F£T12 und die leitende Verbindung
zwischen Emitter und Kollektor eines p-leitenden Feldeffekttransistors FET13 in Reihe geschaltet sind.
Die Invertervorrichtung 3 ist einmal auf eine erste Anschlußklemme (—V) geführt und zwar über die
leitende Verbindung eines Metalloxyd-Feldeffekttransistors MOS FET oder einer ersten Schaltvorrichtung 11,
der/die wie der Feldeffekttransistor FET12 η-leitend ist.
Weiterhin ist die Invertervorrichtung 3 auch an eine zweite Anschlußklemme (Erde/Masse) gelegt, und zwar
über einen anderen Metalloxyd-Feldeffekttransistor MOSFET oder eine zweite Schaltvorrichtung 14,
der/die wie der Feldeffekttransistor FETi3 p-leitend
ist Zur NICHT-ODER-Schaltung 4 gehört eine Invertervorrichtung 21, die sich aus einem ersten
n-Ieitenden Feldeffekttransistor FETM und einem zweiten p-leitenden Feldeffektransistor FETiS zusammensetzt
Über einen dritten und vierten n-leitenden Feldeffekttransistor FETiS und FETiB ist die Invertervorrichtung
21 jeweils auf die erste Anschlußklemme geführt, während ein fünfter p-leitender Feldeffekttransistor
FET i9 die Invertervorrichtung 21 mit der zweiten Anschlußklemme verbindet und ein sechster
p-leitender Feldeffekttransistor zwischen die Ausgangsklemme d und die zweite Anschlußklemme geschaltet
ist Eine Anschlußklemme des Feldeffekttransistors FETX, die mit der zweiten Anschlußklemme verbunden
ist, kann — dies ist mit gestrichelten Linien
gekennzeichnet — auf die Verbindungsstelle zwischen den FeldeffekttransL'toren FETiS und 19 geführt
werden. Die Steuerelektroden der Feldeffekttransistoren
FET20 und 16 sind auf den Anschluß oder auf die Verbindung zwischen der Pufferschaltung B und der
Inverterschaltung /geschaltet um das Rückkopplungssignal empfangen zu können. Die erste Schaltvorrich-
tung 11 und die zweite Schaltvorrichtung 14 werden während eines ersten Zeitinlarvalls dann angesteuert
und in Betrieb genommen, wenn auf die Steuerelektroden jeweils die Zeiümpulse Φ~ι und Φι aufgeschaltet
werden; demgegenüber werden die dritte Schaltvorrichtung 15 und die vierte Schaltvorrichtung 19 während
eines zweiten Zeitintervalls dann angesteuert und in ßetrieb genommen, wenn auf die Steuerelektroden
jeweils die Zeitimpulse 3>2 und Φ2 aufgeschaltet werden.
Ein von der ersten Speicherzelle X\ kommendes Ausgangssignal wird auf die Eingangsklemme a (diese
Eingangsklemme a entspricht der ersten Eingangsklemme It) der Invertervorrichtung 3 geschaltet und
erscheint dann in umgewandelter Form an der Ausgangsklemme b in Synchronisation mit den Zeitimpulsen Φί und Φ\ mit einer Zeitverzögerung von einem
halben Bit Der Inverter 21, der sich aus den Feldeffekttransistoren FETXJ und 18 zusammensetzt,
ist mit seiner Eingangsklemme c auf die Ausgangsklemme b der Invertervorrichtung 3 geführt, und zwar derart,
daß ein Eingangssignal an der Ausgangsklemme d
(diese entspricht der Ausgangsklemme O) ein umgewandeltes Ausgangssignal erzeugt, und diesen Synchronisation mit den Zeitimpulsen Φ2 und Φι mit einer
Zeitverzögerung von einem halben Bit. Dies entspricht dem FzII, daß das Rückkopplungssignal einen Logikwert »0« hat oder am Massepotential liegt. Weil sich zu
diesem Zeitpunkt der Feldeffekttransistor F£T16 im Einschaltzustand befindet und somit durchlässig ist, sich
der Feldeffekttransistor F£T20 aber im Sperrzustand befindet, arbeitet die NICHT-ODER-Schaltung 4 ganz
einfach als eine Invertervorrichtung. Wechselt jedoch das Rückkopplungssignal auf den Logikwert »1« und
liegt dabei am Potential — V, dann wird der Feldeffekttransistor FETi6 in den Sperrzustand gebracht,
wohingegen der Feldeffekttransistor FET20 in den
Einschaltzustand gebracht und leitend wird, was wiederum zur Folge hat, daß das Ausgangssignal an der
Ausgangsklemme d durch Inversion auf den Logikwert »0« gebracht wird und dann am Massepotential liegt.
Die Arbeitsweise des Zählwerkes in der mit F i g. 3 wiedergegebenen Schaltungsanordnung soll nachstehend nun anhand von F i g. 4 beschrieben werden. Dazu
sei angenommen, daß die zweite Speicherzelle X„_i
durch die zweiten Zeitimpulse Φι und Φ2 derart
geschaltet worden ist, daß von ihr ein Ausgangssignal abgegeben wird, dessen Spannungswert der Anschlußspannung (— V) entspricht, was wiederum bedeutet, daß
dieses Ausgangssignal den Logikwert »1« hat. In dem Augenblick, in dem die zweite Speicherzelle X„_i
geschaltet worden ist, werden die ersten Speicherzellen Xi bis X„-2 dadurch zurückgeschaltet und auf den
Logikwert »0« gebracht, daß auf deren zweiten Eingangsklemmen ein Signal mit dem Logikwert »1«
geschaltet wird. Damit aber haben die Ausgangssignale von den ersten Speicherzellen den gleichen Spannungswert wie das Massenpotential. Auch dann, wenn bei
Vorliegen dieser Bedingung den ersten Speicherzellen die Zeitimpulse Φ\ und Φι aufgeschaltet werden, wird
der Zustand der von den ersten Speicherzellen kommenden Ausgangssignale nicht geändert. Auf die
vorderste Speicherzelle X\ der ersten Speicherzellengruppe wird in umgewandelter Form ein Ausgangssignal von der zweiten Speicherzelle Xn-\ aufgeschaltet,
wohingegen die dann folgenden Speicherzellen X2 bis Xn-2 ihrerseits wiederum ein Ausgangssignal — (dieses
in zurückgeschaltetem Zustand) — von der unmittelbar vorhergehenden Speicherzelle aus aufgeschaltet erhalten- Nach dem Aufschalten der zweiten Zeitimpulse Φ2
und Φι werden von den ersten Speicherzellen jeweils
Ausgangssignale erzeugt, and zwar in dem gleichen Zustand, wie dies bei den aufgeschalteten Eingangssig
nalen der FaD ist Zu diesem Zeitpunkt befinden sich fast
alle ersten Speicherzellen im. Rücksetzzustand, nur die
vorderste Speicherzelleneinheit Xi, auf die in umgewandelter Form als Eingangssignal ein Ausgangssignal der
zweiten Speicherzelle Xm-\ aufgeschaltet worden ist
befindet sich im Setz-Zustand mit einem Logikwert »1« als AusgangssignaL j^lach dem Aufschalten der ersten
Zeitimpulse Φ\ und Φ% erhalten die ersten Speicherzellen Rücksetz-Eingangssignale, die dann nach dem
Aufschalten der zweiten Zeitimpulse Φ2 und <P2 so
weitergegeben werden. Unter diesen Bedingungen ist nur die vorderste Speicherzellen-Einheit X\ der ersten
Speicherzellengruppe im Setz-Zustand, während alle übrigen Speicherzellen-Einheiten dieser ersten
Speicherzellengruppe sich in einem Rücksetzzustand
befinden. Ein Setz-Ausgangssignal wird von den ersten
Zeitimpulsen Φ( und Φ\ der Reihe nach auf die dann
folgenden Speicherzelleneinheiten von der vordersten Speicherzelleneinheit X\ übertragen und von dort aus
von den zweite t Zeitimpulsen Φ2 und Φ2 weitergeleitet.
Damit aber werden jeweils beim Aufschalten der zu Paaren zusammengefaßten Zeitimpulse Φι—Φ2 und
Φι — Φ2 die restlichen ersten Speicherzellen X2 bis Xn-2
nacheinander in den Setzzustand gebracht Deshalb bleibt nach erfolgter Schaltung die vorderste Speicher
zelleneinheit ΑΊ so lange im Setzzustand, bis daß alle
anderen Speicherzelleneinheiten X2 bis Xn-2 in den
Setzzustand gebracht worden sind. Umgekehrt werden dann, wenn die zweite Speicherzelle Xn- \ in den
Setzzustand gebracht worden ist, die bis zu diesem
Zeitpunkt im Setzzustand befindlichen ersten Speicherzellen Xi bis X„_2 wieder in den Rücksetzzustand
gebracht. Der vorerwähnte Funktionsablauf wird dann wiederholt, wobei η Paare von Zeitimpulsen Φι und Φ2
verwendet werden müssen, bis daß die zweite
to Speicherzelle X„_i, die zuvor für ein Bit-Zeitintervall in
den Setzzustand gebracht worden war, wieder in den gleichen Setzzustand für ein zweites Mal gebracht wird.
Damit aber arbeitet, die mit Fig.3 wiedergegebene Schaltung wie ein n-stelliges Zählwerk.
Nachstehend soll nun unter Verweisung auf F i g. 5 die konkrete Schaltungsanordnung eines mit F i g. 2B
dargestellten Zählwerkes beschrieben werden. Die Konstruktion der Speicherzellen wird am Beispiel der
zur ersten Speicherzellengruppe gehörenden vorder
sten Speicherzelleneinheit V2 näher erläutert. Zur
NICHT-UND-Schaltung 8 gehört eine Invertervorrichtung 25, die sich aus den Metalloxyd-Feldeffekttransistoren oder MOS FET's 26 und 27 zusammensetzt. Mit
dem einen Ende ist die Invertervorrichtung 25 auf die
erste Anschlußklemme (—V? geführt und zwar über
eine erste Schaltvorrichtung 28, die eine dem Feldeffekttransistor F£T26 entsprechende Leitfähigkeit hat,
mit dem anderen Ende aber auf eine zweite Anschlußklemme (Erde/Masse), und zwar über eine zweite und
dritte Schaltvorrichtung 29 und 30 mit einer dem Feldeffekttransistor FETIl entsprechenden Leitfähigkeit. Zwischen die zur Invertervorrichtung 25 gehörende Ausgangsklemme und der ersten Anschlußklemme
ist eine vierte Schaltvorrichtung 31 mit einer dem
Feldeffekttransistor FET1Xi entsprechenden Leitfähigkeit geschaltet. Wenn nach Fig.5 auch ein Ende der
vierten Schaltvorrichtung 31 über den Feldeffekttransistor FET28 auf die erste Anschlußklemme geführt ist,
so ist es doch möglich — dies ist mit den gestrichelten
Linien gekennzeichnet — die vierte Schaltvorrichtung 31 direkt mit der ersten Anschlußklemme zu verbinden.
Die Steuerelektroden der Schaltvorrichtungen 30 und 31 stehen mit einem Verknüpfungspunkt zwischen der
Inverterschaltung / und der zweiten Speicherzelle derart in Verbindung, daß sie die Rückkopplungssignale
empfangen können.
Die Ausgangsklemme der Invertervorricfttung 25 ist
auf die Eingangsklemme der Invertervorrichtung 9 geführt. Diese zuletzt angeführte Invertervorrichtung 9
setzt sich aus den Feldeffekttransistoren FET32 und FET33 zusammen und ist mit einem Ende auf die erste
Anschlußklemme geführt, und zwar über eine fünfte Schaltvorrichtung 34 mit einer dem Feldeffekttransistor
FET32 entsprechenden Leitfähigkeit, während das
andere Ende der vorerwähnten Invertervorrichtung 9 auf die zweite Anschlußklemme geschaltet ist, und zwar
über eine sechste Schaltvorrichtung 35 mit einer dem Feldeffekttransistor FET33 entsprechenden LeitfähigkeiL Die erste und die zweite Schaltvorrichtung 28 und
29 werden dann angesteuert und in Betrieb genommen, wenn die Steuerelektroden die ersten Zeitimpulse Φι
und Φι aufgeschaltet erhalten. Die fünfte Schaltvorrichtung 34 und die sechste Schaltvorrichtung 35 werden
dann angesteuert und in Betrieb genommen, jwenn auf
die Steuerelektroden die zweiten Zeitimpulse Φ2 und Φ2
aufgeschaltet werden.
Hat ein Ausgangssignal von der Inverterschaltung / den Logikwert »1«, d.h. hat die Spannung (—V) der
Spannungsquelle, dann wird der Feldeffekttransistor FET30 eingeschaltet und in den Leitzustand gebracht,
während der Feldeffekttransistor 31 abgeschaltet und in den Sperrzustand gebracht wird. Weil bei Vorliegen
dieser Bedingungen die NICHT-UND-Schaltung 8 ganz einfach als eine Invertervorrichtung arbeitet, haben die
ersten Speicherzellen Y2 bis Vn-1 die gleiche Funktion
wie die zweite Speicherzelle Y\. Wird das Ausgangssignal von der Inverterschaltung / in den Logikwert »0«
umgewandelt und liegt dabei am Massepotentisi, dann wird hingegen der Feldeffekttransistor FET31 in den
Einschaltzustand und damit auch in den Leitzustand gebracht, wohingegen der Feldeffekttransistor FET30
ausgeschaltet und in den Sperrzustand gebracht wird. Damit aber wjrd in Synchronisation mit den ersten
Zeitimpulsen <P\ und Φι ein Ausgangssignal der NICHT-UND-Schaltung 8 in einen Logikwert »1«
umgewandelt, d. h. die Spannung (- V) der Spannungsquelle, und später dann in Synchronisation mit den
zweiten Zeitimpulsen Φ2 und Φ2 von der Invertervorrichtung 9 erneut einer Inversion unterworfen, was
wiederum dazu führt, daß das Ausgangssignal der zur ersten Speicherzellengruppe gehörenden vordersten
Speicherzelleneinheit Y2 durch Zurückschalten an
Massepotential gelegt wird.
Ein Zählwerk, dessen Schaltung entsprechend F i g. 5 ausgelegt ist, arbeitet im wesentlichen in der gleichen
Weise, wie dies bei dem Zählwerk nach F i g. 3 der Fall ist. Wird von der hintersten Speicherzelleneinheit Yn-1
nach der Übernahme der zweiten Zeitimpulse Φ2 und Φ~2
ein dem Logikwert »1« entsprechendes Ausgangssignal erzeugt, dann werden durch die folgenden zweiten
Zeitimpulse Φ2 und Φ2 die Ausgänge aller ersten und
zweiten Speicherzellen Yt bis Yn-1 zurückgesetzt. Von
einem dritten Aufschalten der zweiten Zeitimpulse Φι
und ?2 wird nur der Ausgang von der zweiten Speicherzelle Y\ gesetzt. Dann werden durch ein
sukzessives Aufschalten der zweiten Zeitimpulse Φι und
Φ2 wiedeniTi die ersten Speicherzellen Y2 bis Vn-I der
Reihe nach gesetzt. Deswegen jind π Paare_von ersten
und zweiten Zeitimpulsen Φι —Φι und Φ2—Φ2 erforderlich, bis daß -die vorher gesetzte hinterste Speicherzelleneinheit Y„-\ der ersten Speicherzellengruppe ein
zweites Mal gesetzt wird.
Die Schaltungsanordnungen gemäß F i g. 6 und F i g. 7 stehen für Zählwerke, die gegenüber jenen nach F i g. 5
und F i g. 3 dadurch geändert oder modifiziert sind, daß zu ihnen eine Konstruktion von Metalloxyd-Feldeffekttransistoren oder MOS FET's der gleichen Leitfähigkeit,
beispielsweise p-leitende Metalloxyd-Feldeffekttransistoren, gehören. Fig. 6 zeigt, daß — dies ist auch nach
Fig. IB und Fig.3 der Fall — der vordersten
Speicherzelle X\ die Invertervorrichtung 3 und die NICHT-ODER-Schaltung 4 zugeordnet sind. Der
Inverter 3 ist zwischen die erste Anschlußklemme und die zweite Anschlußklemme der Stromversorgung
geschaltet Zur NICHT-ODER-Schaltung gehören: eine Invertervorrichtung 38, die zwischen die erste Anschlußklemme und die zweite Anschlußklemme der
Stromversorgung geschaltet ist, sowie eine erste Schaltvorrichtung 39, die zwischen die Ausgangsklemme der Invertervorrichtung und die zweite Stromanschlußklemme (Erdungspotential/Massepotential) gelegt ist, wobei die Steuerelektrode der ersten Schaltvorrichtung 39 derart auf den Verknüpfungspunkt zwischen
der hintersten Speicherzelle X„-\ und der Inverterschaltung / geführt ist, daß ein Rückkopplungssignal
empfangen werden kann. Zwischen der invertervorrichtung 3 und der Ausgangsklemme der vorhergehenden
Speicherzelle oder der vorhergehenden Inverterschaltung ist eine zweite Schaltvorrichtung 40 geschaltet, auf
deren Steuerelektrode ein erster Zeitimpuls Φι aufgeschaltet wird. Zwischen der Ausgangsklemme der
Invertervorrichtung 3 und der Eingangsklemme einer weiteren Invertervorrichtung 38 liegt eine dritte
Schaltvorrichtung 41, deren Steuerelektrode ein zweiter Zeitimpuls Φ2 aufgeschaltet wird. Bei der Schaltung
nach F i g. 6 sind die den HauptzeitimpulsenjPi und Φ2
entsprechenden Komplementärzeitimpulse Φι und Φ2
nicht erforderlich. Zur hintersten Speicherzelle Xn-I
gehört keine erste Schaltvorrichtung, die der ersten Schaltvorrichtung 39 der vordersten Speicherzelle X\
entsprechen könnte. Vom Inverter 3 wird ein Eingangssignal in Synchronisation mit dem ersten Zeitimpuls Φι
umgewandelt, während der weitere Inverter 38 das Ausgangssignal des vorerwähnten Inverters 3 einer
Inversion unterwirft, und dies in Synchronisation mit dem zweiten Zeitimpuls Φ2. Wechselt das Rückkopplungssignal vom Logikwert »0« zum Logikwert »1«,
dann wird der Ausgang von der NICHT-ODER-Schaltung 4 zurückgesetzt. Weil das Zählwerk nach F i g. 6 in
der gleichen Weise arbeitet, wie dies beim Zählwerk nach Fig.3 der Fall ist, kann eine Beschreibung der
Arbeitsweise weggelassen werden.
F i g. 7 läßt nun erkennen, daß, wie dies nach F i g. 2B
und F i g. 5 der Fall ist, zur vordersten Speicherzelleneinheit Y2 die NICHT-UND-Schaltung 8 und die
Invertervorrichtung 9 gehören. Zur NICHT-UND-Schaltung 8 gehört eine Invertervorrichtung 45, die mit
einem Ende auf die erste Anschlußklemme (- V) der Stromversorgung geschaltet ist, mit dem anderen Ende
aber über eine erste Schaltvorrichtung 46 auf die andere Anschlußklemme (Erdungspotential/Massepotential)
der Stromversorgung, wobei die Steuerelektrode der ersten Schaltvorrichtung 46 über eine zweite Schaltvorrichtung 47 derart auf den Verknüpfungspunkt zwischen
der zweiten Speicherzelle Y\ und dem Inverterkreis /
geschaltet ist, daß ein Rückkopplungssignal aufgeschaltet werden kann. Zwischen die Eingangsklemme der
Invertervorrichtung 8 und die Ausgangsklemme der vorhergehenden Speicherzelle ist eine dritte Schaltvorrichtung 43 geschaltet Diese zweiten und dritten
Schaltvorrichtungen 47 und 43 werden dann angesteuert und in Betrieb genommen, wenn auf deren
Steuerelektroden der erste Zeitimpuls Φ\ aufgeschaltet
wird. Zwischen der ersten Anschlußklemme und der zweiten Anschlußklemme der Stromversorgung liegt
die Invertervorrichtung 9, deren Eingangsklemme auf die Ausgangsklemme einer anderen Invertervorrichtung 45 über eine vierte Schaltvorrichtung 44 geführt ist,
wobei diese Schaltvorrichtung dann angesteuert und in Betrieb genommen wird, wenn deren Steuerelektrode
den zweiten Zeitimpuls $2 aufgeschaltet erhält
Wird nun von der Inverterschaltung / ein Ausgangssignal mit dem Logikwert »1« erzeugt, dann wird zur
Betätigung der ersten Schaltvorrichtung 46 das Ausgangssignal über die zweite Abschaltvorrichtung 47,
die nach Aufschaltung des ersten Zeitimpulses Φ\ leitend wird, auf die erste Schaltvorrichtung 46
geschaltet Weil zu diesem Zeitpunkt die NICHT-UN D-Schaltung 8 ganz einfach als eine Invertervorrichtung
arbeitet, werden die ersten Speicherzellen V^bis Vn-1 in
der gleichen Weise angesteuert und geschaltet wie dies bei der zweiten Speicherzelle Y\ der Fall ist, wobei
insbesondere ein Ausgangssignal aus der zweiten Speicherzelle Y\ durch die Invertervorrichtung 45 in
Synchronisation mit dem ersten Zeitimpuls Φι einer Inversion unterworfen wird. Dieses Inverterausgangssignal wird dann wieder durch die Inverterschaltung 9 in
Synchronisation mit dem zweiten Zeitimpuls Φ2 einer
Inversion unterworfen. Wechselt ein Ausgangssignal von der Inverterschaltung / auf den Logikwert »0« auf
Massepotential, dann wird auch das Ausgangssignal der NICHT-UN D-Schaltung 8 oder der Invertervorrichtung 45 in dem Logikwert »G« geändert, weil sich die
erste Schaltvorrichtung 46 im Sperrzustand befindet und auch im Sperrzustand bleibt Das Ausgangssignal
mit dem Logikwert »1« wird nun wiederum durch die Invertervorrichtung 9 invertiert und dies in Synchronisation mit dem zweiten Zeitimpuls Φ2, was wiederum
dazu führt, daß auch die Ausgänge von den ersten Speicherzellen Y2 bis Y„-\ rückgesetzt werden und den
Logikwert »0« annehmen. Der Ringzähler nach F i g. 5 und nach F i g. 7 arbeiten in gleicher Weise, eine
Beschreibung wird deshalb weggelassen.
Bei allen den vorerwähnten Ringzählern handelt es sich um dynamische Ausführungen. Deswegen soll
nachstehend nun ein statischer Ringzähler beschrieben und erläutert werden. Fig.8A und Fig.8B sind die
Logikschaltpläne für Betriebs-Stabilisierungsschaltungen 48, 49 bzw. 48', 49', die zur Umwandlung in eine
statische Ausführung noch bei dem dynamischen Ringzähler Anwendung finden. Fig.8A und Fig.8B
zeigen jeweils die Anordnung oder Schaltung eines Einbit-Schieberegisters, insbesondere jenes der zweiten
Speicherzellen X„-\ und Y\. In Fig.8A und auch in
Fig.8B hat eine erste Invertervorrichtung 1 der zweiten Speicherzellen X„-\ und Y\ in Synchronisation
mit dem ersten Zeitimpuls Φι und dessen Komplementärimpuls Φι beim Eingangssignal eine
Inversion herbeizuführen.
Eine zweite Invertervorrichtung 2 der zweiten Speicherzellen Xn- \ und Ki hat in Synchronisation mit
dem zweiten Zeitimpuls Φ2 und dessen Komplementärimpuls Φ2 bei einem Eingangssignal eine Inversion
herbeizuführen. Die Funktionsstabilisierungsschaltungen, die von den gestrichelten Linien umrahmt sind,
werden verwendet, um die von den Invert ervorrichtungen 1 und 2 herkommenden Ausgangssignale für ein
Zeitintervall von einem Bit zu halten.
Wie aus F i g. 8A hervorgeht, ist die Ausgangsklemme
einer ersten Invertervorrichtung 1 auf die Eingangsklemme einer zweiten Invertervorrichtung 2 geführt,
desgleichen aber auch auf die Eingangsklemme einer dritten Invertervorrichtung 50, deren Ausgangsklemme
wiederum auf eine vierte Invertervorrichtung 51 geführt ist die mit ihrer Ausgangsklemme ihrerseits wiederum
mit der Ausgangsklemme der ersten Invertervorrich
tung 1 in Verbindung steht Die Funktionsstabilisie-
rungsschaltung 48 wird nicht angesteuert und in Betrieb genommen, wenn die erste Invertervorrichtung 1 durch
den ersten Zeitimpuls Φ\ und dessen Komplementärimpuls Φι angesteuert wird, oder umgekehrt Das aber
bedeutet die Funktionsstabilisierungsschaltung ist derart ausgelegt, daß die vierte Invertervorrichtung 51 nur
so lange in Betrieb bleibt bis daß die erste Invertervorrichtung, die zuvor bereits in Betrieb war,
wieder angesteuert und in Betrieb genommen wird.
Damit aber wird ein Ausgangssignal von der Invertervorrichtung 1 für ein Zeitintervall von einem Bit
gehalten. Hinter der zweiten Invertervorrichtung 2 ist eine zweite der Schaltung 48 ähnliche Funktionsstabilisieruugsschaltung 49 angeordnet zu der die Inverter-
vorrichtungen 52 und 53 gehören.
Nach F i g. 8B ist die Ausgangsklemme der Invertervorrichtung 1 über eine Invertervorrichtung 54 auf die
Eingangsklemme der Invertervorrichtung 2 geführt, wobei die Ausgangsklemme der Invertervorrichtung 54
über eine Invertervorrichtung 55 mit der Ausgangsklemme der Invertervorrichtung 1 in Verbindung steht.
Der Invertervorrichtung 55 ist eine Schaltvorrichtung zugeordnet, die derart konstruiert und ausgelegt ist, daß
sie dann nicht angesteuert und in Betrieb genommen
«0 wird, wenn _die Invertervorrichtung 1 von den
Zeitimpulsen Φι und Φ\ angesteuert und in Betrieb
gesetzt wird, daß sie dann aber angesteuert und in Betrieb genommen wird, und zwar von den Zeitimpulsen Φι und Φι, wenn die Invertervorrichiung 1 nicht
angesteuert und in Betrieb genommen ist. Damit aber wird ein Ausgangssignal der Invertervorrichtung 1 für
ein Zeitintervall von einem Bit gehalten. Der Invertervorrichtung 2 ist ausgangsseitig eine der Schaltung 48'
ähnliche Funktionsstabilisierungsschaltung 49' nachge
schaltet, zu der die Invertervorrichtungen 56 und 57
gehören.
Fig.9A zeigt nun eine Schaltung eines statischen
Ringzählers, der durch Hinzufügen der Funktionsstabilisierungsschaltung nach Fig.8A zu dem dynamischen
Ringzähler nach F i g. 3 entstanden ist Nachstehend soll nun die zu den ersten Speicherzellen X\ bis Xn-2
gehörende vorderste Speicherzelleneinheit ΛΊ beschrieben und erläutert werden. Die Ausgangsklemme der
Invertervorrichtung 3 ist auf die Eingangsklemme der
Invertervorrichtung 21 der NICHT-UND-Schaltung 4
geführt desgleichen aber auch auf die Eing.ingskletnme
der Invertervorrichtung 50, die zwischen die erste Anschlußklemme und die zweite Anschlußklemme der
Stromversorgung gelegt ist. Die Ausgangsklemme der
vorerwähnten Invertervorrichtung 50 ist auf die
Eingangsklemme einer weiteren Invertervorrichtung 51 geführt, deren Ausgangsklemme wiederum mit der
Ausgangsklemme der Invertervorrichtung Ϊ in Verbin-
dung steht. Ober die siebente Schaltvorrichtung 58 und
die achte Schaltvorrichtung 59 steht die Invertervorrichtung 51 mit der ersten Anschlußklemme und mit der
zweiten Anschlußklemme der Stromversorgung in Verbindung. Auf die Steuerelektrode der siebenten
Schaltvorrichtung 58 wird der erste Zeitimpuls Φι
geschaltet, wobei die siebente Schaltvorrichtung der ersten Schaltvorrichtung Il entspricht,_auf deren
Steuerelektrode der KomplementärimpuLs Φ, des ersten
Zeitimpulses Φ\ geschaltet wird. Das hat zur Folge, daß
während des Betätigens der ersten Schaltvorrichtung U und der zweiten Schaltvorrichtung 14, die siebente
Schaltvorrichtung 58 und die achte Schaltvorrichtung 59 nicht angesteuert and in Betrieb genommen werden.
Die zuletzt angeführten Schaltvorrichtungen 58 und 59 werden erst angesteuert und in Betrieb genommen,
wenn die erste Schaltvorrichtung 11 und die zweite Schaltvorrichtung 14, die zuvor gearbeitet hatten,
wieder in Betrieb genommen worden sind. Dies führt wiederum dazu, daß ein Ausgangssign&I der Invertervorrichtung 3 für die Zeitintervalle eines Bits gehalten
wird. Die Ausgangsklemme der Invertervorrichtung 21 ist einmal auf die Eingangsklemme der zwischen der
ersten und zweiten Anschlußklemme der Stromversorgung angeordneten Invertervorrichtung 52 geführt, zum
anderen aber auch auf die Eingangsklemme der Invertervorrichtung 53. Diese Invertervorrichtung 53 ist
ihrerseits wiederum auf die erste Anschlußklemme und die zweite Anschlußklemme der Stromversorgung
geführt, und zwar über die neunte Schaltvorrichtung 60
und die zehnte Schaltvorrichtung 61. Auf die Steuerelektroden der neunten und zehnten Schaltvorrichtungen 60 und 61 werden umgekehrt jeweils die zweiten
Zeitimpulse Φ2 und Φ2 aufgeschaltet, welche umgekehrt
den zweiten Zettimpulsen Φ2 und Φ2 entsprechen, die auf
die dritte Schaltvorrichtung 15 und die vierte Schaltvorrichtung 19 aufgeschaltet werden, was wiederum dazu
führt, daß das Ausgangssignal von der Invertervorrichtung 21 für ein Zeitintervall von einem Bit gehalten wird.
F i g. 9B zeigt die Schaltung eines statischen Ringzählers, der durch Hinzufügen der Funktionsstabilisierungsschaltung nach F i g. 8B zu dem mit F i g. 3 dargestellten
dynamischen Ringzähler entstanden ist. Beschrieben werden soll nachstehend nun die zu den ersten
Speicherzellen X, bis Xn-, gehörende vorderste
Speicherzelleneinheit X\. Die Ausgangsklemme der Invertervorrichtung 3 ist über eine zwischen die erste
Anschlußklemme und die zweite Anschlußklemme der Stromversorgung geschaltete Invertervorrichtung 54
auf die Eingangsklemme einer Invertervorrichtung 21Λ so
geführt, die ihrerseits wiederum über die dritte Schaltvorrichtung 15 und über die vierte Schaltvorrichtung 19 mit der ersten Anschlußklemme und der zweiten
Anschlußklemme der Stromversorgung in Verbindung steht. Die Ausgangsklemme der Invertervorrichtung 54
ist auf die Ausgangsklemme der Invertervorrichtung 3 geführt, und zwar über eine Invertervorrichtung 55, die
ihrerseits wiederum über die siebente Schaltvorrichtung 62 und die achte Schaltvorrichtung 63 zwischen der
ersten und zweiten Anschlußklemme der Stromversorgung angeordnet ist, wobei auf deren Steuerelektroden
die Komplejpentärimpulse Φ, und Φ\ der ersten
Zeitimpulse Φ\ und Φι, welche an die erste und zweite
Schaltvorrichtung 11 und 14 angelegt werden, aufgeschaltet werden, was wiederum dazu führt, daß das
Ausgangssignal von der Invertervorrichtung 3 für das Intervall eines Bits gehalten wird. Die Invertervorrichtung 21/4 ist mit ihrer Ausgangsklemme auf die
Eingangsklemme der NICHT-ODER-Schaltung 4 geführt. Die Invertervorrichtung 21A und die NICHT-ODER-Schaltung 4 entsprechen dabei der Invertervorrichtung 2 und der Invertervorrichtung 56 nach F i g. 8B.
Die Ausgangsklemme der NICHT-ODER-Schaltung 4 ist auf die Eingangsklemme einer Invertervorrichtung
57 geführt, die mit ihrer Ausgangsklemme wiederum mit der Ausgangsklemme der Invertervorrichtung 21/4 in
Verbindung steht Die Invertervorrichtung 57 ist jeweils auf die erste Anschlußklemme und auf die zweite
Anschlußklemme der Stromversorgung geführt, und zwar über die neunte Schaltvorrichtung 64 und über die
zehnte Schaltvorrichtung 65, auf deren Steuerelektroden die Komplementärimpulse Φ2 und Φ2 der auf die
Steuerelektroden der dritten Schaltvorrichtung 15 und der vierten Schaltvorrichtung 19 aufgeschalteten
zweiten Zeitimpulse Φι und Φ2 aufgeschaltet werden,
was wiederum dazu führt, daß das Ausgangssignal von der Invertervorrichtung 21Λ für ein Intervall eines Bits
gehalten wird. Der geringfügige Unterschied der Schaltung nach Fig.9B zu der Schaltung nach Fig.3
liegt darin, daß die zur Funktionsstabilisierungsschaltung gehörende Invertervorrichtung derart ausgelegt
ist, daß sie gleich einem NICHT-ODER-Glied arbeitet
Fig. 1OA zeigt die Schaltung eines statischen Ringzählers, der durch Hinzufügen der Funktionsstabilisierungsschaltung nach Fig.8A zu dem in Fig.5
wiedergegebenen dynamischen Ringzähler entstanden ist Wie aus Fig. 1OA zu erkennen ist, sind in der
hintersten Speicherzelle Yn-, die Invertervorrichtungen
50 und 51 mit der Ausgangsklemme der NICHT-UND-Schaltung 8 verbunden, die Invertervorrichtungen 52
und 53 aber mit der Ausgangsklemme der Invertervorrichtung 9, und zwar im gleichen Verhältnis oder in der
gleichen Zuordnung, wie dies bei F i g. 9A der Fall ist.
Fig. 1OB zeigt eine Schaltung eines Ringzählers,der
durch Hinzufügen der Funktionsstabilisierungsschaltung nach Fig.8B zu dem dynamischen Ringzähler
nach F i g. 5 entstanden ist Die zur NICHT-U N D-Schaltung 8 gehörende Ausgangsklemme ist auf die
Eingangsklemme der Invertervorrichtung 9 geführt, und zwar über die Invertervorrichtung 54, die zwischen die
erste Anschlußklemme und die zweite Anschlußklemme der Stromversorgung geschaltet ist Über die Invertervorrichtung 55, die ihrerseits wiederum über die
siebente Schaltvorrichtung 62 und die achte Schaltvorrichtung 63 auf die erste und zweite Anschlußklemme
der Stromversorgung geführt ist, steht die Ausgangsklemme der Invertervorrichtung 54 mit der Ausgangsklemme der NICHT-UND-Schaltung 8 in Verbindung.
Auf die Ausgangsklemme der Invertervorrichtung 9 sind die Invertervorrichtungen 57 und 56 in der gleichen
Zuordnung geführt, wie dies bei den Invertervorrichtungen 55 und 54 der Fall ist
F i g. 11A und F i g. 11B sind jeweils Schaltungen von
statischen Ringzählern, die durch Hinzufügen einer aus p-leitenden Metalloxyd-Feldeffekttransistoren oder
MOS FET's bestehenden Funktionsstabilisierungsschaltung zu dem ebenfalls aus p-leitenden Metalloxyd-Feldeffekttransistoren oder MOS FET's bestehenden Ringzähler nach F i g. 6, also einem dynamischen Ringzähler,
entstanden sind. Die Funktionsstabilisierungsschaltungen 48/4 und 49/4 sind durch gestrichelte Linien
gekennzeichnet Wie aus Fig. HA hervorgeht, ist die Ausgangsklemme der Invertervorrichtung 3, die zur
vordersten Speicherzelleneinheit X, der ersten Speicherzellen X, bis Xn-, gehört, auf die Eingangsklemme einer zwischen die erste und die zweite
Anschlußklemme der Stromversorgung geschalteten lnvertervorrichtung 70 geführt, deren Ausgangsklemme
wiederum über eine vierte Schaltvorrichtung 71 mit der Eingangsklemme der Invertervorrichtung 3 in Verbindung
steht, wobei auf die Steuerelektrode der vorerwähnten Schaltvorrichtung der Zeitimpuls Φ2
geschaltet wird. Innerhalb der Funktionsstabilisierungsschaltung nach Fig. HA wird ein invertiertes Ausgangssignal
von der Invertervorrichtung 3 in Synchronisation mit dem ersten Zeitimpuls Φ\ durch die
Invertervorrichtung 70 einer weiteren Inversion unterworfen. Ein invertiertes Ausgangssignal von der
Invertervorrichtung 70 wird in Synchronisation mit dem nachfolgenden zweiten Zeitimpuls Φ2 auf die Invertervorrichtung
3 geführt. Die Ausgangsklemme der NiCHT-ODER-Schaltung 4, die über die dritte Schaltvorrichtung
41 mit der Invertervorrichtung 3 verbunden ist, ist über eine Invertervorrichtung 72 und eine fünfte
Schaltvorrichtung 73, auf deren Steuerelektrode der erste Zeitimpuls Φ\ aufgeschaltet wird, mit deren
Eingangsklemme verbunden.
Bei der mit F i g. 11B wiedergegebenen Schaltung
handelt es sich um eine modifizierte Ausführung der Schaltung nach F i g. 11A. Die zweite Schaltvorrichtung
40 steht über die Invertervorrichtung 70 mit der Invertervorrichtung 3 in Verbindung, deren Ausgangsklemme
wiederum über die vierte Schaltvorrichtung 71 auf die Eingangsklemme der Invertervorrichtung 70
geführt ist. Die dritte Schaltvorrichtung 41 steht über die Invertervorrichtung 72 mit der NICHT-ODER-Schaltung
4 in Verbindung, deren Ausgangsklemme wiederum über die fünfte Schaltvorrichtung 73 auf die
Eingangsklemme der Invertervorrichtung 72 geführt ist.
Bei den Schaltungen nach Fig. 12A und Fig. 12B
handelt es sich um statische Ringzähler, die durch Hinzufügen der mit gestrichelten Linien gekennzeichneten
Funktionsstabilisierungsschaltungen 48Λ und 49/4
zu der in F i g. 7 dargestellten Schaltung des dynamischen Ringzählers entstanden sind. Wie aus Fi g. 12A zu
erkennen ist, ist bei der hintersten Speicherzeile Vn-I
die zur Invertervorrichtung 45 gehörende Ausgangsklemme auf eine Invertervorrichtung 75 sowie auf die
vierte Schaltvorrichtung 44 geführt Die Ausgangsklemme der Invertervorrichtung 75 ist einmal auf die
Eingangsklemme der Invertervorrichtung 45 geführt, zum anderen aber auch auf die Steuerelektrode der
ersten Schaltvorrichtung 46, und zwar über die fünfte Schaltvorrichtung 76 und über die sechste Schaltvorrichtung
77, wobei auf die fünfte und sechste Schaltvorrichtung 76 und 77 der zweite Zeitimpuls Φ2
aufgeschaltet wird. Die Ausgangsklemme der Invertervorrichtung 9 ist auf die Eingangsklemme der
nachfolgenden Inverterschaltung / geführt, desgleichen
aber auch auf die Eingangsklemme einer Invertervorrichtung 78, deren Ausgangsklemme wiederum mit der
Eingangsklemme der Invertervorrichtung 9 in Verbindung steht, und zwar über eine siebente Schaltvorrichtung 79, deren Steuerelektrode der erste Zeitimpuls Φ1
aufgeschaltet wird.
Bei der in Fig. 12B wiedergegebenen hintersten Speicherzelle Ytt-\ ist die Invertervorrichtung 75
zwischen die Invertervorrichtung 45 und die vierte Schaltvorrichtung 44 gelegt Die Invertervorrichtung 78
ist zwischen die Inverterschaltung /, die darauf folgt, und die Invertervorrichtung 9 geschaltet
Alle vorerwähnten Ringzähler arbeiten mit Zweiphasen-Zeitimpulsen. Anhand von Fig. 13 bis Fig. 15
sollen nachstehend nun η-stufige Ringzähler, die mit Vierphasen-Zeitimpulsen, beschrieben und erläutert
werden. Die Schaltungen nach Fig. 13 bis Fig. 15 entsprechen dabei der mit Fig.3 dargestellten Schaltung.
Was die zweite Speicherzelleneinheit X2 der mit
F i g. 13 wiedergegebenen ersten Speicherzellen X1 bis
X„-2 betrifft, ist ein p-leitender Feldeffekttransistor
FET90, dessen Steuerelektrode auf die erste Eingangsklemme /1 der zweiten Speicherzelleneinheit X2 geführt
ist, zwischen die erste Anschlußklemme und die zweite Anschlußklemme geschaltet, und zwar über eine erste
Schaltvorrichtung 91 eines η-leitenden Feldeffekttransistors und über eine zweite Schaltvorrichtung 92 eines
p-leitenden Feldeffekttransistors. Die erste Schaltvorrichtung 91 wird angesteuert und in Betrieb genommen,
wenn auf deren Steuerelektrode der erste Zeitimpuls Φ\ aufgeschaltet wird, wohingegen die zweite Schaltvorrichtung
92 dann angesteuert und in Betrieb genommen wird, wenn auf deren Steuerelektrode der zweite
Zeitimpuls Φ2 aufgeschaltet wird. Über eine dritte
Schaltvorrichtung 94 und eine vierte Schaltvorrichtung 95 ist ein p-leitender Feldeffekttransistor FET93 auf die
erste Anschlußklemme und auf die zweite Anschlußklemme der Stromversorgung geführt, wobei die
Steuerelektrode dieses p-leitenden Feldeffekttransistors FET93 auf den Verknüpfungspunkt zwischen den
Feldeffekttransistoren FET90 und F£T91 geführt ist.
Die dritte Schaltvorrichtung 94 wird dann angesteuert und in Betrieb genommen, wenn auf deren Steuerelektrode
der dritte Zeitimpuls $"3 aufgeschaltet wird.
Die vierte Schaltvorrichtung 95 wird dann angesteuert und in Betrieb genommen, wenn deren
Steuerelektrode der vierte Zeitimpuls Φ4 aufgeschaltet
wird. Zwischen der zweiten Anschlußklemme der Stromversorgung und dem Verknüpfungspunkt —
(Ausgangsklemme O) — der Feldeffekttransistoren FET93 und F£T94 liegt eine fünfte Schaltvorrichtung
96, auf deren Steuerelektrode ein Rückkopplungssignal von der zur zweiten Speicherzelleneinheit X2 gehörenden
zweiten Eingangsklemme I2 aus aufgeschaltet wird.
Wird der Feldeffekttransistor F£T91 durch den ersten Zeitimpuls Φι angesteuert und in den Leitzustand
gebracht, dann wird der Eingangskondensator C des Feldeffekttransistors FET93 aufgeladen, was wiederum
dazu führt daß auf diesen Feldeffekttransistor FET93 ein Signal geschaltet wird und diesen an die Spannung
(— V) der Stromversorgung legt, wodurch der Logikwert »1« hervorgerufen wird. Hat ein auf die
Eingangsklemme h aufgeschaltetes und auf den Feldeffekttransistor
FET90 weitergeleitetes Signal den Logikwert »1« dann bringt dieses Signal den Feldeffekttransistor
FET90 in den Leitzustand und dann wird durch den zweiten Zeitimpuls Φ2 der Feldeffekttransistor
FET92 in den Durchlaßzustand gebracht um den Eingangskondensator C zu entladen. Hat das auf den
Feldeffekttransistor FET90 geschaltete Signal den Logikwert »0«, dann bleibt dieser Feldeffekttransistor
im Sperrzustand, wobei auch die Spannung am Kondensator C erhalten bleibt Bei einem auf die
Eingangsklemme I\ aufgeschaltetem Signal wird nämlich in Synchronisation mit dem ersten und zweiten
Zeitimpuls Φ\ und Φ2 eine Inversion herbeigeführt
wobei das sich ergebende invertierte Ausgangssignal in Synchronisation mit dem dritten und vierten Zeitimpuls
Φ3 und Φα einer weiteren Inversion unterworfen wird.
Damit aber erscheint ein auf die Eingangsklemme Z1
aufgeschaltetes Signal an der Ausgangsklemme O mit einer Verzögerung, die den Zeitintervallen der ersten
und vierten Zeitimpulse ?r und Φα entspricht Wird auf
die Eingangsklemme I2 ein Rückkopplungssignal aufgeschaltet,
dessen Logikwert von »0« nach »1« gewechselt hat, dann wird der Feldeffekttransistor 96 eingeschaltet
und in den Leitzustand gebracht, um ein Ausgangssignal von der Speicherzelle X2 rückzusetzen. In der mit
Fig. 13 wiedergegebenen Schaltung ist noch vor dem
vordersten Speicherzellenelement X\ eine erste Inverterschaltung WVi angeordnet, während eine zweite
Inverterschaltung IN2 zwischen der zu der ersten
Speicherzellengruppe gehörenden hintersten Speicherzelleneinheit Xn-2 und der zweiten Speicherzelle Xn-\
angeordnet ist Mit der Ausgangsklemme der zweiten Speicherzelle XB-\ verbunden ist eine dritte Inverterschaltung
INi. Fig. 14 zeigt die jeweiligen Kurvenveriäufe
der Zeiümpuise sowie der Ausgangssignaie von
den Inverterschaltungen und den Speicherzellen.
Was die zweite Speicherzelleneinheit Xj des mit
Fi g. 15 wiedergegebenen Ringzählers betrifft, so ist ein
η-leitender Feldeffekttransistor FfTlOO, dessen Steuerelektrode
mit der Eingangsklemme A verbunden ist, über eine erste η-leitende Schaltvorrichtung 101 und
über eine zweite p-leitende Schaltvorrichtung 102 zwischen die erste Anschlußklemme und die zweite
Anschlußklemme der Stromversorgung geschaltet. Die vorerwähnten Schaltvorrichtungen 101 und 102 können
dann angesteuert und in Betrieb genommen werden, wenn auf deren Steuerelektroden jeweils die Zeitimpulse
Φ2 und Φι aufgeschaltet werden. Der Verknüpfungspunkt zwischen den Feldeffekttransistoren FfFlOO und
FET102 ist auf die Steuerelektrode eines n-leitenden Feldeffekttransistors FET103 geführt, der seinerseits
wiederum über die η-leitenden Feldeffekttransistoren FET104 und FET105 sowie über einen p-leitenden
Feldeffekttransistor 106 zwischen die erste Anschlußklemme und die zweite Anschlußklemme der Stromversorgung
geschaltet ist Der Verknüpfungspunkt zwischen den Feldeffekttransistoren FET 103 und FET 106
ist auf die Ausgangsklemme O geführt während die Steuerelektrode des Feldeffekttransistors 105 mit der
zweiten Eingangsklemme I2 in Verbindung steht. Ein auf
die Eingangsklemme I2 geführtes Signal hat normalerweise
einen Logikwert »0«, so daß der Feldeffekttransistor FET 105 im Leitzustand oder im Durchlaßzustand
gehalten wird. Wird der Feldeffekttransistor FET 102 vom ersten Zeitimpuls Φι angesteuert und in den
Leitzustand gebracht, dann wird auf den Feldeffekttransistor FET103 ein Signal geschaltet, das einen
Logikwert »0« hat. Auch wenn der Feldeffekttransistor FETlOl durch den zweiten Zeitimpuls Φ2 in den
Leitzustand gebracht worden ist, falls an der Eingangsklemme Α ein Signal mit dem Logikwert »1« anliegt,
dann bleibt der Feldeffekttransistor FETlOO im Sperrzustand, so daß ein auf den Feldeffekttransistor
is FcTlOS abgeschaltetes Signal in seinem Logikwert
nicht verändert wird. Wird auf die Eingangsklemme /1
ein Signal mit dem Logikwert »0« aufgeschaltet, dann wird der Feldeffekttransistor FETlOO angesteuert und
in den Leitzustand gebracht, wobei der Feldeffekttransistör FET 103 ein Signal mit dem Logikwert »1«
aufgeschaltet erhält Damit wird ein Eingangssignal auf den Feldeffekttransistor FET 100 _in Synchronisation
mit den Zeitimpulsen Φ\ und Φ2 einer Inversion
unterworfen. Dann wird das auf den Feldeffekttransistör FET103 aufgeschaltete Signal weiter in Synchronisation
mit den Zeitimpulsen Φ3 und Φ4 invertiert und an
der Ausgangsklemme O erzeugt. Wird der Ausgang von der zweiten Speicherzelle Xn- \ in Synchronisation mit
dem Zeitimpuls Φ* gesetzt dann liegt an der Eingangsklemme
I2 ein Signal »1« an, das den Feldeffekttransistor
FET105 in den Sperrzustand bringt, so daß alle ersten Speicherzellen X\ bis X„-2 rückgesetzt werden.
Ein Ringzähler mit einer Schaltung nach Fig. 15 arbeitet genau in der gleichen Weise, wie dies beim
Ringzähler nach Fig.3 der Fall ist. Weil bei den Ringzählern nach Fig. 13 bis Fig. 15 mit vierphasigen
Zeitimpulsen gearbeitet wird, ist bei diesen für die Speicherzellen eine geringere Anzahl von Feldeffekttransistoren
FETerforderlich.
Hierzu 19 Blatt Zeichnungen
Claims (24)
1. N-stufiger Ringzähler mit in Kaskade geschalteten Speicherzellen aus Schieberegistern zur Weiter-
leitung eines auf die Eingangsklemme geschalteten Signals als Ausgangssignal Ober eine Ausgangsklemme mit einer Verzögerung von vorgegebener
Zeitdauer und mit einer Inverterschaltung, dadurch gekennzeichnet, daß eine Anzahl
von in Kaskade geschalteten ersten Speicherzellen
(1 bis n—2; 2 bis n— 1) angeordnet sind« die jeweils
mit einer ersten und zweiten Eingangsklemme (Iu k) und einer Ausgangsklemme (O) ausgerüstet sind, daß
beim Anliegen eines ersten Spannungspegels an der >s
zweiten Eingangsklemme (k) ein auf die erste Eingangsklemme (h) aufgeschaltetes Eingangssignal
zur Weiterleitung als Ausgangssignal mit einer Verzögerung von vorgegebener Zeitdauer über die
Ausgangsklemme und beim Anliegen eines zweiten Spannungspegels an der zweiten Eingangsklemme
ein Rücksetzen eines Ausgangssignals von der Ausgangsklemme vorgesehen ist, daß eine einzelne
zweite Speicherzelle (n-1; 1) und die Inverterschaltung (I) zwischen der ersten und letzten Einheit der
ersten Speicherzellen in Reihe geschaltet sind, und daß die Verbindungsleitung zwischen der zweiten
Speicherzelle und der Inverterschaltung jeweils auf die zweite Eingangsklemme (I2) der ersten Speicherzellen geführt ist
2. /V-stufiger Ringzähler nach Anspruch 1, dadurch
gekennzeichnet, daß eine Pufferschaltung (B) zwischen der letzten Einheit der in Kaskade geschalteten ersten Speicherzellen (X\ —Xn-J) und der
Verbindungsleitung zwischen der Inverterschaltung (I) und der zweiten Speicherzelle (Xn-\) geschaltet
ist.
3. /V-stufiger Ringzähler nach Anspruch 2, dadurch
gekennzeichnet, daß die Pufferschaltung (B) aus zwei in Kaskade geschalteten Invertervorrichtungen
(6,7) aufgebaut ist
4. /V-stufiger Ringzähler nach Anspruch 1, dadurch
gekennzeichnet, daß die zweite Speicherzelle (Xn-1)
direkt mit der letzten Einheit der ersten Speicherzellen (Xt—Xn-2) verbunden ist und mit der ersten
Einheit der ersten Speicherzellen über die Inverterschaltung f/J gekoppelt ist.
5. /V-stufiger Ringzähler nach Anspruch 1, dadurch
gekennzeichnet, daß die Inverterschaltung (I) mit der letzten Einheit (Yn-\) der ersten Speicherzellen
(Yi—Yn-t) verbunden ist und mit der ersten
Speicherzelleneinheit (Yj) der ersten Speicherzellen über die zweite Speicherzelle (Yi) gekoppelt ist.
6. /V-stufiger Ringzähler nach Anspruch 1, dadurch
gekennzeichnet, daß jede der ersten Speicherzellen (Χ\-Χη-ϊ) jeweils aus einer ersten Invertervorrichtung (3) mit einer Eingangsklemme und einer
Ausgangsklemme und aus einer NICHT-ODER-Schaltung (4) mit zwei Eingangsklemmen und einer
Ausgangsklemme aufgebaut sind und daß eine der Eingangsklemmen auf die Ausgangsklemme der
ersten Invertervorrichtung (3) und die andere dieser Eingangsklemmen auf die Verbindungsleitung zwischen der zweiten Speicherzelle (Xn-\) und der
Inverterschaltung (5) geführt ist (F i g. 3).
7. /V-stufiger Ringzähler nach Anspruch 6, dadurch
gekennzeichnet, daß für die Stromversorgung eine erste und eine zweite Anschlußklemme (— V, Masse)
vorgesehen sind, zwischen denen das für den Betrieb
erforderliche Spannungspotential aufschaltbar ist; weiterhin eine erste und zweite Schaltvorrichtung
(11,14) zwischen der ersten Anschlußklemme [-V)
und zweiten Anschlußklemme (Masse) der Stromversorgung angeordnet sind; die NICHT-ODER-Schaltung (4) eine zweite Invertervorrichtung (21)
mit einer Eingangsklemme und einer Ausgangsklemme umfaßt; über eine dritte und vierte Schaltvorrichtung (15,19) die zweite Invertervorrichtung (21) mit
der ersten und zweiten Anschlußklemme (— K Masse) der Stromversorgung verbunden ist; zwischen der dritten Schaltvorrichtung (15) und der
zweiten Invertervorrichtung (21) eine fünfte Schaltvorrichtung (16) mit einer Steuerelektrode angeordnet ist; zwischen der Ausgangsklemme der zweiten
Invertervorrichtung (21) und der zweiten Anschlußklemme (Masse) eine sechste Schaltvorrichtung (20)
geschaltet ist; die Steuerelektroden der fünften und der sechsten Schaltvorrichtungen (16, 20) gemeinsam auf die Verbindungsleitung zwischen der
zweiten Speicherzelle (X„-\) und der Inverterschaltung (5) geführt sind; die erste Schaltvorrichtung (11)
und die zweite Schaltvorrichtung (14) nur während eines ersten Zeitintervalls und die dritte und vierte
Schaltvorrichtung (15,19) nur während eines auf das erste Zeitintervall folgenden zweiten Zeitintervalls
ansteu°rbar sind (F i g. 3).
8. /V-stufiger Ringzähler nach Anspruch 7, dadurch
gekennzeichnet, daß die erste Invertervorrichtung (3) aus komplementären Feldeffekttransistoren (12,
13) aufgebaut ist; die erste Schaltvorrichtung (11) und die zweite Schaltvorrichtung (14) aus Feldeffekttransistoren entgegengesetzter Leitfähigkeit zusammengesetzt und mit den zur Invertervorrichtung (3)
gehörenden Feldeffekttransistoren gleicher Leitfähigkeit verbunden sind; die zweite Invertervorrichtung (21) der NICHT-ODER-Schaltung (4) aus
komplementären symmetrischen Feldeffekttransistoren (17, 18) aufgebaut ist; die vierte und fünfte
Schaltvorrichtung (19, 16) jeweils aus Feldeffekttransistoren mit entgegengesetzter Leitfähigkeit
bestehen und mit den zur zweiten Invertervorrichtung gehörenden Feldeffekttransistoren verbunden
sind, die jeweils die gleiche Leitfähigkeit aufweisen; die dritte und sechste Schaltvorrichtung (15,20) aus
Feldeffekttransistoren bestehen, derer Leitfähigkeit jener der fünften und der vierten Schaltvorrichtung
jeweils entspricht (Fig. 3).
9. /V-stufiger Ringzähler nach Anspruch 1, dadurch
gekennzeichnet, daß die zweite Speicherzelle (Xn-W
Y\) mindestens eine erste und eine zweite Invertervorrichtung (1,2) umfaßt (F i g. 1B, 2B).
10. /V-stufiger Ringzähler nach Anspruch 9, dadurch gekennzeichnet, daß die erste und zweite
Invertervorrichtung (1,2) der zweiten Speicherzelle (Xn-\) jeweils mit einer Eingangsklemme und einer
Ausgangsklemme versehen sind, wobei die Eingangsklemme der zweiten Invertervorrichtung (2)
auf die Ausgangsklemme der ersten Invertervorrichtung (1) geführt ist; über eine erste Schaltvorrichtung (11) und über eine zweite Schaltvorrichtung (14)
die erste Invertervorrichtung (1) zwischen die erste und zweite Anschlußklemme der Stromversorgung
schaltbar ist; eine dritte und eine vierte Schaltvorrichtung (15, 19) vorgesehen sind, die die zweite
Invertervorrichtung (2) auf die erste und zweite Anschlußklemme der Stromversorgung schalten; die
erste und zweite Schaltvorrichtung (11, 14) nur während eines ersten Zeitintervalls und die dritte
und vierte Schaltvorrichtung (IS, 19) nur während
eines auf das erste Zeitintervall folgenden zweiten Zeitintervalls betätigbar sind.
11. Mstufiger Ringzähler nach Anspruch 10,
dadurch gekennzeichnet, daß die erste und zweite Invertervorrichtung (1, 2) aus komplementären
Feldeffekttransistoren aufgebaut sind; die erste bis vierte Schaltvorrichtung (U, 14, 15, 19) als
Feldeffekttransistoren ausgeführt sind, die mit jenen zur ersten und zweiten Invertervorrichtung (1, 2)
gehörenden Feldeffekttransistoren gleicher Leitfähigkeit verbunden sind.
12. Mstufiger Ringzähler nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten Speicherzellen (Y?- Yn-i) jeweils eine NICHT-UND-Schaltung
(8) mit jeweils zwei Eingangsklemmen und einer Ausgangsklemme und eine erste Invertervorrichtung (9) mit einer Ausgangsklemme und einer
Eingangsklemme umfassen, die mit der Ausgangsklemme der Nicht-Und-Schaltung verbunden ist
(Fig.5).
13. Mstufiger Ringzähler nach Anspruch 12, dadurch gekennzeichnet, daß die NICHT-UND-Schaltung (8) eine zweite Invertervorrichtung (25)
mit einer Eingangsklemme und einer Ausgangsklemme umfaßt; die zweite Invertervorrichtung über eine
erste Schaltvorrichtung (28) und eine zweite Schaltvorrichtung (29) auf die ersten und zweiten
Anschlußklemmen (— V, Masse) der Stromversorgung geführt ist; zwischen der zweiten Invertervorrichtung (25) und der zweiten Schaltvorrichtung (29)
eine mit einer Steuerelektrode versehene dritte Schaltvorrichtung (30) angeordnet ist; zwischen die
Ausgangsklemme der zweiten Invertervorrichtung (25) und der zur Stromversorgung gehörenden
ersten Anschlußklemme (-V) eine vierte mit einer Steuerelektrode versehene Schaltvorrichtung (31)
geschaltet ist; die Steuerelektroden der dritten Schaltvorrichtung (30) und der vierten Schaltvorrichtung (31) auf die Verbindungsleitung zwischen
der zweiten Speicherzelle (Yi) und der Inverterschaltung (I) geführt sind; die erste Invertervorrichtung (9) eine Ausgangsklemme und eine Eingangs-
klemme aufweist die mit der Ausgangsklemme der zweiten Invertervorrichtung (25) verbunden ist; über
eine fünfte und sechste Schaltvorrichtung (34,35) ist die erste Invertervorrichtung (9) auf die erste
Anschlußklemme (—V) und die zweite Anschlußklemme (Masse) der Stromversorgung geführt; die
erste und zweite Schaltvorrichtung (28, 29) nur während eines ersten Zeitintervalls und die fünfte
und sechste Schaltvorrichtung (34,35) nur während eines auf das erste Zeitintervall folgenden zweiten
Zeitintervalls ansteuerbar sind (Fig. 5).
14. /V-stufiger Ringzähler nach Anspruch 13, dadurch gekennzeichnet, daß die erste Invertervorrichtung (9) und die zweite Invertervorrichtung (25)
der NICHT-UND-Schaltung (8) aus komplementären Feldeffekttransistoren aufgebaut sind; die erste
Schaltvorrichtung (28), die dritte Schaltvorrichtung (30), die fünfte Schaltvorrichtung (34) und die sechste
Schaltvorrichtung (35) als Feldeffekttransistoren ausgeführt sind, die mit jenen Feldeffekttransistoren
der ersten Invertervorrichtung und der zweiten Invertervorrichtung gleicher Leitfähigkeit verbunden sind; die zweite Schaltvorrichtung (29) aus
einem Feldeffekttransistor besteht, der die gleiche Leitfähigkeit wie die des Feldeffekttransistors der
dritten Schaltvorrichtung (30) aufweist; die vierte Schaltvorrichtung (31) einen Feldeffekttransistor mit
der gleichen Leitfähigkeit wie der Feldeffekttransistor der ersten Schaltvorrichtung enthält (F i g. 5).
15. A/-stufiger Zähler nach Anspruch 6, dadurch
gekennzeichnet, daß die NICHT-ODER-Schaltung
(4) eine zweite Invertervorrichtung (38) enthält, die zwischen die erste und zweite Anschlußklemme
(— V, Masse) der Stromversorgung geschaltet ist; zwischen der Ausgangsklemme der zweiten Invertervorrichtung (38) und der zur Stromversorgung
gehörenden zweiten Anschlußklemme (Masse) eine erste Schaltvorrichtung (39) mit einer Steuerelektrode angeordnet ist, die auf die Verbindungsleitung
zwischen der zweiten Speicherzelle (Xn-1) und der
Inverterschaltung (I) geführt ist; eine zweite Schaltvorrichtung (40) mit der Eingangsklemme der
ersten Invertervorrichtung (3) verbünden ist; eine dritte Schaltvorrichtung (41) die Ausgangsklemme
der ersten Invertervorrichtung (3) mit der Eingangsklemme der zweiten Invertervorrichtung (38)
verbindet; die zweite Schaltvorrichtung (40) nur während eines ersten Zeitintervalls und die dritte
Schaltvorrichtung (41) nur während eines auf das erste Zeitintervall folgenden zweiten Zeitintervalls
steuerbar ist (F i g. 6).
16. /V-stufiger Ringzähler nach Anspruch 15, dadurch gekennzeichnet, daß die ersten und zweiten
Invertervorrichtungen (3,38) und die ersten, zweiten
und dritten Schaltvorrichtungen (39, 40, 41) aus Feldeffekttransistoren der gleichen Leitfähigkeit
bestehen.
17. /V-stufiger Ringzähler nach Anspruch 16, dadurch gekennzeichnet, daß die Feldeffekttransistoren p-leitend sind.
18. A/-stufiger Ringzähler nach Anspruch 12,
dadurch gekennzeichnet, daß die NlCHT-UND-Schaltung (8) eine zweite Invertervorrichtung (45)
mit einer Eingangsklemme und einer Ausgangsklemme und eine erste Schaltvorrichtung (46) mit einer
Steuerelektrode enthält; die zweite Invertervorrichtung (45) und die erste Schakvorrichtung (46)
zwischen der ersten Anschlußklemme (- V) und der zweiten Anschlußklemme (Masse) der Stromversorgung in Reihe geschaltet sind; eine zweite Schaltvorrichtung (47) zwischen die Steuerelektrode der
ersten Schaltvorrichtung (46) und der Verbindungsleitung zwischen der Inverterschaltung (I) und der
zweiten Speicherzelle geschaltet ist; eine dritte Schaltvorrichtung (43) auf die Eingangsklemme der
zweiten Invertervorrichtung (45) geführt ist; eine vierte Schaltvorrichtung (44) die Eingangsklemme
der ersten Invertervorrichtung (9) mit der Ausgangsklemme der zweiten Invertervorrichtung (45)
verbindet; die zweite Schaltvorrichtung (47) und die dritte Schaltvorrichtung (43) nur während eines
ersten Zeitintervalls und die vierte Schaltvorrichtung (44) nur während eines zweiten auf das erste
Zeitintervall folgenden Zeitintervalls steuerbar ist (F ig. 7).
19. /V-stufiger Ringzähler nach Anspruch 18, dadurch gekennzeichnet, daß die NICHT-UND-Schaltung (8) die Invertervorrichtung (9) und die
Schaltvorrichtungen (46, 47, 43, 49) aus Feldeffekttransistoren der gleichen Leitfähigkeit aufgebaut
sind.
20. /V-stufiger Ringzähler nach Anspruch 19, dadurch gekennzeichnet, daß die verwendeten
Feldeffekttransistoren p-leitend sind.
21. /V-stufiger Ringzähler nach Anspruch 7, dadurch gekennzeichnet, daß zwischen die erste
Anschlußklemme und die zweite Anschlußklemme der Stromversorgung eine dritte Invertervorrichtung
(50) geschaltet ist, von der eine Eingangsklemme mit der Ausgangsklemme der ersten Invertervorrichtung
(3) verbunden ist; eine vierte Inverter- ίο vorrichtung (51) geschaltet ist, deren Eingangsklemme
auf die1 Ausgangsklemme der dritten Invertervorrichtung
und deren Ausgangsklemme auf die Ausgangsklemme der ersten Invertervorrichtung (3)
geführt ist; über eine siebente und achte Schaltvorrichtung (58, 59) die vierte invertervorrichtung (5i)
an die erste Anschlußklemme (-V^ und an die
zweite Anschlußklemme (Masse) der Stromversorgung gelegt ist; eine fünfte Invertervorrichtung (52)
zwischen der ersten Anschlußklemme und der zweiten Anschlußklemme der Stromversorgung
angeordnet und deren Eingangsklemme mit der Ausgangsklemme der zur NICHT-ODER-Schaltung
(4) gehörenden zweiten Invertervorrichtung (21) verbunden ist; über eine neunte und zehnte
Schaltvorrichtung (60, 61) eine sechste Invertervorrichtung (53), deren Eingangsklemme an der
Ausgangsklemme der fünften Invertervorrichtung (52) anliegt, mit der ersten Anschlußklemme und der
zweiten Anschlußklemme der Stromversorgung verbunden ist; die siebente und achte Schaltvorrichtung
(58,59) nur bis zum erneuten Betrieb der bereits zuvor betätigten ersten und zweiten Schaltvorrichtung
(11, 14) und die neunte und zehnte Schaltvorrichtung
(60, 61) nur bis zum erneuten Betrieb der zuvor bereits betätigten dritten und vierten Schaltvorrichtung
(15,19) steuerbar sind (F i g. 9A).
22. /V-stufiger Ringzähler nach Anspruch 6,
dadurch gekennzeichnet, daß über eine erste und zweite Schaltvorrichtung (11, 14) die erste Invertervorrichtung
(3) mit der ersten und zweiten Anschlußklemme der Stromversorgung verbunden ist; zwischen die erste Anschlußklemme und die
zweite Anschlußklemme der Stromversorgung eine zweite Invertervorrichtung (54) geschaltet ist, deren
Eingangsklemme mit der Ausgangsklemme der ersten Invertervorrichtung (3) verbunden ist; eine
dritte Invertervorrichtung (21 A) mit ihrer Eingangsklemme und ihrer Ausgangsklemme auf die Ausgangsklemme
der zweiten Invertervorrichtung (54) geführt ist; über eine dritte und vierte Schaltvorrichtung
(15, 19) eine dritte Invertervorrichtung (21/4Jt deren Eingangsklemme mit der Ausgangsklemme
der zweiten Invertervorrichtung (54) verbunden ist, auf die erste und zweite Anschlußklemme der
Stromversorgung geführt ist; die NICHT-ODER-Schaltung (4) eine vierte Invertervorrichtung (21)
umfaßt, deren Eingangsklemme mit der Ausgangsklemme
der dritten Invertervorrichtung (2iA) verbunden ist; fiber eine fünfte Schaltvorrichtung
(16) die vierte Invertervorrichtung (21) auf die zur Stromversorgung gehörende erste Anschlußklemme
geführt ist; eine sechste Schaltvorrichtung (20) die Ausgangsklemme der vierten Invertervorrichtung
mit der zweiten Anschlußklemme der Stromversorgung verbindet und eine Steuerelektrode aufweist,
die auf die Verbindungsleitung zwischen der zweiten Speicherzelle (Xn- \) und der Inverterschaltung (I)
geführt ist; eine fünfte Invertervorrichtung (55) mit ihrer Eingangsklemme auf die Ausgangsklemme der
zweiten Invertervorrichtung (54) und mit ihrer Ausgangsklemme auf die Ausgangsklemme der
ersten Invertervorrichtung (3) geführt ist; von einer siebten und achten Schaltvorrichtung (62, 63) die
fünfte Invertervorrichtung (55) zwischen die erste und zweite Anschlußklemme der Stromversorgung
geschaltet ist; eine sechste Invertervorrichtung (57) mit ihrer Eingangsklemme mit der Ausgangsklemme
der vierten Invertervorrichtung (21) und mit ihrer Ausgangsklemme mit der Ausgangsklemme der
dritten Invertervorrichtung Q\A) verbunden ist;
über eine neunte und zehnte Schaltvorrichtung (64, 65) die sechste Invertervorrichtung (57) mit der
ersten und zweiten Anschlußklemme der Stromversorgung verbunden ist; die erste und zweite
Schaltvorrichtung (11,14) nur während eines ersten Zeitintervalls und die dritte und vierte Schaltvorrichtung
(15, 19) nur während eines zweiten Zeitintervalls nach dem ersten Zeitintervall betätigbar sind;
die siebente und achte Schaltvorrichtung (62,63) nur bis zum erneuten Betrieb der zuvor bereits
betriebenen ersten und zweiten Schaltvorrichtung (11, 14) betätigbar sind; die neunte und die zehnte
Schaltvorrichtung (64, 65) nur bis zum erneuten Betrieb der bereits zuvor betriebenen dritten und
vierten Schaltvorrichtung (15, 19) betätigbar sind (F ig. 9B).
23. N-stufiger Ringzähler nach Anspruch 13, dadurch gekennzeichnet, daß zwischen der ersten
und zweiten Anschlußklemme der Stromversorgung eine dritte Invertervorrichtung (50) angeordnet ist,
deren Eingangsklemme auf die Ausgangsklemme der zweiten Invertervorrichtung (25) geführt sind;
eine vierte Invertervorrichtung (51) mit ihrer Eingangsklemme auf die dritte Invertervorrichtung
(50) und mit ihrer Ausgangsklemme auf die Ausgangsklemme der zweiten Invertervorrichtung
(25) geführt ist; eine siebente und eine achte Schaltvorrichtung (58,59) die vierte Invertervorrichtung
an die erste und zweite Anschlußklemme der Stromversorgung schalten; zwischen der ersten und
zweiten Anschlußklemme der Stromversorgung eine fünfte Invertervorrichtung (52) mit ihrer
Eingangsklemme mit der Ausgangsklemme de'· ersten Invertervorrichtung (9) verbunden ist; eine
sechste Invertervorrichtung (53) mit der Eingangsklemme auf die Ausgangsklemme der fünften
Invertervorrichtung (52) geführt ist; von einer neunten und zehnten Schaltvorrichtung (60, 61) die
sechste Invertervorrichtung (53) auf die erste und zweite Anschlußklemme der Stromversorgung
schaltbar ist; die siebente und achte Schaltvorrichtung (58,59) nur bis zum erneuten Betrieb der bereits
zuvor betriebenen ersten und zweiten Schaltvorrichtung (28,29) und die neunte und zehnte Schaltvorrichtung
(60, 61) nur bis zum erneuten Betrieb der bereits zuvor betriebenen dritten und vierten
Schaltvorrichtung (30, 31) betätigbar sind (Fig. 10A).
24. JV-stufiger Ringzähler nach Anspruch 13,
dadurch gekennzeichnet, daß zwischen der ersten und der zweiten Anschlußklemme der Stromversorgung
eine dritte Invertervorrichtung (54) angeordnet ist, deren Eingangsklemme auf die Ausgangsklemme
der zur NICHT-UND-Schaltung (8) gehörenden zweiten Invertervorrichtung (25) Reführt ist
während deren Ausgangsklemme mit der Eingangsklemme der ersten Invertervorrichtung verbunden
ist; eine vierte Invertervorrichtung (55) mit ihrer Eingangsklemme auf die Ausgangsklemme der
dritten Invertervorrichtung (55) und mit ihrer Ausgangsklemme auf die Ausgangsklemme der
zweiten Invertervorrichtung (25) geführt ist; über eine siebente und achte Schaltvorrichtung (62, 63)
die vierte Invertervorrichtung (55) zwischen die erste und zweite Anschlußklemme der Stromversorgung
geschaltet ist; zwischen der ersten und zweiten Anschlußklemme der Stromversorgung eine fünfte
Invertervorrichtung (56) angeordnet ist, deren Eingangsklemme auf die Ausgangsklemme der
ersten Invertervorrichtung (9) geführt ist; eine sechste Invertervorrichtung (57) mit ihrer Eingangsklemme mit der Ausgangsklemme der fünften
Invertervorrichtung (56) und mit ihrer Ausgangsklemme mit der Ausgangsklemme der Invertervorrichtung
(9) verbunden ist; eine neunte und eine zehnte Schaltvorrichtung (64, 65) die sechste
Invertervorrichtung (57) zwischen die erste Anschlußklemme und die zweite Anschlußklemme der
Stromversorgung schalten; die siebente und achte Schaltvorrichtung (62, 63) nur bis zum erneuten
Betrieb der bereits zuvor betätigten ersten und zweiten Schaltvorrichtung (28, 29) und die neunte
und zehnte Schaltvorrichtung (64, 65) nur bis zum erneuten Betrieb der bereits zuvor betätigten dritten
und vierten Schaltvorrichtung (30,31) steuerbar sind (Fig. 10B).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3026871 | 1971-05-07 | ||
JP5592871A JPS5143747B1 (de) | 1971-07-28 | 1971-07-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2222521A1 DE2222521A1 (de) | 1972-11-16 |
DE2222521B2 true DE2222521B2 (de) | 1979-12-13 |
DE2222521C3 DE2222521C3 (de) | 1980-08-28 |
Family
ID=26368595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2222521A Expired DE2222521C3 (de) | 1971-05-07 | 1972-05-08 | N-stufiger Ringzähler |
Country Status (7)
Country | Link |
---|---|
US (1) | US3766408A (de) |
CA (1) | CA951796A (de) |
CH (1) | CH552914A (de) |
DE (1) | DE2222521C3 (de) |
FR (1) | FR2137583B1 (de) |
GB (1) | GB1381963A (de) |
IT (1) | IT959692B (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
JPS5242507B2 (de) * | 1972-08-31 | 1977-10-25 | ||
US3989955A (en) * | 1972-09-30 | 1976-11-02 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit arrangements using insulated-gate field effect transistors |
GB1451732A (en) * | 1973-03-19 | 1976-10-06 | Motorola Inc | Signal shaping circuit |
JPS5738996B2 (de) * | 1973-03-20 | 1982-08-18 | ||
US3916223A (en) * | 1974-01-02 | 1975-10-28 | Motorola Inc | MOS squaring synchronizer-amplifier circuit |
GB1460194A (en) * | 1974-05-17 | 1976-12-31 | Rca Corp | Circuits exhibiting hysteresis |
JPS516652A (de) * | 1974-07-05 | 1976-01-20 | Tokyo Shibaura Electric Co | |
US4025800A (en) * | 1975-06-16 | 1977-05-24 | Integrated Technology Corporation | Binary frequency divider |
JPS5925314B2 (ja) * | 1976-03-10 | 1984-06-16 | シチズン時計株式会社 | シフトレジスタ− |
US4124807A (en) * | 1976-09-14 | 1978-11-07 | Solid State Scientific Inc. | Bistable semiconductor flip-flop having a high resistance feedback |
CH629921A5 (fr) * | 1977-07-08 | 1982-05-14 | Centre Electron Horloger | Structure logique de bascule bistable d. |
US4176287A (en) * | 1978-04-13 | 1979-11-27 | Motorola, Inc. | Versatile CMOS decoder |
JPS5958688A (ja) * | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | デコ−ダ回路 |
JPS5975721A (ja) * | 1982-10-25 | 1984-04-28 | Toshiba Corp | 信号入力回路およびその制御方法 |
JPS59151537A (ja) * | 1983-01-29 | 1984-08-30 | Toshiba Corp | 相補mos形回路 |
US4612659A (en) * | 1984-07-11 | 1986-09-16 | At&T Bell Laboratories | CMOS dynamic circulating-one shift register |
US4700370A (en) * | 1985-09-30 | 1987-10-13 | Advanced Micro Devices, Inc. | High speed, low power, multi-bit, single edge-triggered, wraparound, binary counter |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
FR2695119A1 (fr) * | 1992-08-25 | 1994-03-04 | Aschero Leon | Composition pour la fabrication de bétons et mortiers légers isolants. |
US5742182A (en) * | 1996-06-13 | 1998-04-21 | Sun Microsystems, Inc. | Symmetric selector circuit for event logic |
US6008678A (en) * | 1997-04-23 | 1999-12-28 | Lucent Technologies Inc. | Three-phase master-slave flip-flop |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1209598B (de) * | 1963-04-10 | 1966-01-27 | Telefunken Patent | Mehrstufiger Zaehler aus bistabilen Stufen |
JPS5022593B1 (de) * | 1970-06-15 | 1975-07-31 | ||
US3639740A (en) * | 1970-07-15 | 1972-02-01 | Collins Radio Co | Ring counter apparatus |
-
1972
- 1972-05-01 GB GB2023472A patent/GB1381963A/en not_active Expired
- 1972-05-02 CA CA141,258,A patent/CA951796A/en not_active Expired
- 1972-05-03 US US00249803A patent/US3766408A/en not_active Expired - Lifetime
- 1972-05-05 IT IT23928/72A patent/IT959692B/it active
- 1972-05-05 CH CH670572A patent/CH552914A/de not_active IP Right Cessation
- 1972-05-05 FR FR7216232A patent/FR2137583B1/fr not_active Expired
- 1972-05-08 DE DE2222521A patent/DE2222521C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2222521A1 (de) | 1972-11-16 |
CH552914A (de) | 1974-08-15 |
GB1381963A (en) | 1975-01-29 |
US3766408A (en) | 1973-10-16 |
FR2137583B1 (de) | 1979-08-17 |
FR2137583A1 (de) | 1972-12-29 |
CA951796A (en) | 1974-07-23 |
IT959692B (it) | 1973-11-10 |
DE2222521C3 (de) | 1980-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE2525075C3 (de) | Spannungs-Vervielfacherschaltung | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2324787A1 (de) | Logische schaltung | |
DE2657948B2 (de) | Logikschaltung | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE2165445C3 (de) | Logikschaltung | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
EP0345623A2 (de) | Breitbandsignal-Koppeleinrichtung | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2255210B2 (de) | Datenspeicherschaltung | |
DE1953478A1 (de) | Integrierter logischer Kreis | |
DE2103276C3 (de) | Dynamisches Schieberegister | |
DE2029566B2 (de) | Schieberegisterstufenschaltung | |
DE2362242A1 (de) | Verzoegerungsleitung | |
DE2045833C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
DE2063639C3 (de) | Verknüpfungsglied | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE1549441A1 (de) | Schaltwerk fuer boolesche Schaltfunktionen | |
DE1462952C (de) | Schaltungsanordnung zur Realisierung logischer Funktionen | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung | |
DE2052519B2 (de) | Logische Schaltung | |
EP0417336B1 (de) | Breitbandsignal-Koppeleinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |