DE2063639C3

DE2063639C3 - Verknüpfungsglied

Info

Publication number: DE2063639C3
Application number: DE19702063639
Authority: DE
Inventors: John Evert Trenton N.J. Meyer (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1970-03-27
Filing date: 1970-12-23
Publication date: 1978-05-18
Also published as: JPS4942414B1; DE2063639B2; DE2063639A1

Description

Die Erfindung bezieht sich auf ein durch Tastsignale steuerbares Verknüpfungsglied nach dem Oberbegriff des Anspruchs 1.

Für den Zugriff zu einer gewünschten Stelle in einer Speicheranordnung muß man einem Decodierer oder Wählschalter die Adresse der Speicherstelle mitteilen. Diese Adresse wird durch die Anordnung so decodiert, daß ein Wählschalter die Adresse aus einer seiner vielen Adressen an die gewünschte Speicherstelle überträgt. Viele Arten von Wählschaltern sind bekannt und werden in elektronischen Datenverarbeitungsanlagen verwendet, im Interesse einer möglichst wirksamen Ausnützung der Schaltungselemente verwendet man üblicherweise Matrix- oder Pyramidenschaltungen mit Transistoren als Schaltern. Eine solche Transistorschaltung besteht gemäß dem Stand der Technik aus einer Anzahl von in Reihe geschalteten MOS-Transistoren, die gleich der Anzahl von Bits im Adressenwort ist. Die in Reihe geschalteten Transistoren sind über ein digitales Verknüpfungsglied, das durch ein Tastsignal aufgetastet wird, mit dem Ausgang des Wählschalters verbunden. Wenn das Tastsignal gleichzeitig mit einer vorgewählten Kombination von Eingangssignalen der in Reihe geschalteten Transistoren anwesend ist, wird der Ausgang und folglich die dem betreffenden Wähler zugeordnete Speichers'elle angesteuert. Ein solcher bekannter Wählschalter hat den Nachteil einer mit zunehmender Anzahl von in Reihe liegenden Transistoren zunehmend langsameren Ansprechgeschwindigkeit. Ferner kann die vereinigte Impedanz dieser hintereinandergeschalteten Transistoren Schwierigkeiten hinsichtlich der Schwellenspannung beim Auftasten des Verknüpfungsgliedes hervorrufen. Die erhöhte Schwellenspannung am Verknüpfungsglied kann die Ansprechgeschwindigkeit des Wählschalters zusätzlich verlangsamen.

Es ist auch ein Adressendecodierer bekannt, der sich nur parallelgeschalteter MOS-Transistoren bedient (»Electronics«, 1970, Heft 4, Seiten 109 bis 114). Dieser bekannte Decodierer arbeitet unter Steuerung durch Taktsignale, die in 4 Phasen aufgeteilt sind, und hat am Ausgang eine parasitäre Kapazität, die jeweils in zwei Taktperioden geladen oder entladen werden muß. Abgesehen von dem nicht immer zweckmäßigen Steueraufwand hat der bekannte Decodierer eine andere Verknüpfungsfunktion als das oben erläuterte, durch Tastsignale steuerbare Verknüpfungsglied.

Der Erfindung liegt die Aufgabe zugrunde, ein insbesondere als Decodierer für ein Speicherwerk geeignetes Verknüpfungsglied der eingangs genannten Art an/Ligeben, das aufgrund einer Reduzierung der Anzahl von in Reihe liegenden Schalttransistoren eine

höhere Ansprechgeschwindigkeit hat als bisher.

Die Erfindung löst diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1.

Abgesehen von der erhöhten Ansprechgeschwindigkeit hat die Erfindung den Vorteil, daß das E>ngangstastsignal selbst die Ausgangsspannung am Ausgangsanschluß des Verknüpfungsgliedes bilden kann. Eine gesonderte Versorgungsspannungsquelle wird infolgedessen entweder ganz überflüssig oder allenfalls für Transistoren der besonderen Übertragungswege benötigt. Dadurch wird nicht nur Leistung, sondern auch Platz etwa auf einem integrierten Schaltungsplättchen eingespart, der andernfalls für Anschlüsse und Verbindungsleitungen benötigt würde.

Die Erfindung wird nachstehend an Hand der Zeichnungen, in denen gleiche Teile jeweils mit gleichen Bezugszeichen bezeichnet sind, im einzelnen erläutert. Es zeigt

F i g. 1 das Blockschaltschema eines bekannten Speicherwerks, auf welches die Erfindung anwendbar ist,

Fig. 2 das Schaltschema einer bekannten Decodierstufe,

Fig.3 das Blockschaltschema einer Decodierstufe gemäß der Erfindung,

Fig.4 das Blockschaltschema einer Decodierstufe gemäß einer anderen Ausführungsform der Erfindung und

F i g. 5 eine schematische Schnittdarstellung eines Teils der Schaltung nach F i g. 4 in integrierter Form.

Das bekannte Speicherwerk nach Fig. I enthält einen Speicher 10, der aus MOS-Halbleiterbauelementen bestehen kann. Zu Erläuterungszwecken sei angenommen, daß der Speicher eine 16 χ 16-Matrix ist, d.h., daß 16 χ 16 Speicherstellen aus je einem oder mehreren Halbleiterbauelementen vorhanden sind. Bei einem derartigen Speicher können 16 X-Leitungen und 16 K-Leitungen vorhanden sein. Zum Ansteuern einer bestimmten Speicherstelle, beispielsweise um Information einzuschreiben, muß eine der A"-Leitungen und eine der V-Leitungen mit einem Ansteuerstrom beaufschlagt werden. Die Anordnung, welche den Ansteuerstrom zur gewünschten Speicherstelle lenkt, enthält einen X-Decodierer 12 und einen K-Decodierer 14. Jeder dieser Decodierer besteht aus einer Anzahl von Stufen, im vorliegenden Fall 16, von denen drei, den Decodierer 12 repräsentierende Stufen in Blockform dargestellt sind.

Im Betrieb des Speicherwerks nach F i g. 1 werden den verschiedenen Stufen des Decodierers 12 unterschiedliche Kombinationen von z. B. ,Y-Steuerspannungen und dem Decodierer 14 unterschiedliche Kombinationen von V-Steuerspannungen zugeführt. Beispielsweise kann die Stufe 12;! die Steuerspannungen X 1, X 2, X3, X4, die Stufe i2b die Steuerspannungen Yt, X 2^ Λ"3, X4, die Stufe 12/? die Steuerspannungen X i, X2, X3, λ"4 empfangen und so fort. Wenn beispielsweise die vier einer Stufe zugeführten Steuerspannungen sämtlich dem Binärwert »1« entsprechen, flier,; dej von der Ansteuerschaltung 16 gelieferte Strom üi ^r diese Stufe in die angeschaltete Ansteuerleitung des Speichers.

Es gibt eine Reihe von bekannten Schaltung ;anordnungen für die Decodiererstufen. F i g. 2 zeigt eine typische Schaltung gemäß dem Stand der Technik. Sie besteht aus sechs MOS-ßaueleinenten vom η-Typ /Vl, N2 ... Λ/6 und zwei MOS-Bauelementen vom p-Typ in der gezeigten Schaltungsauslegung. Die Schaltung mit den Bauelementen P2 und /V6 dient hauptsächlich der Erhöhung der Ansteuerenergie und der Zuformung des Ausgangsimpulses. Bei nicht vorhandener Tastspannung am Eingang 20, d. h., wenn dieser Eingang Massepotential führt, hat der Stromweg des Baueles ments Pl einen niedrigen Widerstand, so daß der Schaltungspunkt 22 annähernd die Betriebsspannung B+ führt. Diese der Steuerelektrode des Bauelements P 2 zugeführte Spannung bewirkt, daß dessen Stromweg einen hohen Widerstand annimmt, so daß der

ίο Ausgang W von der B+ -Spannung getrennt wird. Die der Steuerelektrode des Bauelements Λ/6 zugeführte S+-Spannung bewirkt, daß der Stromweg dieses Bauelements einen niedrigen Widerstand annimmt, wodurch der Ausgang WmH Masse verbunden wird.

ι S Bei Zuleitung eines Tastsignals der Amplitude + Van den Eingang 20 wird das Bauelement Pl gesperrt. Wenn während des TafUintervalls die Steuersignale X1, X 2, X 3 und X 4 sämtlich relativ positiv, entsprechend einer»!«, sind, werden die vier Bauelemente Nt bis Λ/4

ίο sämtlich eingeschaltet, so daß ihre Stromwege einen niedrigen Widerstand haben. Die der Steuerelektrode des Bauelements Λ/5 zugeführte Tastspannung bewirkt, daß der Stromweg dieses Bauelements ebenfalls einen niedrigen Widerstand hat. Der Schaltungspunkt 22 nimmt daher eine Spannung an, die dicht bei Massepotential (Nullpotential) liegt, so daß das Bauelement P2 eingeschaltet und das Bauelement Λ/6 abgeschaltet wird. Aufgrund des niedrigen Widerstands des Stromweges des Bauelements P2 erscheint die B+ -Spannung am Ausgang W. Wenn während des Abtastintervalls irgendeines oder mehrere der Bauelemente N 1 — /V4 abgeschaltet bleiben, wird der Ausgang W durch das Bauelement N6, das dazu neigt, eingeschaltet zu bleiben (und P 2 abgeschaltet), auf oder

.15 sehr nahe bei Nullspannung gehalten, da die Kapazität zwischen dem Schaltungspunkt 22 und Masse auf einen Wert von oder nahe bei B+ geladen bleibt und nicht über Nt — N 5 entladen wird.

Während die Decodiererstufe nach Fig. 2 in einer Reihe von Anwendungsfällen zufriedenstellend arbeitet, hat sie den Nachteil einer verhältnismäßig niedrigen Arbeitsgeschwindigkeit. Da die Bauelemente /Vl bis /V4 in Reihe geschaltet sind, ergeben sich vier Bauelement- oder Schaltverzögerungen, ehe die NuII-spannung in der gemeinsamen Leitung 24 erscheint, sowie zwei zusätzliche Schaltverzögerungen, nämlich durch die Bauelemente /V5 und P2, bevor die ß+-Spannung am Ausgang W erscheint. Im Falle von MOS-Bauelementen vom η-Typ sind diese Schaltver-

so zögerungen von Bauelement zu Bauelement nicht gleich. Wie noch gezeigt werden wird, nimmt, wenn die Bauelemente in einer Kette oder Reihe geschaltet sind, wie es bei den Bauelementen N1 ... N4, /V5 in F i g. 2 der Fall ist, jedes Bauelement eine Schwellenspannung Vt an, die höher ist als die Schwellenspannung des jeweils in der Kette oder Reihe vorgeschalteten Bauelements. Beispielsweise ist

V-im > Vrs'i > VIf₇ > V_7n,.

(,0 Je größer die Schwellenspannung ist, desto größer ist die für eine gegebene Schallgeschwindigkeit des Bauelements erforderliche Stromübersteuerung. Anders ausgedrückt: Bei einer gegebenen Menge an verfügbarem Ansteuerstrom sind das Bauelement /V4

(κ langsamer als das Bauelement ,V 3, das Bauelement /V 3 langsamer als das Bauelement Λί 2 und so fort. Das heißt, wenn die durch das erste Bauelement N 1 in einer Kette eingeführte Verzögerung Ji₁ betragt, so ist die durch

das nächste Bauelement Λ/2 eingeführte Verzögerung Δί2 erheblich größer als Ali, die durch das nächstfolgende Bauelement eingeführte Verzögerung Δ ti erheblich größer als Δ h und so fort.

Für ein MOS-Bauelement vom η-Typ im Sättigungszustandgilt:

äs = KJV]₁, - Γ,)².

K₉, = Steucrclektrodcn-Sourcc-Spannung. _IS

V₁ — Schwellcnspannung,
V_is = Drain-Sourcc-Spannung,
/j, = Drain-Sourcc-Slrom,
K_n = eine Verstärkerkonstantc.

Für Kj, < K_B, - K₁ gilt:

/* = K_n\2v_js{v„,- K)- KU-

In jedem Fall steht der Strom in umgekehrter Beziehung zur Schwellcnspannung I',. ^;s

Jedoch gilt:

K₁ = T_1x + k I K, - V_Kuh + 2 '/',.

worin K_1Λ das Fcrmi-Potcntial. die Austrittsarbeitsdifferenz zwischen Metall und Halbleiter sowie die Isolatorladungen berücksichtigt.

k = eine Konstante mit den Ausdrucken ,-

Vf = Fermi-Potential des Substrats.

40

Für den obigen Normalbetrieb gilt l\_uh = ü und K, = 0. wobei V_sub = Substratspannung. Folglich ergibt sich

κ = y,o = v,_x + k 12 ψ_{.

Bei einem Verknüpfungsglied, wie es teilweise durch die Bauelemente /Vl, Λ/2, N3, /V4, N5 in Fig. 2 gebildet wird, hat dieser Effekt jedoch zur Folge (wenn sämtliche Verknüpfungsglieder leiten, d. h. sämtliche Verknüpfungsglieder + V > V, haben und V_sub = 0), daß:

I''.. = K_x + k !2V_x = K₁₀,

V.2 = K_x + k |K₂ + 2V_x > K₁₁,

K₁₃ = K_{11 +} k I K₃ + 2V_X> K₁₂,

K₁₄ = V_1x + k \V_A + 2V_x > K₁., usw.

wobei V₂ = Spannung an der Verbindung zwischen der Drainelektrode von N1 und der Sourceelektrode von Λ/2, V₃ = Spannung am Verbindungspunkt zwischen der Drainelektrode von N2 und der Sourceelektrode von A/3usw.

Die Schwellenspannungen sind nichtlineare Funktionen der Sourcespannung des Bauelements. Da in der

55 obengenannten Reihenschaltung nur die Sourceclektrode des ersten Bauelements ständig Nullpotential führt, haben alle anderen Bauelemente eine effektiv höhere Schwelle während der Spannungsausschwingung beim Entladen von V5 auf Null. Dieser Effekt vergrößert sich, ebenso wie die durch die aufeinanderfolgenden Bauelemente eingeführten Verzögerungen, je mehr Bauelemente in Reihe geschaltet werden.

Eine ähnliche Situation ergibt sich bei Verwendung von MOS-Bauelementen vom p-Typ, wobei jedoch die Verzögerungen in diesem Fall nicht so groß sind wie bei MOS-Bauelementen vom n-Typ.

Die Arbeitsgeschwindigkeit der einzelnen Decodiererstufen kann erheblich größer gemacht werden, wenn man die in Fig. 3 gezeigte Schaltung verwendet. Dabei ergibt sich die Vergrößerung der Arbeitsgeschwindigkeit dadurch, daß die Anzahl von in Reihe geschalteten Bauelementen so klein wie möglich gemacht ist. Im vorliegenden Fall ist die Reihenschaltung von vier η-Transistoren nach Fig. 2 auf zwei Reihenschaltungen mit je zwei η-Transistoren reduziert. Die erste Reihenschaltung enthält einen p-Transistor PlO und zwei η-Transistoren NlO und NU, deren Stromwege sämtlich in Reihe geschaltet sind. Ebenso enthält die zweite Reihenschaltung einen p-Transistor (MOS-Bauelement vom p-Typ) PW und zwei n-Transistören N12 und N13, die sämtlich mit ihren Stromwegen in Reihe geschaltet sind. Die'Schaltung enthält ferner eine dritte Gruppe von Transistoren mit p-Transistoren P12, P13 und einem η-Transistor N14, die mit ihren Stromwegen in Reihe geschaltet sind.

Mit den Sourceelektroden der Transistoren P10 und Pll ist ein B+ -Spannungsanschluß 30 verbunden. Die Sourceelektrode des Transistors Λ/14 liegt an Masse. Eine Tastspannung, die normalerweise den Wert »0« hat, jedoch während des Abtastintervalls den Wert + V annimmt, ist den Steuerelektroden der Transistoren PlO und PH sowie der Sourceelektrode des Transistors P12 zugeführt. An der Sourceelektrode der Transistoren Λ/11 und N13 sowie an der Steuerelektrode des Transistors Λ/14 liegt eine zur Tastspannung komplementäre Spannung.

Der gemeinsame Drainanschluß der Transistoren PlO und Λ/10 ist mit der Steuerelektrode 31 des Transistors P12 verbunden. Der gemeinsame Drainanschluß der Transistoren Λ/12 und Pll ist mit der Steuerelektrode 33 des Transistors P13 verbunden. Der Schaltungsausgang befindet sich am gemeinsamen Drainanschluß der Transistoren P13 und /V14. Im Betrieb der Schaltung nach Fig.3 befinden sich bei nicht vorhandenem Tastsignal und nicht vorhandenem Tastkomplementsignal der Schaltungspunkt 32 auf Nullpotential und der Schaltungspunkt 34 auf einer Spannung von + VVoIt. Die an den Steuerelektroden der Transistoren PlO und Pll liegende Nullspannung schaltet diese Transistoren ein, und die Spannung B+ gelangt über die Stromwege dieser Transistoren zu den Steuerelektroden 31 und 33 der Transistoren P12 bzw. P13. Dadurch werden diese Transistoren abgeschaltet, so daß der Ausgang Wvom Tasteingang 32 isoliert wird.

Die zum Schaltungspunkt 34 gelangende Spannung + V schaltet den Transistor N 14 ein, so daß dessen Stromweg einen niedrigen Widerstand annimmt Dadurch nimmt der Ausgang Weine Spannung nahe Null an.

Während des Tastintervalls liegen der Schaltungspunkt 32 auf einer Spannung von + V und der Schaltungspunkt 34 auf Nullpotential. Durch letzteres

wird der Transistor /V14 gesperrt, wodurch der Ausgang vom Nullpotential getrennt wird. Die zum Schaltungspunkt 32 gelangende Spannung + V sperrt die Transistoren PlO und Pll, wodurch die B+ -Spannung am Schaltungspunkt 30 von den Steuerelektroden 31 und 33 getrennt wird. Wenn während des Tastintervalls sämtliche Steuerspannungen X 1, X 2, X3 und X4 positiv sind, entsprechend einer binären »1«, werden die Transistoren /VlO, /ViI, /V12 und N13 eingeschaltet. Das Nullpotential am Schaltungspunkt 34 gelangt in diesem Fall sowohl zui Steuerelektrode 31 als auch zur Steuerelektrode 33, so daß die Transistoren P12 und P13 eingeschaltet werden. Während dieses gleichen Tastintervalls ist die Spannung + V am Schaltungspunkt 32 anwesend und gelangt über die Stromwege der Transistoren P12 und P13, die sich im niederohmigen Zustand befinden, zum Ausgang W. Wenn dagegen während des Tastintervalls eine oder mehrere der Steuerspannungen Xi bis X 4 den Nullwert haben, entsprechend einer binären »0«, so wird der diese Steuerspannung empfangende Transistor gesperrt. Wenn beispielsweise Xi eine »0« darstellt, wird der Transistor /VIO gesperrt, so daß sein Stromweg einen hohen Widerstand hat. In diesem Fall liegt die Steuerelektrode 31 nicht am Nullpotential, und der Transistor P12 bleibt im hochohmigen Zustand. Dies verhindert, daß die Spannung + V am Schaltungspunkt 32 zum Ausgang W gelangt, und zwar unabhängig davon, ob der Transistor P13 eingeschaltet (im niederohmigen Zustand) ist oder nicht.

Der Hauptvorteil der oben beschriebenen Schaltung liegt, wie erwähnt, in ihrer hohen Arbeitsgeschwindigkeit. Bei dem hier zu Erläuterungszwecken angegebenen Beispiel ergeben sich im ungünstigsten Fall nur die Verzögerungen durch zwei η-Transistoren wie N10 und Λ/11 zusätzlich zu der Zeit, die der Tastimpuls zum Durchlaufen der Transistoren P12 und P13 braucht. Wird mit z. B. sechs oder acht Steuerspannungen statt nur mit vier Steuerspannungen gearbeitet, so kann man in ähnlicher Weise die Verzögerungen minimalisieren. Beispielsweise kann man im Falle von acht Steuerspannungen statt zweier Wege wie 40 und 42 vier Wege vorsehen, und zwar einen zusätzlichen Weg für die Steuerspannungen XS und X6 sowie einen weiteren zusätzlichen Weg für die Steuerspannungen X 7 und XS. Jedoch benötigt man für jeden zusätzlichen Weg ein zusätzliches Bauelement vom p-Typ i;n letzten Weg in Reihe mit P12 und P13.

Man kann auch mehr als zwei Bauelemente vom η-Typ in z. B. dem Weg 40 vorsehen. Beispielsweise bei einer Schaltung mit sechs Steuerspannungen X1... X6 kann man im Weg 40 drei Bauelemente vom η-Typ für die drei Spannungen Xi bis X 3 und im Weg 42 drei Bauelemente vom η-Typ für die drei Spannungen X 4 bis X6 vorsehen. Im vorliegenden Ausführungsbeispiel sind zwar in den beiden Wegen 40 und 42 eine gleiche Anzahl von Bauelementen vom η-Typ vorgesehen; jedoch ist dies nicht wesentlich. Beispielsweise können auch im Weg 40 drei solche Bauelemente in Reihe und im Weg 42 zwei solche Bauelemente in Reihe für einen auf fünf Steuerspannungen ansprechenden Decodierer vorgesehen sein.

Schließlich kann man, statt daß wie bei der Schaltung nach Fig.3 jeder der Wege 40 und 42 zwei Bauelemente vom η-Typ und ein Bauelement vom p-Typ aufweist und der Ausgangsweg zwei Bauelemente vom p-Typ und ein Bauelement vom η-Typ enthält, die Bauelemente vom p-Typ durch solche vom n-Typ ersetzen und umgekehrt, wobei die Polaritäten der Betriebsspannung und der Abtastspannung entsprechend zu ändern sind.

Während die Schaltung nach Fig.3 betriebsmäßig erhebliche Vorteile aufweist, wie oben erläutert, ist es bei Ausbildung der Schaltung in integrierter Form erwünscht, die Anzahl von Anschlüssen, Leitungen und Leitungsüberkreuzungen soweit als möglich zu verringern. Eine beträchtliche Verbesserung in dieser Hinsicht

ίο ließe sich bei der Schaltung nach F i g. 3 erreichen, wenn die Anschlüsse an Nullpotential (Masse) und an B+ entfallen könnten. Mit der Schaltung gemäß Fig.4 lassen sich diese Forderungen erfüllen, und zwar unter Beibehaltung sämtlicher Vorteile der Schaltung nach

is F i g. 3 hinsichtlich erhöhter Arbeitsgeschwindigkeit.

Die Schaltung nach Fig.4 enthält zum Teil die gleichen Bauelemente, nämlich Feldeffekttransistoren, wie die Schaltung nach Fig.3. Insoweit sind diese einander entsprechenden Bauelemente in beiden Figuren mit gleichen Bezugszeichen bezeichnet. Die Transistoren PlO, Pll und N14 der Schaltung nach F i g. 3 sind in F i g. 4 nicht vorhanden, und an ihrer Stelle befinden sich Dioden Di, D 2 und D 3. Außerdem ist mit den Anoden der Dioden D1 und D 2 sowie mit den Sourceelektroden der Transistoren N11 und /V13 statt eines B+ -Anschlusses ein Tastkomplement-Schaltungspunkt 50 verbunden. Ebenso sind die Kathode der Diode D 3 und die Quelle des Transistors P12 statt permanent mit Nullpotential (Masse) mit einem Tast-Schaltungs-

■,o punkt 52 verbunden.

Im Betrieb der Schaltung nach Fig.4 ist der Schaltungspunkt 50 normalerweise auf einer Gleichspannung + V gehalten, während der Schaltungspunkt 52 normalerweise auf einer Gleichspannung von 0 Voll,

d. h. an Masse liegt. Zu Erläuterungszwecken sei vorausgesetzt, daß die verteilte oder Eigenkapazität an den Steuerelektroden 31 und 33 während des vorausgegangenen Tastkomplemcnt-Intervalls auf im wesentli chen 0 Volt aufgeladen worden ist (über die Transistoren N10—N13) und daß die verteilte Kapazität zwischen der Leitung W und Masse während des vorausgegangenen Tastintervalls auf irgendeine positive Spannung aufgeladen worden ist (über die Diode D3), wobei die Spannungen + Vam Schaltungspunkt 50 und 0 am Schaltungspunkt 52 die drei Dioden in Durchlaßrichtung spannen. Es gelangt somit die Ruhespannung + V am Schaltungspunkt 50 über die Dioden D1 und D 2 zu den Steuerelektroden 31 und 33. Dadurch werden die Stromwege der Transistoren P12 und P13 in den hochohmigen Zustand gebracht, so daß diese Transistoren effektiv gesperrt werden. Die Spannung + V am Schaltungspunkt 50 ist gegensinnig zu der für die Stromleitung in den Transistoren NlO, A/11, N12 und N13 erforderlichen Spannung, so daß unabhängig von den Werten von X\—X4 diese Transistoren gesperrt bleiben. Ebenso bewirkt die Nullspannung am Schaltungspunkt 52, daB jedwede am Ausgang W vorhandene positive Ladung sich über die Diode D3 entlädt, so daB der Ausgang W an

Nullpotential oder Masse angeklammert wird.

Bei Auftreten des Tastkomplementsignals und des Tastsignals (0 am Schaltungspunkt 50 und + V am Schaltungspunkt 52) werden die Dioden Dl, D 2 und D 3 gesperrt Der Nullspannungspegel des Tastkomple-

f>5 mentimpulses hat jedoch einen solchen Polaritätssinn, daß die η-Transistoren leiten können. Wenn daher während des Tastkomplementintervalls sämtliche vier Signale XI— XA eine »1« darstellen (relativ positiv

sind), leiten die Transistoren /VlO und Λ/11 den Nullspannungspegel an die Steuerelektrode 31 weiter und leiten die Transistoren N12 und N13 den Nullspannungspegel an die Steuerelektrode 33 weiter. Diese Spannungen haben einen solchen Polaritätssinn, daß die Stromwege der Transistoren P12 und P13 ihren niederohmigen Zustand annehmen. Der dem Schaltungspunkt 52 zugeleitete Tastimpuls + V läuft daher durch den Stromweg der Transistoren P12 und P13 zum Ausgang W.

Im Betrieb der Schaltung nach Fig.4 behält, wenn während des Tastintervalls irgendeines der Signale X1 bis X 4 eine binäre »0« darstellt, das bei W erzeugte Ausgangssignal den Wert Null. Wenn beispielsweise X 4 eine binäre »0« darstellt, leitet der Transistor N13 nicht. Die an der Eigenkapazität der Steuerelektrode 33 anstehende positive Spannung + V kann sich daher nicht über den Leitungsweg N12, N13 (und auch nicht über die Diode D 2, die gesperrt und mit ihrer Kathode an die Steuerelektrode 33 angeschaltet ist) entladen, so daß der Transistor P13 gesperrt bleibt Somit kann ein positiver Tastimpuls, obwohl am Schaltungspunkt 52 anwesend, den Stromweg des Transistors P13 nicht durchlaufen, so daß der Ausgang W auf seinem vorherigen Wert, auf den er aufgeladen worden ist, nämlich auf Nullpotential, bleibt.

Wie bereits erwähnt, besteht ein wichtiger Vorteil der Schaltung nach Fig.4, außer ihrer hohen Arbeitsgeschwindigkeit, in ihrer Einfachheit, wodurch die Schaltungsauslegung sich erheblich besser für eine integrierte Schaltung eignet als die Anordnung nach Fig.3. Die Schaltung nach Fig.4 ist besonders für sogenannte »Silicium-auf-SaphirK-Schaltungsbausteine geeignet, da keine besonderen Vorsichtsmaßnahmen für die Isolierung der Dioden von den MOS-Transistoren getroffen werden müssen, weil alles unnötige Silicium weggeätzt wird. Gemäß dieser Technologie werden die Dioden mit vertikal angeordneten Übergängen hergestellt, wie in F i g. 5 gezeigt.

F i g. 5 zeigt beispielsweise den Teil P12, P13, D 3 der Schaltung. Die Diode ist bei D 3 gezeigt, und der

ίο vertikal angeordnete gleichrichtende Übergang entspricht dem Übergang zwischen der η-Zone und der ρ+ -Zone, wie gezeigt. Die Steuerelektroden 31 und 33 sind von den Kanalzonen durch Isolierschichten 60 und 61 getrennt. Die Herstellung der Schaltung erfolgt nach bekannten Verfahren. Der Aufbau der n-Transistoren (nicht gezeigt) ist ähnlich wie der dargestellte Aufbau mit Ausnahme der Tatsache, daß die Source- und Draingebiete aus η+ -Material und der Kanal aus p-Material bestehen.

Die in Fig.4 dargestellte Ausführungsform der Erfindung ist nicht nur als Adressendecodierer anwendbar, sondern es können die einzelnen Teile oder Teilkombinationen der Schaltung auch unabhängig als Verknüpfungsglieder, beispielsweise NAND- oder

NOR-Glieder verwendet werden. Dies gilt z. B. für die Schaltung mit den Elementen D1, N10, N11 sowie für die Schaltung mit den Elementen P12, P13 und D 3. Auch läßt sich die Schaltung nach F i g. 4 ähnlich wie die Schaltung nach Fig.3, im Rahmen der Erfindung in verschiedenster Hinsicht abwandeln und anders ausgestalten.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Durch Tastsignale steuerbares Verknüpfungsglied mit mehreren Eingängen und einer Anzahl N von in Reihe liegenden Schalttransistoren, die bei Anlegen von bestimmten Binärsignalen an ihre Steuerelektroden leitend sind, und mit einer Schaltungsanordnung, welche einen Ausgangsanschluß auf ein erstes Potential legt, wenn ein an einen ersten Tasteingangspunkt angelegtes Eingangstastsignal einen ersten Wert hat, und welche den Ausgangsanschluß auf ein zweites Potential legt, wenn das Tastsignal einen zweiten Wert hat und die in Reihe liegenden Schaltlransistoren alle leitend sind, dadurch gekennzeichnet, daß die Schaltungsanordnung den ersten Tasteingangspunkt (32; 52) mit dem Ausgangsar.schluß (W) über die in Reihe liegenden Schalttransistoren (P 12, P13) verbindet und NSchaltglieder (PIO, Pll; Dl, D2) enthält, von denen jedes an die Steuerelektrode je eines der N Schalttransistoren (P 12, P13) angeschlossen ist und diesen sperrt, wenn das Tastsignal einen ersten Wert (0 Volt) hat, und daß die Schaltungsanordnung N jeweils am einen Ende an die Steuerelektrode je eines der Schalttransistoren (P 12, P13) und am anderen Ende an einen zweiten Tasteingangspunkt (34; 50) zum Anlegen eines komplementären Eingangstastsignals angeschlossene Übertragungswege, die jeweils mindestens einen an seiner Steuerelektrode durch ein gesondertes Eingangsbinärsignal gesteuerten Transistor (NiO, NU bzw. Λ/12, Ni3) enthalten, sowie ein weiteres Schaltglied (NH; D 3) aufweist, das mit dem Ausgangsanschluß (W) verbunden ist und unter Steuerung durch ein ausgewähltes der Eingangstastsignale den Ausgangsanschluß (W) auf das erste Potential (Masse) legt, wenn das Tastsignal an dem ersten Tasteingangspunkt (32; 52) den ersten Wert (OVoIt) hat.

2. Verknüpfungsglied nach Anspruch 1, dadurch gekennzeichnet, daß das weitere Schaltglied durch eine Diode (£>3) gebildet ist, die zwischen den Ausgangsanschluß (W)\ind den ersten Tasteingangspunkt (52) geschaltet ist, und aufgrund ihrer Polung leitet, wenn das Eingangstasisignal den ersten Wert (0 Volt) hat, während sie bei einem Eingangstastsignal vom zweiten Wert(+ ^gesperrt ist.

3. Verknüpfungsglied nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes der A/Schaltglieder durch eine gesonderte Diode (D 1, D 2) gebildet ist, die zwischen den zweiten Tasteingangspunkt (50) und die Steuerelektrode je eines der Schalttransistoren (P 12, P13) geschaltet ist, und daß jede dieser Dioden (D 1, D2) aufgrund ihrer Polung leitend ist, wenn das komplementäre Tastsignal den zweiten Wert (+V) hat.

4. Verknüpfungsglied nach Anspruch 1, dadurch gekennzeichnet, daß das weitere Schaltglied durch einen Transistor (N 14) gebildet ist, dessen Leitungspfad zwischen den Ausgangsanschluß (W) und einen auf Bezugspotential (Masse) liegenden Schaltungspunkt geschaltet ist, und dessen Steuerelekirode an den zweiten Tasteingangspunkt (34) angeschlossen ist.

5. Verknüpfungsglied nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die N Schaltglieder durch je einen gesonderten Transistor (PIO, Ptl)

gebildet sind, der mit seinem Leitungspfad zwischen einen auf Bezugspotential (P+) liegenden Schaltungspunkt und die Steuerelektrode je eines der Schalttransistoren (P 12, P13) geschaltet ist und mit seiner Steuerelektrode an den ersten Tasteingangspunkt (32) angeschlossen ist.

6. Verknüpfungsglied nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Anzahl der in jedem der Übertragungswege enthaltenen Transistoren (WlO, N11 bzw. Λ/12, N13) gleich der Anzahl N der in Reihe liegenden Schalttransistoren (P 12, P13) ist.