DE1462952C - Schaltungsanordnung zur Realisierung logischer Funktionen - Google Patents
Schaltungsanordnung zur Realisierung logischer FunktionenInfo
- Publication number
- DE1462952C DE1462952C DE1462952C DE 1462952 C DE1462952 C DE 1462952C DE 1462952 C DE1462952 C DE 1462952C
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- component
- transistor
- circuit
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 5
- 230000000875 corresponding Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 210000003608 Feces Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000003334 potential Effects 0.000 description 1
- 230000000717 retained Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Description
1 2
Die Erfindung betrifft eine Schaltungsanordnung Potential des zweiten Poles der Betriebsspannungszur
Realisierung logischer Funktionen mit einem quelle gelegt wird, wenn das Taktsignal und die
ersten aktiven Halbleiterbauelement eines ersten Lei- Eingangsimpulse die Stromwege des zweiten und des
tungstyps, das einen Stromweg und eine Steuerelek- dritten aktiven Bauelements in den Zustand niedriger
trode zum Steuern seiner Leitfähigkeit besitzt, und 5 Impedanz steuern.
mehreren weiteren aktiven Halbleiterbauelementen, Vorzugsweise wird für die erwähnten ersten, zweiten
von denen wenigstens ein zweites und ein drittes und dritten aktiven Halbleiterbauelemente jeweils ein
Bauelement ebenfalls jeweils einen von einer Steuer- Feldeffekttransistor mit isolierter Steuerelektrode und
elektrode in seiner Leitfähigkeit steuerbaren Strom- den steuerbaren Stromweg begrenzenden Quellenweg
aufweisen und wenigstens das dritte Bauelement io und Abflußelektroden gewählt.
von dem zum ersten Leitungstyp entgegengesetzten . Eine Schaltungsanordnung gemäß der Erfindung
Leitungstyp ist, wobei der Stromweg des ersten Bau- benötigt für jeden Eingang, an den ein logisches
elements zwischen den ersten Pol einer Betriebs- Signal angelegt wird, nur ein einziges aktives HaIbspannungsquelle
und eine Ausgangsklemme und die leitersystem.
Stromwege des zweiten und des dritten Bauelements 15 An Hand der Zeichnung soll die Erfindung nun
in Reihe zwischen den anderen Pol der Betriebs- näher erläutert werden. Die Zeichnung zeigt in
Spannungsquelle und die Ausgangsklemme geschaltet F i g. 1 und 2 Schaltbilder bekannter Schaltungs-
Spannungsquelle und die Ausgangsklemme geschaltet F i g. 1 und 2 Schaltbilder bekannter Schaltungs-
sind und die Steuerelektroden des ersten und des anordnungen zur Realisierung logischer Funktionen,
dritten Bauelements gemeinsam an eine erste Ein- F i g. 3 und 4 Funktionstabellen für die in F i g. 1
gangsschaltung und die Steuerelektrode des zweiten 20 bzw. 2 dargestellten Schaltungen,
Bauelements zum Empfang von Eingangsimpulsen F i g. 5 und 6 Schaltbilder von Ausführungsbei-
Bauelements zum Empfang von Eingangsimpulsen F i g. 5 und 6 Schaltbilder von Ausführungsbei-
an eine zweite Eingangsschaltung anschließbar sind. spielen logischer Schaltungen gemäß der Erfindung und
Eine solche Schaltungsanordnung ist bekannt F i g. 7 ein Schaltbild einer gemäß den Lehren der
(»RCA-Review«, Dezember 1964, S. 627 bis 661). Erfindung aufgebauten Schaltungsanordnung, die
Die bekannte Schaltungsanordnung, die als NOR- »5 mehrere Gatter und einen einzigen taktgesteuerten
oder NAND-Glied arbeiten kann und aus Tran- Transistor enthält.
sistoren aufgebaut ist, empfängt sowohl über die Bei den Schaltungsanordnungen gemäß der Erfin-
erste Eingangsschaltung wie auch über eine oder dung werden aktive Halbleitereinrichtungen vermehrere
zweite Eingangsschaltungen jeweils ein lo- wendet, die zwei im Abstand voneinander angeordnete
gisches Eingangssignal. Parallel zum ersten Transistor 3° und einen Stromweg begrenzende Elektroden und eine
sind zusätzliche Transistoren geschaltet, deren Anzahl die Leitfähigkeit dieses Stromweges steuernde Steuerderjenigen
der vorhandenen zweiten Transistoren ent- elektrode enthalten. Vorzugsweise werden Unipolarspricht.
Die bekannte Schaltungsanordnung hat den oder Feldeffekttransistoren mit isolierter Steuer-Vorteil
einer geringen Verlustleistung, benötigt aber elektrode verwendet, in diesem Falle sind dann die
zur Realisierung ihrer logischen Funktion relativ 35 den Stromweg begrenzende Elektroden die Quellenviele
Transistorsysteme. und die Abflußelektrode. Es sind im wesentlichen
Schaltungsanordnungen zur Realisierung logischer zwei Typen von Feldeffekttransistoren mit isolierter
Funktionen werden in großem Umfang zum Schalten Steuerelektrode bekannt; nämlich der sogenannte
und zur Informationsverarbeitung benutzt, insbeson- Dünnfilmtransistor (TFT) und der Metall-Oxyddere
in digitalen Großrechenanlagen. Da in solchen 40 Transistor (MOS) (s. beispielsweise die Veröffent-Großrechenanlagen
sehr viele solcher Schaltungen, lichung von P. K. W e i m e r »The TFT — a New
die im folgenden kurz als »logische Schaltungen« Thin-Film Transistor« im »Proceedings of the IRE«,
bezeichnet werden sollen, vorhanden sind, ist die Juni 1962, S. 1462 bis 1469, und die Veröffentlichung
Verdrahtung und Verbindung zwischen den verschie- von S. R. Hofstein und, ,F. P.Heiman »The
denen logischen Schaltungen sehr kompliziert und 45 Silicon Insulated-Gate Field-Effect Transistor«, erkostspielig.
Auch wenn die logischen Schaltungen schienenin den »Proceedings of the IEEE«, September
als integrierte Schaltungen oder Halbleiterschaltkreise 1963, S. 1190 bis 1202).
hergestellt werden, sind die Verdrahtungsprobleme Die in F i g. 1 dargestellte logische Schaltung ent-
noch erheblich. Es ist daher wünschenswert, in einer hält eine Anzahl von Transistoren 10, 11, 12 des
einzigen integrierten Schaltung möglichst viele lo- 50 N-Typs und eine gleiche Anzahl von Transistoren 13,
gische Schaltungen unterzubringen, was aber nur 14, 15 des P-Typs. Die Stromwege der Transistoren
dann möglich ist, wenn die einzelnen Schaltungen des N-Typs liegen in einer Reihenschaltung zwischen
nicht zu viele Bauelemente enthalten. einer Ausgangsklemme 3 und einem Schaltungs-
Der Erfindung liegt daher die Aufgabe zugrunde, punkt 9, der mit Masse verbunden ist. Insbesondere
Schaltungsanordnungen zur Realisierung logischer 55 ist die Quellenelektrode 12s des Transistors 12 an
Funktionen anzugeben, die mit verhältnismäßig Masse angeschlossen, die Abflußelektrode 12d dieses
wenigen Halbleiterbauelementen mit Verdrahtungs- Transistors mit der Quellenelektrode 11 s des Tranleitungen
auskommen und dabei eine möglichst sistors 11, die Abflußelektrode Hd dieses Transistors
geringe Verlustleistung aufweisen. mit der Quellenelektrode 10s des Transistors 10, und
Dies wird bei einer Schaltungsanordnung der ein- 60 die Abflußelektrode 1Od ist schließlich mit der Ausgangs
genannten Art dadurch erreicht, daß der den gangsklemme3 verbunden.
. Stromweg des ersten aktiven Bauelements enthaltende Die Stromwege der Transistoren des P-Typs sind
Schaltkreis der einzige zwischen dem ersten Pol der parallel zueinander zwischen die Ausgangsklemme 3
Betriebsspannungsquelle und der Ausgangsklemme und einen Schaltungspunkt 4 geschaltet. Der Schalbestehende
Stromweg ist, daß an die zusammen- 65 tungspunkt 4 ist mit der positiven Klemme einer
geschalteten Steuerelektroden des ersten und des Betriebsspannungsquelle V0 verbunden, deren negadritten
Bauelements Taktimpulse angelegt werden tive Klemme an Masse liegt. Insbesondere sind die
und daß die Ausgangsklemme nur dann auf das Quellenelektroden 13s, 14s, 15s der Transistoren 13,
3 4
Η 15 an den Schaltungspunkt 4 angeschlossen, den hohen Spannungswert aufweisen. Wenn der hohe
während die Abflußelektroden 13d, 14d, ISd dieser bzw. niedrige Spannungswert die Binärziffern 1 bzw. 0
Transistoren mit der Ausgangsklemme 3 verbunden bedeutet, realisiert die in F i g. 1 dargestellte Schalsind,
tungsanordnung die logische Funktion NAND. Wenn
Die Steuerelektroden 12g, 13g der Transistoren 12, 5 andererseits der hohe und der niedrige Spannungswert
13 sind beide an eine Klemme 8 einer Quelle 7 für die Binärziffern 0 bzw. 1 bedeutet, arbeitet die Schaldigitale Signale angeschlossen. Die andere Klemme tungsanordnung als NOR-Gatter,
der Signalquelle 7 liegt an Masse. Die Steuerelektroden Die in F i g. 2 dargestellte logische Schaltung ist 11g, 15g der Transistoren 11 bzw. 15 sind beide an ähnlich aufgebaut wie die der F i g. 1, sie untereine Klemme 6 einer zweiten Quelle 5 für digitale io scheidet sich von dieser jedoch in folgender Hinsicht: Signals angeschlossen. Die andere Klemme der Signal- Die Transistoren 10, 11, 12 gehören dem P-Typ und quelle 5 ist mit Masse verbunden. Die Steuerelek- nicht dem N-Typ an, während die Transistoren 13, 14, troden 10g, 14g der Transistoren 10 bzw. 14 sind 15 dem N-Typ und nicht dem P-Typ angehören, beide an eine Klemme 2 einer weiteren Quelle 1 für Außerdem ist die Spannungsquelle F0 anders gedigitale Signale verbunden, deren andere Klemme 15 schaltet, ihre positive Klemme ist nämlich mit dem wieder an Masse liegt. Schaltungspunkt 9 an der Quellenelektrode des Tran-
der Signalquelle 7 liegt an Masse. Die Steuerelektroden Die in F i g. 2 dargestellte logische Schaltung ist 11g, 15g der Transistoren 11 bzw. 15 sind beide an ähnlich aufgebaut wie die der F i g. 1, sie untereine Klemme 6 einer zweiten Quelle 5 für digitale io scheidet sich von dieser jedoch in folgender Hinsicht: Signals angeschlossen. Die andere Klemme der Signal- Die Transistoren 10, 11, 12 gehören dem P-Typ und quelle 5 ist mit Masse verbunden. Die Steuerelek- nicht dem N-Typ an, während die Transistoren 13, 14, troden 10g, 14g der Transistoren 10 bzw. 14 sind 15 dem N-Typ und nicht dem P-Typ angehören, beide an eine Klemme 2 einer weiteren Quelle 1 für Außerdem ist die Spannungsquelle F0 anders gedigitale Signale verbunden, deren andere Klemme 15 schaltet, ihre positive Klemme ist nämlich mit dem wieder an Masse liegt. Schaltungspunkt 9 an der Quellenelektrode des Tran-
Die Signalquellen 1, 5, 7 enthalten digital arbeitende sistors 12 verbunden, während ihre negative Klemme
Schaltungsanordnungen und liefern an ihren Aus- an Masse liegt. Der Schaltungspunkt 4 ist ebenfalls
gangsklemmen digitale Signale A, B bzw. C, die ent- mit Masse verbunden.
weder einen niedrigen oder einen hohen Spannungs- ao Wenn mindestens eines der digitalen Signale A, B, C
wert annehmen können. Der hohen Spannung kann den relativ hohen Wert + F0 Volt hat, sind der oder
beispielsweise ein Wert von + F0 Volt und der niedrigen die entsprechenden Transistoren des P-Typs nichtSpannung kann ein Wert von 0 Volt entsprechen. leitend, so daß im Stromweg zwischen den Schaltungs-
Die Ausgangsklemme 3 ist außerdem mit einer punkten 3, 9 eine relativ hohe Impedanz liegt. Die
Belastungskapazität Cl ^verbunden, wie in F i g. 1 35 entsprechenden Transistoren des N-Typs sind anderergestrichelt
dargestellt ist. Die Belastungskapazität Cl seits in den leitenden Zustand vorgespannt. An der
versinnbildlicht die Gesamtheit der Eiiigangskapazi- Belastungskapazität Cl liegt daher eine Spannung
täten weiterer, nicht· dargestellter Transistoren, die die von etwa Ό Volt,
logische Schaltung ansteuern. Wenn alle digitalen Signale A, B, C den niedrigen
logische Schaltung ansteuern. Wenn alle digitalen Signale A, B, C den niedrigen
Wenn im Gleichgewichtszustand eines oder mehrere 30 Wert 0 Volt haben, sind alle Transistoren des N-Typs
der digitalen Signale A, B, C den niedrigen Spannungs- nichtleitend. Die Transistoren des P-Typs sind andererwert
(0 Volt) hat, beträgt die Spannung zwischen seits in den leitenden Zustand vorgespannt, so daß im
Steuerelektrode und Quelle des zugehörigen Tran- Stromweg zwischen den Schaltungspunkten 3, 9 eine
sistors des N-Typs etwa 0 Volt, wodurch der be- sehr kleine Impedanz liegt. Die Belastungskapazität Cl
treffende Transistor oder die betreffenden Transistoren 35 wird dabei dann auf etwa +F0VoIt aufgeladen,
des N-Typs gesperrt werden. Bei diesen Signal- Die in F i g. 4 dargestellte Funktionstabelle der bedingungen stellt der Stromweg des gesperrten Schaltung gemäß F i g. 2 zeigt, daß das Ausgangs-Transistors oder der gesperrten Transistoren des signal E0 dann und nur dann den hohen Spannungs-N-Typs den Stromfluß zwischen der Klemme 3 und wert H annimmt, wenn die digitalen Eingangssignale A, Masse eine verhältnismäßig große Impedanz dar. 4° B, C alle den relativ niedrigen Spannungswert aufWenn mindestens eines der digitalen Signale A, B, C weisen, während das Ausgangssignal E0 den verhältden niedrigen Wert von 0 Volt hat, ist außerdem die nismäßig niedrigen Spannungswert hat, wenn minde-Spannurig zwischen Elektrode und. Quelle des ent- stens eines der Signale A, B, C die relativ hohe sprechenden Transistors oder der entsprechenden Spannung annimmt. Wenn dem hohen und niedrigen Transistoren des P-Typs etwa -F0VoIt. Der be- 45 Spannungswert die Binärziffern 1 bzw. 0 zugeordnet treffende Transistor oder die · betreffenden Tran- sind, realisiert die in F i g. 2 dargestellte Schaltungssistoren des P-Typs werden dadurch in den leitenden anordnung die logische Funktion NOR. Wenn Zustand vorgespannt. Die Belastungskapazität Cl andererseits die Binärziffern 1 und 0 dem niedrigen wird dadurch auf etwa +F0VoIt aufgeladen. bzw. dem hohen Spannungswert zugeordnet sind,
des N-Typs gesperrt werden. Bei diesen Signal- Die in F i g. 4 dargestellte Funktionstabelle der bedingungen stellt der Stromweg des gesperrten Schaltung gemäß F i g. 2 zeigt, daß das Ausgangs-Transistors oder der gesperrten Transistoren des signal E0 dann und nur dann den hohen Spannungs-N-Typs den Stromfluß zwischen der Klemme 3 und wert H annimmt, wenn die digitalen Eingangssignale A, Masse eine verhältnismäßig große Impedanz dar. 4° B, C alle den relativ niedrigen Spannungswert aufWenn mindestens eines der digitalen Signale A, B, C weisen, während das Ausgangssignal E0 den verhältden niedrigen Wert von 0 Volt hat, ist außerdem die nismäßig niedrigen Spannungswert hat, wenn minde-Spannurig zwischen Elektrode und. Quelle des ent- stens eines der Signale A, B, C die relativ hohe sprechenden Transistors oder der entsprechenden Spannung annimmt. Wenn dem hohen und niedrigen Transistoren des P-Typs etwa -F0VoIt. Der be- 45 Spannungswert die Binärziffern 1 bzw. 0 zugeordnet treffende Transistor oder die · betreffenden Tran- sind, realisiert die in F i g. 2 dargestellte Schaltungssistoren des P-Typs werden dadurch in den leitenden anordnung die logische Funktion NOR. Wenn Zustand vorgespannt. Die Belastungskapazität Cl andererseits die Binärziffern 1 und 0 dem niedrigen wird dadurch auf etwa +F0VoIt aufgeladen. bzw. dem hohen Spannungswert zugeordnet sind,
Wenn alle digitalen Signale Λ, B, C den relativ 5<>
realisiert diese Schaltung die NAND-Funktion.
hohen Wert + F0 Volt haben, betragen die Span- Logische Schaltungen der in den F i g. 1 und 2
nungen zwischen Steuerelektrode und Quelle der dargestellten Art haben den Vorteil, daß sie im
Transistoren 10, 11, 12 des N-Typs +F0 Volt, wan- Gleichgewichtszustand nur wenig Leistung ver-
rend:die Spannungen zwischen Steuerelektrode und brauchen, was hauptsächlich darauf zurückzuführen
Quelle der Transistoren 13, 14, 15 des P-Typs gleich 55 ist, daß beim Leiten eines Transistors des P-Typs der
OVoIt sind. Alle Transistoren des N-Typs; sind dann entsprechende Transistor des N-Typs nichtleitend ist,'
im leitenden Zustand vorspännt, während alle Tran- und umgekehrt. Die Belastungskapazität Cl wird
sistoren des P-Typs gesperrt sind. Wenn die Tran- dementsprechend auf einen der beiden digitalen
sistoren des N-Typs alle leiten, liegt im Stromweg Spannungspegel aufgeladen. Ein kleiner Leistungs-
zwischen der Ausgangsklemme 3 und Masse nur eine 60 verlust tritt zwar auch im Gleichgewichtszustand in-
sehr kleine Impedanz, so daß die Spannung an der folge des Leckstromes zwischen Quelle und Abfluß
Belastüngskapazität Cx etwa· 0 Volt ist. .·■■·, ..-<■ eines gesperrten Transistors auf, dieser Leckstrom
F ig. 3 zeigt die Funktionstabelle für die oben und .dementsprechend auch, die Verlustleistung im
erläuterte Schaltungsanordnung. In dieser Funktions- Gleichgewichtszustand. sind jedoch vernachlässigbar,
tabelle bezeichnet L den niedrigen Spannungswert, 65 .Die .in den F i g, 1 und 2 dargestellten logischen
// den hohen.; Man sieht*, daß das Ausgangssignal E0 Schaltungen können selbstverständlich auch mit mehr
an der Klemme3ϊdann und nur darin den niedrigen als drei .Eingängen ausgeführt werden. Mit relativ
Wert L annimmt, wenn alle Eingangssignale A, \ß, C geringen Abwandlungen können die in den Fig. I
5 6
und 2 dargestellten Schaltungen auch zur Realisierung Der Reihenstromkreis enthält den Stromweg eines
anderer logischer Funktionen als der NAND- und Transistors 23 vom P-Typ. Die Quellenelektrode 23s
NOR-Funktion verwendet werden. Hierzu kann man dieses Transistors ist mit dem Schalturigspunkt 4 und
beispielsweise Transistoren desselben Leitungstyps die Abflußelektrode 23d ist mit Ausgangsklemme 3
wie die Transistoren 10 und 11 in eine Schaltung 5 verbunden.
einfügen, die eine gewünschte Kombination von Der andere Stromkreis enthält eine Reihenschaltung
Stromwegen zwischen den Schaltungspunkten 3 und 9 der Stromwege einer Anzahl von Transistoren 20, 21,
bildet. Für jeden so geschalteten zusätzlichen Tran- 22 des N-Typs. Die Abflußelektrode 2Od des Transistor
ist jedoch ein weiterer Transistor desselben sistors 20 ist mit der Ausgangsklemme 3 verbunden,
Leitungstyps wie die Transistoren 13, 14, 15 erforder- io die Quellenelektrode 2Oi dieses Transistors ist an die
lieh, der dem letzterwähnten Transistor parallel zu Abflußelektrode 21 d des Transistors 21 angeschlossen,
schalten ist. Allgemein gesprochen, sind bei den in dessen Quellenelektrode 21 s wiederum mit der Abfluß-F
i g. 1 und 2 dargestellten logischen Schaltungen für elektrode 22</des Transistors 22 verbunden ist, dessen
jeden Eingang zwei Transistoren erforderlich. Wenn Quellenelektrode 22s an den Schaltungspunkt 9 ansolche
Schaltungen für kombinierte Logik- und 15 geschlossen ist.
Speichersysteme verwendet werden, um Information Die Steuerelektroden 22g und 23g der Transistoren
in Speicherkreise einzulesen oder aus diesen auszulesen, 22, 23 sind beide an die Klemme 8 der digitale Signale
wird eine große Anzahl von Transistoren benötigt. So liefernden Signalquelle 7 angeschlossen. Die Signalsind
beispielsweise bei einer typischen digitalen Anlage quelle 7 stellt die Taktimpulsquelle einer durch Taktzur
Decodierung einer fünfstelligen Adresse fünf 20 impulse gesteuerten digitalen Anlage dar und liefert
Eingänge pro logischer Schaltung erforderlich, und an ihrer -Klemme 8 ein Taktsignal C bestimmter
für einen Speicher mit einer Kapazität von sechzehn Frequenz. Die Steuerelektrode 20g des Transistors 20 .
Wörtern werden sechzehn logische Schaltungen be- ist mit der Klemme 2 der Quelle 1 für digitale Signale
nötigt. Man braucht hier also insgesamt einhundert- verbunden, deren andere Klemme an Masse liegt,
sechzig Transistoren. " 35 Die Steuerelektrode 21g des Transistors 21 ist mit der
Um die Verlustleistung und die Kosten gering zu Klemme 6 der Quelle 5 für digitale Signale verbunden,
halten und um die Herstellung zu erleichtern, soll die deren andere Klemme ebenfalls an Masse liegt. Die
Anzahl der erforderlichen Transistoren nach Möglich- Signalquellen 1, 5 liefern an ihren Klemmen 2 bzw. 6
keit verringert werden. Dies gilt besonders für inte- logische Signale A bzw. B.
grierte Schaltungen. 30 Im Betrieb liefert die Taktimpulsquelle 7 eine Reihe
Die Parallelschaltung der Transistoren des P-Typs positiver Impulse. In den Pausen zwischen den Taktin
Fi g. 1 und des N-Typs in F i g. 2 hat außerdem impulsen hat das Taktimpulssignal C den relativ
eine Belastung der Ausgangsklemme 3 mit der Aus- niedrigen Wert 0 Volt. Die Spannung zwischen Steuergangskapazität
aller parallelgeschalteter Transistoren elektrode und Quelle des Transistors 22 vom N-Typ
zur Folge, so daß die Arbeitsgeschwindigkeit ver- 35 ist dann 0 Volt, so daß dieser Transistor 22 nichthältnismäßig
klein ist. Aus diesem Grunde wäre es leitend wird. Der Stromweg des Transistors 22 stellt
daher außerdem wünschenswert, die Anzahl der dann zwischen der Ausgangsklemme 3 und Masse
direkt an die Ausgangsklemme der Schaltung an- eine verhältnismäßig große Impedanz dar. Die Spangeschlossenen Transistoren herabzusetzen.. nung zwischen Steuerelektrode und Quelle des Tran-
Durch die Erfindung wird eine logische Schaltung 40 sistors 23 des P-Typs ist andererseits — V0 Volt, so daß
angegeben, die sich für synchron arbeitende, durch dieser Transistor leitet. Der zwischen den Schaltungs-Takt
impulse gesteuerte logische'Systeme eignet, ins- punkten 3, 4 liegende Stromweg des Transistors 23
besondere für einen Decoder eines aktiven Speichers, hat dementsprechend nur eine kleine Impedanz. Die
bei dem die Wörter mit einer bestimmten Frequenz Belastungskapazität CL wird also auf etwa + V0 Volt
adressiert werden. Die logischen Schaltungen gemäß 45 aufgeladen. Wegen der großen Impedanz des Stromder
Erfindung benötigen nur einen Transistor pro weges des gesperrten Transistors 22 wird die Be-Verknüpfungseingang
und zwei Transistoren für den lastungskapazität CL auf die Spannung + V0 Volt auf-Taktsignaleingang.
ohne daß der Vorteil geringer geladen, unabhängig davon, welchen Wert die digitalen
Verlustleistung verlorengeht. Einer der beiden takt- Signale A, B haben.
gesteuerten Transistoren kann mehreren Gruppen von 5° Wenn das Taktsignal C den relativ hohen Wert
Transistoren für zu verknüpfende Eingangssignale + V0 Volt annimmt, leitet der Transistor 22, während
gemeinsam sein. Die Schaltungen gemäß der Erfindung der Transistor 23 nichtleitend ist. Der Stromweg des
haben außerdem den Vorteil, daß die Anzahl der direkt Transistors 22 vom N-Typ stellt daher zwischen der
an die Ausgangsklemme angeschlossenen Transistoren Ausgangsklemme 3 und Masse nur eine verhältnisganz
erheblich kleiner ist als bei den obenerwähnten 55 mäßig geringe Impedanz dar, während der Stromweg
bekannten Schaltungsanordnungen. des Transistors 23 zwischen den Schaltungspunkten 3
Die in F i g. 5 als Ausführungsbeispiel der Erfindung und 4 eine verhältnismäßig große Impedanz darbietet
dargestellte logische Schaltung enthält einen Reihen- Wenn mindestens eines der digitalen Signale A, B
Stromkreis zwischen der Ausgangsklemme 3 und dem den niedrigen Spannungsweit 0 Volt hat, wird der
Schaltungspunkt 4, der den einzigen Stromweg zwi- 60 zugehörige Transistor des N-Typs nichtleitend, und
sehen diesen Schaltungspunkten bildet, und einen sein Stromweg bildet dann eine relativ große Impedanz
weiteren Stromweg zwischen der Ausgangsklemme 3 zwischen der Klemme 3 und Masse. Da der Leck-
und dem Schaltungspunkt 9. An den Schaltungs- strom zwischen Quelle und Abfluß eines nichtpunkten
4 und 9 liegen verschiedene Betriebspotentiale, leitenden Transistors verhältnismäßig klein ist, ist die
da der Schaltungspunkt 4 durch die Spannungs- 65 Zeitkonstante im Verhältnis zur Dauer eines Taktquelle
V0 auf der Spannung + V0 Volt gehalten wird, impulses sehr groß, und die Spannung an der Bewährend der Schaltungspunkt 9 mit Masse ver- lastungskapazität C/. wird daher praktisch auf+ F0VoIt
bunden ist. gehalten.
Wenn andererseits beide digitalen Signaled, B den Wenn das Taktsignal wieder den relativ hohen
hohen Wert + K0 Volt annehmen, leiten beide Tran- digitalen Wert K0 Volt annimmt, wird der dem P-Typ
sistoren 20, 21 des N-Typs, und ihre Stromwege stellen angehörende Transistor 22 wieder nichtleitend, und
nur eine relativ kleine Impedanz zwischen der Aus- der dem N-Typ angehörende Transistor 23 wird
gangsklemme 3 und Masse dar. Das Ausgangssignal E0 5 leitend. Die Spannung an der Belastungskapazität Cl
fällt dementsprechend auf den niedrigen digitalen wird dann wieder etwa 0 Volt.
Wert, der praktisch OVoIt beträgt, ab. Wenn das Das Ausgangssignal £"0 nimmt also dann und nur
Taktsignal wieder 0 Volt wird, wird der Transistor 22 dann den relativ hohen digitalen Wert an, wenn die
des NVTyps nichtleitend, und der Transistor 23 des digitalen Signale A, B, C alle ihren relativ niedrigen
P-Typs wird leitend. Die Belastungskapazität Cl wird io digitalen Wert haben, während das Ausgangssignal E0
dann wieder auf + V0 Volt aufgeladen. den niedrigen digitalen Wert annimmt, wenn minde-
Das Ausgangssignal E0 nimmt also nur dann den stens eines der digitalen Signale A, B, C den relativ
niedrigen Digitahvert an, wenn die digitalen Signale A, hohen digitalen Wert hat. Die in F i g. 6 dargestellte
B, C alle ihren hohen digitalen Wert haben, während Schaltung realisiert also die logischen Funktionen
das Ausgangssignal E0 den hohen digitalen Wert an- 15 NOR oder NAND wie die in F i g. 2 dargestellte
nimmt, wenn mindestens eines der digitalen Signale A, bekannte Schaltung, so daß auch hier die Funktions-
B, C den niedrigen digitalen Wert hat. Die in F i g. 5 tabelle der F i g. 4 gilt.
dargestellte Schaltungsanordnung realisiert also die Selbstverständlich kann die Anzahl der Eingänge
logischen Funktionen NAND oder NOR wie die in bei den in F i g. 5 und 6 dargestellten logischen
F i g. 1 dargestellte bekannte Schaltung. Die Funktions- ao Schaltungen erhöht werden, indem man den Stromtabelle
in F i g. 3 gilt also auch für die durch die Takt- wegen der Transistoren 20, 21 weitere Transistoren
signale C getastete logische Schaltung gemäß Fig. 5. in Reihe schaltet. Bei dem in Fig. 5 dargestellten
Das in F i g. 6 dargestellte Ausführungsbeispiel der Ausführungsbeispiel werden dabei Transistoren des.
Erfindung entspricht im Prinzip dem der F i g. 5, es N-Typs und bei F i g. 6 Transistoren des P-Typs verunterscheidet
sich jedoch von dieser in folgender 35 wendet.
Hinsicht: Die Transistoren 20, 21, 22 gehören dem Die in den F i g. 5 und 6 dargestellten logischen
P-Typ und nicht dem N-Typ wie in F i g. 5 an, Schaltungen können wie die der F i g. 1 und 2
während der Transistor 23 dem N-Typ und nicht auch für die Realisierung anderer logischer Funktionen
dem P-Typ angehört. Außerdem ist die Spannungs- verwendet werden, wenn man Transistoren desselben
quelle V0 mit ihrer positiven Klemme an den Schal- 3° Leitungstyps wie die Transistoren 20, 21 in Schaltuntungspunkt
9 angeschlossen, während der Schaltungs- gen, die die gewünschte Kombination von Strompunkt
4 mit Masse verbunden ist. wegen vom Schaltungspunkt 3 zur Abflußelektrode Im Betrieb liefert die Taktimpulsquelle 7 eine Reihe 22d des taktgesteuerten Transistors 22 ergeben, vervon
in negativer Richtung verlaufenden Impulsen. In wendet. Im Gegensatz zu den bekannten logischen
den Impulspausen nimmt das Taktsignal C den relativ 35 Schaltungen sind dabei jedoch keine zusätzlichen
hohen Wert + K0 Volt an. Der Transistor 22 des Transistoren des Leitungstyps des Transistors 23
P-Typs ist dann nichtleitend. Sein Stromweg bildet erforderlich.
dann zwischen der Ausgangsklemme 3 und der Span- Sowohl das in F i g. 5 als auch das in F i g. 6
nungsquelle V0 eine verhältnismäßig hohe Impedanz. dargestellte Ausführungsbeispiel der Erfindung kann
Der Transistor 23 des N-Typs wird andererseits 40 in einem logischen System verwendet werden, bei
leitend. Der Stromweg dieses Transistors bildet dann dem das Taktsignal C einer Anzahl von logischen
eine relativ geringe Impedanz zwischen den Schaltungs- Gattern gemeinsam zugeführt wird. Dies ist beispielspunkten
3 und 4. An der Belastungskapazität liegt weise in Verbindung mit dem in F i g. 5 dargestellten
dann praktisch eine Spannung von 0 Volt, unabhängig Ausführungsbeispiel in F i g. 7 gezeigt. Die in F i g. 7
davon, welche Werte die Signale A, B haben, da der 45 dargestellte Schaltungsanordnung enthält «Gruppen
mit den Transistoren 20, 21 in Reihe geschaltete von dem N-Typ angehörenden Eingangstransistoren
Transistor 22 nichtleitend ist. für logische Signale. Die erste Gruppe umfaßt die
Wenn das Taktsignal C auf den niedrigen digitalen Transistoren 2O1, 2I1; die zweite Gruppe die Tran-Wert
0 Volt abfällt, wird der dem P-Typ angehörende sistoren 2O2, 2I2; und die n-te Gruppe die Tran-Transistor
22 leitend. Der Stromweg dieses Transistors 5° sistoren 2On, 2In. Jeder Gruppe aus Transistoren
zwischen der Ausgangsklemme 3 und der Spannungs- des N-Typs ist ein dem P-Typ angehörender taktquelle
K0 hat dann nur eine relativ kleine Impedanz. gesteuerter Transistor23^ 232 ... bzw. 23n zu-Der
dem N-Typ angehörende Transistor 23 wird geordnet. Allen η Gruppen ist ein einziger taktandererseits
nichtleitend, und er bildet im Stromweg gesteuerter Transistor 22 vom N-Typ gemeinsam,
zwischen den Schaltungspunkten 3 und 4 eine relativ 55 Die Quellenelektroden 2I1, 2I2 ... 2In sind hierzu
große Impedanz. alle über einen Schaltungspunkt 30 mit der Abfluß-
Wenn mindestens eines der Signale A, B den hohen elektrode des taktgesteuerten Transistors 22 verdigitalen
Wert +K0 hat, wird der zugehörige Tran- bunden. Die Quellenelektrode des taktgesteuerten
sistor nichtleitend, und sein Stromweg stellt dann eine Transistors 22 liegt an Masse. Die Quellenelektroden
relativ große Impedanz zwischen der Klemme 3 und 60 der Transistoren 23j, 232 ... 23n sind alle über einen
der Spannungsquelle K0 dar. Die Spannung an der Schaltungspunkt 31 mit der positiven Klemme der
Belastungskapazität Cl bleibt dann praktisch 0 Volt. Spannungsquelle K0 verbunden.
Wenn jedoch beide digitalen Signale A, B den niedrigen Das Taktsignal C wird der Steuerelektrode des
digitalen Wert OVoIt annehmen, leiten die Tran- Transistors 22 und allen Steuerelektroden der taktsistoren
20, 21 beide, und ihre Stromwege bilden nur 65 gesteuerten Transistoren 23ls 232 ... 23„ zugeführt,
eine geringe Impedanz zwischen der Klemme 3 und An den Steuerelektroden der Transistoren 2O1, 2O2...
Masse. Die Belastungskapazität Cz, lädt sich dann auf -20„ liegen individuelle zu verknüpfende Signale A1,
etwa + V0 Volt auf. A2 ... An. Den Steuerelektroden der Transistoren 2I1,
2I2 ... 2In sind individuelle zu verknüpfende Signale
B1, B2 ... Bn zugeführt. An Ausgangsklemmen 3lt 32
... 3» stehen entsprechende Ausgangssignale E01, E02
... E0 η zur Verfügung.
• Wie die in Fig. 5 dargestellte logische Schaltung
kann jede Gruppe von Transistoren 20, 21 des N-Typs mit den zugeordneten taktgesteuerten Transistoren
als NAND-Gatter für ins Positive gehende Signale und als NOR-Gatter für ins Negative gehende Signale
entsprechend der Funktionstabelle in F i g. 3 arbeiten.
Es ist bereits erwähnt worden, daß andere logische Funktionen' realisiert werden können, wenn man
Transistoren desselben Leitiingstyps wie die Transistoren 20, 21 in entsprechende Schaltungen zwischen
den Schaltungspunkt 3 und die Abflußelektrode des »s
taktgesteuerten Transistors 22 schaltet. Wenn man beispielsweise alle Ausgangsklemmen 3X ... 3„ in
F i g. 7 miteinander verbindet, realisiert die in F i g. 7 dargestellte Schaltung die durch den folgenden
Booleschen Ausdruck definierte logische Funktion:
A1B1 + A11B2 H AnBn.
Für diese Schaltung ist dann nur ein einziger taktgesteuerter
Transistor 23 erforderlich.
Bei den beschriebenen logischen Schaltungen wird also nur ein aktives Halbleiterbauelement für jedes
digitale Eingangssignal, und es werden zwei aktive Halbleiterbauelemente für das Taktsignal benötigt.
Der Vorteil niedrigen Leistungsverbrauchs bleibt erhalten. Wenn solche logische Schaltungen in integrierter
Schaltungstechnik gebaut werden, brauchen die Transistoren 20, 21 keine getrennten Stromwege
zu haben. Diese Transistoren können in Form einer wirkungsmäßig gleichwertigen Anordnung hergestellt
werden, die nur eine einzige Quellenelektrode und eine einzige Abflußelektrode enthält, die einen einzigen
Stromweg begrenzen. Die Anordnung enthält ferner eine Anzahl getrennter Steuerelektroden, die jeweils
nur die Leitfähigkeit eines entsprechenden Teiles des Stromweges steuern, wobei die Summe aller Teile
gleich dem ganzen Stromweg ist.
Claims (2)
1. Schaltungsanordnung zur Realisierung logischer Funktionen mit einem ersten aktiven Halbleiterbauelement
eines ersten Leitungstyps, das einen Stromweg und eine Steuerelektrode zum
Steuern seiner Leitfähigkeit besitzt, und mehreren weiteren aktiven Halbleiterbauelementen, von
denen wenigstens ein zweites und ein drittes Bauelement ebenfalls jeweils einen von einer Steuerelektrode
in seiner Leitfähigkeit steuerbaren Stromweg aufweisen und wenigstens das dritte Bauelement
von dem zum ersten Leitungstyp entgegengesetzten Leitungstyp ist,· wobei der Stromweg
des ersten Bauelements zwischen einem Pol einer Betriebsspannungsquelle und eine Ausgangsklemme
und die Stromwege des zweiten und des dritten Bauelements in Reihe.zwischen den anderen
Pol der Betriebsspannungsquelle und die Ausgangsklemme geschaltet sind und die Steuerelektroden
des ersten und des dritten Bauelements gemeinsam an eine erste Eingangsschaltung und
die Steuerelektrode des zweiten Bauelements zum Empfang von Eingangsimpulsen an eine zweite
Eingangsschaltung anschließbar sind, dadurch
gekennzeichnet, daß der den Stromweg (23j bis 23d) des ersten aktiven Bauelements (23)
enthaltende Schaltkreis der einzige zwischen dem ersten Pol (4) der Betriebsspannungsquelle und
der Ausgangsklemme (3) bestehende Stromweg ist, daß an die zusammengeschalteten Steuerelektroden
(23g, 22g) des ersten (23) und des dritten aktiven Bauelementes (22) Taktimpulse angelegt werden
und daß die Ausgangsklemme nur dann auf das Potential des zweiten Poles (9) der Betriebsspannungsquelle
gelegt wird, wenn das Taktsignal und die Eingangsimpulse die Stromwege des zweiten (20, 21) und des dritten Bauelementes (22)
in den Zustand niedriger Impedanz steuern.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste, zweite und
dritte aktive Halbleiterbauelement (20 bis 23) jeweils ein Feldeffekttransistor mit isolierter Steuerelektrode
und den steuerbaren Stromweg begrenzenden Quellen- und Abflußelektroden ist.
Hierzu 1 Blatt Zeichnungen
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE3228013A1 (de) | Treiberschaltung fuer eine sammelleitung | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE2300186A1 (de) | Mos-pufferschaltung, insbesondere fuer ein mos-speichersystem | |
DE2657948B2 (de) | Logikschaltung | |
DE3623516A1 (de) | Ausgangspufferschaltung | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE1953975C3 (de) | Hochgeschwindigkeits-Mehrphasengatter | |
DE1947059A1 (de) | Schaltungsanordnung mit zwei Invertierstufen | |
DE2421988C2 (de) | Analogspannungsschalter | |
DE3101520A1 (de) | Monolithisch integrierter halbleiterspeicher | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE3501274C2 (de) | ||
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE2314015B2 (de) | Signalverstärker | |
DE2152109C3 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2552849C3 (de) | Logische Schaltung | |
DE1462952C (de) | Schaltungsanordnung zur Realisierung logischer Funktionen | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2255210A1 (de) | Datenspeicherschaltung | |
DE2339289B1 (de) | Bistabile Kippstufe mit MNOS-Transistoren |