DE1947059A1

DE1947059A1 - Schaltungsanordnung mit zwei Invertierstufen

Info

Publication number: DE1947059A1
Application number: DE19691947059
Authority: DE
Inventors: Abraham Kai-Tseng Yung
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1968-09-17
Filing date: 1969-09-17
Publication date: 1970-10-22
Also published as: US3577166A; ES371379A1; GB1256950A; CH521070A; NL6914050A; FR2018275A1; DE1947059B2; SE361801B; BE738880A

Description

6379-69/H

RCA 60,794-

U.8.Serial No. 760,218

Filed Sept. 17, 1968

RCΑ-Corporation, New York, N.I.,USA Schaltungsanordnung mit zwei Invertierstufen

Die Erfindung betrifft eine Schaltungsanordnung mit zwei Invertierstufen, die jeweils einen Eingangsknotenpunkt und eine Ausgangseinrichtung besitzen, insbesondere für eine dynamische Flipflopsclialtung ode:--¹ für einen Binär zählerkreis.

Es ist bekannt, dynamische und statische Flipflops aus Schaltun^sanordnungen mit Invertiorstufen und 'Torschaltungen aufzubauen. Die bekannten Schaltungsanordnungen benötigen aber eine relativ £;roße Anzahl von Schaltungselementen und infolgedessen eine entsprechend große Fläche pro Funktion auf einem Sillciumplättchen. Da beim Entwurf von Schaltungen im allgemeinen und von integrierten Schaltungen im besonderen ein Hauptziel in der möglichst guten Ausnutzung der zur Verfügung stehenden Fläche des Siliciumplättchens liegt, ergibt sich zur Erfüllung dieser Forderung die Notwendigkeit, beim Entwurf der Schaitungsanordnung weniger Schaltungselemente pro Funktion zu verwenden Eine weitere Schwierigkeit, die beim Entwurf von Schaltungsanordnungen hoher Packungsdichte auftritt, ist die maximal zuläsnige Verlustleistung. Die Verwendung komplementärer Transistoren, mit denen die vorliegende Erfindung realisiert wird, obwohl sie nicht hierauf beschränkt ist, führt zwar zu einer beim stationären (eingeschwungenen) Zustand zu einer vernachlässigbaren Verlustleistung und somit YM einem minimalen Leistungsverbrauch. Selbst bei der Ver-

009843/1654

ORIGINAL·

Wendung der komplementären Invertierstufe als Grundbaustein für die Schaltungsanordnung ist aber die Verlustleistung (Py) pro Stufe eine direkte Punktion der Schaltfrequenz (Py = OV f). Der Grund hierfür liegt darin, daß jedes Mal, wenn die Invertierstufe von einem Taktsignal getastet oder gesehaltet wird, während des Übergangs zwischen den beiden Zuständen ein beträchtlicher Strom: fließt. Wenn also beispielsweise für eine Funktion drei anstelle von zwei Invertierstufen erforderlich sind,.erhöht sich der Leistungsverbrauch um 50 ^. Viele bekannte Schaltungsanordnungen arbeiten deshalb mit Mehrfachtaktsignalen, die in Phase gesetzt v/erden müssen.

Die Erfindung bezweckt ein dynamisches Flipflop anzugeben, das mit einer minimalen Anzahl von Schaltungskomponenten und einer sehr geringen Leistung auskommt. Durch die geringe Komponentenzahl und den minimalen Leistungsverbrauch pro !Punktion soll die Konstruktion von Schaltungen mit hoher Packungsdichte ermöglicht v/erden. Außerdem werden durch eine möglichst einfache Schaltungsanordnung ein geringer Fertigungsaufwand und hohe Zuverlässigkeit angestrebt.

Sine dynamische Binärzählerstufe als bevorzugtes Ausführungsbeispiel der Erfindung wird mit zwei Invertierstufen und zwei Schaltvorrichtungen aufgebaut. Jede Invertierstufe besitzt einen Eingangsknotenpunkt und eine Ausgangseinrichtung. Der Eingangsknotenpunkt der einen Invertierstufe wird mittels einer ersten Schaltvorrichtung mit dem Einganßsknotenpunkt der anderen Invertierstufe und mittels der zweiten Schaltvorrichtung mit der AusGangseinrichtung der anderen Invertierstufe gekoppelt«

Ein dynamischer Binärzählerkreis gemäß der Erfindung enthält nur eine minimale Anzahl von Schaltungselementen und zeiclinet sich durch eine geringe Verlustleistung, hohe Geschwindigkeit und zuverlässigen Betrieb bei niedrigen Versorgungsspannungen

009843/1654

Die Erfindung soll nun anhand der Zeichnung näher erläutert werden. Die Zeichnung, in der entsprechende Bezugszeichen entsprechende !Teile bezeichnen,zeigt in:

Fig. 1 ein schematisches Schaltbild eines dynamischen Binärkreises gemäß der Erfindung;

Fig. 2 den Schwingungsverlauf der Eingangs- und Ausgangssignale der in Fig« 1 dargestellten Schaltungsanordnung j und

Fig. 3 ein anderes Ausführungsbeispiel der Erfindung.

Die aktiven Vorrichtungen oder Systeme, wie sie bei der praktischen Ausführung der Erfindung vorzugsweise verwendet werden, gehören zur Klasse der als Feldeffekttransistoren ait isolierter Steuerelektrode bekannten Systeme (nachfolgend IGFET-System oder einfach "Transistor" genannt). Deshalb sind auch für die Ausfülirungsbeispiele der Erfindung solche Transistoren gewählt worden, wie in der Zeichnung dargestellt ist und nachfolgend beschrieben werden wird. Dies soll jedoch nicht die Verwendung anderer geeigneter Systeme ausschließen, und insbesondere in den Ansprüchen ist der Ausdruck "Transistor" in einem allgemeineren Sinn zu verstehen.

Ein IGFET-System kann allgemein als ein Majoritätsträger-Bauelement definiert werden, das einen Körper aus einem Halbleitermaterial aufweist, mit dem eine Quelle und ein Abfluß in Kontakt stehen, die allgemein die Enden eines durch den Körper führenden vom Strom durchflossenen Leitungspfades oder Stromkanales definieren. Eine Tor- oder Steuerelektrode liegt über v/enigstens einem Teil des Leitungspfades und ist von diesem durch einen Isolator oder eine Zone aus einem isolierenden Material getrennt. Da die Steuerelektrode vom Körper isoliert ist, zieht sie beim stationären Betriebszustand praktisch

0098A3/1654

OAD ORIGINAL

1947053

keinen Strom, so daß die Steuerelektrode des einen Transistors direkt mit der Quelle oder dem Abfluß des anderen Transistors verbunden werden kann und dabei kein oder nur ein geringer Ruhestrom durch die Verbindung fließt.

Mit jeder Steuerelektrode eines IGFET-Systems ist eine Eingangskapazität verbunden, die eine Funktion der Geometrie des Transistorkanales und der Dicke der Oxidschicht des Kanales istο Die Kapazität kann typisch etwa 0,2 bis 1 pP betragen. Obwohl die Steuerelektrodenkapazität klein ist, ist wegen der Isolierung der Steuerelektrode vom Halbleiterkörper die effektive Steuerelektroden-Quellen-oder Steuerelektroden-Ab-

12

fluß-Impedanz außerordentlich hoch, nämlich etwa 10 Olim oder mehr. Dadurch kann in der Steuerelektrodemkapazität eine Ladung gespeichert v/erden, denn diese Ladung wird nur sehr langsam abfließen. Wenn man unter Annahme einer Steuerelektrodenkapazität von 1 pF und einem Isolationswiderstand von

12
10 Ohm die Zeitkonstante RC ausrechnet, so zeigt sich, daß die Steuerelektrodenspannung eine Sekunde benötigen wird, um auf 57 # ihres Anfangswertes abzuklingen« (1 pF χ 10 Ohm = 1 Sekunde). Die Steuerelektrodenkapazität kann also als zeitweiliges oder Zwischenspeicherelement benutzt werden, da die in ihr gespeicherte Ladung sehr langsam abklingt.

Ein IGFET-System kann entweder eine Einheit vom p- oder vom n-Leitfähigkeitstyp sein. Während die Majoritätsträger in einer p-leitenden Einheit Löscher sind, sind sie in einer η-leitenden Einheit Elektronen. Bei der praktischen Ausführung der Erfindung werden Einheiten vom Stromerhöhungstyp gegenüber solchen vom Stromdrosselungstyp bevorzugt. Definitionscjemäß besitzt eine p-leitende Einheit vom Stromerhöhungstyp eine relativ hohe leitfähigkeit des Leitungspfades, wenn die Steuerelektrodenspannung bezüglich des Potentiales an der Quelle negativ ist,und eine außerordentlich geringe Leitfähigkeit, wenn die Steuerelektroden- und Quellenpotentiale

00984 3/1654

gleich groß sind oder die Steuerelektrodenspannung bezüglich des Quellenpotentials positiv ist. In der Zeichnung (Fig. 1) ist ein solches Bauelement oder System durch ein Symbol dargestellt, bei welchem die Quellenelektrode durch einen nach innen v/eisenden Pfeil und der Abfluß als die andere Elektrode auf der gleichen Seite des Systems wiedergegeben ist. Feldeffekttransistoren mit isolierter Steuerelektrode sind bekanntlich bidirektionale Systeme, in denen der Strom in beiden Richtungen durch den Leitungspfad fließen kann. Wird ein p-leitendes System als bidirektionales System verwendet, so können die Abfluß- und Quellenelektroden funktionsmäßig gegeneinander ausgewechselt werden, weshalb beide Elektroden durch zum Halbleiterkörper v/eisende Pfeile dargestellt sind.

Eine η-leitende Einheit vom Stromerhöhungstyp besitzt hingegen eine relativ hohe Leitfähigkeit des Kanales, wenn seine Steuerelektrodenspannung bezüglich des Quellenpotentiales positiv ist, und eine außerordentlich geringe Leitfähigkeit, wenn die Quellen- und Steuerelektrodenpotentiale gleich sind oder die Steuerelektrodenspannung bezüglich des Potentiales an der Quelle negativ ist. In der Zeichnung (Fig. T) wird ein solches System durch das Symbol dargestellt, bei welchem die Quelle durch diejenige Elektrode gebildet wird, die mit einem Pfeil versehen ist, der aber in diesem Fall vom Halbleiterkörper fortweist (vgl. die Transistoren 12 und 22). Wenn ein η-leitendes System als bidirektionales System verwendet wird, sind sowohl die Quellen- als auch die Abflußelektrode durch vom Halbleiterkörper fortweisende Pfeile bezeichnet.

Zur Erläuterung der Erfindung dienen bei den dargestellten Ausführungsboispielen Torschaltungen ("Transmisnionsgatber")> welche die bidirektionalen Eigenschaften eines n-leitonden und eines p-leitenden Transistors auanutzen, als die ßin;;angs erwähnten Schaltvorrichtungen. Durch die Verwendung von zwei

009843/1654

BAD ORIGINAL

Transistoren für jede Torschaltung wird gewährleistet, daß sich einer der beiden Transistoren im Sättigungszustand befinden wird, wenn die Torschaltung aufgetastet wird. Im aufgetasteten Zustand weist die Torschaltung eine sehr niedri ge Impedanz und infolgedessen einen geringen Spannungsabfall längs seines Leitungspfades auf. Diese mit zwei Transistoren bestückte Torschaltung vermeidet einen Quellenfolgerbetrieb, wobei die Steuerelektrode und die Quelle um die Schwellwertspannung (Vrp) eines Transistors versetzt sind.

Die in ^¹Ig. 1 dargestellte Schaltungsanordnung eines dyna-™ mischen Binärzählers gemäß der Erfindung enthält zwei Invertierstufen 10 und 20 und ζ v/ei Torschaltungen JO und 40. Jede der beiden Invertierstufen, die weitgehend gleich aufgebaut sind, besitzt ein p-leitendes IGITET-System und ein nleitendes IGFBT-System, deren Leitungopfade in Reihe zwischen eine Klemme eines Bezugspotentials, beim dargestellten Ausführungsbeispiel Masse, und die positive Klemme einer Quelle 50 einer Betriebsspannung von V. Volt, die beispielsweise eine Batterie sein kann", geschaltet sind. Die Invertierstufe 10 besitzt einen Transistor 12 vom η-Typ, dessen Quelle an Masse liegt, und dessen Abfluß am Ausgangspunkt 15 mit dem Abfluß des Transistors 14 vom p-Typ zusammen/jeschaltet ist. Die Steuerelektroden der Transistoren 12 und 14 sind am Eingangsknotenpunkt 18 gemeinsam an das eine Ende einer mit unterbrochenen Linien dargestellten Kapazität 16 vom Wert Cp angeschlossen. C-n repräsentiert die Gesamtkapazität am Eingangsknotenpunkt 18, wozu die Steuerelektrodenkapazität der Transistoren 12 und 14 und" die Abfluß- und ^uellenkapazitäten dear Torschaltung :>0 gehören. Die Kapazität ist gestrichelt dargestellt, um anzuzeigen, daß es sich nicht um ein punktförmig wirkendes Element, sondern um eine verteilte Kapazität handelt. Wie dargestellt ist, liegt das andere Ende der Kapazität 16 bzw. G_B an Masse (die an das Substrat gebunden ist).

009843/1654

Die Invertierstufe 20 enthält einen η-leitenden Transistor 22, dessen Quelle an Masse liegt und dessen Abfluß mit dem Abfluß des p-leitenden Transistors 24· am Ausgangspunkt 25 zusammen, jeschaltot ist. Die Quelle des Transistors 24- ist zusammen mit der Quelle des Transistors 14- an die positive Klemme der SpannuiiGsquelle 50 angeschlossen. Die Steuerelektroden der Transistoren 22 und 24· sind am Eingangsknotenpunkt 28 miteinander und mit dem einen Ende einer gestrichelt dargestellten Kapazität 26 vom Wert C. gekoppelt. Das andere Ende dieser Kapazität liegt an Hasse. Cy, stellt die am Eingangsknotenpunkt 28 herrschende Gesamtkapazität dar. Sie schließt die Steuerelektrodenkapazität der Transistoren 22 und 24-, die Abfl.uß- und Quellenkapazität der Torschaltungen 4-0 und 50 und gegebenenfalls an der mit Cl* auftretende Lastkapazitäten ein. Der EinGangsknotenpunkt 28 der Invertierstufe 20 ist mittels dor Torschaltung JO mit dem Eingangsloiotenpunkt 18 der Invertierstufe 10 und mittels der Torschaltung 4-0 mit dem Ausgangspunkt 15 'der Invertier stufe 10 gekoppelt. Die beiden Torschaltungen 30 und 4-0 sind ähnlich aufgebaut. Jede dieser Torschalbungen besteht aus einem η-leitenden Transistor 34· bzw. 44- und einem p-le it enden Transistor J2 bzw. 4-2, deren durch eine Quellenelektrode und eine Abflußelektrode definierte Leitungspfade parallel geschaltet sind. Wie" weiter oben erläutert; wurde und durch die beiden Pfeile dargestellt ist, sind ihre quellen- und Abflußelektroden austauschbar, weil es sich um bidirektionale Systeme handelt. Die Schaltverbindungen zu den beiden Torschaltungen stimmen jedoch nicht überein. Zunächst sind die Torschaltungen so geschaltet, daß dann, wenn uie eine aufgetastet oder leitend ist ("ein")} die andere gesperrt ist ("aus"). Dies wird dadurch erreicht, daß die Steuerelektrode des p-leitenden Transistors 32 gemeinsam mit der Steuerelektrode des η-leitenden Transistors 44 an eine Leitung angeschlossen ist, über welche Signale GP angelegt werden, während die Steuerelektroden des p-leitenden Transistors 4-2 und des -leitenden Transistors 34- mit einer Signalleitung

009843/ 1654

für Signale OP zusammengeschaltet sind. Zweitens ist der Leitungspfad der Torschaltung 40 zwischen den Eingangsknotenpunkt 28 und den Ausgangspunkt 15 und der Leitungspfad der Torschaltung JO zwischen den Knotenpunkt 28 und den anderen Knotenpunkt 18 geschaltet.

Die Betriebsweise der in Pig. 1 dargestellten Schaltungsanordnung wird am besten aus der folgenden Tabelle und aus den in B¹Ig. 2 dargestellten Schwingungsformen verständlich.

Zeit

CP

f
i

O

+
T.G
40

! +
,: τ.G
50

i

⁰A

^V18

3

= 0

1

ν

1

⁰A

•

1
^V28

OP₁
^V25

*1

1

' 1

BIN

i AUS

A B

0

⁰A⁺⁰B

1

0

*2

O

AUS

• EIN
I

⁰A

0

°

^y ^ — 1

0

1

1
! ₁.

EDI-

i
; AUS

⁰A⁺⁰B

1

⁰B

1

O

O
I ,

AUS

. EIN
I

⁰B

1

⁰A⁺⁰B

0

1

EIN ί AUS

⁰A⁺⁰B

0

- ^

1 I

^t5

T. G. = Torschaltung

Die Betriebsweise der Schaltungsanordnung gemäß Fig. 1 und der anderen Schaltungsanordnung soll auch in der Boole'sehen Ausdrucksweise erläutert werden. Es sei willkürlich festge-

009843/1654

legt, daß V_xJ Volt die Binärziffer (bit) 1 und Masse die Binärziffer O darstellt. Wenn nachfolgend vereinfachend gesagt wird, daß eine 1 oder eine O an eine Schaltung angelegt oder von ihr abgenommen wird, so ist damit gemeint, daß eine einer 1 oder O entsprechende Spannung angelegt oder abgegriffen wird.

Jeder Zyklus (eine Periode) der Taktimpulse (CP) besteht aus zwei Ze it int ervall en, die in Fig. 2 mit T_x. und T₂ bezeichnet sind. Die Taktsignalamplitude ist zweiwertig,und zwar wird sie während des Ze it int ervall es T_x. auf dem einen Potential von V_x. Volt (logische 1) und während eines Zeitintervalles T₂ auf O Volt (logische O) gehalten.

Beginnend zu einem Zeitpunkt I_x, und mit einem Intervall T_x. ist das CP-Signal gleich 1 und das ÖT-Signal (das zu CP invers ist) gleich 0. Bei diesen Verhältnissen ist die Torschaltung 40 in hohem Maße leitend und weist zwischen dem Ausgangspunkt 15 und dem Eingangsknotenpunkt 28 eine sehr geringe Impedanz auf, da an die Steuerelektrode des η-leitenden Transistors 44 ein positives Signal und an die Steuerelektrode des p-leitenden Transistors 42 ein negatives Signal angelegt wird. Die Torschaltung 30 andererseits ist gesperrt, da die Transistoren und $4- in Sperrichtung vorgespannt sind.

Es sei angenommen, daß anfänglich die Spannung am Eingangskriotenpunkt 13 (V^o) gleich 0 ist und daß deswegen der n-leitende Transistor 12 gesperrt und der p-leitende Transistor 14 leitend ist. Es kann nun ein relativ großer Strom von der Spannungsquelle 50 durch den Quellen- und Abflußpfad des Transistors 14, den Leitungsdraht der Torschaltung 40 und in den kapazitiven Knotenpunkt 2B fließen, wobei die Kapazität 26 bzw. C. in Richtung auf ein Potential der Größe V_x. aufgeladen wird. Es sei darauf hingewiesen, daß der durch diesen Pfad fließende arifähnliche Strom einfach durch die Impedanz des Transistors

09843/1654

BAD

und durch diejenige der Torschaltung 40 begrenzt wird. Wenn die Spannung am Eingangsknotenpunkt 28 (V₂₈) gleich der Schwellwertspannung (V^) des Transistors 22 gev/orden ist, beginnt dieser Transistor 22 zu leiten, so daß das Potential am Ausgangspunkt 2r> nach Masse hin abfällt. Gleichzeitig wird, während die Steuerelektrodenspannung weiter ansteigt, der Transistor 24 in Sperrichtung vorgespannt. Die sich ergebenden Zustände des Flipflops zum Zeitpunkt t. sind in der ersten Zeile der oben angegebenen Tabelle wie folgt zusammengestellt :

V₂₈ = V₁^ = CF₁ = V₁ Volt = logische 1 und = V₁₈ = 0 Volt = logische 0

Zum Zeitpunkt t~ mit dem Beginn des Intervalles Tp ist CP = 0, ÖP" = 1, und die Transistoren 34 und 32 sind in Durchlaßrichtung vorgespannt, wodurch die Torschaltung 30 eingeschaltet ("ein") wird und ein stark leitender Pfad geringer Impedanz zwischen dem- Eingangsknotenpunkt 28 und dem Eingangsknotenpunkt 18 besteht. Gleichzeitig ist die Torschaltung 40 gesperrt, da die Transistoren 44 und 42 in Sperrichtung vorgespannt sind.

w Die Kapazitäten 26 und 16 bzw. C. und C-g v/erden im wesentlichen mittels der Torschaltung 30 parallel geschaltet, und die Ladung der Kapazität 26 bzw. C. verteilt sich wieder zwischen G. und C_ß. V₁Q wird ungefähr gleich dem Verhältnis aus

Ο» zur Summe aus G. und C₁₃, multipliziert mit dem Wert der A A Jd⁷

zum Zeitpunkt t₁ am Eingangsknotenpunkt 28 herrschenden Spannung (V₂₈) sein: V₁₈ = G_A

~O~TcT 28^t₁

⁰A⁺⁰B ¹

Für eine richtige Betriebsweise der Schaltung muß of i'ensicht-. lich V.o größer sein als die Schwellwert spannung V_fJ, des Tran-

009843/1654

sistors 12. Wenn C. gleich C₁, ist, ist V„_Q gleich 1/2 V_OD. Wenn C. gleich 2 χ C. ist, wird V.« gleich 2/3 V_OQ sein. Es sei darauf hingewiesen, daß dies ein Fall ist, bei dem die Belastung durch zusätzliche Stufen (nicht dargestellt) an der ÖT?,,-Leitung den Betrieb der Schaltung steigert oder verbessert, da diese zusätzlichen parallel zu C. liegenden kapazitiven Lasten G^ vergrößern. Bei einem gegebenen richtigen Verhältnis der Kapazitäten wird durch den Übergang der Ladung von C» auf C_n die Spannung am Eingangsknotenpunkt 18 ausreichend positiv, um den Transistor 12 einzuschalten und den Transistor 14 zn sperren. Wenn der Transistor 14 gesperrt ist, ist der Ausgangspunkt 15 von der positiven Klemme der Spannungsquelle 50 abgetrennt. Durch die Aufsteuerung des Transistors 12 sinkt das Potential am Ausgangspunkt 15 nach Masse hin ab (logische O). Da die Torschaltung 40 offen (gesperrt) ist, bleibt die Spannung am Eingangsknotenpunkt von dieser Zustandsänderung unberührt, und die beiden Ausgangsleitungen für die Signale CP. und OT.ändern ihren Zustand bis zum nächsten positiven Anstieg des Taktsignales GP nicht. Die geltenden Schaltungszustände zum Zeitpunkt tp sind somit V^₈ = δΡ\.= 1, und V^₁- = CP_x. = O, wie in der zweiten Zeile eier oben angegebenen Tabelle gezeigt ist. Wenn das Signal CP zum Zeitpunkt t^ positiv wird, werden die Torschaltungen 50 und 40 wieder aus- bzw. eingeschaltet, wie oben beschrieben wurde. Der Ausgangspunkt 15 ist jedoch nun an Masse ,;eklerant, und die Kapazität C» wird daher über den , Pfad, der die Torschaltung 40 und den Abfluß-Quellen-Pfad niedriger Impedanz des Transistors 12 enthält, auf Massepotential entladen. Gleichzeitig wird der Transistor 24 eingeschaltet und der Transistor 22 in Sperrichtung vorgespannt. Die Zustände des Flipflops sind somit GP. = V.g - 1» und C"P\ = V._r = 0, wie in der dritten Zeile der Tabelle gezeigt ist. Zum Zeitpunkt t^, ist die Torschaltung 30 leitend, während die Torschaltung 40 gesperrt ist, wie oben erläutert wurde. C. und G^ rsinu wieder praktisch parallel geschaltet, und da

009843/ 1654

BAD OBlGlHAL

C^ nun vollständig entladen ist, ist es nun die Ladung der Kapazität C-g, die zwischen C. und C-n wiederverteilt wird. Wenn beispielsweise C. mindestens doppelt so groß ist wie Cg, sinkt die Spannung an der Parallelkombination so ab, daß die Spannung höchstens noch ein Drittel vom Wert der Spannung an der Kapazität C^ unmittelbar vor dem Zeitpunkt t^ beträgt. Die Spannung am Eingangsknotenpunkt 18 sinkt somit unter die Schwellwertspannung des Transistors 12 ab. Der Transistor 12 wird gesperrt, während der Transistor 14 leitend wird und den Ausgangspunkt 15 nach V. hin anhebt. Die Zustände des Flipflops sind nun CTp\ = V.o = 0 und Q CP. = ν.,- = 1. Es dauert also zwei Zyklen der Eingangstaktimpulse, bis sich ein Zyklus des Ausgangssignales CP. ergibt.

Die. Schaltung gemäß Fig. 1 wurde mit einer Quelle 50 einer Spannung von 3 Volt und mit einem Taktsignal, dessen Amplitude -ebenfalls 3 Volt betrug, in einem Frequenzbereich betrieben, welcher zwischen 1 kHz und 1 MHz lag. Bei einer Erhöhung der Taktsignalamplitude und der Versorgungsspannung auf 10 Volt wurde der Betriebsbereich bis auf 10 MHz ausgedehnt.

Bie Ausgangssignale CP_x. und ÖP\ ändern ihren Zustand jedes ^ Mal, wenn das Eingangstaktsignal CP positiv wird, während * da& am Ausgangspunkt 15 und am Eingangsknotenpunkt 18 erscheinende Signal jedes Mal dann seinen Zustand ändert, wenn das taktsignal negativ wird. Die an den Invertierstufen 10 und £0 erscheinenden Signale besitzen die gleiche Frequenz, sind aber zueinander um 90 Grad phasenverschoben.

Aus der Beschreibung der Betriebsweise der Schaltung wird man erkenten, daß die Torschaltung wie ein einpoliger Umschalter arbeitet, der· mit einer bestimmten Frequenz f. betätigt odeiV aktiviert wird. Die sich ergebenden Wechsel an den Eingangs^ und Ausgangspunkten der beiden Invertierstufen

Y
\ 009843/1654

ändorn sich mit der halben Frequenz, also mit J-

Das von der Signalquelle gelieferte Signal muß nicht symmetrisch sein. Für T^ und T₂ ist es lediglich erforderlich, daß Jede Periode genügend lang ist, urn das Laden und Entladen der Schaltungskapazitäten, die durch die V/erte C* und G₃ dargestellt sind, zu ermöglichen.

In Pir. 3 ist ein anderes Ausführungsbeispiel der Erfindung dargestellt, das sich von der Schaltungsanordnung gemäß Pig. aurch die Art und Weise unterscheidet, wie die Torschaltung 40a " nib üer Invertierstufe 10a gekoppelt ist. Die Invertierstufe 10a enthält einen prleitenden Transistor 14a und einen n-leitenden (Transistor 12a. Der Transistor 14a ist mit seiner Quelle an die positive Klemme der Spannungsquelle (+V_x.) und mit seinem Abfluß an eine der Quellen- und Abflußelektroden des rj-leitenden Transistors 42a angeschlossen, während die andere der Quellen- und Abflußelektroden des Transistors 42a mitnit den Eingangsknotonpunkt 28 gekoppelt ist. Der Transistor 12a ist mit seiner Quelle an Masse und mit seinem Abflu£ an eine ⁽.ier Quellen- und Abflußelektroden des h-leitenden Transistors 44a angeschlossen, dessen andere Tjuellen- bzw. Abflu elektrode mit dem Eingangsknotenpunkt 28 zusammengeschaltet ist. Für die Schaltungsanordnung gemäß Fig. J ist eine kleinere Silic/. urnflache erforderlich als für diejenige nach Fi-;. 1, da die net all 13 ehe Leitung vermieden wird, welche die Abflus.'jG der Transistoren 14 und 12 am Ausgangspunkt · 15 und die Verbindung zwischen dem Ausgangspunkt 1^ und dem einen Ende der Torschaltung 40 zusammenschalten Die Betriebsweise der Schaltung ist ,jedoch praktisch die gleiche wie bei der in Fig. 1 dargestellten Schaltungsanordnung.

Untersucht man das Verhalten der Torschaltung 40a, so zeigt sich, daß der Transistor 42a den Abfluß des Transistors 14a an don Eingangsknotenpunkt 28 klemmt, wenn das Signal ÖT

009843/1654 _BAD OR.G1NW-

negativ ist, und daß der Transistor 44a den Eingangsknotenpunkt 28 an den Abfluß des Transistors 12a klemmt, wenn CP positiv ist. Wenn also V.g den niedrigen Wert aufweist und CP gleich 1 ist, wird der Transistor 14a leiten und den Eingangsknotenpunkt 28 auf V. legen, und wenn V^₈ den hohen Wert annimmt, wird der Eingangsknotenpunkt 28 über die Abfluß-Quellen-Impedanz des Transistors 12a an Hasse geklemmt. Es ist zu beachten, daß, obwohl die Leitungspfade der Transistoren 42a und 44a nicht parallel geschaltet sind, die Klemmtransistoren stets im Quellenschaltungsbetrieb (analog zur Basisschaltung) arbeiten, so daß ein Folgerbetrieb (nach Art eines Emitterfolgers) vermieden wird.

Das Verhalten der Invertierstufe 10a ist daher praktisch gleich demjenigen der Invertierstufe 10 gemäß Fig. 1, und die Torschaltung 40a verhält sich praktisch ebenso wie die Torschaltung 40.

Kurz zusammengefaßt, wurde ein dynamisches Flipflop beschrieben, das zwei Invertierstufen und zwei Schaltvorrichtungen enthält. Jede- Invertierstufe kann entweder einen Transistor und einen V/iderstand oder zwei Transistoren enthalten, wobei der eine der beiden Transistoren entweder als Last oder als aktives Bauelement verwendet v/ird. Die zur praktischen Ausführung der Erfindung ea?forderlichen S ehalt vorrichtungen könnten begrifflich und im Prinzip ein einfacher cin:,>olicer-Um₁J ehält er sein. Beim dargestellten Ausführungsbeispiel handelt es sich bei den Schaltvorrichtungen jeweils um eine Torschaltung, die mit zwei Transistoren bestückt ist. Es versteht sich, daß zur Ausführung dieser Funktion zahlreiche unterschiedliche schwingende Glelder verwendet werden können.

009843/1654

BAD ORiGJNAL

Claims

Patentansprüche

Schaltungsanordnung mit zwei Invertierstufen, die jeweils einen Bingangsknotenpunkt und eine Ausgangseinrichtung besitzen, insbesondere für eine dynamische Flipflop-Schaltung, dadurch gekennzeichnet, daß zwischen den Einjangsknotenpunkt (18) der ersten Invertierstufe und denjenigen (28) der zweiten Invertierstufe (20) eine erste Schaltvorrichtung (30) und zwischen die Ausgangseinrichtung (15) der ersten Invertier stufe (10) und den Eingangsknotenpunkt (28) der zweiten Invertierstufe eine zweite Schaltvorrichtung (40) geschaltet ist. f

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Invertierstufe (10, 20) an ihrem Eingangsknotenpujikt (18, 28) eine Ladungsspeichervorrichtung (16, 26) aufweist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Schaltvorrichtungen (JO, 40) abwechselnd in den Leitzustand gesteuert werden.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3 > dadurch gekennzeichnet, daß die beiden Invertierstufen (10, 20) parallel zwischen zwei Anschlußklemmen einer Spannungsquelle (50) geschaltet sind, und daß jede Schaltvorrichtung (30, 40) zwei Transistoren (32, 34 bzw. 42, 44) von entgegengesetztem Leitfähigkeitstyp enthält.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß jeder der verwendeten Transistoren zwei Elektroden, welche die Enden eines Leitungspfades definieren, und eine Steuerelektrode besitzt; daß jede Invertierstufe · (10, 20) zwei Transistoren (12, 14 bzw. 22, 24) von unterschiedlichen Leitfähigkeitstyp aufweist; daß die Steuer-

009843/ 1654

BAD ORIGINAL

- 16 -

elektroden der beiden Transistoren (12, 14) der ersten Invertierstufe an den ersten Eingangsknotenpunkt (18) und diejenigen der beiden Transistoren.(22, 24) der zweiten Invertierstufe an den zweiten Eingangsknotenpunkt (28) angeschlossen sind; daß die einen Enden der Leitungs pfade der Transistoren der ^weiten Invertierstufe an der zweiten Ausgangseinrichtung (2^) zusammengeschaltet sind; und daß die Leitungspfade der beiden Transistoren (32, 34) der ersten Schaltvorrichtung (30) parallel zueinander geschaltet sind.

6. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß die einen Enden der Leitungspfade der beiden Transistoren (12, 14) der ersten Znvertierstufe (10) an •der ersten Ausgangs einrichtung (1.5) zusammengeschaltet sind, und daß die Leitungspfade der beiden Transistoren (42, 44) der zweiten Schaltvorrichtung (40) parallel zueinander zwischen den Eingangsknotenpunkt (28) der zweiten Invertierstufe (20) und die Ausgangseinrichtung (15) der ersten Invertierstufe (10) geschaltet sind.

7. Schaltungsanordnung nach Anspruch ^, dadurch gekennzeichnet, daß das eine Ende des Leitungspfades des einen der

W beiden Transistoren der zweiten Schaltvorrichtung (40) mit dem einen Ende des Leitungspfades von einem der beiden Transistoren der ersten Invertierstufe (10) und das eine Ende des Leitungspfades des anderen Transistors der zweiten Schaltvorrichtung mit dem einen Ende des Leitungspfades des anderen Transistors der ersten Invertierstufe gekoppelt ist, während die anderen Enden der Leitungspfade der Schaltvorrichtungstransistoren gemeinsam an den Eingangsknotenpunkt (28) der zweiten Invertierstufe (20) angeschlossen sind; und daß das andere Ende des Leitungspfades dos einen Transistors der ersten Invertierstufe (10) mit der ersten Anschlußklemme und das

009843/1654

194705a

andere Ende des Leitungspfades des anderen Transistors der ersten Invertierstufe mit der zweiten Anschlußklemme gekoppelt ist.

Schaltungsanordnung nach einem der Ansprüche 4- bis 7, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren mit isolierter Steuerelektrode (IGFBT) sind.

Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Einrichtung ä vorgesehen ist, mittels v/elcher ein Wechselsignal (GP) und dessen Komplement (Sp) an die Schaltvorrichtungen (^G, 40) angelegt v/erden, und daß das Wechselsignal an die Steuerelektrode des Transistors vom einen Leitfähigkeitstyp der ersten Schaltvorrichtung (50) sowie diejenige des Transistors vom entgegengesetzten Leitfähig-'zeitstyp der zweiten 3 ehalt vorrichtung (40) und sein Komplement an die Steuerelektx'ode des Transistors vom ■jntgegengeset2ten Leitfähigkeitstyp der ersten Schaltvorrichtung nowie diejenige des Transistors vom erstgenannten Leitfähigkeitstyp der zweiten Schaltvorrichtung angelegt werden.

«AD

009SA3/1654

L e e r s e i t e