DE1956485B2 - Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren - Google Patents

Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren

Info

Publication number
DE1956485B2
DE1956485B2 DE19691956485 DE1956485A DE1956485B2 DE 1956485 B2 DE1956485 B2 DE 1956485B2 DE 19691956485 DE19691956485 DE 19691956485 DE 1956485 A DE1956485 A DE 1956485A DE 1956485 B2 DE1956485 B2 DE 1956485B2
Authority
DE
Germany
Prior art keywords
transistors
transistor
pair
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691956485
Other languages
English (en)
Other versions
DE1956485C3 (de
DE1956485A1 (de
Inventor
Eric Andre Hauterive Vittoz (Schweiz)
Original Assignee
Centre Electronique Horloger S.A., Neuenburg (Schweiz)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger S.A., Neuenburg (Schweiz) filed Critical Centre Electronique Horloger S.A., Neuenburg (Schweiz)
Publication of DE1956485A1 publication Critical patent/DE1956485A1/de
Publication of DE1956485B2 publication Critical patent/DE1956485B2/de
Application granted granted Critical
Publication of DE1956485C3 publication Critical patent/DE1956485C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

A = Bl1+AI2 und B= BI1 + AI2
hat, worin I1 und I2 zwei komplementäre Eingangsgrößen und A und B zwei Ausgangsgrößen
""schaltungsanordnung für bistabile Kippschaltungen mit Feldeffekttransistoren wurden zwar bereits vorgeschlagen (deutsche Patente 1,803,175 und 1,807,105), diese Schaltungsanordnungen sind jedoch relativ aufwendig und stellen hohe Anforderungen an die Im-Dulsform und Phasenlage der Eingangsimpulse. Außerdem beruhen diese Schaltungsanordnungen nicht auf den vorgenannten Boolschen Gleichungen.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die möglichst einfach aufgebaut ist und die keine hohen Anforderungen an die Impulsform und Phasenlage der Eingangsimpulse stellt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die logische Schaltung drei Paare von Feldeffekttransistoren mit jeweils einer Quelle, einer Senke und einer Steuerelektrode und zwei Ausgänge aufweist, von denen der eine mit den Senken eines ersten Transistorpaares und der andere mit den Senken eines zweiten Transistorpaares verbunden ist, daß ent weder die Quelle eines Transistors des ersten Paares und die Quelle eines Transistors des zweiten Paares mit der Senke eines Transistors des dritten Paares und die Quelle des anderen Transistors des ersten Paares und die Quelle des anderen Transistois des zweiten Paares mit der Senke des anderen Transistors des dritten Paares verbunden ist, oder die Quellen der vier Transistoren des ersten und zweiten Paares mit den Senken der Transistoren des dritten Paa res verbunden sind, und daß die Quellen der beiden Transistoren des dritten Paares mit einem Pol einer Stromquelle verbunden sind.
Auf diese Weise ergibt sich eine Schaltungsanordnung für eine bistabile Kippschaltung, die sehr einfach aufgebaut ist, die keine hohen Anforderungen an die Impulsform und Phasenlage dei Eingangsimpulse stellt und die in einfacher Weise integrierbar ist.
Dabei ist es zweckmäßig, wenn die beiden Ausgänge über je einen Lastwiderstand mit dem anderen Pol der Stromquelle verbunden sind. Weiterhin ist es vorteilhaft, wenn die beiden Ausgänge über je einen Transistor mit dem anderen Pol der Stromquelle verbunden sind, wobei die Transistoren als Lastwiderstände wirken und vom gleictien Typ sind wie die Transistoren der genannten Paare. Hierdurch ergibt sich eine vollständige Integrierbarkeit der Schaltungsanordnung.
Weiterhin ist es vorteilhaft, wenn die Schaltungsanordnung durch zwei logische Schaltungen mit gemeinsamen Ausgängen gebildet ist, wobei die Transistoren der einen logischen Schaltung zu den Transistoren der anderen logischen Schaltung komplementär sind.
Die derart ausgebildete Schaltungsanordnung ist in vorteilhafter Weise in einem Frequenzteiler mit mehreren aus je zwei logischen Schaltungen gebildeten binären Teilerstufen verwendbar, wobei der Frequenzteiler als integrierte Schaltung mit einem Halbleitersubstrat ausgebildet ist, wobei die logischen Schaltungen mit den Transistoren vom η-Typ aller Teüerstufen in einem p-leitenden Bereich des Substrats und die logi-
sehen Schaltungen mit den Transistoren vom p-Typ aller Teüerstufen in einem η-leitenden Bereich des Substrats ausgebildet sind.
Die Erfindung wird nachfolgend anhand von in der Zeichnung dargestellten Ausfuhrungsbeispielen noch weiter beschrieben.
Die Fig, 1 bis 4 zeigen Tabellen und Signaldiagramme zur Erläuterung der mathematischen Grundlagen der erfindungsgemäßen Frequenzteiler.
F i g. 5 zeigt ein Ausführungsbeispiel des Frequenzteilers nach der Erfindung, welches nur MOS-Feldeffekttransistoren (Feldeffekttransistoren mit isolierter Steuerelektrode) vom gleichen Typ aufweist.
Fig. 6 zeigt eine erste Abwandlung des Ausführungsbeispiels nach der Fig. 5.
F i g. 7 zeigt eine zweite Abwandlung des Ausführungsbeispiels nach der Fig. 5 mit MOS-Feldeffekttransistoren als Lastwiderstände.
F i g. 8 zeigt ein Ausführungsbeispiel des Frequenzteilers nach der Erfindung mit zwei logischen Schaltaugen, die aus komplementären MOS-Feldefiekttransistoren aufgebaut sind.
F i g. 9 zeigt das als integrierte Schaltung ausgeführte Ausfuhrungsbeispiel nach der Fig. 8.
Eine logische Schaltung mit den logischen Schaltfunktionen:
10
15
A = BI1 + Λ 7, und ß=- Bl1+AI2
gestattet die Halbierung der Frequenz der Eingangssignale /, und I2.
Ist I2 gleich T1, so erhält man für die vorstehend angeführte logische Schaltung die in der F i g. 1 dargestellte Tabelle der logischen Zustände. Die Pfeile zeigen die aufti elenden Änderungen der Zustände an. Wie aus der Tabelle ersichtlich ist, ändert sich der Zustand der eine bestimmte Änderung bewirkenden Größe nicht.
Die Änderungs.frequenz jeder Größe A und B ist. wie aus dem Signaldiagramm nach der Fig. 2 ersichtlich, gleich der Hälfte der Frequenz der Eingangsgrößen /, und I1.
Die durch die Zustandstabelle der Fig. 1 gegebene Erläuterung der Vorgänge ist unvollständig, da auch die Änderungszeiten der Größen I1 und I2 berücksichtigt werden müssen, so kurz diese Zeiten auch sein mögen. Da in der Praxis die Größen /, und I2 durch gegenseitige Umwandlung erhalten werden, sind die Änderungen einer dieser Größen gegenüber den Änderungen der anderen Größe etwas verzögert.
Die in der Zustandstabelle der Fig. 3 gestrichelt so eingerahmte Zustandsänderung ist verboten. Diese Zustandsänderung darf erst durch eine Größe bewirkt werden, die dem zeitlich nächstfolgenden Zustand zugeordnet ist. Deshalb muß durch ein Verzögerungsglied verhindert werden, daß diese Zu- '5 Standsänderung auftritt, bevor die Größe I2 den Zustand 1 angenommen hat.
Die der F i g. 2 entsprechende F i g. 4 zeigt die logischen Werte, welche die verschiedenen Signale im Laufe der Zeit annehmen, wobei die Verzögerung mit R und die verbotene Zustandsänderung mit 77 bezeichnet ist.
Falls /, gegenüber I2 verzögert ist, sind zwei Zustandsänderungen verboten, und zwar eine des Signals A und eine des Signals B.
Das in der F i g. 5 dargestellte erste Ausführungsbeispiel des Frequenzteilers nach der Erfindung umfaßt eine logische Schaltung mit acht MOS-Feldeffekttransistoren 1 bis 8 vom η-Typ welche nach dem An reicherungsmodus arbeiten, und mit vier Lasbwderständen 9 bis 12. Jeder der acht Transistoren besitzt, wie lediglich beim Transistor 1 bezeichnet, eine benke 15 eine isolierte Steuerelektrode 16 und eine Quelle 17. Die Senke des Transistors 1 ist mit dem Lastwiderstand 9 sowie mit der Steuerelektrode des Transistors 2 und die Senke des Transistors 5 rrut dem Lastwiderstand 11 sowie mit der Steuerelektrode des Transistors 8 verbunden. Die Senke der Transistoren 2 und 3 sind mit dem Lastwiderstand 10 und den Steuerelektroden der Transistoren 1 und 6 verbunden, während die Senke der Transistoren 6 und 1 mit dem Lastwiderstand 12 und der Steuerelektrode des Transistors 5 verbunden sind. Die Senke des Transistors 4 ist mit den Quellen der Transistoren 2 und 6 und die Senke des Transistors 8 mit den Quellen der Transistoren 3 und 7 verbunden. Die Quellen der Transistoren 1, 4, 5 und 8 liegen am negativen Pol 14 einer nicht dargestellten Stromquelle, wah.end die Quellen der Transistoren 2 und 6 mit der Senke des Transistors 4 und die Quellen der Transistoren 3 und ι mit der Senke des Transistors 8 verbunden sind. Das Steuersignal /, liegt an den Steuerelcktroden der Transistoren 3 und 7 und das Steuersignal 7, an derSteuerelektrode des Transistors 4. Die Signale A B A und B treten an den Anschlüssen der Lastwiderstände 10, 12, 9 bzw. Π auf, die nicht mit dem positiven Pol 13 der Stromquelle verbunden sind.
Die sechs genannten Werte oder Anschlußpunkte I, T, A, Ä. B und B können jeweils ein Potential aufweisen, das im negativen Bereich liegt und dem logischen Zustand 0 entspricht oder das im positiven Bereich liegt und dem logischen Zustand 1 entspricht.
Es sei von dem Zustand ausgegangen, in dem I1 = I, I2 = 0, A = 1,A= 0,B= 1 und B = 0 ist, für den sich die acht Transistoren der Schaltung in den folgenden Zuständen befinden:
Transistor 1 leitend
Transistor 2 gesperrt
Transistor 3 leitend
Transistor 4 gesperrt
Transistor 5 leitend
Transistor 6 leitend
Transistor 7 leitend
Transistor 8 gesperrt
Dieser Zustand entspricht der ersten Zeile der Tabelle nach Fig. 1. Es sei angenommen, daß die beiden Eingänge 7, und I2 ihren Zustand gleichzeitig ändern: Ix geht auf 0 und I1 geht auf 1. Die Transistoren 3 und 7 sperren, und der Transistor 4 beginnt zu leiten. Da 6 bereits leitet, geht der Anschluß oder Wert, B auf O.Daher wird der Transistor 5 gesperrt, und der Wert B geht auf 1, wodurch der Transistor 8 leitet. Man erreicht somit einen neuen stabilen Zustand, der der zweiten Linie der Tabelle nach Fig. 1 entspricht.
Beim nächsten Übergang der Eingänge geht I1 auf 1 und I1 auf 0. Der Transistor 4 wird gesperrt, und die Transistoren 3 und 7 leiten. Da der Transistor 8 bereits leitet, geht der Anschluß A auf 0 und ruft die Sperrung der Transistoren 6 und 1 hervor. Der Anschluß Ä geht auf 1 und macht den Transistor 2 leitend. Man erreicht somit einen dritten stabilen Zustand, der der dritten Zeile der Tabelle nach Fig. 1 entspricht.' Beim darauffolgenden Wechsel der Eingänge geht I1 auf 0 und I2 auf 1. Der Transistor 4
leitet und die Transistoren 3 und 7 sperren. Da der Transistor 6 bereits gesperrt ist, geht der Anschluß B auf 1, wodurch das Leiten des_ Transistors 5 hervorgerufen wird. Der Anschluß B geht auf 0, und der Transistor 8 wird gesperrt. Damit ist der vierte, der vierten Zeile der Tabelle nach Fig. 1 entsprechende Zustand erreicht.
Beim darauffolgenden Wechsel der Eingänge geht I1 auf 1 und I1 auf 0. Die Transistoren 3 und 7 leiten, und der Transistor 4 ist gesperrt. Da der Transistor 8 bereits gesperrt ist, geht der Anschluß A auf 1, wodurch das Leiten der Transistoren 6 und 1 hervorgerufen wird. Der Anschluß Ä geht auf 0, und der Transistor 2 sperrt. Dieser neue stabile Zustand (fünfte Zeile der Tabelle nach Fig. 1) ist identisch mit dem ersten stabilen Zustand, und der Zyklus kann von neuem beginnen.
Es ist zu erkennen, daß für vier Übergänge oder Wechsel der Eingänge sich nur zwei Übergänge jedes der Werte A, B, Ä νχιά Β ergeben, was einer Frequenzteilung durch 2 entspricht.
Die in der Fig. 6 dargestellte logische Schaltung weist die gleichen Schaltelemente auf wie die logische Schaltung nach der Fig. 5. Bei der Schaltung nach der Fig. 6 sind jedoch die Quellen der MOS-Feldeffekttransistoren 2, 3, 6 und 7 alle mit den miteinander verbundenen Senken der MOS-Feldsffekttransistoren 4 und 8 verbunden, während bei der Schaltung nach der Fig. 5 die Quellen der MOS-Feldeffekttransistoren 2 und 6 mit der Senke des MOS-Feldeffekttransistors 4 und die Quellen der MOS-Feldeffekttransistoren 3 und 7 mit der Senke des MOS-Feldeffekttransistors 8 verbunden sind. Die logische Schaltung nach der Fig. 6 ist somit die duale Schaltung zur logischen Schaltung nach der Fig. 5, wobei einerseits die logischen Zustände 0 und 1 und andererseits die logischen Funktionen UND und ODER vertauscht sind. Die logische Schaltung nach der Fig. 6 hat die gleichen logischen Schaltfunktionen wie die logische Schaltung nach der Fig. 5, nämlich:
Ä = (A+ Z2)(B+"/,) = (A + T2) + (B+ T1) = AI7+ El1 B = (Ä+ L)(B+ I,) = (Ä+ T1) + (B+T1) = AI1+ El1
Die logischen Schaltungen nach den Fig. 5 und 6 benötigen viel weniger Schaltelemente als die bekannten logischen Frequenzteilerschaltungen. Zudem stellen sie keine hohen Anforderungen an die zuzuführenden Eingangssignale. Es genügt zum sicheren Arbeiten dieser Schaltungen, daß die gegenseitige Verzögerung der Eingangssignale größer ist als ein bestimmter Wert
Bei den beschriebenen logischen Schaltungen können die Lastwiderstände 9 bis 12 durch MOS-Feldeffekitransistoren ersetzt werden. Man erhält dadurch beispielsweise aus der Schaltung nach der Fig. 6 die in der Fig. 7 dargestellte logische Schaltung. In dieser Schaltung sind die vier Lastwiderstände 9 bis durch die vier MOS-Feldeffekttransistoren 18 bis 21 ersetzt, wobei alle Senken dieser Transistoren nrit dem positiven Pol 13 der Stromquelle und alle Steuerelektroden mit einer Steuerklemme 22 verbunden sind. Legt man an diese Klemme eine Impulsqueüe, die kurze positive Impulse liefert, so arbeitet die Schaltung mh pulsierender Energie. Dadurch wird der mittlere Stromverbrauch erheblich vermindert, da die Transistoren 18 bis 21 nur während der Zeitdauer der kurzen Impulse leiten und sonst gesperrt sind, wobei der Zustand der logischen Schaltung durch die Streukapazitäten der Schaltung aufrechterhalten wird. Da die logische Schaltung nach der F i g. 7 nur MOS-Feldeffekttransistoren aufweist, kann sie besonders leicht als integrierte Schaltung hergestellt werden.
Die in der Fig. 8 dargestellte Teilerschaltung besteht aus zwei parallelgeschalteten logischen Schaltungen, die aus komplementären MOS-Feldeffekttransistoren aufgebaut sind. Bei dieser Teilerschaltung wird lediglich Strom zum Laden der Streukapazitäten während der Zustandsänderungen der logischen Grö-Π ßen benötigt, wobei der Stromverbrauch der Arbeitsfrequenz proportional ist. Die Teilerschaltung nach der Fig. 8 hat die gleichen logischen Schaltfunktionen wie die früher beschriebenen logischen Schaltun gen.
Die Schaltung nach der Fig. 8 besitzt acht MOS-Feldeffekttransistoren 31 bis 38 vom η-Typ und acht MOS-Feldeffekttransistoren 4i bis 48 vom p-Typ. In der Fig. 8 sind die Transistoren vom η-Typ unterhalb der gestrichelten Linie und die Transistoren vom p-Typ oberhalb der gestrichelten Linie gezeichnet. Die Senken, Quellen und Steuerelektroden der Transistoren 31 bis 38 sind gleich geschaltet wie die Senken, Quellen und Steuerelektroden der Transistoren 1 bis 8 in der Fig. 5, während die Senken, Quellen und Steuei elektroden der Transistoren 41 bis 48 gleichgeschaltet sind wie die Senken, Quellen und Steuerelektroden der Transistoren 1 bis 8 in der Fig. 6. Außerdem sind die Senken der Transistoren 31 und 41, der Transistoren 32, 33, 42 und 43, der Transistoren 30, 37, 46 und 47 bzw. der Transistoren 35 und 45 je miteinander verbunden. Das gleiche gilt für die Steuerelektroden der Transistoren 31, 41, 36 und 46, der Transistoren 34, 43 und 47, der Transistoren 33, 37 und 44, der Transistoren 35 und 45 bzw. der Traasistören 32 und 42. Das Eingangssignal /, wird an die Steaerelektroden der Transistoren 33, 37 und 44 und das Eingangssignal /2 an die Steuerelektroden der Transistoren 34, 43 und 47 angelegt
Die Fig. 9 zeigt die Schaltung nach der Fig. 8 in 4> der Forin einer integrierten Schaltung. Diese integrierte Schaltung besitzt ein Halbleitersubstrat mit einem oberhalb der Mittellinie Sgenden η-leitenden Bereich und einem unterhalb der Mittellinie liegenden p-leitenden Bereich. Die schraffierten Zonen 31 bis 38 stellen die Steuerelektroden der iviOS-Feldeffekttransistoren 31 bis 38 vom n-Typ dar, während die schraffierten Zonen 41 bis 48 die Steuerelektroden der MOS-Feldeffekttransistoren 41 bis 48 vom p-Typ darstellen. Die Rontakte der Senken und der Quellen der MOS-FeldeffekttransistorcT' sind durch gestrichelte Rechtecke, die Inseln vom P"-Leitfähigkeitstyp durch strichpunktierte Rechtecke wie 49 und die Inseln vom n*-Leitfäbigkeitstyp durch strichpunktierte Rechtecke wie 50 angezeigt Die verschiedenen Verbindungen sind durch parallele Linien 51 dargestellt
Die Schaltung nach der Fig. 8 ist eine binäre Teflerschaltung. Ein erfindungsgemäßer Frequenzteiler kann mehrere solcher in Kaskade geschalteter Talerschaltungen umfassen, wobei die Ausgänge A, A der einen Teflerschaltung mit den Eingängen /, und der folgenden Teflerschaltung verbunden sind.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren, mit mindestens einer logischen Schaltung, welche, in Boolescher Form ausgedrückt, die logischen Schaltfunktionen
A = BI1+ AI1 und B= BI1 + AI2
hat, worin (Z1) und (I2) zwei komplementäre Eingangsgrößen und 04) und (B) zwei Ausgangsgrößen sind, dadurch gekennzeichnet, daß die logische Schaltung drei Paare von Feldeffekttransistoren (2 bis 3, 6 bis 7, 4 bis 8; 32 bis 33, 36 bis 37, 34 bis 38) mit jeweils einer Quelle (17), einer Senke (15) und einer Steuerelektrode (16) und zwei Ausgänge (A, B; A, B) aufweist, von denen der eine mit den Senken eines ersten Transistorpaares und der andere mit den Senken eines zwei ten Transistorpaares verbunden ist, daß entweder die Quelle eines Transistors des ersten Paares und die Quelle eines Transistors des zweiten Paares mit der Senke eines Transistors des dritten Paares und die Quelle des anderen Transistors des ersten Paares und die Quelle des anderen Transistors des zweiten Paares mit der Senke des anderen Transistors des dritten Paares verbunden ist, oder die Quellen der vier Transistoren des ersten und zweiten Paares mit den Senken der Transistoren des dritten Paares verbunden sind, und daß die Quellen der beiden Transistoren des dritten Paares mit einem Pol (14) einer Stromquelle verbunden sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Ausgänge über je einen Lastwiderstand (lö, 12) mit dem anderen Pol (13) der Stromquelle verbunden sind.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Ausgänge über je einen Transistor mit dem anderen Pol (13) der Stromquelle verbunden sind, wobei die Transistoren als Lastwiderstände wirken und vom gleichen Typ sind wie die Transistoren der genannten Paare.
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch zwei logische Schaltungen mit gemeinsamen Ausgängen, wobei die Transistoren der einen logischen Schaltung zu den Transistoren der anderen logischen Schaltung komplementär sind.
5. Verwendung der Schaltungsanordnung nach Anspruch 4, in einem Frequenzteiler mit mehreren aus je zwei logischen Schaltungen gebildeten binären Teilerstufen, dadurch gekennzeichnet, daß der Frequenzteiler als integrierte Schaltung in einem Halbleitersubstrat ausgebildet ist, wobei die logischen Schaltungen mit den Transistoren vom η-Typ aller Teüerstufen in einem p-leitenden Bereich des Substrats und die logischen Schaltungen mit den Transistoren vom p-Typ aller Teilerstufen in einem η-leitenden Bereich des Substrats ausgebildet sind.
Die Erfindung bezieht sich auf eine Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren, mit minde-
stens einer logischen Schaltung, welche, in Boolscher Form ausgedrückt, die logischen Schaltfunktionen
DE1956485A 1968-11-11 1969-11-10 Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren Expired DE1956485C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1682268A CH483754A (fr) 1968-11-11 1968-11-11 Circuit diviseur de fréquence

Publications (3)

Publication Number Publication Date
DE1956485A1 DE1956485A1 (de) 1970-05-21
DE1956485B2 true DE1956485B2 (de) 1972-11-23
DE1956485C3 DE1956485C3 (de) 1978-09-28

Family

ID=4420526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1956485A Expired DE1956485C3 (de) 1968-11-11 1969-11-10 Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren

Country Status (11)

Country Link
US (1) US3619646A (de)
JP (1) JPS4824343B1 (de)
AT (1) AT289893B (de)
BE (1) BE741289A (de)
CH (1) CH483754A (de)
DE (1) DE1956485C3 (de)
FR (1) FR2023009A1 (de)
GB (1) GB1278650A (de)
NL (1) NL6916712A (de)
SE (1) SE354752B (de)
SU (1) SU362550A3 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5024818B1 (de) * 1970-08-11 1975-08-19
GB1338983A (en) * 1971-02-10 1973-11-28 Suwa Seikosha Kk Electronic watches
US4049974A (en) * 1971-08-31 1977-09-20 Texas Instruments Incorporated Precharge arithmetic logic unit
JPS5534646Y2 (de) * 1975-04-25 1980-08-16
CH583483A5 (de) * 1975-09-17 1976-12-31 Centre Electron Horloger
CH607461A5 (de) * 1975-12-10 1978-12-29 Centre Electron Horloger
CH613839B (fr) * 1977-06-08 Ebauches Sa Etage diviseur de frequence binaire.
CH613318A5 (de) * 1977-07-08 1979-09-14 Centre Electron Horloger
US4445051A (en) * 1981-06-26 1984-04-24 Burroughs Corporation Field effect current mode logic gate
US4831284A (en) * 1988-03-22 1989-05-16 International Business Machines Corporation Two level differential current switch MESFET logic
RU205280U1 (ru) * 2021-01-22 2021-07-07 Публичное акционерное общество "Микрон" (ПАО "Микрон") Делитель частоты

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383569A (en) * 1964-03-26 1968-05-14 Suisse Horlogerie Transistor-capacitor integrated circuit structure
US3267295A (en) * 1964-04-13 1966-08-16 Rca Corp Logic circuits
US3363115A (en) * 1965-03-29 1968-01-09 Gen Micro Electronics Inc Integral counting circuit with storage capacitors in the conductive path of steering gate circuits
US3284782A (en) * 1966-02-16 1966-11-08 Rca Corp Memory storage system
US3515901A (en) * 1968-04-01 1970-06-02 North American Rockwell Nand/nor circuit

Also Published As

Publication number Publication date
US3619646A (en) 1971-11-09
DE1956485C3 (de) 1978-09-28
BE741289A (de) 1970-04-16
FR2023009A1 (de) 1970-08-07
DE1956485A1 (de) 1970-05-21
SU362550A3 (de) 1972-12-13
GB1278650A (en) 1972-06-21
AT289893B (de) 1971-05-10
JPS4824343B1 (de) 1973-07-20
CH483754A (fr) 1969-12-31
NL6916712A (de) 1970-05-13
SE354752B (de) 1973-03-19

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2909388C3 (de) Spannungspegelverschiebeschaltung
CH620557A5 (de)
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2406662B2 (de) Frequenzteilerschaltung
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE2556828A1 (de) Dynamisches schieberegister aus isolierschicht-feldeffekttransistoren
DE2053461B2 (de) Schaltungsanordnung fuer eine bistabile kippschaltung
DE3785398T2 (de) Aktive lastschaltung.
DE1945613B2 (de) Integrierte flip flop schaltung
DE2362170A1 (de) Nichtlineare integrierte schaltung
EP0589221A1 (de) Integrierte Halbleiterschaltungsanordnung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1096087B (de) Binaerer Reihenaddierer
DE1814213B2 (de) J-K-Master-Slave-Flipflop
DE1953478A1 (de) Integrierter logischer Kreis
DE2055487B2 (de) Statisches mehrstufiges Schieberegister
DE1774168A1 (de) UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen
DE3531599C2 (de)
DE1537455C3 (de) Zur wahlweisen Durchfuhrung der NOR oder Äquivalenz Funktion umschalt bares Verknüpfungsglied
DE1817461B1 (de) Schaltungsanordnung fuer einen elektronischen Ringzaehler

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee