DE1956485A1 - Elektronischer Frequenzteiler - Google Patents
Elektronischer FrequenzteilerInfo
- Publication number
- DE1956485A1 DE1956485A1 DE19691956485 DE1956485A DE1956485A1 DE 1956485 A1 DE1956485 A1 DE 1956485A1 DE 19691956485 DE19691956485 DE 19691956485 DE 1956485 A DE1956485 A DE 1956485A DE 1956485 A1 DE1956485 A1 DE 1956485A1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- transistor
- pair
- source
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
Description
ipUnc.CV
Dr. T. Haibach
Hü ϊώβη 2
Kauiingerstr.e.Tel. 240275
____ 1β.Μον.19β9
Centre Electronic^ Horloger SLA», Feuchätel (Schweiz)
Die vorliegende Erfindung betrifft einen elektronischen frequenzteiler mit mindestens: einer logischen Schaltung»
welche, in Boolescher !Form ausgedrückt?die logischen Schalt*»
funktionen
A= BI1 + Xl2 und B = BI1 + 2 j
• ■ ■ ■, ι
hat, worin I, und I2 zwei komplementäre Eingangagrössen und
A und B zwei Ausgangsgrössen sind*. ' j
Elektronische !Frequenzteiler sind üblicherweise au» /
Flip-Flop «Stufen aufgebatit, denen, damit sie richtig arbeiten,,
Eingangs impulse mit bestimmten Eigenschaften, beispielsweise ,;
Impulse mit einer maximalen !Flankensteilheit zugeführt werden müssen» Daher ist daa richtige Arbeiten dieser !Frequenzteiler
vom Verhalten der Eingangsaigiiale abhängig»
BAD ORIGiNAt.
Es wurde bereits versucht, diese Nachteile durch Verwendung
von !Frequenzteilern mit lo-giachen Schaltungen zu vermeiden*
Solche logischen Schaltungen sind jedoch im allgemeinen kompli«*
aiert und die vorliegende Erfindung hat das Ziel, einen elektronischen !•requenzteil&E mit wesentlich einfacheren
logischen Schaltungen zu schaffen*
Die&eaf Ziel, ufdrd bei dem !Frequenzteiler der eingangs ge»
nannten Art erfindungsgemäss dadurch erreicht, dass die logische Schaltung drei Paare von Feldeffekttransistoren, von denen
jeder eine Quellzone, eine Abflusszone und eine Steuerelektrode
besitzt und zwei Ausgänge aufweist, von denen der eine mit
den Abflusszonen eines ersten Transistorpaares und der andere
mit den Abflusszonen eines zweiten Irans ist orpaar es verbunden
ist, dass entweder die Qjiellenzone eines !Transistors des
ersten Paares und die (friellenzone eines Transistors des zweiten
Paares mit der Abflusszone eines. Transistors des dritten Paares
und die Quellenzone des anderen Transistors, des ersten Paares
und die Quellenzone des anderen Transistors des zweiten Paares
mit der Abflusszone des anderen Transistors des dritten Paares verbunden ist oder die Quellenzonen der vier Transistoren des
ersten und zweiten Paares mit den Abflusszonen der Transistoren
des:· dritten Paares verbunden sind, und dass die Quellenzonen der.
beiden Transistoren des dritten Paares: mit einem Pol einer
Stromquelle verbunden sind.
Fachfolgend iBsrien Ausführungsbeispiele der .Erfindung an
Hand der beiliegenden Zeichnung beschrieben^
Die Figuren 1 bis 4 2eigen Tabellen und Signaldiagramme zur
Erläuterung der inathematischen Grundlagen der erfindungsgemassen
Frequenzteiler*
Fig.b zeigt ein Ausfuhrungsbeispiel- des Frequenzteilers nach
der Erfindung, welches nur MOS-Feldeffekttransistoren ( Feldeffekttransistoren mit isolierter Steuerelektrode) vom gleichen
Typ aufweist»
Fig.6 zeigt eine erste Abwandlung des Ausfuhrungsbeispiels
nach der Fig»5·
Fig.7 zeigt eine zweite Abwandlung des Ausfuhrungsbeispiels. ,
nach der Fig-5 mit MOS-Feldeffekttransistören als last- ™
widerstände»
Fig»8 zeigt ein Ausführungsbeispiel des Frequenzteilers nach
der Erfindung mit zwei logischen Schaltungen, die aus komple«
mentaren M)S-Feldeffekttransistoren aufgebaut sind«.
Fig.9 zeigt das als integrierte Schaltung ausgeführte Ausfuhrungsbeispiel,
nach der Fig.8»
Eine logische Schaltung mit den logischen Schaltfunktionen;
A = BI1 + AI2 und B = ΒΙχ +
gestattet die Halbierung der Frequenz der Eingangssignale I_
und I2.
Ist Ip gleich I-,, so erhält man für die vorstehend angeführte
logische Schaltung die in der Fig.l. dargestellte Tabelle
der logischen Zustande. Die Pfeile zeigen die auftretenden Aenderungen der Zustände an. lie aus der Tabelle ersichtlich
ist, ändert sich der Zustand der eine bestimmte Aenderung bewirkenden Grosse nicht·
009821/1833
bad
Die Aend.erungsfreq.uenz jeder Grosse A und Bist'„ wie aus
dem Signaldiagramm nach der ]?ig»2 ersichtlich, gleich der
Half te der irequenz der Eingangsgrößen I^ und Ig*
Die durch die Zustandstabelle der Pig.l. gegebene Er~
läuterung der Vorgänge ist unvollständig, da auch die Aenderungazeiten
der Grossen I-, und Ip berücksichtigt werden müssen, so
kurz diese Zeiten auch sein mögen* Da in der Praxis die Gröss.en I1 und Ι« durch gegenseitige Umwandlung erhalten werden, sind
die Aenderungen einer dieser Grossen gegenüber den Aenderungen der anderen Grosse etwas verzögert»
Die in der Zustandstabelle der Pig»3 gestrichelt eingerahmte
Zustandsänderung ist verboten* Diese Zustandsänderung darf erst
durch eine GrÖsse bewirkt werden, die dem zeitlich nächst»
folgenden Zustand zugeordnet ist» Deshalb muss durch ein Verzögerungsglied
verhindert werden, dass diese Zustandsänderung auftrittj, bevor die G-rösse I« den Zustand 1 angenommen hat©
Die der Pig »2 entsprechende Pig»4 zeigt die logischen
Werte, welche die verschiedenen Signale im Laufe der Zeit
annehmen, wobei die Verzögerung mit R und die verbotene Zustandsänderung mit TI bezeichnet ist»
Palls I1 gegenüber I2 verzögert ist, sind zwei Zustands»
änderungen verboten und zwar eine des Signals A und eine des Signals 3*
Das in der Pig»!? dargestellte erste Jlusfuhrungsbsispiel des
Itequenzteilers nach der Erfindung umfasst eine logische
00SS21/1833
BAD
Schaltung mit acht MOS«]?eldeffekttransi stören 1*8 vom n»iDyp»
welche nach dem Anreicherungsmodus arbeiten -und mit vier Last*»
widerständen 9·*12» Jeder der acht Transistoren "besitzt, wie· j
■ ■ I
lediglich beim Transistor 1 bezeichnet, eine Abflusszone 15» eine j
isolierte. Steuerelektrode 16 und eine Qpellenzone 1-7» Die Abflusszone
des Transistors 1 ist mit dem uastwiderstand 9 sowie mit
der Steuerelektrode des Traiisisrfcros 2 "und die Abfluss zone de«
Transistors 5 mit dem lastwiderstand 11 sowie mit der Steuer·»
elektrode des Transistors 8 verbunden«, Die Abfluss-zonen der
Transistoren 2 und 3> sind mit dem !testwiderstand 10 und den
Steuerelektroden der Transistoren 1 und β verbunden, während die
Abflusszonen der Transistoren 6 und 7 mit dem festwiderstand
und der Steuerelektrode des Transistors 5 verbunden sind» Die
Abflusszone des Transistors: 4 ist mit den Quellenzonen der
Transistoren 2 und 6 und die Abflusszone dea Transistors. 8 mit t
den ^iellenzonen der Transistoren 3 und 7 verbunden» Die ;
Quellenzonen der Transistoren 1, 4» 5 und 8 liegen am negativen g
Pol 14 einer nicht dargestellten Stromquelle, während die Quellenzonen der Transistoren 2 und β mit der Abflusszone des
Transistors 4 und die Quellenzonen der Transistoren 3- und 7 mit
der Abflusszone des Transistors 8 verbunden sind*. Das Steuersignal
I1 liegt an den Steuerelektroden der Transistoren 3 und 7 und
das Steuersignal I2 an der Steuerelektrode dess Transistors 4»
Die Signale A? B, J. und B treten an den Anschlüssen der Säst··
widerstände 10, 12, 9 bzw» H auf p die nicht mit dem positiven
Pol 13 der Stromquelle verbunden sind»
061121/1013
Die in der Pig.6 dargestellte logische Schaltung weist die
■gleichen Schaltelemente auf, wie die logische Schaltung nach der
Pig*5* Bei der Schaltung nach der Pig»6 sind jedoch die Quellen··
zonen der MOS^Peldeffeldrbransisrfcoren 2, 3, 6 und ^ alle mit den
miteinander· verbundenen Abflusszonen der MCB-?eldeffekttransistoren
4 und 8 verbunden, während bei der Schaltung naeh der Pig^S die
Quellenzonen der MQS>Peldeff efettransistoren 2, und 6 mit der
Abflusszone des MOS^Peldeffekttransigtors 4 und die Quellen··
zonen der MQS-Peldeff ekttransistoren 3 und 7 mit der Abfluss zone
des MOS-PeldeffelrttranBistora 8 verbunden sind· Bie logische
Schaltung nach der Pig»6 ist somit die duale Schaltung zur
logischen Schaltung nach der Pig»5» wobei einerseits die logischen
Zustände 0 und IL und andererseits die logischen funktionen
UlD und ODER vertauscht sind» Die logische Schaltung nach d er
Pig*6 hat die gleichen logischen Schaltfunlrtionen wie die
logische Schaltung nach der PigJS nämlichι
I = (A + I2) (B + I1) = (A + I2) + (B + I1) = AI2 +
B = (A * T2) (B + I1) = (I + T2) + (B + T1) = AI2
Die logischen Schaltungen nach den Pig·5 und 6 benötigen
viel, weniger Schaltelemente als die bekannten logischen Prequenz*
teilerschaltungen» Zudem stellen sie tosine hohen Anforderungen
an die zuzuführenden Eingangssignale» Bs genügt zum sicheren Arbeiten dieser Schaltungen, dass die gegenseitige Verzögerung
der Eingangssignal® grosser ist al», ein bestimmter Ufert·
BAO ORIGINAL
Bei den beschriebenen logischen Schaltungen können die iastwiderstande 9 bis 12 durch iViOS-JTeldeffekttransistoren ersetzt
werden· Man erhält dadurch beispielsweise aus der Schaltung nach
der 3?ig»6 die in der Pig.7 dargestellte logische Schaltung» In
dieser Schaltang sind die vier Lastwiderstände 9 bis 12 durch
die vier Mö3~3?eldeffekttransistören 18 bis 21 ersetzt, wobei
alle Abflusszonen dieser Transistoren mit dem positiven Pol
der Stromquelle und alle Steuerelektroden mit einer Steuer«·
klemme 22 verbunden sind«, legt man an diese Hemme eine Impuls« g
quelle ι die kurze positive Impulse liefert, so arbeitet die Schaltung mit pulsierender Energie * Dadurch wird der mittlere
Stromverbrauch erheblich/vermindert ? da die Transistoren 18 biß
21 nur wahrend der Zeitdauer der kurzen Impulse leiten und sonst
gesperrt sind, wobei der Zustand dsr logischen Schaltung durch
die Streukapasitäten der -Schaltung aiifreoht/erhalten ??irde Da
die logische Schaltung nach der 51Ig3*; m-jc SBS^folöeffelEttranElafcoren
aufweist, kann sie besonders leicht als integrierte Schaltung hergestellt werden» ^
Die in der'fig.B aargestellte [Peilerschal tuxig besteht
aus zwei parallel geschalteten logischen Schaltungen,, die aus komplementären EOS-leldeffelrbtransistoren aufgebaut sind· Bei
dieser iDeilerschaltung wird, lediglich Strom zum Laden der
Streukapazitäten während der Zustandsänderungen der logischen
Grossen benötigt, wobei der Stromverbrauch der Arbeitsfrequens
proportional ist» Sie Teiler schaltung nach dar S1Ig0S Hat die
gleichen logischen Schaltfunittioneii wie die frisier beschriebenen
logischen Schaltungen» -; /
003321/1833
BADORiGlNAL
itia cms
Die Schaltung nach der I?ig*8 besitzt acht MOS-i'eldeffekt«
transistoren 31 bis 38 vom n-Iyp und acht MOS-Feldeffekttran«· .
sistoren 41 bis 48 vom p~Q?yp. In der ]?ig,8 sind die Transistoren
vom n-QJyp unterhalb der gestrichelten Linie und die Transistoren
vom p-»Typ oberhalb der gestrichelten Linie gezeichnet» Die
Abflusszonen, Quellenzonen und Steuerexektröden der Transistoren
31 bis. 38 sind gleich geschaltet me die Abflusszonen, Quellenzonen
und Steuerelektroden der Transistoren 1 bis 8 in der Fig*5, wahrend die Abflusszonen, Quellenzonen und Steuerelektroden
der Transistoren 41 bis 48 gleich geschaltet sind wie die Abfluss»
Zonen, ftuellensonen und Steuerelektroden der Transistoren 1
bis. 8 in der Ί?1§&6Ο Ausserdem sind die Abflusszonen der Tran»
sistoren 31 und 41? der Transistoren 32L, 33, 42 und 43, der
'DrariSistören 30, 37, 46 und 47» bzw.» der Transistoren 35 und 45
je miteinander verbunden«. Bas Gleiche gilt fur die Steuer«·
elelrfrrodfin der Transistoren 3.1-, 41, 3β und 46 s der Transistoren
34j 43 tuid 47? der Transistoren 33, 37 und 44, der Transistoren
35 νιιά 45 bzvr.«. der Transistoren 32 unä 42.* Bas Eingangssignal L
wird an die Btsusreiektroden der Transistoren 33:, 37 unä-44- und *
das. Eingangs signal Ig an die Steuerelektrode!! der Transistoren 54^,
43 und 47 angelegt»
Di'5 SUga, 9 seigt die Schaltung naoh dar 'iig^S in äsr fora
einer intG^rierten Schaltung* Diese integrierte Schaltung
besitzt öIb Eslbleiterstibstrat mit einem oberhalb der Mittel·=»
linie ±±eg&na<3n ableitenden Bereich uns einen unterhalb dsr
Jkittsl3J.ni© 1 legenden p«leitanden Bereich» Χ·ί.^ sohraffisrtsa
009821/1813 - ■
BAD ORK5iNäl£iifl0 C^* .
Zonen 31 "bis 38 stellen die Steuerelektroden der
effekttransistoren 31- bis, 38 vom n«ffyp d ar, während die.
schraffierten Zonen 41 bis 48 die Steuerelektroden der MOS·*
Feldeffekttransistoren 41 bis 48 vom p-^yp darstellen* Dia
Kontakte der Abflusszonen "und der Quellenzonen der MOS'-Feldeffekttransistoren
sind durch gestrichelte Eechtecke, die Inseln vom P « Leitfähigkeitstyp durch strichpunktierte Hecht»
ecke wie 49 und die Inseln vom η -ieitfähigkeitstsTP durch
strichpunktierte Hechtecke wie 50 angezeigt* Die verschiedenen Verbindungen sind durch parallel© linien 51 dargestellt*
Die Schaltung nach der l*ig»8 ist eine binäre leilschaltiing t
Ein erfindungsgemässer Prequensteiler kann mehrere solcher in
Kaskade geschalteter ü?eilsohaltungen umfassen, wobei die Mis?·
gange A, X der einen Teilerschaltung mit den Eingängen I, und
Ι« der folgenden !Eeilerschaltung verbunden sind*
009921/189?
BAD ORfQJNü«i« :
Claims (4)
- Pat entanspruche ιElektronischer !frequenzteiler mit mindestens einer logischen Schaltung, welche, in Boolescher 3?orm ausgedruckt^ die logischen SehaltfunktionenA = BI. + AIg und B = BI1 + 2hat, worin I und I„ zwei komplementibre Bingangsgrössen und A und B zwei AusgangsgriSsaeii sind, dadurch gekennzeichnet, dass die logische Schaltung drei Paare von IPeldeff ekttransistoren (2~3, 6«7» 4-8J 32-33,36-37f 34-38), von denen jeder eine Quellenzone (17)» eine Abflusszone (15) "und eine Steuerelektrode (16) besitzt, und zwei Ausgänge (A,Bj A,B) aufweist, von denen der eine mit den Abflusszonen eines ersten Transistorpaarea und der andere mit den Abflusszonen eines zweiten Transistorpaares verbunden ist* dass entweder die Quellenzone eines Transistors des ersten Paares und die Qnellenzone eines Transistors des zweiten Paares mit der Abfluss; one eines Transistors des dritten Paarea und die φιβίίβηζοηβ des anderen Transistors des ersten Paares und die Quellensone dea anderen Transistors des zweiten Paares mit der Abflusszone des anderen Transistors des dritten Paarea verbunden ist, ödest die Qaellenzonen der vier Transistoren des ersten und zweiten Paares mit ä.en Abfluss«» zonen der Transistoren des dritten Paarea verbunden sind, und dass die Qjiellenzonen der beiden Transistoren des dritten Paares mit eiHtsm Pol (14) ainer Stromquelle verbunden sind·009121/1833BAD OH Vt
- 2.) frequenzteiler nach Anspruch 1, dadurch gekennzeich·· net, dass die beiden genannten Ausgänge über je einen Last- . widerstand (10,12) mit dem anderen Pol (13) der Stromquelle verbunden sind»
- 3.) !Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, dass die beiden genannten Ausgänge Über „je einen Transistor mit des anderen Pol (135 der Stromquelle verbunden sind, welche Transistoren als Lastwiderstan&e wirken, und vom gleichen Τνυ sind wie die Transistoren der genannten Paare*
- 4.) !Frequenzteiler nach Anspruch 1, gekennzeichnet durchzwei logische Schaltungen mit gemeinsamen Ausgängen 5 wobei die Transistoren der einen logischen Söhalinmg zn dcäi Sc&iieistoren der anderen Icgis^lian Schaltung !Komplementär sindo5·} -JreuiisE.s'beilsr nach Anspruch 49 isii; molxrsren aas je swei logischen Sclral'Siiiigen gsbild-fc;« κϊ,ϊι£:ϊΟ2ι Sail^rsttifen^ dadurch gekennseiviai3"cf tess sr -fC..: 'i^c,'^ί-^-Ρδύ t-ubf'ü/mxig in e'Lt-.m Halbleitersubstrat aasgsbilfiet ist;, v:3b-::t. ■-:.-."..■, lo-::l^päoa Schaltungen Eilt cl-sii Sransistoren vom n-^tjp cVll-^.v Soilerairafeii in einem p-ieiteiixii-a BoreieSi des Substrate "und dio logisohsa Schaltungen mrt ü-jü ffr&nsis'-joren vom p'-Syp allsK fsilerstufar«. in einem n-leiteiifeii Be^eioli dea i^os'Grate ausgebildet sind»BAD ORIGINALLeersei t'e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1682268A CH483754A (fr) | 1968-11-11 | 1968-11-11 | Circuit diviseur de fréquence |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1956485A1 true DE1956485A1 (de) | 1970-05-21 |
DE1956485B2 DE1956485B2 (de) | 1972-11-23 |
DE1956485C3 DE1956485C3 (de) | 1978-09-28 |
Family
ID=4420526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1956485A Expired DE1956485C3 (de) | 1968-11-11 | 1969-11-10 | Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren |
Country Status (11)
Country | Link |
---|---|
US (1) | US3619646A (de) |
JP (1) | JPS4824343B1 (de) |
AT (1) | AT289893B (de) |
BE (1) | BE741289A (de) |
CH (1) | CH483754A (de) |
DE (1) | DE1956485C3 (de) |
FR (1) | FR2023009A1 (de) |
GB (1) | GB1278650A (de) |
NL (1) | NL6916712A (de) |
SE (1) | SE354752B (de) |
SU (1) | SU362550A3 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5024818B1 (de) * | 1970-08-11 | 1975-08-19 | ||
GB1338983A (en) * | 1971-02-10 | 1973-11-28 | Suwa Seikosha Kk | Electronic watches |
US4049974A (en) * | 1971-08-31 | 1977-09-20 | Texas Instruments Incorporated | Precharge arithmetic logic unit |
JPS5534646Y2 (de) * | 1975-04-25 | 1980-08-16 | ||
CH583483A5 (de) * | 1975-09-17 | 1976-12-31 | Centre Electron Horloger | |
CH607461A5 (de) * | 1975-12-10 | 1978-12-29 | Centre Electron Horloger | |
CH613839B (fr) * | 1977-06-08 | Ebauches Sa | Etage diviseur de frequence binaire. | |
CH613318A5 (de) * | 1977-07-08 | 1979-09-14 | Centre Electron Horloger | |
US4445051A (en) * | 1981-06-26 | 1984-04-24 | Burroughs Corporation | Field effect current mode logic gate |
US4831284A (en) * | 1988-03-22 | 1989-05-16 | International Business Machines Corporation | Two level differential current switch MESFET logic |
RU205280U1 (ru) * | 2021-01-22 | 2021-07-07 | Публичное акционерное общество "Микрон" (ПАО "Микрон") | Делитель частоты |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3383569A (en) * | 1964-03-26 | 1968-05-14 | Suisse Horlogerie | Transistor-capacitor integrated circuit structure |
US3267295A (en) * | 1964-04-13 | 1966-08-16 | Rca Corp | Logic circuits |
US3363115A (en) * | 1965-03-29 | 1968-01-09 | Gen Micro Electronics Inc | Integral counting circuit with storage capacitors in the conductive path of steering gate circuits |
US3284782A (en) * | 1966-02-16 | 1966-11-08 | Rca Corp | Memory storage system |
US3515901A (en) * | 1968-04-01 | 1970-06-02 | North American Rockwell | Nand/nor circuit |
-
1968
- 1968-11-11 CH CH1682268A patent/CH483754A/fr not_active IP Right Cessation
-
1969
- 1969-11-05 BE BE741289D patent/BE741289A/xx unknown
- 1969-11-05 NL NL6916712A patent/NL6916712A/xx unknown
- 1969-11-06 AT AT1043369A patent/AT289893B/de not_active IP Right Cessation
- 1969-11-07 JP JP44089021A patent/JPS4824343B1/ja active Pending
- 1969-11-07 FR FR6938546A patent/FR2023009A1/fr not_active Withdrawn
- 1969-11-07 GB GB54630/69A patent/GB1278650A/en not_active Expired
- 1969-11-10 DE DE1956485A patent/DE1956485C3/de not_active Expired
- 1969-11-10 SE SE15385/69A patent/SE354752B/xx unknown
- 1969-11-11 SU SU1374711A patent/SU362550A3/ru active
- 1969-11-12 US US875680A patent/US3619646A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
BE741289A (de) | 1970-04-16 |
NL6916712A (de) | 1970-05-13 |
GB1278650A (en) | 1972-06-21 |
FR2023009A1 (de) | 1970-08-07 |
DE1956485C3 (de) | 1978-09-28 |
SE354752B (de) | 1973-03-19 |
AT289893B (de) | 1971-05-10 |
DE1956485B2 (de) | 1972-11-23 |
SU362550A3 (de) | 1972-12-13 |
US3619646A (en) | 1971-11-09 |
JPS4824343B1 (de) | 1973-07-20 |
CH483754A (fr) | 1969-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3708499C2 (de) | ||
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2252371B2 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE1956485A1 (de) | Elektronischer Frequenzteiler | |
DE10241982B4 (de) | Digitale Signal-Verzögerungs-Einrichtung | |
DE2053461B2 (de) | Schaltungsanordnung fuer eine bistabile kippschaltung | |
DE1271185B (de) | Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode | |
DE2241267B2 (de) | Rückstellbarer binärer Flip-Flop aus Halbleiterbauelementen | |
DE2362170A1 (de) | Nichtlineare integrierte schaltung | |
DE3717922A1 (de) | Als integrierte schaltung ausgebildete schaltereinrichtung | |
DE2315201A1 (de) | Flip-flop-schaltung | |
DE3531599C2 (de) | ||
DE2455125C2 (de) | Frequenzteilerstufe | |
DE3144513C1 (de) | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt | |
DE2248238C3 (de) | Flip-Flop-Schaltungsanordnung | |
DE3823738A1 (de) | Logikschaltung | |
DE19719448A1 (de) | Inverterschaltung | |
DE2355095A1 (de) | Schaltungsanordnung zur vermeidung der auswirkungen von kontaktprellen | |
DE2327671C3 (de) | Schaltungsanordnung zur Unterdruckung von Storimpulsen | |
DE1537298B2 (de) | Bistabile Kippstufe mit Vielfacheingängen | |
DE1762436B2 (de) | Verknuepfungsschaltung in ttl-technik | |
DE2256616A1 (de) | Flip-flop-schaltung | |
DE1212163B (de) | Multistabiler Schalter zum gleich haeufigen Belegen von gleichartigen Einrichtungen in Fernmelde-, insbesondere Fernsprechanlagen | |
DE2460671C3 (de) | Integrierte Schaltung in MOS-Technik für einen Richtimpulsgeber | |
DE2829968A1 (de) | Bistabile logische kippschaltungsanordnung vom jk-typ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |