DE2053461B2

DE2053461B2 - Schaltungsanordnung fuer eine bistabile kippschaltung

Info

Publication number: DE2053461B2
Application number: DE19702053461
Authority: DE
Inventors: Eric Andre Cernier Neuen bürg Vittoz (Schweiz)
Original assignee: Centre Electronique Horloger S A, Neuenburg (Schweiz)
Priority date: 1969-10-31
Filing date: 1970-10-30
Publication date: 1973-06-28
Also published as: NL7015737A; DE2053461A1; US3619644A; FR2085566B2; JPS492418B1; ATA871670A; BE757117R; GB1300298A; FR2085566A2; AT332456B; SE365921B

Description

A = BZ₁ + ΆΙ, und B = Zf/, + AI.,

A =£?/,+ Z/., und B = Zf/, + Λ/., ₁₀ hat worin /, nud /., zwei komplementäre Eingangshat, worin I₁ und /.,' zwei komplementäre Ein- größen und A und B zwei Ausgangsgrößen sind wogangsgrößen und A und B zwei Ausgangsgrößen bei die logische Schaltung drei Paare von Feldeffekt- smd, wobei die logische Schaltung drei Paare von transistoren m,t jeweils einer Quelle einer Senke und Feldeffekttransistoren mit jeweils einer Quelle, eii.er Steuerelektrode und zwe, Ausgange AB, 3T, Ή einer Senke und einer Steuerelektrode and zwei 15 aufweist, von denen der erne mit den Senken eines

ersten Transistorpaares und der andere mit den Senken eines zweiten Transistorpaares verbunden ist. Bei einer bevorzugten Ausführungsform der Schaltungsanordnung nach dem Hauptpatent ist die Quelle eines Transistors des ersten Paares und die Quelle eines Transitsors des zweiten Paares mit der Senke eines Transistor des dritten Paares und die Quelle des anderen Transistors des ersten Paares und die Quelle des anderen Transistors des zweiten Paares mit der Senke des dritten Pnares verbunden, wobei die Quel-

Ausgänge A, B, ~Ä, Zf aufweist, von denen dereine mit den Senken eines ersten Transistorpaares und dor andere nrt den Senken eines zweiten Tran-Msiorpaares veibunden ist. und wobei die Quellen der beiden Transistoren des dritten Paares mit einem Pol einer Stromquelle verbunden sind. nr;h der deutschen Auslegeschrift I°'<i485, dadurch ge kennzeichnet, daß die Quellen eines Transistors (18) des ersten Paares und eines Transistors (19) des zweiten Paares getrennt mit der Senke jeweils eines Transistors (22 bzw. 23) des dritten Paares verbunden sind, daß die Quellen der beiden anderen Transistoren (17, 20) zusammen mit Jer Senke eines siebenten Tran-

der beiden Transistoren des dritten Paares mit einem Pol einer Stromquelle verbunden sind.

Bei dieser Ausführungsform kann ein Transistor des erster. Paares und ein Transistor des zweiten

sistors (29) verbunden Mnd u; i daß die Quelle 3° Paares, dessen Quelle mit der Quelle des Transistors des siebenten Transistors (29) mit dem Pol der des ersten Paares verbunden ist, gleichzeitig gleitend

gemacht werden (Transistoren 33 und 37 nach F1 g. S des Hauptpatentes). Wenn am Ausgang A eine kapa-

zitive Belastung angelegt wird, die viel größer ist als

Spannungsquelle verbunden ist, χ it dem auch die Quellen der beiden Transistoren (22, 23) des dritten Paares verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, da- 35 die Belastung am Ausgang B, oder umgekehrt, so durch gekennzeichnet, daß ein viertes, fünftes. wird die Funktion der bistabilen Kippschaltung gestört. Versuche haben gezeigt, duß diese Schwierigkeiten auftreten, wenn das Verhältnis der kapazitiven Belastungen größer als ungefähr 10 ist.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, bei der dieser Nachteil nicht auftritt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Quellen eines Transistors des ersten

sechstes und siebentes Feldeffekttransistorpaar
(9-10,11-12, 13-14, 15-16) vorgesehen ist, wobei
die beiden Quellen und die beiden Senken jedes
Paares miteinander verbunden sind, daß die 40
Quellen des vierten (9-10) und fünften (11-12)
Paares mit dem anderen Pol der Stromquelle und
die Senken des vierten und fünften Paares jeweils
mit den Quellen des sechsten (13-14) bzw. siebenten (15-16) Paares verbunden sind, deren Senken 45 ^{Paares und eines} Transistors des zweiten Paares gemit den Senken des ersten (17-18) bzw. zweiten trennt mit der Senke jeweils eines Transistors des (19-20) Paares verbunden sind, und daß die Tran- dritten Paares verbunden sind, daß die Quellen der sistoren der ersten drei Paare sowie der siebente beiden anderen Transistoren zusammen mit der Senke Transistor (29) von einem ersten Leitfähigkeits- eines siebenten Transistors verbunden sind und daß typ ind, während die Transistoren der vierten, 50 die Quellen der beiden Transistoren und des siebenfünften, sechsten und siebenten Transistoren vom ten Transistors mit dem einen Pol einer Spannungsentgegengesetzten Leitfähigkeitstyp sind. q^uelle verbunden sind.

3. Schaltungsanordnung nach Anspruch 2, da- Gemäß einer vorteilhaften Ausgestaltung der Erdurch gekennzeichnet, daß zwei Umschalter findung weist die Schaltungsanordnung ein viertes, (25-26, 27-28) vorgesehen sind, welche je ein 55 fünftes, sechstes und siebentes Feldeffekttransistor-Feldeffekttransistorpaar von entgegengesetzter P^aar auf- wobei die beiden Quellen und die beiden Leitfähigkeit aufweisen. Senken jedes Paares miteinander verbunden sind,

4. Schaltungsanordnung nach Anspruch 3 mit wobei die Quellen der vierten und fünften Paare mit mehreren Stufen, dadurch gekennzeichnet, daß ^dem anderen Pol der Stromquelle und die Senken des sie in integrierter Form in einem gleichen Substrat 60 vierten und fünften Paares jeweils mit den Quellen gebildet ist, wobei die Transistoren des n-Leit- des sechsten bzw. siebenten Paares verbunden sind, fähgkeätstyps in einem Abschnitt vom p-Leit- deren Senken mit den Senken des ersten bzw. zweiten fähigkeitstyp dieses Substrats und die Tranistoren Paares in Verbindung stehen, und wobei die FeIdvom p-Leitfähigkeitstyp aller Stufen in einem Ab- effekttransistoren der ersten drei Paare sowie der schnitt des n-Leitfähigkeitstyps dieses Substrats 65 siebente Transistor von entgegengesetztem Leitfähiggebildet sind. keitstyp sind als die Feldeffekttransistoren der vierten,

fünften sechsten und siebenten Transistorpaare. Eine bevorzugte Anwendung dieser Schaltungs-

2 053 46?

anordnung besteht in der Verwendung als Frequenzteilerschaltung.

Die Erfindung wird im folgenden an Hand der Zeichnung noch näher erläutert. In der Zeichnung zeigen

F i g. 1 und 2 eine kombinierte UND-NOR-Tor bzw. eine Schaltungsanordnung, die zur Erläuterung des Ausgangspunktes der Erfindung dienen,

F i g. 3 ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.

Die in der deutschen Auslegeschrift 1 956 485 beschriebenen Schaltungsanordnungen für eine bistabile Kippschaltung, die die Gleichungen

/1=5/,+ ~ÄI, und B = ]?/, + AI₂

erfüllen, weisen zwei logische Umschalter und zwei '■.ombinierte UND-NOR-Tore auf, von denen eines als komplementärer MOS-Feldeffekttransistor in Jc F i g. 1 zu Erläuterungszwecken dargestellt ist. Dieses Tor umfaßt die MOS-Feldeffekttransistoren 1, 2, 3 und 4 des p-Leitfähigkeitstyps und vier MOS-FeIdeffekttransistoren 5, 6, 7 und 8 des n-Leitfähigkeitstyps. Die Prüfung, ob dieses komplementäre Tor der logischen Schaltung

X = α b + c ä

entspricht, kann ohne Schwierigkeiten durchgeführt werden, wobei

a =

αι..

erhalten wird, wenn a = ~B, b = I₁, c = ~Ä, d = /., ist.

Die Kombination aus den logischen Umschaltern j ad den kombinierten UND-NOR-Toren ergibt die in F i g. 2 ebenfalls nur zur Erläuterungszwecken dargestellte Schaltung, die aus zehn MOS-Feldeffekttransistorpaaren 9-10, 11-12, 13-14, 15-16, 17-18, 19-20, 21-22, 23-24, 25-26 und 27-28 besteht. Die beiden komplementären Tore enthalten jeweils die Paare 9-10, 13-14, 17-18, 21-22 und 11-12, 15-16, 19-20 und 23-24. Die beiden Umschalter werden durch die Paare 25-26 bzw. 27-28 gebildet, welche die Variable A \n~Ä bzw. B in Έ umkehren. Die vorstehend beschriebene bevorzugte Ausführungsform (F i g. 8) in der deutschen Auslegeschrift 1 956 485 ergibt sich aus dieser zu Erläuterungszwecken dargestellten F i g. 2 durch paarweise Kombination der MOS-FeIdeffekttransistoren 10-11, 9-12, 21-24 und 22-23. Dieses Ausführungsbeispiel enthält somit nur noch acht Paare. Eine Prüfung ergibt jedoch, daß die durchgeführten Kombinationen dazu neigen, d«ß siel. A =■ B ergibt.

In gewissen Fällen, z. B. wenn I₁ = I ist, leiten die Transistoren des ersten und zweiten Transistorpaares, deren Quellen miteinander verbunden sind (Transistoren 33 und 37 in F i g. 8 des Hauptpatentes) gleichzeitig. Dadurch wird die Funktion der Schaltungsanordnung gestört, wenn der Ausgang A eine größere kapazitive Belastung als der Ausgang B aufweist, oder umgekehrt. Es treten Störungen auf, wenn das Verhältnis dieser kapazitiven Belastungen größer als ungefähr 10 ist. Diese Schwierigkeiten ergeben sich nicht, wenn die Transistoren 10-11, 9-12 und 22-23 nach der erläuternden Schaltung nach F i g. 2 nicht in der Art zusammengefaßt werden, wie dies bei der bevorzugten Ausführungsform des Hauptpatentes der Fall ist.

ίο Damit weist die bevorzugte Ausführungsform dor vorliegenden Anmeldung die in F i g. 3 dargestellte Form auf. In dieser Schaltung ersetzt der MOS-Feldeffekttransistor 29 die Transistoren 21 und 24 nach dem erläuternden Schaltbild nach Fig. 2. Es ist erkennbar, daß drei der vier möglichen und bei dem bevorzugten Ausführungsbeispiel des Hauptpatentes durchgeführten Zusammenfassungen von Transistoren in dem Schaltbild nach Fig.3 nicht durchgeführt worden sind.

ao An die Ausgangs A und B der Schaltungsanordnung nach F i g. 3 können beliebige kapazitive Belastungen angeschlossen werden, und zwar untc In kaufnahme des Aufwandes von drei zusätzlichen MOS-Feldeffekttransistoren gegenüber der bevorzug ten Ausführungsform des Hauptpatentes.

Die Wirkungsweise der Schaltungsanordnung nach F i g. 3 ist folgende:

Es sei zunächst der logische Zustand angenommen, bei dem an den Eingängen/, und L, eine logische π

bzw. eine logische 1 anliegt und bei dem die Aufgänge A, Ά, B, Ή jeweils die Werte 1, 0, 0 und 1 aufweisen. Die Transistoren 9,12, 14,15,16, 17, 18,19 25 und 28 sind gesperrt, während die Transistoren 10 11, 13, 20, 22, 23, 26, 27 nud 29 leitend sind. Liesei Zustand ist stabil und bleibt erhalten, so lange, wie die Eingänge/, und /., unve-ändert bleiben. Wenn /, den Wert 1 annimmt, nimmt der inversierte Eingang /., den Wert 0 ein, wobei die Transistoren 10, 11 und 29 gesperrt werden, während die Transistoren 14.

15, 18 und 19 leitfähig werden. Dies bewirkt den Übergang des Ausganges A auf eine logische 0. Die Transistoren 20 und 26 werden gesperrt, während die Transistoren 16 und 25 leitfähig werden, wodurch Ά den logischen Wert 1 annimmt. Dabei wird weiterhin der Transistor 13 gesperrt, und der Transistor 17 wird leitfähig. Die Schaltungsanordnung hat dann einen zweiten stabilen Zustand erreicht, der bis zum nächsten Wechsel der Zustände der Eingänge /, und /., beibehalten wird. Der Zyklus wird dann bis zur Rückkehr in den anfänglichen stabilen Zustand fortgesetzt.

Der vollständige Zyklus weist vier Übergänge jedes der Eingänge /, und I_n, jedoch nur zwei Übergänge jedes der Ausgänge A, ~Ä, B und Έ auf. Auf diese Weise ist die bistabile Schaltungsanordnung in vorteilhafter Weise als durch den Faktor 2 teilende Frequenzteilerstufe verwendbar.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren mit mindestens einer logischen Schaltung, welche in Boolescher Form ausgedrückt die logischen Schaltfunktionen

Die deutsche Auslegeschrift 1 956 485 bezieht sich auf eine Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren, mit mindestens einer logischen Schaltung, welche in Boolescher Form ausgedrückt die logischen Schaltfunktionen