DE2660843C2 - Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung - Google Patents

Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung

Info

Publication number
DE2660843C2
DE2660843C2 DE19782660843 DE2660843A DE2660843C2 DE 2660843 C2 DE2660843 C2 DE 2660843C2 DE 19782660843 DE19782660843 DE 19782660843 DE 2660843 A DE2660843 A DE 2660843A DE 2660843 C2 DE2660843 C2 DE 2660843C2
Authority
DE
Germany
Prior art keywords
transfer
counting
transistors
carry
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19782660843
Other languages
English (en)
Inventor
Dieter 8024 Oberhaching Eichrodt
Friedhelm 8000 München Elsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Application granted granted Critical
Publication of DE2660843C2 publication Critical patent/DE2660843C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/16—Circuits for carrying over pulses between successive decades
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/56—Reversible counters

Description

Die vorliegende Erfindung betrifft eine als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.
Eine bekannte Möglichkeit der Ausbildung von logischen Vcrknüpfungsschaltiingen in integrierter MOS-Technik zur binären Signalübertragung stellen statische Gatter dar, in denen ein als Lastwiderstund geschalteter MOS-Transistor und wenigstens ein Schalt-MOS-Transistor in Reihe geschaltet sind. Der Verbindungspunkt von Lasttransistor und Schalttransistoren stellt den Ausgang der Stufe dar. Die Steuerclektroden der Schalttransistoren stellen die Eingänge der Stufe dar. Immer dann, wenn der aus Schalttransistoren bestehende Stronipfad durchgeschaltet ist. so fließt ein Gleichstrom über die gesamte Stufe, d. h., eine solche Stufe verbraucht Ruhe-Verlustleistung. Bei vielstufigen logischen Schahungsanordnungen, welche logische oder arithmetische Operationen mit dabei entstehenden Übertragssignalcn ausführen (beispielsweise Addition von Mehrbit-Wörtern), wird die Verlustleistung bei Verwendung solcher Gatterstufen für die Übertragssignale beträchtlich.
Weiterhin muß am Ausgang solcher Gatterstufen aus Gründen der Störsicherheit ein bestimmter minimaler Signalhub gewährleistet sein. Dieser Signalhub ist durch das Leitfähigkeitsverhältnis von Schalttransistoren zu Lasttransistor festgelegt, wobei dieses Leitfähigkeitsverhältnis seinerseits durch die charakteristischen Transistorgrößen Kanallängc und Kanalbreite gegeben ist. ίο Derartige Gatter werden daher auch als Verhältnistgatter bezeichnet. Damit der Signalhub groß ist. muß dieses Verhältnis von Kanalbreite zu Kanallänge für den als Lastwiderstand geschalteten MOS-Transistor groß gewählt werden. Daraus folgt, daß die Freiheit bei der Dimensionierung von statischen Verhältnisgattern beschränkt ist. Dies ist insbesondere für die Schaltzeiten solcher Gauer nachteilig. Ist der Ausgangswiderstand aufgrund der vorgenannten Dimensioniesungsvorschrift hinsichtlich des Signalhubes groß, so werden auch die aus Ausgangswiderstand einer vorangehenden Stufe und kapazitivem Eingaiigswiderstand der nachfolgenden Stufe gebildeten Zeitkonstanten groß, wodurch die Schaltzeiten entsprechend groß werden.
Um den vorgenannten Nachteil bei Verhältnisgattern zu vermeiden, sind verhältnislose dynamische Gatter bekanntgeworden. Bei derartigen verhältnislosen dynamischen Gattern wird aber der Vorteil einer geringen Gleichstrom-Verlustleistung wegen der hier erforderlichen Steuertaktc durch größere Schaltungskomplexität erkauft.
Es ist weiterhin bekannt, daß MOS-Transistoren symmetrisches Schaltverhallen besitzen, ct. h.. sie können mit ihrer gesteuerten Strecke zwischen Source und Drain direkt in einen signalführenden Zweig eingeschal- K tct werden, wobei eine Signalübertragung (Transfer als Funktion von an der Steuerelektrode (Gate) stehenden Steuersignalen in beiden Richtungen möglich ist.
Ferner ist aus der US-PS 39 43 378 ein synchroner Binärzähler in CMOS-Technik bi/i.mnt. der aus einer Vielzahl von hintereinander geschalteten Zählerstufen mit jeweils einem Flip-Flop besteht.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine gleichstromfreie Übertragung von Übertragssignalen in logischen Schaltungsanordnungen zu schaffen, wobei durch Vermeidung dynamischer verhältnisloser Gatter statisches Schaltverhalten gewährleistet sein soli.
Diese Aufgabe wird bei einer logischen Schaltungsanordnung der eingangs genannten Art gemäß dem kennzeichnenden Teil des Anspruc: 1 gelöst.
Daraus ergibt sich der Vorteil einer praktisch gleichsiromverlustleistungsfrcicn Übertragung von Übertragssignalen, wobei auch die Dimensionierungsfreiheit nicht begrenzt ist, weil aufgrund der statischen Verlustleistungsfrciheit die charakteristische Transistorgröße Kanallängc zu Kanalbrcitc nur in Abhängigkeit von Lastkapa/.itäl und Schaitzeit /.ti wühlen ist.
Ausgestaltungen des Erfmdungsgeckinkens sind in Unteransprüchen gekennzeichnet,
fco Die Erfindung wird im Folgenden anhand von in Figuren der Zeichnung dargestellten Ausführuncsbcisnielen näher erläutert. Es zeigt
Fig.l eine als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung gemäß der Erfindung:
b5 F i g. 2 eine als Vorwärts-Rückwärts-Synchron-Hiniirzählcr ausgebildete logische Schaltungsanordnung gemäß der Erfindung; und
F i g. 3 eine als dekadischer Zähler ausgebildete logi-
sehe Schaltungsanordnung gemäß der Erfindung.
I·' i g. 1 zeigt eine Ausführungsforni einer Stufe einer als Synehron-Binärzähler ausgebildeten mehrstufigen logischen Schaltungsanordnung gemäß der Erfindung. Ein derartiger Synchron-Binärzähler enthält zunächst in an sich bekannter Weise pro Zählstufe je eine bistabile Kippstufe 22, 23, ... Pro Kippstufe sind dabei zwei kreuzgekoppelte Gatter 30 uad 31 vorgesehen, welche eine Und- und eine Nor-Funktion in sich vereinigen. Diese Gatter werden an einem Eingang 32 mit zu zählenden Impulsen gespeist, so daß alle Kippstufen des Zählers sowohl direkt als auch über einen Inverter 33 mit den zu zählenden Impulsen beaufschlagt werden. Die Ausgänge der Gatter 30 und 31 sind gleichzeitig die jeweiligen Ausgänge <p„ und Qn, Qn +1 und Qn + i,... der Zählstufen. An Eingängen Tn _ i, Tn. Tn+. ι,... wird ein Übertragssignal von der jeweils vorangehenden Stufe eingespeist. Zur Übertragung dieser Übertragssignale ist jeweils ein Transfer-Gatter vorgesehen, das zwei Zweige aufweist, in denen jeweils zwei Transfer-Transistoren T20, T21 bzw. 7V>, T>\ in Reihe am Übertragssignaleingang (beispielsweise Tn- 1) liegen. Die Steuerelektroden dieser Transfer-Transistoren sind wechselseitig kreuzgekoppelt, wobei die Steuerelektrodep. der direkt am Übertragssignaleingang liegenden Transfer-Transistoren T20 und Γ22 an jeweils einem Ausgang der bistabilen Kippstufe (beispielsweise -Qz und Qn der Kippstufe 22) liegen. Die Verbindungspunkte der jeweils in Reihe liegenden Transfer-Transistoren T20, Tn bzw. T21, T22 liegen über jeweils einen weiteren Transfer-Transistor Γ24 bzw. Γ25 an dem Eingang der Und-Funktion der Gatter 30 und 31, wobei die Gate-Anschlüsse der Transfer-Transistoren Tu bzw. Γ25 mit den invertierten zu zählenden Impulsen vom Eingang 32 beaufschlagt werden. Kapazitäten C] und C2, welche von diesen Eingängen nach Masse geschaltet sind, dienen in bekannter Weise als Vorspeicherkapazitäten für die von den bistabilen Kippstufen 22,23,... einzunehmenden Ausgangsschaltzustände.
Zur Erläutenng der Wirkungsweise eines derartigen Synchron-Binärzählers sei von einem Ausgangszählzustand ausgegangen, bei dem an allen Ausgängen Qn, Qn * \,... eine logische »0«' und an allen Ausgängen TJn. Qn+ 1,... eine logische »1« steht. Jede Kippstufe in der Kette soll entsprechend der Aufgabenstellung nur dann umschalten, v/enn zuvor alle ihr vorangehenden niederwertigeren Kippstufen umgeschaltet haben. In diesem Fall steht an dem entsprechenden Übertragssignaleingang Tn _ 1 eine logische »1«.
Es sei angenommen, da? die Kippstufe 22 in einem Schaltzustand steht, in dem an ihrem Ausgang Qn eine logische »0« nnd an ihrem Ausgang (p„ eine logische »1« steht, d. h., diese Stufe hat noch nicht umgeschaltet. Ferner soll angenommen werden, daß alle ihr vorangehenden Stufen für die niederwertigeren Zählstellen bereits umgeschaltet haben. Daher steht am Übertragssignaleingang Tn- 1 eine logische »1«. Da der Transfer-Transistor T22 aufgrund einer logischen »0« an seinem Steuereingang noch gesperrt ist, kann das Übertragssignal am Eingang Tn _ 1 noch nicht auf die nächstfolgende Stufe für die höherwertigen Zählstelle übertragen werden.
Erst wenn die Kippstufe 22 beim nächstfolgenden zu zählenden Eingangsimpuls am Eingang 24 umschaltet, so daß an ihrem Ausgang Qn eine logische »1« und an ihrem Ausgang T)n eine logische »0« steht, wenn wiederum alle niederwertigeren Kippstufen-Ausgänge Q], Q2, ... Qn-I den Schaltzusu_-<i logisch »1« angenommen haben, wird durch den Transistor T22 ein Übertragssignal auf die nächstfolgende Stufe mit den Ausgängen Qm uQn !Übertragen.
Weiterhin ist aus der dargestellten Schaltung nach F i g. 1 zu ersehen, daß die Transfer-Transistoren T21) bis 7>j an den Eingängen der Gatter 30 und 31 über die Transfer-Transistoren T>4 und T35 jeweils die logischen Signale erzeugen, die für die Umschaltfunktion der diese ansteuernden Kippstufen erforderlich sind.
F i g. 2, in der gleiche Teile wie in F i g. 1 mit gleichen Bezugszeichen versehen sind, zeigt eine Ausführungsform einer als Vorwärts-Rückwärts-Synchron-Binärzähler ausgebildeten mehrstufigen logischen Schaltungsanordnung gemäß der Erfindung.
In Ergänzung des Synchron-Binärzählers nach F i g. 1 ist dabei ein weiterer Zweig aus zwei in Reihe geschalteten Transfer-Transistoren Tk, und 7^1 vorgesehen, die mit ihren in Reihe geschalteten gesteuerten Strecken zwischen Source und Drain an die Verbindungspunkte der jeweils in Reihe geschalteten gesteuerten Strecken zwischen Source und Drain der Transfer-Transistoren T20. T21 bzw. T>_>, Tu angekoppelt sind. Die Übertragungssignaiausgänge der Zählstufen weiden dabei jeweils durch die Verbindungspunkte der gesteuerten Strecken der Transfer-Transistoren T4ound 7Ai gebildet, welche ebenso wie bei der Ausführungsform nach F i g. 3 an die oberen Transfer-Transistoren T20 und T22 angekoppelt sind. An einem Eingang 40 wird ein Steuersignal eingespeist, das einmal direkt und einmal über einen Inverter 41 invertiert in den Zähler läuft, so daß eine Vorwärts- bzw. Rückwärtszählung möjlich wird
Bei der Rückwärts-Zählweise soll im Gegensatz zur Vorwärts-Zählweise die Zählstufe mit dem Ausgang Qn dann umschalten, wenn alle niederwertigen Zählstufen mit ihren Ausgängen Qi. Q2,... Qn - 1 zuvor den Zustand logisch »0« annehmen. In diesem Fall sind alle Transistoren T20 der niederwertigeren Stufen mit den Ausgängen Qi, ... Qn - 1 sowie über den invertierten Steuereingang 40 alle Transistoren T4o der gesamten Zählkette durgeschaltet. Für den Übertrags-Eingang Tn -1 der Stufen mit Ausgang Qn ergibt sich dann eine logische »1«, die gemäß Aufgabenstellung ein Umschalten der Kippstufe mit dem Ausgang Qn bei Zuführung eines weiteren Zählimpulses am Eingang 32 bewirkt. In gleicher Weise wird über den Transistor Tr) der Zi>hlstufe mit dem Ausgang Qn eine logische »0« an den Übertragseingang Tn der Stufe mit dem Ausgang Qn + 1 gelegt, die gegen ein Umschalten so lange gesperrt bleibt, bis alle Kippstufen mit den Ausgängen Qi, Q2,... Qn an diesen Ausgängen den Zustand logisch »0« angenommen haben.
Zur Erzielung der Vorwärts-Zählweise werden über den Eingang 40 und den Inverter 41 die Transistoren T4) eingeschaltet bei gleichzeitiger Abschaltung der Transistoren '.'to- Wie ohne weiteres einzusehen ist, verläuft der Zählvorgang bei der in F i g. 2 dargestellten Schaltung in der gleichen Weise wie er schon für die in F i g. 1 dargestellte Schaltung erläutert wurde.
Fig.3. in der wiederum gleiche Teile wie in Fig. 1 und 2 mit gleichen Pezugszeichen versehen sind, zeigt eine Ausführungsform einer als Vorwärts-Synchron-Zähldekade ausgebildeten mehrstufigen logischen Schaltungsanordnung gemäß der Erfindung. Eine derartige Zähldekade enthält zunächst in an sich bekannter Weise 4 Kippstufen 22, 23, 24, 25 die gemäß zugrunde liegender Aufgabenst .llung die am Eingang 32 eingespeisten Zählimpulse im 1,2, 4, 8-BCD-Code aufwärts zählen sollen. Die binäre Gewichtung der Ausgänge Qo ... Q) der Kippstufen 22,... 25 entspricht dabei den für
die Ausgänge gewählten Indizes d. h. die Zählzustände werden entsprechend folgender Code-Tabelle durchlaufen:
22 23 24 25 Zählstand
Qa <?1 Q: Ol
0 0 0 0 0
1 0 0 0 I
0 1 0 0 2
1 I 0 0 3
0 0 1 0 4
1 0 1 0 5
0 1 1 0 6
1 1 1 0 7
0 0 0 1 8
1 0 0 1 9
0 0 0 0 0
Zur Durchführung der notwendigen logischen Operationen ist in Erweiterung des Synchron-Binärzählers nach Fig. I bei der Vorwärts-Synchron-Zähldekade nach F i g. 3 folgende Schaltungsergänzung vorgesehen:
Die Reihenschaltung der gesteuerten Strecken der Transfer-Transistoren T^ und 7~>>auf der Ausgangsseite des Transfer-Gatters T^ bis Tu der letzten Kippstufe 25 der n-ten Dekade ist über eine Signalverbindung Tib an den Verbindungspunkt der gesteuerten Strecken der Transfer-Transistoren T:\ und 7^ auf der Ausgangsseite des Transfer-Gatters der ersten Kippstufe 22 und an die Reihenschaltung der gesteuerter Strecken der Transfer-Transistoren T>i und T22 auf der Ausgangsseite des Transfer-Gatters der zweiten Kippstufe 23 der Dekade angekoppelt.
Weiterhin liegt die Signalvcrbindung T3b über die Reihenschaltung der gesteuerten Strecken zweier Transfer-Transistoren T50 und T51 an Bezugspotential.
Der Steuereingang des mit seiner gesteuerten Strekke direkt an der Signalverbindung T3i> liegenden Transfer-Transistors 7\> ist an den einen Ausgang Qi und der Steuereingang des Transfer-Transistors Ts1, der mit seiner gesteuerten Strecke in Reihe zur gesteuerten Strecke des direkt an der Signalverbindung T3b liegenden Transfer-Transistors 7s»i liegt, an den anderen Ausgang Q) der letzten Kippstufe 25 der Dekade angekoppelt.
Der Verbind'.mgspunkt der gesteuerten Strecken der an der Signalverbindung 73b liegenden Transfer-Transistoren T50 und Ts1 ist an die Reihenschaltung der gesteuerten Strecken der Transfer-Transistoren T20 und der gesteuerten Strecken der Transfer-Transistoren Tx und Tj3 auf der Eingangsseite des Transfer-Gatters der zweiten Kippstufe 23 der Dekade angekoppelt.
Die Reihenschaltung der gesteuerten Strecken der Transfer-Transistoren T20 und T23 auf der Eingangsseite des Transfer-Gatters der letzten Kippstufe 25 der Dekade ist an den Verbindungspunkt der gesteuerten Strekken der Transfer-Transistoren Tji und T12 auf der Ausgangsseite des Transfer-Gatters der vorletzten Kippstufe 24 der Dekade angekoppelt.
Schließlich bildet der Verbindungspunkt der gesteuerten Strecken der Transfer-Transistoren T21 und TV2 auf der Ausgangsseite des Transfer-Gatters der letzten Stufe 25 den Übertragssignal-Ausgang Cn * 1 der Dekade.
Um die Hintereinanderschaltung beliebig vieler an sich identisch aufgebauter Zähldekaden zu ermöglichen, deren Kippstufen voraussetzungsgemäß alle vom gleichen Zählsignal am Eingang 32 angesteuert werden, muß am Übertrags-Ausgang Cn + \ der in F i g. 3 dargestellten allgemeinen Zähldekade η während des Zii'nistandes »9« ein Signal abgegeben werden, das beim Weiterschalten der Zähldekade η in den Zählstand »0« ein Weiterschalten der allgemeinen Zähldekade η + I bewirkt.
Wie aus der Code-Tabelle ersichtlich ist. entsprechen die Schaltzustände der Ausgänge Qo und Q2 der Kippstufen 22 und 24 den Schaltzuständcn bei einem vierstufigen Binärzähler. Die Transistoren Tjo.... T^ der Kippstufen 22 und 24 in F i g. 3 sind daher in gleicher Weise in den Signalfluß geschaltet, wie dies bei den Transistoren T20, ... T23 des Ausführungsbeispiels für einen synchronen Binärzähler nach Fig. I dargestellt ist. Im Gegensatz zum Binärzähler ist beim dekadischen Zähler zu verhindern, daß im Zähizustanu 0 der Ausgang Q\ der Kippstufe 23 nach logisch »1« umschaltet und es ist ferner zu bewirken, daß im Zählstand 0 der Ausgang Q1 der Kippstufe 25 nach logisch »0« umschalte'..
Erfindungsgemäß wird dies in der Schaltung nach F i g. 3 dadurch bewirkt, daß die oberen Anschlüsse der Transistoren T>o und Tu der den Kippstufen 23 und 25 zugeordneten Transfer-Gatter mit für das Setzen und Rücksetzen dieser Kippstufen jeweils unterschiedlichen Signa'itii angesteuert werden.
Im Ausführungsbeispiel nach F i g. 3 sind diese Signa-
jo Ie für das Setzen und Rücksetzen der Kippstufe 23 mit T1 a und T3b bezeichnet, die Signale für das Setzen und Rücksetzen der Kippstufe 25 werden mit T3a und T3f> bezeichnet. Die Signale T3a bzw. T3b stellen die Übertragsausgänge der entsprechend Figur den Kippstufen 24 und 22 zugeordneten Transfer-Gatter bestehend aus den Transistoren Tji und T22 dar. Im Ausführungsbeispiei nach F1 g. j Wird ein weiteres Transfer Gatter bestehend aus den Transistoren T50 und Ts1 eingeführt, die mit ihren gesteuerten Strecken in Serie zwischen dem Signal T3i> und dem Masseanschluß geschaltet sind und deren Gateanschlüsse von den Ausgängen (JT, Qi der Kippstufe 25 angesteuert werden. Am Verbindungspunkt zwischen den gesteuerten Strecken von T50 und Tm wird das Setzsignal Ti zum Setzen der Kippstufe 23 abgenommen. Hinsichtlich der Wirkungsweise des Ausführungsbeispiels nach F i g. 3 ist ohne weiteres einzusehen, daß ausgehend vom Zählstand 0 bis Erreichen des Zählstandes 7 die Schaltfolge der Kippstufe 22 bis 24 dem Binärcode entsprechend vorangehender Code-Tabelle entspricht. Da im Zählstand 7 das Setzsignal T3a logisch »1« wird, erfolgt ein Umschalten der Kippstufe 25 beim nächsten Zählimpuls, so daß sich der gewünschte Zählstand 8 einstellt. Damit erfolgt eine Abschaltung des Transistors Τ» und eine Einschaltung des Transistors T51, so daß das Setzsignal Ti den Pegel logisch »0« annimmt und die Kippstufe 23 zunächst gegen ein weiteres Umschalten gesperrt wird.
Ein weiterer Zählimpuls bewirkt das Umschalten der Kippstufe 22 und damit den Übergang in den Zählstand
9. Dabei ist ohne weiteres einzusehen, daß eine Umschaltung der Kippstufen 22 bis 25 mit am Eingang 32 einlaufenden Zählimpulsen nur dann erfolgt, wenn am Eingang Cn eine logische »1« anliegt, die einen Übertrag aus der vorangehenden Zähldekade signalisiert. Ein Übertrag zur nächsten Zähldekade über den Ausgang Cn + ! entsteht daher nur, wenn der Übertrag Cn aus der vorangehenden Zähldekade und wenn die Kippstufenausgänge Qa und Qi der jeweils betrachteten Dekade
den Zustand logisch »1« angenommen haben. Ein im Zählstand 9 am Eingang 32 einlaufender Zählimpuls bewirkt dadurch, daß das Signal 7"36 den Zustand logisch »1« angenommen hat und gleichzeitig am Ausgang Qi der Kippstufe 25 eine logische »1« anliegt, eine Um- ■; schaltung der Kippstufe 25 der betrachteten Zähldekadc und eine Umschaltung der Kippstufe 22 der nächstfolgenden Zähldekade, wodurch sich in der betrachtcien Zähldekude der Zählstand 0 und in der nächstfolgenden Zähldekade ein um 1 erhöhter Zählstand ergibt.
Hierzu 2 Blatt Zeichnungen
2»
25
J(I
50
55
60
65

Claims (2)

Patentansprüche:
1. Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung in integrierter MOS-Schaltkreistechnik mit Gattern in Form von Transfer-Gattern zur Erzeugung und zur Übertragung von Übertragssignalen zwischen Stufen, mit je einer bistabilen Kippstufe pro Zählerstufe, mit einem Übertragssignaleingang für ein 'Übertragssignal von der Zählstufe für die jeweils niederwertigere Zählstelle und mit einem Übertragssignalausgang, der an den Übertragssignaleingang der Zählerstufe für die jeweils höherwertigere Zählstelle angekoppelt ist. dadurch gekennzeichnet, daß pro Kippstufe (Zählstufe) ein Transfer-Gatter vorgesehen ist, das zwei Zweige aufweist, in denen jeweils zwei Transfer-Transistoren (Tm, Tu; T22, T21) in Reihe am Übertrags<;ignaleingang (beispielsweise Tn _ 1) liegen, derer. Steuerelektroden wechselweise kreuzgekoppelt sind, wobei die Steuerelektrode der direkt am Übertragssignaleingang (beispielsweise Tn _ 1) liegenden Transfer-Transistoren (Tj0, Tn) an die komplementären Ausgänge (Qn, <p„) der bistabilen Kippstufe (beispielsweise 22) angekoppelt sind, wobei die Verbindungspunkte der gesteuerten Strekken der Transfer-Transistoren an Taktsignaleingängen der bistabilen Kippstufe (beispielsweise 22) angekoppelt sind und wobei der Verbindungspunkt der gesteuerten Strecken eines Paares der Transfer-Transistoren (Ti2, T>|) den Übertragssignalausgang (beispielsweise T„)bi;det.
2. Als Vorwärts-Rückwärts-Synchron-Binärzähler ausgebildete logische Schal· '.ngsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an den Verbindungspunkten der gesteuerten Strecken der Transfer-Transistoren (T2O, Tu bzw. Tn. Tjijdie Reihenschaltung zweier weiterer Transfer-Transistoren (T40. Γ41) liegt, deren Steuerelektroden jeweils an einem Eingang für Vorwärts- bzw. Rückwärts-Zählsteuersignale liegen, und daß der Verbindungspunkt der gesteuerten Strecken der weiteren Transfer-Transistoren (Tin, Ti 1) den Übertragssignalausgang (beispielsweise T11) bildet.
DE19782660843 1976-10-22 1978-10-22 Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung Expired DE2660843C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762647982 DE2647982A1 (de) 1976-10-22 1976-10-22 Logische schaltungsanordnung in integrierter mos-schaltkreistechnik

Publications (1)

Publication Number Publication Date
DE2660843C2 true DE2660843C2 (de) 1984-05-30

Family

ID=5991178

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19762647982 Ceased DE2647982A1 (de) 1976-10-22 1976-10-22 Logische schaltungsanordnung in integrierter mos-schaltkreistechnik
DE19782660843 Expired DE2660843C2 (de) 1976-10-22 1978-10-22 Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19762647982 Ceased DE2647982A1 (de) 1976-10-22 1976-10-22 Logische schaltungsanordnung in integrierter mos-schaltkreistechnik

Country Status (5)

Country Link
US (2) US4323982A (de)
JP (3) JPS5353236A (de)
DE (2) DE2647982A1 (de)
FR (5) FR2382802A1 (de)
GB (3) GB1595230A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035631A1 (de) * 1980-09-20 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaerer mos-paralleladdierer
DE3036065A1 (de) * 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaere mos-parallel-komparatoren
FR2505065A1 (fr) * 1981-04-29 1982-11-05 Labo Cent Telecommunicat Cellule d'additionneur binaire a propagation rapide de la retenue et additionneur utilisant de telles cellules
US4439835A (en) * 1981-07-14 1984-03-27 Rockwell International Corporation Apparatus for and method of generation of ripple carry signals in conjunction with logical adding circuitry
US4471455A (en) * 1982-02-04 1984-09-11 Dshkhunian Valery Carry-forming unit
EP0098692A3 (de) * 1982-07-01 1986-04-16 Hewlett-Packard Company Einrichtung zur Addition von ersten und zweiten binären Operanden
US4523292A (en) * 1982-09-30 1985-06-11 Rca Corporation Complementary FET ripple carry binary adder circuit
US4572506A (en) * 1983-06-03 1986-02-25 Commodore Business Machines Raster line comparator circuit for video game
US4584660A (en) * 1983-06-22 1986-04-22 Harris Corporation Reduction of series propagation delay and impedance
DE3323607A1 (de) * 1983-06-30 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Digitales rechenwerk
FR2573316B1 (fr) * 1984-11-22 1987-10-30 Bensch Kurt Cordage de raquette, notamment de raquette de tennis
JPS61211735A (ja) * 1985-03-18 1986-09-19 Nec Corp 比較回路
FR2583182B1 (fr) * 1985-06-11 1987-08-07 Efcis Additionneur a propagation de retenue avec precharge
JPS6270935A (ja) * 1985-09-24 1987-04-01 Sharp Corp デイジタル加算器
JPH07120261B2 (ja) * 1986-03-20 1995-12-20 株式会社東芝 デジタル比較回路
US4797650A (en) * 1987-06-25 1989-01-10 Delco Electronics Corporation CMOS binary equals comparator with carry in and out
US4755696A (en) * 1987-06-25 1988-07-05 Delco Electronics Corporation CMOS binary threshold comparator
JPH03175530A (ja) * 1989-12-04 1991-07-30 Nec Corp 論理回路
US5282234A (en) * 1990-05-18 1994-01-25 Fuji Photo Film Co., Ltd. Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices
JPH07200257A (ja) * 1993-12-28 1995-08-04 Nec Corp Ｎｍｏｓパストランジスタ回路と加算器
US6292093B1 (en) * 2000-02-22 2001-09-18 Hewlett Packard Company Multi-bit comparator
US8118748B2 (en) * 2005-04-28 2012-02-21 Medtronic, Inc. Implantable capacitive pressure sensor system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943378A (en) * 1974-08-01 1976-03-09 Motorola, Inc. CMOS synchronous binary counter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2823476A (en) 1952-04-23 1958-02-18 Bendix Aviat Corp Illuminated devices
US3151252A (en) * 1959-12-28 1964-09-29 Ibm Bidirectional decade counter
US3183369A (en) * 1961-08-16 1965-05-11 Westinghouse Electric Corp Reversible counter operative to count either binary or binary coded decimal number system
US3588475A (en) * 1969-03-21 1971-06-28 Us Navy Forward-backward digital counter circuit
US3767906A (en) * 1972-01-21 1973-10-23 Rca Corp Multifunction full adder
GB1468342A (en) * 1973-01-28 1977-03-23 Hawker Siddeley Dynamics Ld Adder or priority-determining circuits for computers
US3843876A (en) * 1973-09-20 1974-10-22 Motorola Inc Electronic digital adder having a high speed carry propagation line
DE2425602A1 (de) * 1974-05-27 1975-12-11 Siemens Ag Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen
JPS5227348A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Counter
JPS5841533B2 (ja) * 1975-10-31 1983-09-13 日本電気株式会社 ゼンカゲンサンカイロ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943378A (en) * 1974-08-01 1976-03-09 Motorola, Inc. CMOS synchronous binary counter

Also Published As

Publication number Publication date
FR2382802A1 (fr) 1978-09-29
FR2382803B1 (de) 1982-10-01
JPS6134296B2 (de) 1986-08-07
FR2382805B1 (fr) 1989-02-24
FR2382803A1 (fr) 1978-09-29
GB1595229A (en) 1981-08-12
US4323982A (en) 1982-04-06
FR2382804B1 (de) 1984-04-20
DE2647982A1 (de) 1978-04-27
FR2382806B1 (de) 1985-01-18
FR2382804A1 (fr) 1978-09-29
GB1595228A (en) 1981-08-12
FR2382806A1 (fr) 1978-09-29
GB1595230A (en) 1981-08-12
JPS631779B2 (de) 1988-01-14
JPS60243739A (ja) 1985-12-03
US4433372A (en) 1984-02-21
JPS6114533B2 (de) 1986-04-19
FR2382805A1 (fr) 1978-09-29
JPS5353236A (en) 1978-05-15
JPS60247329A (ja) 1985-12-07

Similar Documents

Publication Publication Date Title
DE2660843C2 (de) Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung
DE3300239C2 (de) Schaltungsanordnung zur Pegelumsetzung digitaler Signale
DE2324787B2 (de) Logische schaltung
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE2241267B2 (de) Rückstellbarer binärer Flip-Flop aus Halbleiterbauelementen
DE1945613B2 (de) Integrierte flip flop schaltung
DE1942420B2 (de) Exclusiv-und/oder-schaltung
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2833211C2 (de) Asynchroner binärer Vorwärts-Rückwärtszähler
DE1941264A1 (de) Asynchrone RS-Kippstufe in ECL-Technik
DE2245855A1 (de) Treiberschaltung mit feldeffekttransistor
DE3713687C2 (de)
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
EP0689291B1 (de) MOS-Treiberschaltung
DE3137810A1 (de) Efl-halteschaltung und zaehlerschaltungen
DE2660842C2 (de) Als Vergleicher ausgebildete logische Schaltungsanordnung
DE2109803C3 (de) Integrierter Elementarstromkreis mit Feldeffekt-Transistoren
EP0205649B1 (de) In CMOS-Technik realisierter Inverter
DE2660844C2 (de) Als Vorwärts-Synchron-Zähldekade ausgebildete logische Schaltungsanordnung
DE102004005243B4 (de) Schieberegister mit linearer Rückkopplung
DE2654082A1 (de) Schwellwertschaltung aus mos-feldeffekttransistoren
EP0067464A2 (de) Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen
DE4345367C2 (de) Hochfrequenzschaltung mit einem Ausgangstreiber