DE2425602A1 - Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen - Google Patents
Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlenInfo
- Publication number
- DE2425602A1 DE2425602A1 DE19742425602 DE2425602A DE2425602A1 DE 2425602 A1 DE2425602 A1 DE 2425602A1 DE 19742425602 DE19742425602 DE 19742425602 DE 2425602 A DE2425602 A DE 2425602A DE 2425602 A1 DE2425602 A1 DE 2425602A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- majority decision
- inputs
- output
- series connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Description
Vergleicherschaltung für zwei n-stellige Binärworte,
insbesondere Dualzahlen
Die Erfindung "bezieht sich auf eine Vergleicherschaltung
für zwei n-stellige Binärworte, insbesondere Dualzahlen. Mit Hilfe derartiger Schaltungen kann beispielsweise festgestellt
werden, ob auf zwei voneinander unabhängigen Informationskanälen gleichartige, in Form von Binärworten
eintreffende Informationen vorhanden sind oder nicht. Für den Nachweis der Informationsübereinstimmung ist es notwendig,
daß die einzelnen Codestellen denselben Binärwert aufweisen.- Werden beispielsweise zwei n-stellige Dualzahlen
miteinander verglichen, so müssen die einzelnen Dualziffern, und zwar jeweils diejenigen mit demselben
Stellenwert, miteinander verglichen werden.
Für den Vergleich eines bestimmten Binärzeichens, z.B. die Dualziffer einer Dualzahl, aus einem Kanal mit der entsprechenden
Dualziffer der anderen Dualzahl des zweiten Kanals kann beispielsweise das bekannte Äquivalenzglied
verwendet werden (Siemens-Fachbuch von Karl Reiß "Integrierte Digitälbausteine", 2. Auflage, Seiten 40 und 43)
Es ist aber auch möglich, Vergleicher unter Verwendung von EXCLUSIV-ODER-Schaltungen aufzubauen. In jedem Falle
ergeben sich besonders bei Vergleichsschaltungen für vielsteilige Binärworte sehr umfangreiche Schaltungsanordnungen,
die einen tannenbaumartigen Aufbau zeigen. Ein besonderer Bausteinaüfwand ist dann erforderlich,
VPA 74/2717
HSH/Bü
HSH/Bü
509850/0471
wenn eine Vergleicherschaltung geschaffen werden soll - in Verbindung mit einer Auswerteschaltung, die zum
Prüfen zweier Dualzahlen geeignet ist und als Ergebnis nicht nur Übereinstimmung bzw. Nichtübereinstimmung,
sondern auch noch angibt, welche der beiden Dualzahlen im Wert größer ist gegenüber der zweiten Dualzahl.
Der Erfindung liegt die Aufgabe zugrunde, Vergleicherschaltungen für zwei n-stellige Binärworte, insbesondere
Dualzahlen, anzugeben, die unter Verzicht auf den tannenbaumartigen Schaltungsaufbau einen wesentlich geringeren
Aufwand an Bauteilen erfordern. Dabei soll eine Schaltungsvariante so konzipiert sein, daß das gewünschte Vergleichsergebnis erst durch einen Testimpuls ausgelöst wird. Die
andere Schaltungsvariante soll so gestaltet sein, daß ständig ein Vergleichsergebnis ausgegeben wird. ,
Erfindungsgemäß wird die Aufgabe gelöst durch eine Anzahl von η Mehrheitsentscheidungsgliedern mit drei Eingängen
in Reihenschaltung über je einen der Eingänge und den Ausgang des jeweils vorangestellten Mehrheitsentscheidungs-'
gliedes, wobei die restlichen zwei Eingänge jedes Mehrheitsentscheidungsgliedes
für zwei zu vergleichende Binärzeichen bzw. Dualziffern vom selben Stellenwert vorgesehen und die
Binärzeichen bzw. Dualziffern des einen Binärwortes bzw. der einen Dualzahl invertiert zugeführt sind.
Die zweite Ausführung der erfindungsgemäßen.Vergleicherschaltung
ist dadurch gekennzeichnet, daß eine zusätzliche Reihenschaltung von η Mehrheitsentscheidungsgliedern vorgesehen
ist und von beiden Reihenschaltungen die Eingänge je zweier gleichwertiger Mehrheitsentscheidungsglieder für den
Vergleich zweier Binärzeichen bzw. Dualziffern vom selben Stellenwert parallel geschaltet sind.
Eine vorteilhafte Weiterbildung der zweiten Ausführungsform der Vergleicherschaltung für vielstellige Binärworte oder
VPA 74/2717 - 3 -
509850/0471
Dualzahlen ist gekennzeichnet durch zwei Reihenschaltungspaare
von Mehrheitsentscheidungsgliedem, wobei jeder der "beiden Ausgänge des einen Reihenschaltungspaares mit einem
Eingang eines -der "beiden ersten nicht mit Binärzeichen
bzw. Dualziffern belegten Mehrheitsentscheidungsgliedes eines dritten Reihenschaltungspaares und jeder der beiden
Ausgänge des anderen Reihenschaltungspaares mit je einem
anderen Eingang von beiden ersten Mehrheitsentscheidungsgliedem
des dritten Reihenschaltungspaares verbunden sind.
Der besondere Vorteil dieser Vergleicherschaltung wird darin gesehen, daß durch die besondere Zusammenfassung von Mehrheitsentscheidungsgliedem
eine relativ kurze Laufzeit für die die Vergleichsergebnisse repräsentierenden Ausgangssignale
entsteht.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung
dargestellt und werden nachstehend näher erläutert* Es zeigen:
.Fig. 1 eine Vergleicherschaltung für zwei achtstellige
Dualzahlen mit einer Auswerteschaltung für ein qualitatives Vergleichsergebnis bei einem Testimpuls,
Fig. 2 eine Vergleicherschaltung für zwei achtstellige Dualzahlen mit ständiger Vergleichsergebnisausgabe,
Fig. 3 eine Vergleicherschaltung unter Anwendung mehrerer Schal tung'sanordnungen nach Fig. 2 mit kurzer Signallaufzeit
im Hinblick auf das Vergleichsergebnis,
Fig. 4 ein Schaltungsbeispiel für ein Mehrheitsentscheidungsglied
mit drei Eingängen und
Fig. 5 eine Wahrheitstabelle für die Schaltungsanordnung
nach Fig. 4.
Die Vergleicherschaltung nach Fig. 1 für zwei achtstellige
Dualzahlen besteht aus acht Mehrheitsentscheidungsgliedem M1, M2 bis M8 mit je drei Eingängen und einem Ausgang. Eine
VPA 74/2717 - 4 -
509850/0471
Ausführungsform eines Mehrheitsentscheidungsgliedes wird später an Hand von Fig. 4 näher erläutert. Beim Mehrheitsentscheidungsglied
M1 sind die Eingänge mit M11, M12 und M13
sowie der Ausgang mit M14 bezeichnet. Der Ausgang M14 des
Mehrheitsentscheidungsgliedes M1 ist mit dem Eingang M22 des zweiten Mehrheitsentscheidungsgliedes M2 verbunden.
Entsprechendes gilt für die nachfolgenden Mehrheitsentscheidungsglieder, so daß die dargestellte Reihenschaltung
entsteht. Die nicht zur Bildung der Reihenschaltung erforderliehen
Eingänge, beim ersten·Mehrheitsentscheidungsglied M1 die Eingänge M11 und M13» dienen zum Zuführen je einer Dualziffer
vom selben Stellenwert, wobei die Dualziffern einer der beiden Dualzahlen negiert zugeführt werden. Zu diesem
Zweck dient beim Mehrheitsentscheidungsglied M1 ein an den Eingang M11 angeschlossenes Negationsglied N1. Entsprechendes
gilt für die Negationsglieder N2 bis N8 sinngemäß für die anderen Dualziffern der über Eingänge AO bis A7 zugeführten
Dualzahl. Die anderen acht Dualziffern der zweiten Dualzahl werden über die Eingänge BO bis B7 zugeführt. Aus der Bezeichnung
der einzelnen Eingänge für die Dualziffern ist zu erkennen, daß dem Mehrheitsentscheidungsglied M1 die beiden
Dualziffern mit dem geringsten Stellenwert und ansteigend im Stellenwert schließlich dem Mehrheitsentscheidungsglied M8
die beiden Dualziffern mit dem höchsten Stellenwert zugeordnet sind. Es ist grundsätzlich aber auch jede andere Zuordnung
möglich, wenn es gilt, nur Übereinstimmung oder Nichtübereinstimmung festzustellen, wie später noch näher erläutert
werden wird. Dabei muß Sorge getragen werden, daß bei jedem Mehrheitsentscheidungsglied nur solche Dualziffern bzw. beim
Vergleich von anderen Binärworten nur solche Binärzeichen miteinander verglichen werden, die denselben Stellenwert
haben.
An den Eingang M12 des ersten Mehrheitsentscheidungsgliedes M1
ist eine Baugruppe BE angeschlossen, die, angestoßen durch
VPA 74/2717 - 5 - .
609850/0471
eine Information über die Leitung L1, verzögert nach dem
Anlegen beider zu vergleichender Dualzahlen einen Testimpuls abgibt. Es ist auch denkbar, den Testimpuls unmittelbar
verzögert über die Leitung L1:zu geben.
Zur Bewertung des Ausgangssignals der Reihenschaltung in Verbindung mit dem Testsignal ist an den Ausgang M84 des
Mehrheitsentscheidungsgliedes M8 ein Master-Slave-Flipflop MS
mit seinem Setzeingang MSS direkt und mit seinem Rücksetzeingang über ein Negationsglied N9 angeschlossen. Ferner
sind mit dem Ausgang M84 ein weiteres Negationsglied N10 sowie mit einem Eingang ein UND-Glied U4 angeschlossen.
An den negierten Ausgang GT des Master-Slave-Flipflops MS
ist ein UND-Glied U2 und an den Ausgang Q ein weiteres UND-Glied U3 angeschlossen* Ein an das Negationsglied N10
angeschlossenes UND-Glied U1 wird zusammen mit den UND-Gliedern U2 und U3 durch die von der Baugruppe BE.abgegebenen
Testimpulse gesteuert. Der zweite Eingang des UND-Gliedes U4 ist mit dem Ausgang des UND-Gliedes U2 verbunden.. Über die
Ausgänge AG1, AG2 bzw. AG3 der UND-Glieder U4, U1 bzw. U3 werden qualitativ bewertete Vergleichsergebnisse ausgegeben,
und zwar jeweils ein Signal über den betreffenden Ausgang AG1 bzw. AG2. oder AG3 bei übereinstimmenden Dualzahlen, bei einer
über die Eingänge AO bis A7 zugeführten Dualzahl, die größer ist als diejenige, die über die Eingänge BO bis B7 zugeleitet
wird und schließlich beim dritten Betriebsfall, bei dem die über die Eingänge AO bis A7 zugeführte Dualzahl kleiner ist
als die andere.
Zur näheren Erläuterung der Wirkungsweise wird zunächst angenommen,
daß über die Eingänge AO bis A7 und BO bis B7 zwei Dualzahlen zugeführt werden, deren einzelne Dualziffern
vergleichbarer Stellenwerte übereinstimmen. Da voraussetzungsgemäß der Testimpuls von der Baugruppe BE noch nicht vorhanden
ist, liegen an mindestens zwei der drei Eingänge beim Mehrheitsentscheidungsglied
M1 Signale vom Wert logisch 0, so daß auch der Ausgang M14 des Mehrheitsentscheidungsgliedes M1
VPA 74/2717 - 6 -
509850/0471
ein Signal vom Wert logisch O führt. Dieses Signal wird
schließlich auch vom Ausgang M84 des Mehrheitsentscheidungsgliedes
M8 ausgegeben, da die anderen Mehrheitsentscheidungsglieder
M2 bis M8 als Ergebnis logisch O haben. Hierdurch nimmt das Master-Slave-Flipflop MS auf jeden Fall die Grundstellung
ein bzw. verbleibt in dieser weiterhin. Dabei gibt der negierte Ausgang ΈΓ ein Signal aus, welches das UND-Glied
U2 vorbereitet. Wenn zu dem Zeitpunkt durch Ansteuern über die Leitung L1 von der Baugruppe BE ein Testimpuls ausgelöst
wird, so durchläuft dieser alle Mehrheitsentscheidungsglieder M1 bis M8, da dann bei jedem dieser Schaltglieder
an mindestens zwei Eingängen,beim Mehrheitsentscheidungsglied
M1 an den Eingängen M12 und M11 und M13, ein Wert
logisch 0 ansteht. Da das Ausgangssignal des letzten Mehrheitaentscheidungsgliedes
M8 nicht sofort vom Master-Slave-Flipflop MS übernommen wird, sondern erst beim Taktimpuls
über den Eingang TP, bleibt dieses Flipflop in der oben beschriebenen Lage mit einem aktiven Ausgangssignal am Ausgang
13" für einen kurzen Augenblick, der zeitlich gesehen langer ist als der Testimpuls, liegen. In diesem Zusammenhang
sei erwähnt, daß das Auslösen der Testimpulse mit den •Taktimpulsen synchronisiert ist. Auf der anderen Seite wird
durch das Ausgangssignal vom Mehrheitsentscheidungsglied M8 über das Negationsglied N10 das UND-Glied U1 gesperrt, so daß
der Testimpuls von der Baugruppe BE beim UND-Glied U1 kein Signal auslösen kann. Aufgrund des Testimpulses gibt jedoch
das UND-Glied U2 ein Signal an das UND-Glied U4, das aufgrund des vom Mehrheitsentscheidungsglied M8 abgegebenen
Signals ein Zeichen über den Ausgang AG1 abgibt, das besagt, daß die beiden verglichenen Dualzahlen übereinstimmen. Da
im Betrachtungszeitraum das UND-Glied U3 wegen des Fehlens eines aktiven Signals am Ausgang Q gesperrt war, wurde über
den Ausgang AG3 kein Signal ausgegeben. Nach dem Aufhören des Testimpulses wird das Signal am Ausgang M84 wieder
logisch 0, so daß das Master-Slave-Flipflop in Grundstellung verbleibt.
VPA 74/2717 - 7 -
509850/0A71
Für den nächsten Betrachungsfall wird angenommen, daß die
zu vergleichenden Dualzahlen einen Fehler enthalten, derart, daß über den Eingang A4 ein Signal vom Wert logisch O und
über den Eingang B4 ein Signal vom Wert L gegeben wird. Dies bedeutet, daß die über die Eingänge AO bis A7 zugeführte
Dualzahl kleiner ist als die andere Dualzahl. Der angenommene Fehler hat zur Folge, daß vor dem Testimpuls von der Baugruppe
BE das Mehrheitsentscheidungsglied M5 sowohl am Eingang M51 als auch am Eingang M53 ein Signal vom Wert L
erhält, so daß aufgrund der 2-von-3-Entscheidung auch der Ausgang M54 L-Signal führt. Dies hat schließlich zur Folge,
daß auch das Mehrheitsentscheidungsglied M8 über seinen · Ausgang M84 L-Signal ausgibt. Hierdurch wird über das
Negationsglied N10 das UND-Glied U1 gesperrt und das Master-Slave-Flipflop
MS bereits vor einem Testimpuls eingestellt, so daß ferner das UND-Glied U2 gesperrt und das UND-Glied U3
vorbereitet ist. Wenn dann von der Baugruppe BE der Testimpuls ausgelöst wird, gibt allein das UND-Glied U3 über
den Ausgang AG3 das erwartete Signal ab, das besagt, daß die über die Eingänge AO bis A7 zugeführte Dualzahl kleiner ist
als die andere.
Wenn bei einem anderen Betriebsfall die über die Eingänge AO
bis A7 zugeführte Dualzahl größer ist als die zweite, beispielsweise dadurch, daß am Eingang A1 die Dualziffer
den Wert L hat, wird vom Mehrheitsentscheidungsglied M2 auch bei einem Testimpuls von der Baugruppe BE nur ein Signal vom
Wert logisch 0 abgegeben, das sich wiederum bis zum Ausgang des Mehrheitsentscheidungsgliedes M8 fortpflanzt. Somit verbleibt
das Master-*Slave-Flipflop MS in der dargestellten
Grundstellung,so daß beim nachfolgenden Vorhandensein des Testimpulses das UND-Glied U1 über das Negationsglied N10
vorbereitet ist und über den Ausgang AG2 das Signal ausgibt, das auf die größere Dualzahl an den Eingängen AO bis A7 hinweist.
VPA 74/2717 - 8 -
509850/0471
Die Vergleicherschaltung nach Fig. 2 besteht aus zwei Reihenschaltungen
RG1 und RG2 von je n=8 Mehrheitsentscheidungsgliedem
zum Vergleichen von zwei achtstelligen Binärworten, vorzugsweise Dualzahlen. Es ist leicht zu erkennen, daß die
Vergleicherschaltung nach Fig. 2 im'wesentlichen durch Verdoppeln
der für die Vergleicherschaltung nach Fig. 1 erforderlichen Anzahl von Mehrheitsentscheidungsgliedem entsteht.
Dabei sind jeweils die Eingänge M1O1-und M201 bzw. M1O3
und M203 je zweier Mehrheitsentscheidungsglieder M10 und M20 der beiden Reihenschaltungen für den Vergleich zweier Zeichen
vom gelben Stellenwert parallel geschaltet. Ein Eingang M102
des in der Reihenschaltung an erster Stelle befindlichen Mehrheitsentscheidungsgliedes M10 ist ständig von einem Signal
mit dem Wert logisch 0 beaufschlagt. Entsprechendes gilt für ein Signal vom Wert L für den Eingang M202 des an erster
Stelle in der zweiten Reihenschaltung RG2 befindlichen Mehr-. heitsentscheidungsgliedes M20. Der Ausgang des letzten Mehrheitsentscheidungsgliedes
der Reihenschaltung RG1 ist mit AG3O - bezeichnet und gibt dann ein Signal aus, wenn als Vergleichsergebnis
festgestellt wird, daß die den Eingängen A zugeführte Dualzahl kleiner ist als die andere Dualzahl an den
Eingängen B. An die Reihenschaltung RG1 ist über ein Negationsglied N12 ein UND-Glied U5 angeschlossen, dessen zweiter Eingang
mit dem Ausgang des letzten Mehrheitsentscheidungsgliedes der zweiten Reihenschaltung RG2 verbunden ist. Der
Ausgang des UND-Gliedes U5 ist mit AGIO bezeichnet und führt nur dann ein L-Signal, wenn die den Eingängen A und B zugeführten
Dualzahlen übereinstimmen. Ferner ist an das letzte Mehrheitsentscheidungsglied in der Reihenschaltung RG2 ein
Negationsglied N11 angeschlossen, dessen Ausgang mit AG20 bezeichnet ist, der nur dann ein L-Signal als Vergleichsergebnis abgibt, wenn die über die Eingänge A zugeführte
Dualzahl größer ist als die zweite Dualzahl an den Eingängen B.
VPA 74/2717 - 9 -
509850/0471
Wenn zwei zu vergleichende Dualzahlen übereinstimmen, führen bei allen Mehrheitsentscheidungsgliedern der ·
Reihenschaltung RG1 mindestens zwei Eingänge ein Signal vom Wert logisch 0. Dieses Signal wird bis zum Ende der
Reihenschaltung RG1 durchgeschaltet und gelangt schließlieh invertiert durch das Negationsglied NG12 vorbereitend
auf das UND-Glied U5. Bei der Reihenschaltung RG2 führen in dem Fall jeweils zwei Eingänge jedes der Mehrheitsentscheidungsglieder
ein Signal vom Wert L, der schließlich über das UND-Glied U5 über den Ausgang AGIO als Übereinstimmungssignal
ausgegeben wird.
Wenn die miteinander verglichenen Dualzahlen an einer Stelle nicht übereinstimmen, wird, je nachdem, ob die
eine oder andere Dualzahl größer ist, entweder von der Reihenschaltung RG1 anstelle des Wertes logisch 0 der Wert L
oder von der Reihenschaltung RG2 anstelle des Wertes L logisch 0 ausgegeben. Dies hat die gewünschten Signale an
den Ausgängen AG20 bzw. AG30 zur Folge.
Bei einer Zuordnung der Stellenwerte der einzelnen Dualziffern
der beiden miteinander zu vergleichenden Dualzahlen zu den einzelnen Eingängen wie beim Ausführungsbeispiel
nach Fig. 1 bezieht sich das Vergleichsergebnis im Hinblick darauf, welche der beiden Dualzahlen die größere ist, bei
mehreren falschen Dualziffern auf die Dualziffern mit dem höchsten Stellenwert. Aufgrund dieser vorteilhaften Tatsache
bleibt - und dies gilt auch für die Schaltungsanordnung nach Fig. 1 - bei Mehrfachfehlern die qualitative Aussage
nach wie vor erhalten.
Wesentlich ist für beide Ausführungsbeispiele nach Fig. 1 · und Fig. 2, daß die zusätzlichen Schaltmittel zum Ausgeben
eines qualitativ bewerteten Vergleichsergebnisses in ihrer Anzahl sehr gering sind, so daß für die speziellen Aussagen
im Hinblick darauf, daß eine der beiden zu vergleichenden
VPA 74/2717 - 10 -
509850/0471
Dualzahlen größer ist, auch unter Berücksichtigung von
Mehrfachfehlern wenig Aufwand erfordert.
Die Schaltungsanordnung nach Fig. 3 zeigt eine Vergleicherschaltung
für zwei n-stellige Binärworte, insbesondere Dualzahlen, mit einer Vielzahl von Zeichen, bei welcher die ,
Laufzeit der Signale für das eine oder andere Vergleichsergebnis gering ist. Zu diesem Zweck sind zwei Reihenschaltungspaare
RG1O und RG20 entsprechend der Schaltungsanordnung nach Fig. 2 vorgesehen. Jede der beiden Reihenschaltungspaare
kann eine Vielzahl von in Reihe geschalteten Mehrheitsentscheidungsgliedern enthalten, so daß das eine
Reihenschaltungspaar RG1O Eingänge A10 bis An und B10 bis Bn und das andere Reihenschaltungspaar RG20 Eingänge An+1 bis
Am und Bn+1 bis Bm aufweist. Die Indizes der Bezugszeichen
für die Eingänge sollen darauf hinweisen, daß die Eingänge A10 und B10 mit zu vergleichenden Binärzeichen, insbesondere
Dualziffern, belegt werden mit dem niedrigsten Stellenwert, während die Eingänge Am und Bm Binärzeichen bzw. Dualziffern
erhalten, deren Stellenwert höher ist. Entsprechendes gilt sinngemäß für das zweite Reihenschaltungspaar RG20.
Ein drittes Reihenschaltungspaar RG30 enthält wiederum zwei Reihenschaltungen mit je einer Vielzahl von Mehrheitsentscheidungsgliedern.
Die Eingänge der letzten beiden Mehrheitsentscheidungsglieder sind mit Az und Bz bezeichnet.
Vom ersten Reihenschaltungspaar RG10 ist jeder der beiden
Ausgänge mit RG1O1 bzw. RG102 mit einem Eingang eines der
beiden ersten Mehrheitsentscheidungsglieder eines dritten Reihenschaltungspaares RG3O verbunden. Jeder der beiden
Ausgänge RG201 bzw. RG202 des zweiten Reihenschaltungspaares
RG20 ist an je einen anderen Eingang von beiden ersten Mehrheitsentscheidungsgliedern des dritten Reihenschaltungspaares
angeschlossen. Die ersten beiden Mehrheitsentscheidungsglieder des dritten Reihenschaltungspaares RG30
VPA 74/2717 - 11 -
509850/0471
werden nicht mit Binärzeichen oder Dualziffern belegt. Durch diese Beschaltüng der ersten Mehrheitsentscheidungsglieder
des dritten Reihenschaltungspaares RG3O ist festgelegt, daß sich die Ausgangssignale des zweiten Reihenschaltungspaares
RG20 gegenüber denjenigen des Reihenschal tuhgspaares RG1O stets in wünschenswerter Weise
durchsetzen, da das zweite Reihenschaltungspaar RG20 entsprechend seiner Eingangsbelegung höherwertige Binärzeichen
bzw. Dualziffern zu vergleichen hat. Aufgrund dieser Tatsachen ist es auch bei der vorliegenden Schaltungsanordnung
nach Fig. 3 wiederum möglich, über die Ausgänge AGIO bis AG30 qualitative Vergleichsergebnisse
auszugeben.
Im Rahmen der Beschreibung ist mehrfach darauf hingewiesen worden, daß die beschriebenen Schaltungsanordnungen gemäß
der Erfindung allgemein verwendbar sind zum Vergleichen von n-stelligen Binärworten und in bevorzugter Weise für Dualzahlen,
da die Schaltungsanordnungen in vorteilhafter Weise mit wenig Aufwand qualitativ bewertete Vergleichsergebnisse
erzielen. Wenn es jedoch gilt, beliebige n-stellige Binärworte zweier Kanäle miteinander zu vergleichen, wobei die einzelnen
Binärzeichen keinen besonderen Stellenwert wie bei den Dualzahlen repräsentieren und nur darauf geachtet werden muß,
daß dieselben Stellen der.Binärworte miteinander verglichen
werden, und zwar in beliebiger Rangfolge, so kann auf alle . die Schaltglieder im Anschluß an die Reihenschaltungen in
den Schaltungsanordnungen nach Fig. 1 bis 3 verzichtet werden, die nicht für die Erzeugung des Signals im Hinblick
auf das Vergleichsergebnis: "Binärwortübereinstimmung"
erforderlich sind.
Fig. 4 zeigt im linken Teil eine bevorzugte Ausführungsform einer Schaltung für eine Mehrheitsentscheidung von drei·
Variablen, kurz Mehrheitsentscheidungsglied genannt, und zwar einerseits links die diskrete Schaltung und.im rechten
VPA 74/2717 - 12 -
509850/0471
Teil das zugehörige, in den Ausführungsbeispielen nach
Fig. 1 bis Fig. 3 verwendete Symbol. Die Schaltung besteht im wesentlichen aus zwei Transistoren T1, T2, deren
Kollektoren über die Arbeitswiderstände R1 und R2 auf positivem Potential liegen. An die Basiselektrode des
Transistors T1 ist ein Widerstandsnetzwerk aus, drei weiteren Widerständen R3, R4 und R5 angeschlossen mit
drei Eingängen Ξ1, E2 und E3. Ferner ist die Basiselektrode
des ersten Transistors T1 über einen weiteren Widerstand R6 auf Massepotential gelegt. Eine Spannungsquelle SE im
Emitterkreis der beiden Transistoren T1 und T2 bewirkt, daß die beiden Emitterelektroden der Transistoren T1 und T2
auf einem gegenüber dem Massepotential angehobenen positivem Potential liegen. Hierdurch ist der Transistor T1 ohne eine
Ansteuerung mit einem Signal vom Wert logisch L über mindestens zwei seiner Eingänge E1 bis Ξ3 gesperrt. Dabei
liegt die Basis des zweiten Transistors T2 über den Widerstand R1 auf so hohem positivem Potential, daß dieser
Transistor durchgeschaltet ist und mit relativ tiefem Potential über den Ausgang AG den Wert logisch 0 ausgibt.
Wenn zwei der Eingänge E1 bis E3 mit der Schaltvariablen vom Wert L elektrische Signale erhalten, derart, daß der
Spannungsabfall am Widerstand R6 größer ist als die Spannung der Spannungsquelle SE vermehrt um die Schwellspannung
zwischen Basis- und Emitterelektrode des Transistors Ti, so schaltet dieser durch und sperrt damit den Transistor T2.
Dann liegt am Ausgang AG des Mehrheitsentscheidungsgliedes als Ergebnis der Mehrheitsentscheidung, mit hohem Potential
ein Signal entsprechend der Schaltvariablen vom Wert L.
In der Wahrheitstabelle nach Fig. 5 sind ebenfalls die Bezeichnungen
der Eingänge E1 bis E3 sowie das. Bezugszeichen AG des Ausganges der Schaltungsanordnung nach Fig. 4 aufgeführt.
In diesem Zusammenhang sei darauf hingewiesen, daß die drei Eingänge E1 bis E3 des Mehrheitsentscheidungsgliedes voll—"
kommen gleichwertig sind, was aufgrund der Widerstandsmatrix
VPA 74/2717 - 13 -
509850/0471
mit den Widerständen R3, R4 und R5 auch ohne weiteres einzusehen
ist. Im oberen Block der Wahrheitstabelle ist angenommen worden, daß der Eingang E1 des Mehrheitsentscheidungsgliedes
ständig die Schaltvariable vom Wert O erhält, während die Schaltvariablen an den Eingängen E2 und Ej5
variieren. An Hand des jeweiligen Mehrheitsentscheidungsergebnisses ist zu erkennen, daß das Mehrheitsentscheidungsglied
in dem Fall als UND-Glied arbeitet.
Im unteren Block der Wahrheitstabelle nach Fig. 5 ist angenommen worden, daß der Eingang E1 die Schaltvariable
vom Wert L erhält und die Variablen an den Eingängen E2 und E3 variiert werden. Das Vergleichsergebnis in der
Spalte unter dem Bezugszeichen AG zeigt in diesem Fall die ODER-Funktion des Mehrheitsentscheidungsgliedes.
Die Schaltungsanordnungen gemäß der Erfindung können verwendet werden bei Schaltvariablen, deren logische Werte
durch die Amplitude oder auch im anderen Fall durch die jeweilige Phasenlage gegeben sind.
5 Figuren
4 Patentansprüche
VPA 74/2717 . - 14 -
509850/0471
Claims (4)
- Patentansprüche1i Vergleicherschaltung für zwei n-stellige1 Binärworte, ■ insbesondere Dualzahlen, gekennzeichnet durch eine Anzahl von η Mehrheitsentscheidungsgliedern (M1 bis M8) mit drei Eingängen (M11,,M12, M13) in Reihenschaltung über je einen der Eingänge und den Ausgang des jeweils vorangestellten Mehrheitsentscheidungsgliedes, wobei die restlichen zwei Eingänge jedes Mehrheitsentscheidungsgliedes für zwei zu vergleichende Binärzeichen bzw. Dualziffern vom selben Stellenwert vorgesehen und die Binärzeichen bzw. Dualziffern des einen Binärwortes bzw. der einen Dualzahl invertiert zugeführt sind (Fig. 1).
- 2. Vergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß eine zusätzliche Reihenschaltung (RG2) von η Mehrheitsentscheidungsgliedern vorgesehen ist und von beiden Reihenschaltungen die Eingänge (M101/M201 und M103/M203) je zweier gleichwertiger Mehrheitsentscheidungsglieder (M10/M20) für den Vergleich zweier Binärzeichen bzw. Dualziffern vom selben Stellenwert parallel geschaltet sind (Fig. 2).
- 3. Vergleicherschaltung nach Anspruch 2, gekennzeichnet durch zwei Reihenschaltungspaare (RG1O, RG20) von Mehrheitsentscheidungsgliedern, wobei jeder der beiden Ausgänge (RG1O1, RG102) des einen Reihenschaltungspaares (RG1O) mit einem Eingang eines der beiden ersten, nicht mit Binärzeichen bzw. Dualziffern belegten Mehrheitsentscheidungsgliedem eines dritten Reihenschaltungspaares• (RG3O) und jeder der beiden Ausgänge (RG201, RG202) des anderen Reihenschaltungspaares (RG20) mit je einem anderen ,. Eingang von beiden ersten Mehrheitsentscheidungsgliedern des dritten Reihenschaltungspaares (RG3O) verbunden sind (Fig. 3). .VPA 74/2717 - 15 -509850/0471
- 4. Vergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß an den dritten Eingang (M12)-des ersten Mehrheitsentscheidungsgliedes (M1) der Reihenschaltung eine einen gegenüber den Binärzeichen bzw. Dualziffern verzögerten Testimpuls abgebende Baugruppe (BE) angeschlossen ist, die ferner mit je einem.Eingang eines 'ersten, zweiten und dritten UND-Gliedes (U1, U2, U3) verbunden ist, daß an den Ausgang (M84) des in der Reihenschaltung letzten Mehrheitsentscheidungsgliedes (M8) ein mit dem ersten UND-Glied (U1) verbundenes Negationsglied (N1O), ein viertes UND-Glied (U4) sowie mit seinem Setzeingang (MSS) und über ein weiteres Negationsglied (N9) mit seinem Rücksetzeingang (MSR) ein Master-Slave-Flipflop (MS) angeschlossen sind, dessen Ausgang (Q) mit dem dritten UND-Glied (U3) und dessen komplementärer Ausgang Q mit dem zweiten UND-Glied (U2) verbunden sind, das das vierte UND-Glied (U4) steuert.VPA 74/2717509850/0471
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742425602 DE2425602A1 (de) | 1974-05-27 | 1974-05-27 | Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen |
FR7513573A FR2273318B1 (de) | 1974-05-27 | 1975-04-30 | |
ZA00753120A ZA753120B (en) | 1974-05-27 | 1975-05-14 | Comparator circuit for two n-digit binary words in particular binary numbers |
US05/577,846 US4012714A (en) | 1974-05-27 | 1975-05-15 | Comparator circuit for two N-digit binary codes, in particular binary numbers |
BE156689A BE829467A (fr) | 1974-05-27 | 1975-05-26 | Montage comparateur pour effectuer la comparaison de deux mots binaires a positions, notamment de deux nombres binaires |
NL7506236A NL7506236A (nl) | 1974-05-27 | 1975-05-27 | Vergelijkschakeling voor twee binaire woorden van n posities, in het bijzonder tweewaardig gecodeerde getallen. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742425602 DE2425602A1 (de) | 1974-05-27 | 1974-05-27 | Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2425602A1 true DE2425602A1 (de) | 1975-12-11 |
Family
ID=5916587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742425602 Pending DE2425602A1 (de) | 1974-05-27 | 1974-05-27 | Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4012714A (de) |
BE (1) | BE829467A (de) |
DE (1) | DE2425602A1 (de) |
FR (1) | FR2273318B1 (de) |
NL (1) | NL7506236A (de) |
ZA (1) | ZA753120B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2647982A1 (de) * | 1976-10-22 | 1978-04-27 | Siemens Ag | Logische schaltungsanordnung in integrierter mos-schaltkreistechnik |
US4328541A (en) * | 1980-05-23 | 1982-05-04 | American Standard Inc. | Fail-safe digital comparator |
JPH01187630A (ja) * | 1988-01-21 | 1989-07-27 | Mitsubishi Electric Corp | 大小比較回路 |
JPH01239627A (ja) * | 1988-03-18 | 1989-09-25 | Nec Corp | 一致検出回路 |
US4933662A (en) * | 1988-10-17 | 1990-06-12 | Texas Instruments Incorporated | Comparator having variable width comparisons |
US5528181A (en) * | 1994-11-02 | 1996-06-18 | Advanced Micro Devices, Inc. | Hazard-free divider circuit |
KR0156152B1 (ko) * | 1995-05-12 | 1998-11-16 | 구본준 | 최대값 선택회로 |
RU2692050C2 (ru) * | 2017-11-14 | 2019-06-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2677371C1 (ru) * | 2017-11-22 | 2019-01-16 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2762621C1 (ru) * | 2020-10-28 | 2021-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3166733A (en) * | 1960-04-21 | 1965-01-19 | Warner Swasey Co | Number comparing systems |
US3241114A (en) * | 1962-11-27 | 1966-03-15 | Rca Corp | Comparator systems |
US3372377A (en) * | 1965-08-02 | 1968-03-05 | Sperry Rand Corp | Data processing system |
US3534404A (en) * | 1967-06-29 | 1970-10-13 | Sperry Rand Corp | Carry and comparator networks for multi-input majority logic elements |
-
1974
- 1974-05-27 DE DE19742425602 patent/DE2425602A1/de active Pending
-
1975
- 1975-04-30 FR FR7513573A patent/FR2273318B1/fr not_active Expired
- 1975-05-14 ZA ZA00753120A patent/ZA753120B/xx unknown
- 1975-05-15 US US05/577,846 patent/US4012714A/en not_active Expired - Lifetime
- 1975-05-26 BE BE156689A patent/BE829467A/xx unknown
- 1975-05-27 NL NL7506236A patent/NL7506236A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
BE829467A (fr) | 1975-11-26 |
NL7506236A (nl) | 1975-12-01 |
FR2273318A1 (de) | 1975-12-26 |
FR2273318B1 (de) | 1978-05-19 |
ZA753120B (en) | 1976-04-28 |
US4012714A (en) | 1977-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2425602A1 (de) | Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen | |
DE2917126C2 (de) | Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens | |
DE1524181B2 (de) | Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE3318957C2 (de) | ||
DE1257843B (de) | Einrichtung zur Erzeugung von Schluesselimpulsfolgen | |
DE3007824A1 (de) | Programmierbarer frequenzteiler | |
DE2636957C2 (de) | Zahnärztliches Gerät mit mehreren Instrumenten | |
DE2156645A1 (de) | Zählvorrichtung | |
DE2133729A1 (de) | Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen | |
DE3144513C1 (de) | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt | |
EP0017245B1 (de) | Monolithisch integrierbare Halbleiterschaltung mit einem taktgesteuerten Schieberegister | |
DE2842332C3 (de) | Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen | |
EP0019865B1 (de) | Digitale Halbleiterschaltung | |
DE1299714B (de) | Schaltungsanordnung fuer einen elektronischen Dezimalzaehler | |
DE2842331C2 (de) | Verzögerungsschaltung, insbesondere für Eisenbahn-Signalanlagen | |
DE2834818C2 (de) | Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals | |
DE1230852B (de) | Pruefschaltung fuer m-von-n-Codesignale, insbesondere in Fernmeldeanlagen | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers | |
DE1120186B (de) | Dezimalregister | |
DE2227702C3 (de) | Bistabile Kippschaltung | |
DE1263834B (de) | Digitales Flipflopschaltwerk mit Setzeingaengen, wobei ueber letztere das Zaehlerschaltwerk oder ein bestimmter Teil des Zaehlers in einen bestimmten Schaltzustand eingestellt werden kann | |
DE1105206B (de) | Paritaetsbitgenerator | |
DE1151961B (de) | Schaltungsanordnung zum Vergleichen von Dezimalzahlen | |
DE1144952B (de) | Verfahren und Einrichtung zum Steuern und UEberwachen von Zaehlwerken, insbesondere Achszaehlwerken fuer Eisenbahnanlagen |