DE2834818C2 - Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals - Google Patents
Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines SchreibsignalsInfo
- Publication number
- DE2834818C2 DE2834818C2 DE19782834818 DE2834818A DE2834818C2 DE 2834818 C2 DE2834818 C2 DE 2834818C2 DE 19782834818 DE19782834818 DE 19782834818 DE 2834818 A DE2834818 A DE 2834818A DE 2834818 C2 DE2834818 C2 DE 2834818C2
- Authority
- DE
- Germany
- Prior art keywords
- counter
- signal
- write
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines
Schreibsignals von unterschiedlicher Dauer, die für Speicher als Freigabesignale für einen Lese- oder
Schreibvorgang dienen, wobei Impulse eines Taktsignals, das von einem Taktgenerator erzeugt wird, mit
einem Zähler gezählt werden und in Abhängigkeit von einer vorbestimmten Anzahl von Impulsen wahlweise
das Lesesignal oder das Schreibsignal erzeugt wird.
Herkömmliche Schreib/Lese-Speicher der Halbleitertechnik mit »wahlfreiem Zugriff« benötigen als
Auswahl- und Ansteuersignal für die Auswahl- und Einleitung der Aufnahmebereitschaft bezüglich eines
Schreib- oder Lesevorgangs Schreib/Lesesignale, die unterschiedliche Impulsdauern haben. So kann beispielsweise
gefordert sein, daß das Schreibsignal eine Impulsdauer hat, die der Hälfte der Impulsdauer des
Lesesignals entspricht Diese Schreib/Lesesignale, die zur Auswahl eines oder einer Gruppe Speicher-Chips
(Speicherbausteine) benutzt werden und außerdem Steuerfunktionen, z. B. Einleitung einer Aufnahmebereitschaft
für einen Schre/bvorgcpg, haben, werden häufig auch als »Chip-enable«-Signale bezeichnet.
Zur Erzeugung von Impulsen mit vorgegebener Impulsdauer sind monostabile Kippstufen bekannt
(Tietze-Schenk, »Halbleiter-Schaltungstechnik«, Springs ger-Verlag 1971, Seite 449). Sollen mit diesen monostabilen
Kippstufen verschiedene Signale unterschiedlicher Impulsdauer erzeugt werden, sind eine entsprechende
Anzahl unterschiedlicher Kippstufen erforderlich. Die Impulsdauer der von diesen bekannten Schaltungsan-Ordnungen
erzeugten Signale ist aufgrund gegebener Bauelementetoleranzen sehr ungenau und läßt sich nur
durch Auswechseln der zeitbestimmenden Bauelemente "erändern.
Die der vorliegenden Anmeldung zugrundeliegende technische Aufgabe besteht darin, eine Schaltungsanordnung
zu finden, mit der an einem Ausgang Schreib/Lesesignale unterschiedlicher Impulsdauer erzeugt
werden können, die die Nachteile obengenannter monostabiler Kippstufen vermeidet und deren Impulsdauern
auf einfache Weise entsprechend den jeweiligen Anforderungen veränderbar sind.
Die Lösung dieser Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Gattung erfindungsgemäß
mit den im kennzeichnenden Teil des Patentanspruchs 1 enthaltenen Merkmalen erreicht. Von der
Erkennungsschaltung werden jeweils bestimmte Zählerstände erkannt, wobei beispielsweise das Schreibsignal
bei einem ersten vorgegebenen Zählerstand
beginnt und bei einem zweiten vorgegebenen Zählerstand endet. Am Ende eines Schreib/Lesesignals wird
der Zähler dann auf einen konstanten Anfangszählerstand geladen.
Eine andere erfindungsgemäße Schaltungsanordnung sieht vor, daß der Zähler zwei verschiedene Anfangszähierstände
hat, von denen der eine dem Lese-, der andere dem Schreibsignal zugeordnet ist, und daß das
Schreib/Lesesignal dem invertierten Oberlaufsignal des Zählers entspricht und das dem Ladeeingang zuzufüh- ι ο
rende Ladesignal von diesem abgeleitet ist
Die Erfindung ist anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,
F i g. 2a bis F i g. 2e den zeitlichen Verlauf verschiedener in der Schaltungsanordnung nach F i g. 1 auftretender
Signale und
F i g. 3 eine weitere erfindungsgemäße Schaltungsanordnung.
Die in F i g. 1 dargestellte Schaltungsanordnung besteht im wesentlichen aus einem Zähler I1 einem
Taktgenerator G und einer Erkennungsscha^ung E Das vom Taktgenerator G erzeugte Taktsignal T wird
einerseits dem Zähler 1 an seinem Takteingang CL und andererseits dem Takteingang eines Flip-Flops 2
zugeführt Liefert das Flip-Flop 2, dessen Ausgang ζ) mit dem Freigabeeingang EN des Zählers 1 verbunden ist,
ein Freigabesignal, so zählt der Zähler 1 beginnend vom Zähleranfangszustand die eintreffenden Impulse des
Taktsignals T. Der Zähleranfangszustand ist durch entsprechende Verdrahtung der Zählereingänge ZE
festgelegt Die im Laufe des Zählvorganges an den Zählerausgängen A, B, C, D auftretenden Zählerzustände
werden von der Erkennungsschaltung E überprüft. Bei bestimmten Zählerständen gibt die Erkennungsschaltung an ihren Ausgang CE ein Schreibsignal oder
ein Lesesignal ab und am Ende eines solchen Signals wird der Ladezustand LA des Zählers 1 und der
/C-Eingang des Flip-Flops 2 von einem von der
Erkennun^schaltung £ gelieferten Signal beaufschlagt.
Zu diesem Zweck enthält die Erkennungsschaltung E die beiden Decoder 3 und 4, die jeweils logische
Schaltelemente enthalten. Der Decoder 3, dessen Ausgang gleichzeitig der Ausgang Cf der Erkennungsschaltung
Eist, enthält zwei UND-Schaltungen 5,6, die
ausgangsseitig mit den beiden Eingängen einer ODER-Schaltung 7 verbunden sind, deren Ausgang den
Ausgang CE darstellt. Der Decoder 4 enthält ebenfalls zwei UND-Schaltungen 8, 9, deren Ausgänge mit den
beiden Eingängen einer ODER-Schaltung 10 verbunden sind, die ihrerseits ausgangsseitig den Ladeeingang LA
und den /(-Eingang speist. Die in den Decodern 3, 4
enthaltenen UND-Schaltungen 5, 6, 8, 9 dienen als sogenannte Tor-Schaltungen. In jedem Decoder 3 bzw.
4 kann eine der UND-Schaltungen durch ein Steuersignal L und die andere durch ein Steuersignal 5
freigegeben werden. Das Steuersignal L leitet die Erzeugung eines Lesesignals CEl ein; das Steuersignal S
leitet die Erzeugung eines Schreibsignals CEs ein. Die eo Zählerausgänge A1 B, C, D1 an denen der jeweilige
Zählerstand in binärcodierter Form erscheint, können den jeweiligen Anforderungen an die Schreib/Lesesignale
CEentsprechend mit den UND-Schaltungen 5, 6,
8, 9 verbunden sein. Die Arbeitsweise der Erkennungsschaltung E kann anhand der in Fig.2a bis Fig.2«:
dargestellten Signale, auf die weiter unten noch eingegangen wird, naaivollzogen werden.
An den /-Eingang des Flip-Flops 2 sind die Steuersignale L, S über eine ODER-Schaltung It
anlegbar. Wie aus F i g. 1 hervorgeht, handelt es sich bei dem dargestellten Flip-Flop 2 um ein /AT-Flip-Fiop,
dessen Zustandstabelle als bekannt vorausgesetzt wird, die aber auch den Datenblättern entsprechender
integrierter Schaltungen oder der einschlägigen Fachliteratur entnommen werden kann. Wird beispielsweise
als logische »1« über die ODER-Schaltung 11 ein Steuersignal L an den /-Eingang des Flip-Flops 2
angelegt, liegt am ^-Eingang eine »0«, dann gibt das Flip-Flop 2 beim nächsten eintreffenden Taktimpuls T
an seinem Ausgang Q ein Freigabesignal ab. Der Zähler
1 beginnt zu zählen. Der Zähler 1 zählt so lange bis das Lesesignal CEL beendet ist, dann gibt die ODER-Schaltung
10 ein Ladesignal an den Ladeeingang LA ab (an LA liegt dann eine »1«), am /^-Eingang liegt dann
ebenfalls eine »1«, so daß der Q-Ausgang des Flip-Flops
2 mit dem nächsten eintreffenden Taktimpuls auf 0 gesetzt wird. Der Zähler 1 ist somit bis zum Eintreffen
des nächsten Steuersignals L bzw. S auf den Zähleranfangszujtand gesetzt und fcieibt gesperrt.
Den in Fig.2a bis Fig.2e dargestellten Signalen —
F i g. 2a Taktsignal T, F i g. 2b das auf ein Lesesignal CEl folgende Ladesignal LAl, F i g. 2c das auf ein Sehreibsignal
CEs folgende Ladesignal LAS, F i g. 2d das Lesesignal CEi, F i g. 2e das Schreibsignal CEs — liegt
dieselbe Zeitachse zugrunde, wobei die Erzeugung eines Schreib- bzw. Lesesignals zum Zeitpunkt /0 eingeleitet
werden soll (Zählerstand des Zählers 1 zum Zeitpunkt f0 = 0). Zu diesem Zeitpunkt wird beispielsweise das
Steuersignal L (Lesevorgang) in Form einer logischen »1« angelegt welches so lange auf »1« bleibt bis das
Lesesignal CEl abgegeben und der Zähler 1 erneut geladen worden ist Das Ladesignal LAl lädt den Zähler
1 auf den Zähleranfangszustand und bewirkt, daß der Zähler 1 bei Eintreffen des nächsten Taktimpulses T
abgeschaltet wird. Das Abschalten des Zählers 1 wird auf diese Weise auch dann erreicht, w°nn das
Steuersignal L weiterhin auf »1« bleibt
Es wird noch angemerkt, daß die Verbindungen von r!en UND-Schaltungen 5,6,8,9 zu den Zählerausgängen
A, B, C, D durch einfaches Umiöten verändert werden können, damit die Erkennungsschaltung E andere
Zählerstände erkennt, entsprechend den jeweiligen Anforderungen an die Dauer der Suhreib/Lt-sesignale
CK
Bei der in Fig.3 dargestellten Schaltungsanordnung
werden die unterschiedlichen Schreib/Lesesignale CE dadurch erhalten, daß ein Zähler 12 — je nach dem ob
ein Lesesignal CEl oder ein Schreibsignal CEs erzeugt werden soll — auf unterschiedliche Zähleranfangszustände
ZAl oder ZAs geladen werden kann. Zu diesem Zweck sind die Zählereingänge ZE über ein Koppelnetzwerk
13, je nach dem welches Steuersignal L oder 5 am Koppelnet^werk 13 anliegt, mi', einem dem
Lesesignal CEl zugeordneten Anfangszählerstand ZAL
oder mit dem einem Schreibsignal CEs zugeordneten Anfangszählerstand ZAs verbindbar. Die mittels eines
Inverter 14 invertierten Überlaufsignale Ü stellen die Schreib/Lesesignale CE dar. Die Dauer eines Schreib/
Lesesignals CEentspricht somit der Zeit, die der Zähler
12 benötigt, um von dem jeweils in den Zähler 12 geladenen Anfangszählerstand bis zum Zählerüberlauf
zu zählen.
Zur Steuerung des Ladevorgangs und des Abschaltens des Zählers nach erfolgtem Schreib/Lesesignal sind
noch weitere Schaltelemente vorgesehen: eine ODER-
Schaltung 15, zwei JK-Flip-Flops Ib und 17, eine
UND-Schaltung 18 und eine NOR-Schaltung 19. Sämtliche dieser Bauelemente sind hinreichend bekannt,
weshalb auf ihre Funktionsweise her nicht näher eingegangen wird. Bezugszeichen, die mit Bezugszeichen
von Fig. I identisch sind, haben hier die gleiche Bedeutung.
Im folgenden wird beispielsweise die F.rzeugung eines
Schreibsignals CEs beschrieben. Zunächst wird ein Steuersignal 5 an den mit S bezeichneten Eingang in
Form einer logischen »1« angelegt. Die Zählereingänge ZE werden über das Koppelnetzwerk 13 mit dem
Anfangszählerstand ZAs verbunden und am /-Eingang des Flip-Flops 16 und am /(.'-Eingang des Flip-Flops 17
liegen jeweils eine »I« an. Mit Eintreffen des nächsten Impulses des Taktsignals T, welches von einem hier
nicht dargestellten Taktgenerator geliefert wird, wechselt der Ausgang Q des Flip-Flops 16 auf »1« und der
wird durch die »I« am Freigabeeingang EN freigegeber und erhält über die NOR-Schaltung 19 den Ladebefehl
damit der Anfangszählerstand ZAs in den Zähler Ii
geladen wird. Der Zähler 12 beginnt nun von dieserr Anfangs/ählerstand ZAS an zu zählen und bleibt ar
seinem Überlaufausgang i? zunächst auf »0«. Hat dei
Zähler 12 den maximalen Zählersland erreicht, liegen ar
den Ausgängen A, B, C. D jeweils Signale, die einer logischen »I« entsprechen. Über die UND-Schaltung 18
wird somit der /^-Eingang des Flip-Flops 16 auf »1« gelegt. Bei Eintreffen des nächsten Impulses des
Taktsignal Twechselt das Überlaufsignal i/auf »!«,der
Ausgang Q des Flip-Flops 16 wechselt auf »0« und der Zähler 12 wird gesperrt (abgeschaltet). Die Dauer des
Schreibsignals CEs entspricht somit der Zeit, solange
das Überlaufsignal O auf »0« bleibt. Es wird noch angemerkt, daß der Ausgang ζ) des Flip-Flops 17 direkt
mit dem Ladeeingang LA verbunden sein kann. Die
u3£an£ I/
Hierzu 2 Blatt Zeichnungen
Claims (6)
1. Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals von
unterschiedlicher Dauer, die für Speicher als Freigabesignaie für einen Schreib- oder Lesevorgang
dienen, wobei Impulse eines Taktsignals, das von einem Taktgenerator erzeugt wird, mit einem
Zähler gezählt werden und in Abhängigkeit von einer vorbestimmten Anzahl von Impulsen wahlweise
das Schreibsignal oder das Lesesignal erzeugt wird, dadurch gekennzeichnet, daß der
Zähler (1) mit seinen den jeweiligen Zählerzustand angebenden Ausgängen (A, B, C, D) mit einer
Erke^nungsschaltung (E) verbunden ist, die in Abhän, ;keit der an ihr angelegten Steuersignale (L,
S) vorg ■·, ebene Zählerstände erkennt, an ihrem
ersten Ausgang dem jeweiligen Zählerstand zugeordnet ein Schreib- bzw. Lesesignal (CE) abgibt,
und an ihitm anderen Ausgang, der einerseits mit
dem Ladeeingang (LA) des Zählers (!) und andererseits über ein Flip-Flop (2) mit dem
Freigabeeingang (EN) des Zählers (1) verbunden ist, nach Beendigung des Schreib- bzw. Lesesignals (CE)
ein Ladesignal abgibt, welches den Zähler (1) auf einen vorgegebenen Zählerstand lädt und ihn außer
Betrieb setzt, bis erneut ein Steuersignal (L, S) den Zähler(l) wieder freigibt
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Erkennungsschaltung (E)
aus zwei Derodern (3,4) besteht, von denen der eine
Dekoder (3) die für das Schreib- bzw. Lesesignal (CE) bestimmten Zählerstände erkennt und ausgangsseitig
das Schreib/Lesesignal (CE) abgibt, wobei der andere Dekoder (4) Oie für das Ladesignal
maßgeblichen Zählerstände erkennt und ausgangsseitig das Ladesignal abgibt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der für das Schreib/Lesesignal
(CE) zuständige Dekoder (3) zwei UND-Schaltungen (5,6) und eine erste ODER-Schaltung (7) enthält,
daß jede der UND-Schaltungen (5, 6) mit einem der Ausgänge (B, C) des Zählers (1) verbunden ist und
von einem entsprechenden an ihrem jeweils freien Eingang anlegbaren Steuersignal (L, S) gesperrt
oder freigegeben werden können und ihre Ausgänge mit den Eingängen der ODER-Schaltung (7)
verbunden sind, die ausgangsseitig das Schreib/Lesesignal (CE) abgibt; daß der andere Dekoder (4)
zwei UND-Schaltungen (8, 9) und eine zweite ODER-Schaltung (10) enthält, die entsprechend den
Schaltungen (5,6,7) des erstgenannten Dekoders (3) untereinander verbunden sind, daß die UND-Schaltungen
(8, 9) des anderen Dekoders (4) mit jeweils mit einem ihrer Eingänge mit einem der Ausgänge
('C, D)des Zählers (1) und jeweils mit ihrem anderen Eingang mit einem der Steuereingänge (L, S)
verbunden sind, und daß die zweite ODER-Schaltung (iO) ausgangsseitig das Ladesignal abgibt.
4. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die
zweite ODER-Schaltung (10) ausgangsseitig mit dem Ladeeingang (LA) und mit dem /^-Eingang des
Flip-Flops (2) verbunden ist, daß der /-Eingang des Flip-Flops (2) über eine ODER-Schaltung (11)
wahlweise mit einem der Steuersignale (L, S)und der
(^-Ausgang des Flip-Flops (2) mit dem Freigabeein-
gang (EN)des Zählers (1) verbunden ist
5. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß der
Anfangszä'hlerstand, der am Anfangszählerstandeingang (ZE) anliegt, konstant ist.
6. Schaltungsanordnung, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Zähler
zwei verschiedene Anfangszählerstände (ZAs, ZAl) hat, von denen der eine dem Lese-, der andere dem
Schreibsignal zugeordnet ist, und daß das Schreib/ Lesesignal (CE) dem invertierten Überlaufsignal (Ü)
des Zählers entspricht und das dem Ladeeingang (LA) zuzuführende Ladesignal von diesem abgeleitet
ist (F ig. 3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834818 DE2834818C2 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834818 DE2834818C2 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2834818B1 DE2834818B1 (de) | 1980-02-07 |
DE2834818C2 true DE2834818C2 (de) | 1980-10-16 |
Family
ID=6046553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782834818 Expired DE2834818C2 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2834818C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4755964A (en) * | 1985-04-19 | 1988-07-05 | American Telephone And Telegraph Company | Memory control circuit permitting microcomputer system to utilize static and dynamic rams |
-
1978
- 1978-08-09 DE DE19782834818 patent/DE2834818C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2834818B1 (de) | 1980-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145119B2 (de) | Dateneingabevorrichtung | |
DE3544820A1 (de) | Taktfrequenzteilerschaltung | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE2401334A1 (de) | Synchronisationsstufe | |
DE3221211A1 (de) | Impulsgenerator | |
DE2141680A1 (de) | Zeitgeberanordnung | |
DE2456540C2 (de) | Inkrementalwertkodierer | |
DE2834818C2 (de) | Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals | |
DE4200782A1 (de) | Klein-reglereinheit | |
DE4428545A1 (de) | Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal | |
DE2425602A1 (de) | Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen | |
DE1227263B (de) | Schaltungsanordnung zur Umwandlung von in Speicherrelais in paralleler Form zwischen-gespeicherten binaercodierten Eingangs-informationen in eine Folge von binaercodierten Impulsserien | |
DE2703570C2 (de) | ||
DE2756952C3 (de) | Digitaler Steuersatz für einen selbstgeführten Stromrichter | |
DE2251332A1 (de) | Schaltsteueranordnung | |
DE2132560C3 (de) | ||
DE1933907A1 (de) | Pufferspeicher | |
EP0021084A1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE2257622A1 (de) | Elektrische zaehlschaltung | |
DE3200752C2 (de) | ||
DE3030347A1 (de) | Auffrischungszaehler | |
DE2525533A1 (de) | Einrichtung zum decodieren eines code | |
DE2241349A1 (de) | Schaltungsanordnung zur erzeugung von gleich langen, um 180 grad versetzten impulsen | |
DE2446244C2 (de) | Schaltungsanordnung zum Einschreiben bzw. Auslesen von Informationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |