DE1933907A1 - Pufferspeicher - Google Patents

Pufferspeicher

Info

Publication number
DE1933907A1
DE1933907A1 DE19691933907 DE1933907A DE1933907A1 DE 1933907 A1 DE1933907 A1 DE 1933907A1 DE 19691933907 DE19691933907 DE 19691933907 DE 1933907 A DE1933907 A DE 1933907A DE 1933907 A1 DE1933907 A1 DE 1933907A1
Authority
DE
Germany
Prior art keywords
buffer
stage
control stage
coincidence circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691933907
Other languages
English (en)
Inventor
Eckhart Dipl-Phys Scharkowitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691933907 priority Critical patent/DE1933907A1/de
Priority to NL7009202A priority patent/NL7009202A/xx
Priority to US50562A priority patent/US3665424A/en
Priority to FR7024182A priority patent/FR2050467A1/fr
Priority to LU61238D priority patent/LU61238A1/xx
Priority to GB32054/70A priority patent/GB1293032A/en
Priority to BE752954D priority patent/BE752954A/xx
Publication of DE1933907A1 publication Critical patent/DE1933907A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Shift Register Type Memory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München, den -3.JUU1969
Wittelsbacherplatz
1933907 ϊα 69/2G02
Pufferspeicher
Die Erfindung "bezieht sich auf einen Pufferspeicher aus mehreren hintereinander angeordneten Pufferstufen, von denen jede eine Speicherstufe aus mindestens einem Speicherelement enthalt, bei dem die Daten der ersten Pufferstufe zugeführt und von der höchsten Pufferstufe abgenommen werden und die Daten von der ersten zu der höchsten, noch keine Information snthaltenden Pufferstufe weitergeschoben werden.
Pufferspeicher werden z.B. als Datenpufferspeicher zwischen einem Rechner und externe Geräte, z.B. Magnetbandgeräte, geschaltet. Dabei ist in einem Falle der Rechner die Datenquelle und das externe Gerät der Verbraucher, i.n anderen Falle ist es gerade umgekehrt. Als Beispiel eines externen Gerätes soll ein Magnetbandgerät betrachtet werden. Der Schreib- oder Lesetakt dieses Bandgerätes läuft im allgemeinen nicht synchron zum Takt des Rechners. Der Datenpufferspeicher soll einmal trots der asynchronen Takte die Datenübertraggng in beiden Richtungen ermöglichen. Andererseits soll es bei Sirnultanarbsit für Ein-Ausgabe möglich sein, daß während der Dater.übertragung für Schreiben oder Lesen mit einem Bandgerät eine gleichzeitige Anforderung eines anderen externen Gerätes von dem. g] oiuhen Rechner abgefertigt v/erden kann. Das Bandgerät wird dann erst nach Ablauf mehrerer Schreib- oder e weiter bedient.
Heim Schreiben auf Band Übergibt der Rochnertakt die Daten in die erste Pufforntufc, die PuiToratouerurig schiebt die Daten dann bin nur jeweils höchsten freien
Ph rJ/4'·, l/\β Il/Hei BAD ORIGINAL
10 9811/1974
Stufe weiter. Der Schreibtakt des Bandgerätes holt die Daten von der letzten Stufe ah.
Die Schreit)takte für einen auf Band zu schreibenden Block dürfen dabei nicht unterbrochen werden. Die Rechnertakte werden, v/enn verfügbar, nach Bedarf angefordert. Die Pufferstufen müssen, wenn für einige Schreibtakte keine Rechnertakte zur Verfugung stehen, den Datenverbraucher weiterhin mit Daten versorgen können. Der Pufferspeicher muß also im Norraalfall voll sein und die Rechnertaktfrequenz muß größer als die Schreibtaktfrequenz des externen Gerätes sein. Bevor der Pufferspeicher ganz leer ist, müssen wieder einsetzende Rechnertakte Daten bis zur jeweils letzten freien Stufe anliefern. Der Betriebsablauf des Pufferspeichers verläuft bei der Eingabe in den Rechner (Lesen vom Band) ähnlich wie beim obengeschilderten Schreiben auf das Band.
Ein anderer Anwendungsfall eines Pufferspeichers ist der Schräglaufpufferspeicher. Beim Beschreiben von Magnetbändern mit Richtungstaktschrift sollen die Bits eines Zeichens gleichzeitig quer zur Bandbewegung aufgezeichnet werden. Die Bits eines Zeichens können aber beim Schreiben und Lesen aufgrund des Schräglaufes (Skews) gegeneinander über mehrere Zeichenabstände versetzt sein. Beim Lesen sammelt der Schräglaufpufferspeicher die versetzten Bits, z.B. eines einzigen angelieferten Zeichens, in der letzten Pufferstufe. Die Bits eines Zeichens werden also nicht gleichzeitig in den Pufferspeicher eingegeben. Sie müssen aber in den jeweils vollen Stufen geordnet sein.
Bei all diesen Pufferspeichern sollen die mit der Taktfrequenz der Datenquelle in die erste Fuffex-stti-
PA 0/4 »$/646 - 3 -
109811/1974 BAD Original
fe eingegebenen Daten bis zum jeweils letzten freien Platz von Stufe zu Stufe vorrücken. Aus der letzten Pufferstufe sollen die Daten dann mit der !Taktfrequenz des Verbrauchers abgeholt werden. Dann sollen die Daten der übrigen Pufferstufen bis zur letzten Pufferstufe nachrücken.
Die Aufgabe der Erfindung ist es, bei einem Pufferspeicher die Puffersteuerung so auszubilden, daß die Daten in einfacher Weise schnell im Verhältnis zu den Takten der Datenquelle und des Datenverbrauchers und sicher von der ersten Pufferötufe bis zur jeweils höchsten freien Pufferstufe von Stufe zu Stufe vorrücken, und für den Pail, daß Daten an den Verbraucher abgegeben «erden, die in den Pufferstufen gespeicherten Daten nachrücken.
Diese Aufgabe wird dadurch gelöst, daß als Puffersteuerung zur Erzeugung der zur Weiterverschiebung der Daten notwendigen laktimpulse für jede Pufferstufe mindestens eine St euer stufe aus e5.ner bistabilen Kippschaltung, einer Koinzidenzschaltung, an deren Ausgang die Taktimpulse abgegeben werden, und einer Verzögerungsschaltung vorgesehen ,ist, daß am Ausgang der Koinzidenzschaltung einer Steuerstufe dann ein (Taktimpuls für die folgende Pufferstufe erscheint, wenn die bistabile Kippschaltung der gleichen Steuerstufe gesetzt und die bistabile Kippschaltung der folgenden Steuerstufe rückgesetzt ist und daß das Setzen der bistabilen Kippschaltung jeder Steuerstufe durch die Rückflanke des Taktimpulses am Ausgang der Koinzidenzschaltung der vorhergehenden Steuerstufe und das Rücksetzen durch die Vorderflanke des über die Verzögerungsschaltung geführten Takiimpulses der gleichen Steuerstufe erfolgt.
-9/415/646 -
109811/1974
1S339Ü7
-A - ■
Eine Pufferstufe besteht somit aus mindestens einer Steuerstufe und der die Speicherelemente enthaltenden Speicherstufe. In die Speicherstufen können nur Daten eingeschrieben werden, wenn die bistabile Kippschaltung der zugehörigen Steuerstufe nicht gesetzt ist. Um einen einwandfreien Datentransfer von . . der Speicherstufe- einer Pufferstufe zur nächsten zu gewährleisten, kann die bistabile Kippschaltung der Steuerstufe der Pufferstufe dann gesetzt werden, wenn die bistabile Kippschaltung jeweils der Steuerstufe der vorhergehenden Pufferrstufe rückgesetzt wird.
Der Ausgang jeder Koinzidenzschaltung kann über ein Hegationsglied mit einem Eingang der Koinzidenzschaltung der Steuerstufe der vorhergehenden Pufferstufe verbunden werden. Dadurch wird erreichte daß die Koinzidenzschaltung der Steuerstufe der vorhergehenden Pufferstufe nur dann geöffnet werden kann, wenn die der nachfolgenden Stufe geschlossen ist.
Zur Erzeugung der Taktirapulse für eine Puffen'stufe ist es notwendig, daß die bistabile Kippschaltung der Steuerstufe der vorhergehenden Puffersfcufe gesetzt und die bistabile Kippschaltung dei' Steuerstufe der gleichen Pufferstufe rückgesetzt wird»
Weiterbildungen der Erfindung ergeben sich aus den tJnt eransprüch en.
Die Erfindung soll anhand eines Ausführungsbeispieles weiter erläutert werden. Es zeigen:
Fig. 1 ein Blockschaltbild eines Pufferspeichers mit der erfindungsgemäßen Pufferspeichersteuerung,
PA 9/415/646 . - 5 -
109811/1974
Fig. 2 einen Impulsplan zum Betrieb dieses Pufferspeichers.
Jede Pufferstufe besteht aus einer Steuerstufe und einer Speicherstufe. Alle Steuerstufen zusammen bilden die Puffersteuerung. Jede Steuerstufe enthält nach Fig. 1 eine bistabile Kippschaltung S, eine Koinzidenzschaltung G und eine Verzögerungsschaltung V. Die Speicherstufen enthalten die Speicherelemente; im Ausführungsbeispiel bistabile Kippschaltungen D. Die Bausteine der Eingangspufferstufe sind mit dem Index 1, die Bausteine der Ausgangspufferstufe mit dem Index 2 und die Bausteine der dazwischenliegenden Pufferstufen mit einem Index aus den Buchstaben des Alphabetes bezeichnet. Somit ist bei der Eingangspufferstufe die bistabile Kippschaltung der Steuerstufe mit S-1, die Verzögerungsschaltung mit V1, die Koninz.idenzschaltung mit G-1, die Speicherelemente der Speicherstufe mit D10, D11 usvi. benannt. Die Anzahl der Speicherelemente pro Stufe hängt von dem Verwendungszweck des Pufferspeichers ab. Bei Verwendung als Datenpufferspeicher ent&pricht die Anzahl der Speicherelemente· D10, D11 usw. der Anzahl der parallel zu übertragenden Bits eines Zeichens.
Die Steuerstufen sind somit alle gleich aufgebaut. Die bistabilen Kippschaltungen S der Steuerstufen können z. B. als JK-Master-Slave-Flip-Plops ausgeführt sein. Der Auslöseeingang der bistabilen Kippschaltung einer Steuerstufe ist mit dem Ausgang der Koinzidenzschaltung G der Steuerstufe der vorhergehenden Pufferstufe verbunden. Derjenige Ausgang der bistabilen Kippschaltung S einer Steuerstufe, der im rückgeaetzten Zustand markiert ist, ist an einen Eingang der Koninzidenzscholtung G der Steuerstufe der vorhergehenden Pufferstufe angeschlossen, der andere Ausgang der bistabilen Kippschaltung führt zu einein Eingang der Koinzidenzschaltung der Steuerstufe derselben Pufferstuie. Die VerzögerungsecKaltung V liegt jeweils zwischen
PA 9/415/64 6 BAD ORIGINAL 6 -
109811/1974
• - 6 -
dem Auggang der Koinzidenzschaltung derselben Steuerstufe
iid dem Riieksetzeingang der bistabilen Kippschaltung derselben Steuerstufe. Der Ausgang der Koinzidenzschaltung & einer jeden Steuerstufe führt jeweils zu dem Takteingang der Speicherelemente D der folgenden Pufferstufe. Im Ausführungsbeispiel bestehen, die Speicherelemente aus bistabilen Kippschaltungen mit einem Takteingang und einem Vorb er ei tungs eingang, der mit dein Ausgang der Speicherelemente der Speicherstufe der vorhergehenden Pufferstufe verbunden ist.
Dem Auslöseeingang der bistabilen Kippschaltung S1 der Steuerstufe der ersten Pufferstufe v/erden Taktimpulse QJI der Datenquelle zugeführt, ebenso den Takteingängen der Speicherelemente D10, D11 usv/. dieser Pufferstufe. Taktimpulse T2 des Datenverbrauchers werden der Koinzidenzschaltung G 2 der Ausgangspufferstufe zugeleitet. Der Ausgang der Koinzidenzschaltung G2 ist mit je einem Eingang von UND-Schaltungen UO, U1 usw. verbunden» Der andere Eingang der UND-Schaltungen UO, U1 usw. ist jeweils an den Ausgang der Speicherelemente der letzten Pufferstufe angeschlossen. Die Ausgänge dieser UND-Schaltungen führen zum Datenverbraucher DV.
Die Wirkungsweise des Pufferspeichers.soll anhand des Impulsplanes erläutert werden. In ihm ist der Spannungsverlauf jeweils mit der Bezeichnung des Bauelementes benannt, an dessen Ausgang er auftritt. Ln Impulsplan der Pig. 2 ist nur der Betrieb des ersten Speicherelementes der Pufferstufen gezeigt. Die Arbeitsweise der übrigen Speicherelemente ist gleichartig. Liefert die Datenquelle einen Taktimpuls TI,, dann werden rait der positiven Flanke dieses Taktimpulses Daten in das Speicherelement D10 übernommen. Die Rückflanke des Taktirapulses T1 setzt die bistabile Kippschaltung
PA 9/415/646 - 7 -
109811/1974 **D 0RiGINÄL
S1 der Steuerstufe. Da die bistabile Kippschaltung SA zurückgesetzt ist und somit die Koinzidenzschaltung GA gesperrt ist, wird die Koinzidenzschaltung G-1 geöffnet. Der am Ausgang der Koinzidenzschaltung G1 erscheinende Impuls erfüllt nun drei Aufgaben:
1. Durch seine positive Flanke wird das in dem Speicherelement D1O gespeicherte Datenbit auf das Speicherelement DAO übernommen.
2. Die positive Flanke wird über die Verzögerungsschaltung YI verzögert auf den Rücksetzeingang R der bistabilen Kippschaltung SI gegeben.
3. Aufgrund der Rücksetzung der bistabilen Kippschaltung SI schließt die Koinzidenzschaltung G1. Die daraus sich ergebende negative Planke am Ausgang der Koinzidenzschaltung G1 setzt die bistabile Kippschaltung SA der Steuerstufe der folgenden Pufferstufe. Dann aber wird die Koinzidenzschaltung GA geöffnet und das Datenbit aus dem Speicherelement DAO in das Speicherelement DBO übernommen, die bistabile Kippschaltung SA, nach der durch die Verzögerungsschaltung VA gegebenen Verzögerungszeit zurückgesetzt und dadurch die Koinzidenzschaltung GA viiederum geschlossen. Die Rückflanke des Signales am Ausgang der Koinzidenzschaltung GA setzt dann die bistabile Kippschaltung SB der nächsten Pufferstufe. Dieser Vorgang läuft solange ab, bis das Datenbit in das Speicherelement D20 der letzten Pufferstufe gelangt ist. Dann ist die zugehörige bistabile Kippschaltung S2 gesetzt. Solange die Information in dem Speicherelement D2O steht - also von dem Datenverbraucher nicht abgeholt wird - bleibt diese bistabile Kippschaltung S2 gesetzt. Dann aber ist
die Koinzidenzschaltung GB der vorhergehenden Stufe immer gesperrt. Es kann also kein Taktsignal mehr vom Ausgang der Koinzidenzschaltung GB auf den Takt-PA 9/415/646 - 8 -
10 9 811/19 7/4
eingang des Speicherelementes der letzten Pufferstufe gelangen, also auch nicht mehr das Datenbit, das in der vorhergehenden Stufe gespeichert ist, übernommen werden. Die von der Datenquelle gelieferte nächste Information kann nur noch bis in die der letzten Pufferstufe vorhergehende Pufferstufe geschoben werden. Auf diese Art und V/eise wird der Pufferspeicher allmählich gefüllt.
Will der Datenverbraucher die in der letzten Pufferstufe gespeicherten Daten abrufen, dann gibt er einen Taktimpuls Ϊ2 an den Eingang der Koinzidenzschaltung G2„ Da Daten"in die letzte Pufferstufe eingeschrieben sind, ist die bistabile Kippschaltung S2 der Steuerstufe gesetzt» Somit wird durch den Taktimpuls T2 die Koinzidenzschaltung G2 geöffnet» der am Ausgang entstehende Impuls öffnet die TJUD-Schaltungen UO, Ü1 usw., so daß die in der letzten Stufe gespeicherten Datenbits in den Verbraucher übernommen werden können, Nach der durch die Verzögerungsschaltung 72 gegebenen Yerzögerungszeit wird die bistabile Kippschaltung S2 zurückgesetzt. Stehen in den Speicherelementen der vorhergehenden Pufferstufe Daten, dann ist die bistabile Kippschaltung S der vorhergehenden Steuerstufe gesetzt und mit dem Rücksetzen der bistabilen Kippschaltung S2 der Steuerstuf-e der letzten Pufferstufe wird die Koinzidenzschal-.tung der vorhergehenden Steuerstufe geöffnet, so daß die Daten der Speicherelemente der vorhergehenden Pufferstufe in die Speicherelemente der letzten Pufferstufe verschoben werden. Diener Vorgang läuft nun weiter bis alle Daten nachgerückt sind.
Ist der erfindungsgemäße Pufferspeicher sls Datenpufferspeicher ausgebildet, dann ist bei jeder Pufferstufe pro Speicherstufe nur eine Steuerstufe erforderlich. Wird er jedoch als Schräglau£pufferspeicher ver-
PA 9/415/646 - 9 -
10 9 811/19 7/4
wendet, ist pro Speicherelement in jeder Speicherstufe eine Steuerstufe notwendig. Es muß dann jede Spur auf dem Magnetband eine eigene Puffersteuerung erhalten.
Die Ausführung der Speicherelemente durch "bistabile Kippschaltungen ist nicht unbedingt erforderlich. Notwendig ist nur, daß die Speicherelemente durch· einen Takt gesteuert werden können.
6 Patentansprüche
2 Figuren
PA 9/415/646 - 10 -
109811/1974

Claims (1)

  1. - ίο -
    1. Pufferspeicher aus mehreren hintereinander angeordneten Pufferstufen, von denen jede eine Speicherstufe aus mindestens einem Speicherelement enthält, bei dem die Daten der ersten Pufferstufe zugeführt und von der höchsten Pufferstufe abgenommen werden und die Daten mit Hilfe einer Puffersteuerung von der ersten zu der höchsten, noch keine Daten enthaltenden Pufferstufe weitergeschoben werden, dadurch gekennzeichnet, daß als Puffersteuerung zur Erzeugung der zur Weiterverschiebung der Daten notwendigen Taktimpulse für jede Pufferstufe mindestens eine Steuerstufe aus einer bistabilen Kippschaltung (S), einer Koinzidenzschaltung (G), an deren Ausgang die Taktimpulse abgegeben werden, und einer Verzögerungsschaltung (V) vorgesehen ist, daß am Ausgang der Koinzidenzschaltung (Gr) einer Steuer-stufe dann ein Taktimpuls für die folgende Pufferstufe erscheint, wenn die bistabile Kippschaltung (S) der gleichen Steuerstufe gesetzt und die bistabile Kippschaltung der folgenden Steuerstufe rückgesetzt ist und daß das Setzen der bistabilen Kippschaltung jeder Steuerstufe durch die Rückflanke des Taktimpulses am Ausgang der Koinzidenzschaltung der vorhergehenden Steuerstufe und das Rücksetzen durch die Vorderflanke des über die Verzögerungsschaltung (V) geführten Taktimpulses der gleichen Steuerstufe erfolgt.
    2ο Pufferspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Kippschaltung (S) jeder Steuerstufe außer derjenigen der ersten Steuerstufe mit ihrem Auslöseeingang mit dem Ausgang der Koinzidenzschaltung der vorhergehenden Steuerstufe, mit dem Ausgang, der im zurückgesetzten Zustand markiert sist, mit einem Eingang der Koinzidenzschaltung der
    PA 9/415/646 109811/1974 " "
    vorhergehenden St euer stufe verbunden ist, daß jede "bistabile Kippschaltung (S) mit dem anderen Ausgang an einem Eingang der Koinzidenzschaltung derselben Steuerstufe (G), mit dem Rücksetzeingang über die Verzögerungen schaltung (V) an den Ausgang der Koinzidenzschaltung (G-) derselben Steuerstufe angeschlossen ist und daß der Ausgang jeder Koinzidenzschaltung außerdem mit dem Sakteingang der Speicherelemente (D) der nächsten Pufferstufe verbunden ist.
    3. Pufferspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Koinzidenzschaltung (G) einer jeden Steuerstufe über ein Negationsglied mit dem Eingang der Koinzidenzschaltung (G) der folgenden Steuerstufe verbunden ist.
    4. Pufferspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Eingang der Koinzidenzschaltung (G2) der höchsten Steuerstufe mit der Taktleitung des Datenverbrauchers verbunden ist.
    5. Pufferspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für jedes Speicherelement eine Steuerstufe vorgesehen ist.
    6. Pufferspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als bistabile.- Kippschaltungen (S) Masters-Slave-Flip-Plops vorgesehen sind.
    PA 9/415/646
    10 9 8 11/19 7
DE19691933907 1969-07-03 1969-07-03 Pufferspeicher Pending DE1933907A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19691933907 DE1933907A1 (de) 1969-07-03 1969-07-03 Pufferspeicher
NL7009202A NL7009202A (de) 1969-07-03 1970-06-23
US50562A US3665424A (en) 1969-07-03 1970-06-29 Buffer store with a control circuit for each stage
FR7024182A FR2050467A1 (de) 1969-07-03 1970-06-30
LU61238D LU61238A1 (de) 1969-07-03 1970-07-01
GB32054/70A GB1293032A (en) 1969-07-03 1970-07-02 Improvements in or relating to data signal buffer stores
BE752954D BE752954A (fr) 1969-07-03 1970-07-03 Memoire tampon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691933907 DE1933907A1 (de) 1969-07-03 1969-07-03 Pufferspeicher

Publications (1)

Publication Number Publication Date
DE1933907A1 true DE1933907A1 (de) 1971-03-11

Family

ID=5738826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691933907 Pending DE1933907A1 (de) 1969-07-03 1969-07-03 Pufferspeicher

Country Status (7)

Country Link
US (1) US3665424A (de)
BE (1) BE752954A (de)
DE (1) DE1933907A1 (de)
FR (1) FR2050467A1 (de)
GB (1) GB1293032A (de)
LU (1) LU61238A1 (de)
NL (1) NL7009202A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710516B2 (de) * 1972-12-13 1982-02-26
US4163291A (en) * 1975-10-15 1979-07-31 Tokyo Shibaura Electric Co., Ltd. Input-output control circuit for FIFO memory
US4125877A (en) * 1976-11-26 1978-11-14 Motorola, Inc. Dual port random access memory storage cell
US4296477A (en) * 1979-11-19 1981-10-20 Control Data Corporation Register device for transmission of data having two data ranks one of which receives data only when the other is full

Also Published As

Publication number Publication date
FR2050467A1 (de) 1971-04-02
GB1293032A (en) 1972-10-18
NL7009202A (de) 1971-01-05
LU61238A1 (de) 1971-07-06
BE752954A (fr) 1971-01-04
US3665424A (en) 1972-05-23

Similar Documents

Publication Publication Date Title
DE2855673C2 (de)
DE2145119B2 (de) Dateneingabevorrichtung
DE1120184B (de) Speicheranordnung zur Speicherung von binaer dargestellten Informationen in Fernmelde-, Buchungs- oder Rechenanlagen
DE2731336A1 (de) Taktsystem
DE2828698A1 (de) Monolithischer baustein
DE3340919C2 (de)
DE2401334A1 (de) Synchronisationsstufe
DE3221211A1 (de) Impulsgenerator
DE1208528B (de) Schaltung zum Synchronisieren von Taktimpulsen
DE3119650A1 (de) Funktionsgenerator
DE1933907A1 (de) Pufferspeicher
DE1119567B (de) Geraet zur Speicherung von Informationen
DE2133660A1 (de) Codierer
DE2924526C2 (de)
DE2834818C2 (de) Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals
DE2746300A1 (de) Schaltungsanordnung zum ermitteln, speichern und wiedergeben von zustandsaenderungen
DE2619238C3 (de) Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen
DE2257622A1 (de) Elektrische zaehlschaltung
DE3114230A1 (de) Schaltungsanordnung zum sicheren betrieb eines zweikanaligen schaltwerkes
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe
DE2238409A1 (de) Elektronische serienaddier/subtrahiereinrichtung insbesondere fuer dezimale binaercodes
DE2057800A1 (de) Kippschaltung fuer gestoerte Eingangssignale
DE2730794A1 (de) Speichereinrichtung
DE1449422C3 (de) Schaltungsanordnung zur Erzeugung von Schreibimpulsen für die magnetische Aufzeichnung von binären Informationssignalen unter Vermeidung von aufeinanderfolgenden Schreibimpulsen gleicher Polarität bei einer Folge von binären Informationssignalen gleicher binärer Bedeutung
DE1424717C (de) Vorrichtung zur Dezimal Binar Umsetzung