DE2057800A1 - Kippschaltung fuer gestoerte Eingangssignale - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Anmelderin:

Amtl. Aktenzeichen:

Aktenzeichen der Anmelderin!

Böblingen, 23. November 1970 lw-nei-fr

International Business Machines Corporation, Armonk, N.Y. 10504

Neuanmeldung

Docket OW 9-69-008

Kippschaltung für gestörte Eingangssignale

Die Erfindung betrifft eine Kippschaltung für gestörte Eingangssignale mit bestimmter Zeitdauer des Störsignales.

In manchen Datenverarbeitungsanlagen werden die den Datenbits entsprechenden Impulse durch ein bestimmtes Störsignal verformt. Die Störung wirkt sich dabei so aus, daß die Anstiegszeit des Impulses, der das Datenbit wiedergibt, um eine bestimmte Zeit verlängert wird. Zur Speicherung derartiger verzerrter Impulse ist bereits eine Kippschaltung bekannt geworden (US Patentschrift 3 310 751), welche erst eine bestimmte Zeit nach Eintreffen des Eingangssignales verriegelt wird. Diese Zeitdauer wurde dabei gleich groß oder größer als die Verzögerungszeit des Anstiegs des Eingangssignales gewählt. Es wurde dabei vorausgesetzt, daß nach einer bestimmten vorgegebenen Zeit nach Eintreffen des Eingangssignales, dieses Signal seinen normalen Wert erreicht hat. Andererseits arbeiten Kippschaltungen zur Speicherung eines ungestörten Signales derart, daß das Eingangssignal sofort

109823/1898

nach Eintreffen gespeichert wird. Eine Speicherung von ungestörten Signalen in einer für den Empfang von gestörten Signalen geeigneten Kippschaltung war nicht möglich, da das ungestörte Eingangssignal nach der genannten Verzögerungsperiode bereits wieder verschwunden sein konnte. Es ist jedoch auch nicht möglich, gestörte Eingangssignale in einer Kippschaltung zu speichern, welche nur für den Empfang von ungestörten Eingangssignalen aufgebaut ist, da die Verriegelung für den Empfang eines gestör-P ten Signales nicht sofort stattfinden darf, sondern um die Zeitdauer der Störung verzögert werden muß.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Kippschaltung anzugeben, welche sowohl gestörte Eingangssignale als auch ungestörte, jedoch nicht genau synchronisierte Eingangsimpulse speichern kann.

Zur Lösung dieser Aufgabe ist die Erfindung gekennzeichnet durch V eine Treiber-Steuerschaltung zur Erzeugung eines Steuersignales, welches zum Empfang eines gestörten Eingangssignales die Empfangsperiode des Eingangssignales in zwei Teile unterteilt, wobei der erste Teil gleich oder langer ist als die Zeitdauer des Störsignales und wobei die Kippschaltung erst zu Beginn des zweiten Periodenteiles gesetzt wird, ferner dadurch, daß zum Empfang eines ungestörten Eingangssignales das Steuersignal die Empfangsperiode in zwei andere Teile unterteilt, derart daß die Kippschaltung während des zum Empfang des ungestörten Eingangssignales vorgesehenen Zeitintervalles gesetzt wird und durch eine von

Docket OW 9-69-008 ₁₀9823/1698

einem weiteren Steuersignal gesteuerte Einschaltsteuerung, welche entweder das gestörte Signal oder das ungestörte Signal an die Kippschaltung anlegt.

Die Erfindung hat den Vorteil, daß zum Empfang von sowohl gestörten als auch ungestörten Signalen nur eine einzige Kippschaltung verwendet werden kann. Außerdem gestattet diese Kippschaltung auch den Fiupfang von zwar ungestörten Signalen,

4 deren Zeitlage jedoch kleinen Schwankungen unterworfen sein ^v

Weitere Ausführungsfonaen der Erfindung sind den Unteransprüchen zu entnehmen.

Docket OSf 9-69-008

109823/1698

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 schematisch in Blockform ein Ausführungsbeispiel des Schaltgerätes und des Systems der Erfindung;

Fig. 2 in einem Diagramm bestimmte idealisierte Impulszüge der in Fig. 1 gezeigten Schaltung;

Fig. 3a - 3f schematisch in Blockform bekannte Schaltungen, die für bestimmte Schaltstufen und Bauteile der in Fig. 1 gezeigten Schaltung verwendet werden können, und

Fig. 4 in einem genauen Schema eine bekannte Schaltung, die für eine Stufe des in Fig. 1 gezeigten Multivibrators benutzt werden kann.

In den Figuren sind gleiche Elemente mit denselben Nummern bezeichnet.

In Fig. 1 ist ein Ausführungsbeispiel 10-11 des Schaltgerätes und ein Ausführungsbeispiel 10-13 des Systems der vorliegenden Erfindung gezeigt. Das Ausführungsbeispiel des Schaltgerätes umfaßt kurz gesagt einen Multivibrator, der allgemein mit der Nr. 10 bezeihnet ist. Dieser Multivibrator 10 kann eine oder mehrere Stufen enthalten. Der in Fig. 1 gezeigte Multivibrator umfaßt z.B. die 4 Stufen 14 - 17, die in der Zeichnung ent-

ow 9-69-008 109823/1698

sprechend mit STUFE Nr. 1, STUFE Nr. 2 usw. beschriftet sind. Datensignale Dl, D2 usw., die sowohl gestörte als auch störungsfreie Signale sein können, werden in den Stufen 14 -17 gespeichert. Die Treiber-Steuerschaltung 11 liefert Steuersignale D und S¹ an die Multivibratorstufen 14 - 17.

Der Multivibrator 10 speichert in Zusammenarbeit mit der Steuerschaltung 11 wahlweise Datensignale von einer gestörten Signal-

quelle oder einem Generator 12 und einer störungsfreien Signal- ^ quelle oder einem Generator 13, die in der Zeichnung mit GENERATOR GEST. SIGNAL und GENERATOR STÖRUNGSF. SIGNAL beschriftet sind. Die Quelle 12 für das gestörte Signal soll eine Datenverarbeitungseinheit sein, die gestörte binäre Datensignale Pl, P2, P3 und P4 und nachfolgend beschriebene Steuersignale M und S liefert. Die Quelle 13 für störungsfreie Signale ist als Beispiel ein Magnetspeicherelement oder dergl. Dieses Speicherelement liefert störungsfreie binäre Datensignale Sl, S2 usw. sowie später genauer beschriebene bestimmte Steuersignale A und B. Das im Ausführungsbeispiel beschriebene System ist * also Teil eines Digitalrechners oder einer digitalen Datenverarbeitungsanlage und der Multivibrator 10 wird als gemeinsames Pufferregister für die zeitweilige Speicherung der aus der Einheit 12 ausgelesenen Daten, die danach im Speichersystem 13 zu speichern sind, und umgekehrt, d.h. für die zeitweilige Speicherung der aus dem Speichersystem 13 ausgelesenen und anschließend durch die Datenverarbeitungseinheit12 zu verarbeitenden Daten, benutzt.

ow 9-69-008 109823/1698

Nach den Prinzipien der vorliegenden Erfindung werden die Steuersignale D und S¹ durch die Steuereinheit 11 mit einer ersten vorgegebenen Charakteristik geliefert, wenn der Multivibrator 10 auf gestörte Eingangssignale, wie z.B. das Signal DJ, anspricht. Die erste vorgegebene Charakteristik der Steuersignale D und S' führt dazu, daß das Ausgangssignal des Multivibrators 10 gesetzt und gleichzeitig auf einen binären Zustand verriegelt wird, der den binären Zustand des speziellen geetörten Signales am Ende eines Zeitraumes angibt, der mindestens genauso groß

M ist wie der Zeitraum für die Störcharakteristik der gestörten Signale, die im Multivibrator 10 zu speichern sind. Wenn der Multivibrator 10 auf störungsfreie Eingangssignale Dl usw. anspricht, erzeugt die Steuerschaltung 11 die Steuersignale D und S' mit einer zweiten vorgegebenen Charakteristik, die zuerst das Ausgangssignal des Multivibrators auf eine binare Stellung setzen, die die binäre Stellung des speziellen störungsfreien Signales anzeigen, das während eines vorgegebenen Zeitraumes angelegt wird, und danach das Ausgangssignal in der binären

_λ Stellung verriegeln, auf die das Ausgangssignal während des zu- ^ letzt genannten Zeitraumes gesetzt wird. Unter diesen zuletzt genannten Bedingungen wird der Multivibrator ungeachtet der Ankunftszeit, d.h. des Zeitpunktes, an welchem das störungsfreie Signal während des oben erwähnten Zeitraumes angelegt wird, gesetzt. Die in Fig. 1 gezeigte Schaltung wird jetzt genauer beschrieben.

Schaltungen zur Verwirklichung der Stufen 14-17 des Multivibrators 10 sind allgemein bekannt. Jedes dieser Schaltmoduln

109823/1698

OW 9-69-008

enthält identische Doppelschaltungen auf einem gemeinsamen Substrat. Eine dieser beiden Schaltungen wird für je eine Stufe des Multivibrators 10 benutzt. Somit werden für den im Beispiel und in Fig. 1 "gezeigten vierstufigen Multivibrator IO insgesamt zwei derartige Moduln benötigt. Die Stufen 14 und 15 gehören z.B. zu zwei derartigen Schaltungen eines solchen Moduls und die Stufen 16 und 17 zu zwei Schaltungen des anderen Moduls. Der Einfachheit halber ist in Fig. 1 nur die Schaltung der Stufe 14 schematisch dargestellt. In Fig. 1 sind nur die Signalwege der Schal- λ tungen dargestellt und die konventionellen Anschlüsse für Vorspannung und Erdpotential wurden der Klarheit halber weggelassen.

Das oben erwähnte bekannte Schaltmodul, welches der Stufe 14 entspricht, enthält drei UND-Glieder 18 - 20, deren Ausgänge durch das ODER-Glied 21 verknüpft werden. Das Ausgangssignal des ODER-Gliedes 21 wird auf den Null- oder Komplemr-ntausgang der Stufe 14 über den Inverter 22 gegeben. Das Ausgangssignal des Inverters 22 ist ebenfalls mit dem Eingang eines anderen Inverters 23 verbunden, dessen Ausgang wiederum auf den 1- oder ^J echten Ausgang der Stufe 14 geleitet wird. Der Ausgang des Inverters 23 ist weiterhin als Rückkopplung mit einem der Eingänge eines jeden der beiden UND-Glieder 18 und 19 verbunden. Das Signal D von der Steuerschaltung 11 wird an den anderen Eingang des UND-Gliedes 18 angelegt. An den anderen Eingang des UND-Gliedes 19 und an den Eingang des mit vier Eingängen ausgerüsteten UND-Gliedes 20, der gemeinsam angeschlossen ist, wird das in der Stufe 14 zu speichernde Datensignal Dl angelegt. Die anderen drei Eingänge des UND-Gliedes 20 sind extern ge-

109823/1698

OW 9-69-008

meinsam angeschlossen und das Signal S¹ von der Steuerschaltung 11 wird daran angelegt. Für das oben erwähnte Schaltmodul sind zwei der zuletzt erwähnten drei Eingänge des UND-Gliedes 20 durch entsprechende interne Verbindungen mit zwei entsprechenden Eingängen des mit vier Eingängen ausgerüsteten UND-Gliedes der anderen Schaltung des Moduls verbunden. In Fig. 1 stellen daher die beiden Leiter 24 und 25 schematisch die zwei oben erwähnten internen Verbindungen zwischen den beiden Eingängen des UND-Gliedes 20 der STufe 14 und zwei entsprechenden Eingängen des entsprechenden nicht dargestellten UND-Gliedes der Stufe 15 dar. Ähnliche interne nicht dargestellte Verbindungen sind zwischen den den Stufen 16 und 17 entsprechenden Doppelschaltungen des anderen Moduls vorgesehen, was aus der genaueren Beschreibung des Schemas in Fig. 4 hervorgeht.

Aus nachfolgend erklärten Gründen sind die Null-Ausgänge der Stufen 14 - 17 mit den zugehörigen Eingängen des Speichersystems 13 verbunden. Die Eins-Ausgänge der Stufen 14 -17 sind über die Torschaltung 26 und entsprechende Leitungen 27 - 30 an die zugehörigen Eingänge der Datenverarbeitungseinheit 12 angeschlossen. Jede Stufe des Multivibrators 10 ist mit einem der Eingänge einer der sich gegenseitig ausschließenden parallel betätigten Torschaltungsstufen der Schaltung 26 verbunden. Somit hat für den als Beispiel gewählten mit vier Speicherstufen ausgerüsteten Multivibrator 10 die Schaltung 26 vier normalerweise geöffnete Torschaltungsstufen, die mit TOR Nr. 1 - TOR Nr. 4 beschriftet sind. Wenn ein Einschaltsignal gemeinsam an die anderen Eingänge der Tore 1-4 gelegt wird, wird

109823/1698

OW 9-69-008

die in den Stufen 14 - 17 des Multivibrators gespeicherte Information zur Datenverarbeitungseinheit 12 geleitet. In den Ausführungsbeispielen wird der obere Pegel des Signales M als Einschaltsignal benutzt, wobei das Signal M über die Leitung 26' angelegt wird. Im Ausführungsbeispiel wird die Torschaltung durch den oberen Pegel des Signales M geschlossen, wenn Daten von der Quelle 13 über den Multivibrator 10 zur Quelle 12 zu übertragen sind. Die Torschaltung 26 enthält vorzugsweise einen nicht dargestellten Inverter, der zu den 1- und O-Datenbits gehörige binäre Signalpegel an den entsprechenden Einerausgängen M des Multivibrators 10 in Signalpegel umwandelt, die mit den 1- und O-Datenbitpegeln der Datensignale Sl, S2 usw. verträglich sind. Im Zusammenhang mit Fig. 3d wird anschließend eine hierfür geeignete Torschaltung beschrieben. In einigen Fällen können die Eingänge des Speichersystems 13 und der Datenverarbeitungseinheit 12 natürlich auch exklusiv entweder direkt oder indirekt genauso mit den Ausgängen des Multivibrators 10, speziell den Einerausgängen, verbunden werden.

In den Ausführungsbeispielen ist die Treibersteuerschaltung 11 ^ in zwei Teilen dargestellt, die allgemein mit den Nummern 31 bzw. 41 bezeichnet und mit der Beschriftung DATENWÄHLER und EINSCHALTSTEUERUNG versehen sind. Die Datenwählerschaltung 31 leitet wahlweise die Datensignale von den beiden Datenquellen 12 und 13 auf die Eingänge der Multivibratorstufen 14 - 17, d.h. der Datenwähler 31 gestattet das Anlegen der Datensignale von der gewählten Quelle auf die betreffenden Stufen des Multivibrators 10, während die Anlegung der Datensignale an diese

ow 9-69-008 109823/1698

Stufe von der nicht gewählten Quelle gesperrt wird. -Der Datenwähler 31 ist mit einem Inverter32 versehen, der das Signal M in sein verneintes Gegenstück M umkehrt. Die Signale M und M werden danach in einem UND-Glied mit den Signalen vom Datenursprung 12 bzw. 13 verknüpft. Der Datenwähler 31 enthält vier identische Schaltstufen 33 - 36, die in der Zeichnung mit SCHALTUNG Nr. 1, SCHALTUNG Nr. 2 usw. beschriftet sind. Die Stufen 33 - 36 gehören zu den Datensignalpaaren Pl und Sl, P2 und S2, P3 und S3 und P4 und S4. Die Stufen 33 - 36 liefern die resultierenden Datensignale Dl, D2, D3 und D4. Für die Verwirklichung der Schaltstufen 33 - 36 geeignete integrierte Schaltmoduln sind handelsüblich verfügbar. Jedes Modul enthält zwei identische Schaltungen auf einem gemeinsamen Substrat und eine Schaltung wird pro Schaltstufe benötigt. Für die vier Schaltstufen 33 sind also insgesamt vier derartige Schaltungen auf zwei Moduln erforderlich. Die Stufen 33 und 34 gehören zu zwei Schaltungen auf einem der Moduln, die Stufen 35 und 36 zu zwei Schaltungen auf dem anderen Modul. Der Klarheit halber ist nur eineji derartige Modulschaltung entsprechend der Stufe 33 in Fig. 1 im einzelnen gezeigt. Die Stufen 34 - 36 sind ähnlich angeordnet. Die Stufe 3 3 enthält zwei UND-Glieder 37 und 38, deren Ausgangssignale im ODER-Glied 39 verknüpft werden. Das ODER-Glied 39 ist über den Inverter 40 mit den oben erwähnten gemeinsam verbundenen Eingäggen der UND-Glieder 19 und 20 der Multivibratorstufe 14 verbunden. JDiLe Tore 37 und 38 werden somit durch die Signale M und M komplementär eingeschaltet. Für die Schaltnoduln der Stufen 33 - 36 liefern die UND-Glieder 37 und 38 ein Ausgangssignal an ihren entsprechenden Ausgängen, sobald die zu-

109823/1698

OW 9-69-008

— JLJL —

gehörigen Eingänge Signale mit einem hohen Pegel aufweisen. Wenn also das Datensignal Pl auf die Multivibratorstufe 14 übertragen werden soll, muß das Signal M auf seinem unteren Pegel angelangt sein und dadurch das UND-Glied 37 sperren, wogegen das Signal M auf dem komplementären oberen Pegel stehen muß und das UND-Glied 38 einschaltet. Daraus folgt eine Leitung der binären Datensignale Pl durch das UND-Glied 38 und die Datensignale Sl werden durch das UND-Glied 37 nicht geleitet. Wenn IDhtensignale Sl auf die Stufe 14 übertragen werden sollen, schaltet

das Signal M auf seinen oberen Pegel um und dadurch das UND-Glied 37 ein, das Signal M ist dann auf seinem unteren Pegel und sperrt das UND-Glied 38.

In der folgenden Tabelle 1 sind die verschiedenen möglichen binären Stellungen 1 und O für das Signal Dl aufgrund der verschiedenen möglichen Bedingungen der binären Stallungen der Signale M, M, Pl und Sl angegeben, die an die Schaltetufe 33 angelegt werden.

Pl M Sl M Dl

111 OO

110 OO

Oil Ol

0 1 O Ol

10 1 10

0 0 1 10

ow 9-69-008 109823/1698

Forts. TABELLE I

	M	!31	M	Dl
1	O	O	1	1
0	O	O	1	1

Für die in Tabelle I angegebenen vier Bedingungen werden die Datensignale Pl von der EDV-Anlage 12 exklusiv auf die Stufe η geleitet. Für die letzten vier in der Tabelle I angegebenen Bedingungen werden nur die binären Datensignale Sl vom Speichersystem 13 exklusiv auf die Stufe 14 geleitet. Wie aus Tabelle I zu ersehen ist, hat die binäre Stellung der Signale der nicht gewählten Einheit keinen Einfluß auf das Ausgangssignal Dl. Das binäre Ausgangssignal Dl wird durch die Schaltung 33 mit entgegengesetzter binärer Stellung, d.h. der Komplementärstellung des Signales Pl oder Sl, erzeugt, von der es abgeleitet wird, da als Schaltmodul in der Stufe 33 der Inverter 40 verwendet . wird. Aus diesem Grunde wird das Ausgangssignal vom O-Ausgang

der Stufe 14 abgenommen, da es die komplementäre binäre Stellung des Signales Dl und demzufolge dieselbe binäre Stellung des jeweiligen Signales Pl oder Sl hat, von dem das Signal Di und das Ausgangssignal am O-Ausgang abgeleitet sind. Wenn das Ausgangssignal am 1-Ausgang der Stufe 14 durch den oben erwähnten Inverter von TOR Nr. 1 umgekehrt wird, befindet sich dieses Signal außerdem in derselben binären Stellung wie das Signal Sl, von dem sowohl das Signal Dl als auch das Ausgangssignal am 1-Ausgang abgeleitet sind. Wie bereits gesagt, werden Signale am 1-Ausgang der Stufe 14 durch das TOR Nr. 1 gesperrt, wenn die ow 9-69-008 109823/1698

Multivibratorstufe 14 die aus den Datensignalen Pl von der EDV-Anlage 12 abgeleiteten Signale Dl empfängt. Die anderen Tore der Schaltung 26 arbeiten in ähnlicher Weise mit den zugehörigen Stufen 15 - 17 und den anderen zugehörigen Eingängen der EDV-Anlage 12 zusammen. In gleicher Weise arbeiten die anderen Schaltstufen 34 - 36 auf die Datensignalpaare und die Steuersignale M und M ansprechend mit den zugehörigen Multivibratorstufen 15 - 17 zusammen.

Die Einschaltsteuerschaltung 41 der Treiber-Steuerschaltung 11 liefert, wie gesagt, die Einschaltsignale D und S¹, die auf die Multivibratorstufen 15 - 17 geleitet werden. Sie enthält zwei Schaltstufen 42 und 43, die die Steuersignalpaare A und M und B und S verarbeiten. Die Stufe 42 umfaßt die in Serie geschalteten UND-Glieder 44 und den Inverter 45. Die Stufe 43 umfaßt entsprechend ein UND-Glied 46 und einen Inverter 47. Das Ausgangssignal der Stufe 43 \feird auf den Eingang eines Inverters 48 geleitet, die Ausgangssignale der Stufe 42 und des Inverters 48 auf die Eingänge einer dritten Schaltstufe 49 der Schaltung ^i 41, die außerdem in Reihenverbindung eine Kombination aus UND-Glied und Inverter enthält, die in Fig. 1 als ein rechteckiger Block dargestellt sind. Die Stufe 42 liefert ein Ausgangssignal C und der Inverter 48 das oben erwähnte Steuersignal S¹. Die Signale C und S' werden durch die Stufe 49 UND-verknüpft und invertiert und liefern das oben erwähnte resultierende Steuersignal D.

Anschließend wird die Arbeitsweise der in Fig. 1 gezeigten OW 9-69-008

109823/1698

Schaltung im Zusammenhang mit den in Fig. 2 gezeigten Impulszügen beschrieben. In den Ausführungsbeispielen werden die vier gezeigten in Serie gelegten Schaltungen und zugehörigen Multivibrators tuf en 33 und 14 bzw. 34 undl5 usw. parallel betätigt. Der Einfachheit halber werden anschließend im einzelnen nur die Stufen 33 und 14 beschrieben, da die anderen Paare 34 und 15, 35 und 16 und 36 und 17 genauso arbeiten. Jede Multivibratorstufe kann in zwei Betriebsarten betrieben werden, nämlich mit einem gestörten Signal und mit einem störungsfreien Signal, die nachfolgend als BETRIEBSART I und BETRIEBSART II bezeichnet werden und vom Signal M abhängig sind.

Für die nachfolgende Erklärung wird angenommen, daß im Zeitabschnitt TI in Fig. 2 die EDV-Einheit 12 gestörte binäre Datensignale, die im Multivibrator 10 zu speichern sind, und im besonderen Datensignale Pl erzeugt, die in Stufe 14 zu speichern sind. Als Beispiel wird weiterhin angenommen, daß im Zeitabschnitt TI das Signal Pl die vier binären Bits 1100 in vier aufeinanderfolgenden Datenbitperioden T darstellt, die in Fig. 2 mit DATEN EIN bezeichnet sind. Bei den Signalen Pl hat ein Impuls eine bestimmte Größe oder Amplitude, die bei oder oberhalb eines bestimmten Schwellenwertes 50 entsprechend einem binären 1-Bit liegt, wogegen das Fehlen eines Impulses über dem Schwellenwert 50 einem binären O-Bit entspricht. Die Signale Pl kehren außerdem am Ende einer jeden Bitperiode T auf einen Pegel unterhalb des Schwellenwertes 50 zurück. Die gestörten Signale Pl haben eine Störzeitcharakteristik mit einer Zeitdauer Tn. Für das beschriebene Signal Pl wird angenommen, daß die ow 9-69-008 109823/1698

Zeitspanne Tn dem ungünstigsten Fall entspricht, in welchem die zu diesem Signal gehörende Anstiegszeit für das Umschalten vom O-Pegel auf den 1-Pegel liegt. Während der Periode TI werden durch das Speichersystem 13 keine Ausgangs-Datensignale Sl - S4 erzeugt. Das System 13 enthält z.B. Ausleseeinrichtungen, die mit den Datensignalen Sl - S4 verbunden sind und die 15 während der Periode TI durch ein entsprechendes Steuersignal, wie z.B. das Signal M, sperrte.

Für die in Fig. 1 gezeigten Schaltungstypen erzeugt die EDV-Anlage 12 das Signal M während der Periode TI auf dem O-Pegel. Die EDV-Anlage 12 erzeugt außerdem ein binäres Impulssignal S während jeder Datenbitperiode T. Das Signal S für die in Fig. gezeigten Schaltungstypen befindet sich während der Perioden TA auf dem oberen und während der Perioden TB auf dem unteren Pegel einer jeden Periode T, die sich aus den Zeitabschnitten TA + TB zusammensetzt. In Fig. 2 ist die Periode TA genauso groß dargestellt wie die Periode TB. Das Speichersystem 13 j erzeugt einen Signalimpuls A während jeder Periode T. Für die in Fig. 1 gezeigte Schaltung wird das Signal A auf dem O-Pegel während des ersten Teiles td einer jeden Periode TA erzeugt. Während des zweiten Teiles te der Periode TA und des Restes, d.h. während der Periode TB, der Periode T, befindet sich das Signal A auf seinem oberen Pegel. Das bedeutet anders ausgedrückt, daß der Impuls des Signales A und somit der Beginn der Periode T um einen Abschnitt td relativ zum Beginn des Signales S verzögert wird. Die folgende Tabelle II gibt die verschiedenen möglichen binären Stellungen 1 und O für das Signal C und die ok 9-69-008 ₁₀9823/1β9β

Ausgangssignale D und S' aufgrund der verschiedenen möglichen Bedingungen der EingangsStellungen der Signale A, M, B und S an, die an die Schaltstufe 41 während jeder Periode td, te und TB einer jeden Bitperiode T angelegt werden, die während der Periode TI auftritt.

	M	TABELLE	C	II	B	S	S1	D
Periode	O	A	1	1	1	1	O
td	O	O	1	1	1	1	O
te	O	1	1	1	O	O	1
TB	1

Wie aus obiger Tabelle II und Fig. 2 hervorgeht, haben die Signale S' und D während der Periode TI für jede Datenbitperiode T eine komplementäre erste vorbestimmte Charakteristik. Nach den Prinzipien der vorliegenden Erfindung wird die erste Zeitperiode TA genauso groß oder größer gewählt als der Abschnitt tn der oben erwähnten Störcharakteristik des Signales Pl, wie auch aus Fig. 2 zu ersehen ist. Am Ende oder unmittelbar vor dem Ende der Periode TA hat man also das gestörte Signal Pl erhalten. Außerdem wird ein Setzen und/oder Verriegeln der in der Periode TA der Ausgangssignale an den 1- und O-Ausgängen der Stufe 14 erscheinenden Signale als Ergebnis der Steuersignale D und S¹ verhindert, die die oben erwähnte erste vorbestimmte Charakteristik haben. Gemäß Darstellung in Fig. 2 folgen die Ausgangssignale der Stufe 14 nur der Wellenform des Eingangssignales JDIL in komplementärer Form relativ zueinander. Am Anfang des Zeitabschnitow 9-69-008 ,09823/1698

tes TB schalten die Steuersignale D und S¹ auf die anderen binären Ebenen um und die oben erwähnte erste vorbestimmte Charakteristik veranlaßt das Setzen und gleichzeitige Verriegeln der Ausgangssignale der Stufe 14 auf eine binäre Stellung, die die binäre Stellung des Eingangssignales Dl am Ende des Zeitabschnittes Tl wiedergibt. Genauer gesagt heißt das, daß z.B. während der ersten Datenbitperiode T das am O-Ausgang der Stufe 14 liegende Ausgangssignal gesetzt und gleichzeitig verriegelt wird am Anfang des Zeitabschnittes TB,und zwar auf einen festen i Pegel für binär Eins, der das Komplement zu dem Pegel für binär Null des Signales Dl am Ende des Zeitabschnittes TA darstellt. Andererseits wird in demselben ersten Zeitabschnitt T das am 1-Ausgang der Stufe 14 liegende Signal gleichzeitig gesetzt und verriegelt am Anfang des Zeitabschnittes TB auf einen festen Pegel für binär Null, der dem Pegel für binär Null des Signales Dl am Ende des Zeitabschnittes TA entspricht. Während der nachfolgenden Zeitabschnitte TB haben Änderungen des Pegels des Eingangssignales Dl keinen Einfluß auf die an den 1- und O-Ausgängen der Stufenl4 anliegenden und verriegelnden Ausgangssignale, was <4 durch die Impulszüge in Fig. 2 während des Zeitabschnittes TI dargestellt ist.

Es wird angenommen, daß während des Zeitabschnittes TII das Speichersystem 13 störungsfreie binäre X>ätensignale Sl erfeugt, die im Multivibrator 10 in Stufe 14 zu speichern sind. Als Beispiel wird angenommen, daß dieses Signal Sl die vier binären Datenbits 0100 in vier aufeinanderfolgenden Datenbitperioden T darstellt. Für die nachfolgende Erklärung wird angenommen, daß

OW9-69-OO8 109823/1698

die zu den Datensignalen des Speiehersystems 13 gehörenden Datenbitperioden genauso groß sind wie die zu den Datensignalen der EDV-Anlage 12 gehörenden Perioden. Die Signale Sl werden durch Impulse mit einer schmalen Spitze und einer Breite ti gebildet und haben eine Amplitude, die bei oder unter einem bestimmten Schwellenwert .51 liegt und einem binären O-Bit entspricht. Das Fehlen des Impulses oder eines Impulses über dem Pegel 51 entspricht einem binären 1-Bit. Außerdem kehren die Signale Sl am Ende einer jeden Bitperiode T auf einen Pegel oberhalb des Schwellenwertes 51 zurück oder verbleiben auch dort. Derartige Signale sind charakteristisch für ein aus einem bestimmten Magnetspeicherelement eines nicht dargestellten, oben aber schon erwähnten magnetischen Speichersystemes 13, z.B. eines Kernspeichers, ausgelesenes Signal.

Während des Zeitraumes TII werden keine Ausgangsdatensignale Pl-P4 durch die Einheit12 erzeugt, die z.B. über eine nicht dargestellte Ausgangstorschaltung verfügt, die zu den Signalen Pl-P4 gehört und durch ein entsprechendes Steuersignal, wie z.B. das Signal M, während der Periode TII gesperrt wird. Aufgrund der Änderung des Signalpegels des Signales M während der Periode TII werden die Ausgangssignale S¹ und D mit einer zweiten vorgegebenen Charakteristik geliefert, d.h. genauer gesagt, während jeder Datenbitperiode T der Periode TII befindet sich das Signal S¹ auf seinem oberen oder 1-Pegel während der Periode td und te, wobei td + te = TA ist und das Signal befindet sich auf seinem unteren oder O-Pegel während der anschließenden Periode TB. Andererseits befindet sich das Signal D nur während o„ 9-69-008 ,09823/1698

der Periode td auf seinem unteren Pegel und während der anschließenden Perioden te und TB auf seinem oberen Pegel. Diese Zusammenhänge gehen aus der folgenden Tabelle III hervor, die die verschiedenen möglichen binären Stellungen für das Signal C und die Ausgangssignale D und S¹ aufgrund der verschiedenen möglichen binären Stellungen der Signale A, M, B und S wiedergibt, die an die Schaltstufe 41 während jeder der Perioden td, te und TB einer jeden Datenbitperiode T angelegt werden, die während der Periode TII auftritt. ξ

	M	A	C	TABELLE	III	S1	D
Periode	1	O	1	B	S	1	O
td	1	1	O	1	1	1	1
te	1	1	O	1	1	O	1
TB			1	O

Wenn der Multivibrator 10 störungsfreie Signale speichert, weil die Steuersignale S' und D die oben erwähnte zweite vorgegebene Charakteristik aufweisen, wird nach den Prinzipien der vorliegenden Erfindung die jeweilige TSultivibratorstufe nur während des Intervalles te gesetzt. Siehe hierzu auch die Ausgangsimpulszüge O und 1 der Stufe 14 während der Periode TII in Fig.2. Die Ausgangssignale der Stufe 14 werden erst bei Beginn der nachfolgenden Periode TB verriegelt. Wie oben, haben Änderungen der Impulsform des Eingangssignales Dl während der Periode TB keinen Einfluß auf die Impulsform der Ausgangssignale der Stufe 14. Außerdem ist das Intervall te absichtlich so gewählt, ,daß die Ausgangssignale der Stufe 14 ohne Rücksicht auf den An-OW 9-69-008

109823/1698

kunftsZeitpunkt oder den Zeitpunkt des Anlegens des Eingangssignales Dl während der Periode te gesetzt wird. So werden z.B. während der ersten, dritten und vierten Datenbitperiode T der Periode TII, dargestellt in Fig. 2, die Eingangsimpulse am Anfang, in der Mitte und fast am Ende einer jeden Periode te an-' gelegt, die zu den erwähnten Datenbitperioden T gehören, und die Ausgangssignale der Stufe 14 werden daraufhin gesetzt. Während , der Periode td jeder Datenbitperiode T der Periode TII verhin- ^ dern die Steuersignale D und S" ein Setzen und/oder Verriegeln der Schaltung und die Ausgangssignale der Stufe 14 folgen lediglich der Impulsform des Eingangssignales Dl in der oben beschriebenen komplementären Art. Die nachfolgende Tabelle IV zeigt die verschiedenen Betriebsarten des Maltivibrators IO aufgrund der verschiedenen binären Stellungen 1 und O der Signale S' und D, die während der verschiedenen darin angegebenen Zeitabschnitte vorhanden sind.

	S1	TABELLE	D	IV
Periode	1	0	Betriebsart
TI: td	1	0	FOLGEN
TI: te	O	1	FOLGEN
TI: TB	1	O	SETZEN/VERRIEGELN
TII: td	1	1	FOLGEN
TII: te	O	1	SETZEN
TII: TB	VERRIEGELN

Während der Periode TI wird der Multivibrator 10 gleichzeitig in den Betriebsarten SETZEN und VERRIEGELN nur nach Beendigung

ob 9-69-008 109823/1698

der Periode te betrieben, wogegen der Multivibrator 10 während der Periode TII zuerst im Setzbetrieb während der Periode te und anschließend im Verriegelungsbetrieb am Ende der Periode te betrieben wird. Während der Periode TI läuft der Multivibrator 10 während der Perioden td und te im Folgebetrieb, d.h. die Ausgangssignale folgen den Eingangssignalen gemäß obiger Erklärungr Während der Periode TII läuft der Multivibrator 10 jedoch nur im Abschnitt td im Folgebetrieb.

Wenn sich das Signal S¹ auf seinem oberen Pegel und das Signal D auf seinem unteren Pegel befindet, was z.B. während der Perioden td und te der Fall ist, wenn ein gestörtes Signal Dl in der Stufe 14 gespeichert werden soll, oder nur während der Periode td, wenn ein störungsfreies Signal TI zu speichern ist, wird das (UND-Glied 20 eingeschaltet und das Ausgangssignal des Tores 18 befindet sich auf seinem unteren Pegel. Demzufolge befindet sich das Ausgangssignal des UND-Gliedes 20 abhängig vom oberen oder unteren Signalpegel des Signales Dl ebenfalls auf seinem oberen oder unteren Pegel. Ist das Signal Dl auf seinem unteren Pegel, ** ist es auch das Ausgangssignal des UND-Gliedes 20 sowie das Ausgangssignal des UND-Gliedes 19. Wenn das Signal Dl auf seinem oberen Pegel steht, dann ist das Ausgangssignal des UND-Gliedes 20 ebenfalls auf seinem oberen Pegel. Ob das Ausgangssignal des UND-Gliedes 19 für diesen Fall auf seinem oberen oder unteren Pegel liegt, hängt davon ab, ob das Rückkopplungssignal vom Einerausgang auf seinem oberen oder unteren Pegel steht. Jedenfalls liefert das ODER-Glied 21 ein Ausgangssignal auf dem oberen Pegel nur, wenn das Signal DL ebenfalls auf seinem oberen Pegel

109823/1698

OW 9-69-008

"it. "

steht. Der Inverter 22 kehrt das Ausgangssignal des ODER-Gliedes 21 um und liefert ein Ausgangssignal am O-Ausgang, welches das Komplement des Eingangssignales Dl ist. Der Inverter 23 wiederum kehrt das Ausgangssignal des Inverters 22 wieder um und liefert am Einerausgang ein echtes Ausgangssignal des Signales Dl. Der Pegel der von den UND-Gliedern 19 und 20, dem ODER-Glied 21 und den Invertern 22 und 23 erzeugten Ausgangssignale ändert sich genauso wie der Pegel des Eingangssignales Dl. Das Ausgangssignal des UND-Gliedes 18 bleibt jedoch auf seinem unteren Pegel, wenn das Signal Dl auf seinem unteren Pegel steht. Somit verfolgen die Ausgangssignale der Stufe 14 durch die Beziehung der Signale S¹ und D auf ihrem oberen und unteren Pegel zueinander das Eingangssignal Dl und verhindern das Setzen und/oder Verriegeln von Ausgangssignalen.

Wenn beide Signale S¹ und D auf ihrem mberen Pegel stehen, was nur während der Periode te der Fall ist, wenn das Signal Dl störungsfrei ist, sind die UND-Gliederl8 und 20 eingeschaltet. Da das Signal Dl im störungsfreien Fall jedoch während der vorhergehenden Periode td auf dem unteren Pegel liegt, befindet sich auch das Ausgangssignal am Einerausgang auf dem unteren Pegel. Demzufolge bleiben die Ausgangssignale der (UND-Glieder 18, 19 und 20 genauso lange wiedas Eingangssignal Dl auf ihrem unteren Pegel während der nachfolgenden Periode te. Wenn also das Signal Dl auf dem unteren Pegel steht und die beiden Signale S¹ und D auf ihren oberen Pegeln während der Periode te, liegen auch die Ausgangssignale der UND-Glieder 18, 19 und 20 auf ihren unteren Pegeln und demzufolge werden die Ausgangssignale an den 1- und

109823/1698

OW 9-69-008

O-Ausgängen gesetzt, d.h. sie bleiben auf ihren oberen bzw. unteren Pegeln. Wenn das Signal Dl jedoch zu irgendeinem Zeitpunkt während der Periode te auf seinen oberen Pegel geht, folgt das Ausgangssignal des UND-Gliedes 20 und schaltet ebenfalls auf den oberen Pegel, wodurch wiederum die Ausgänge der Stufe 14 gesetzt werden und die Pegel der Ausgangssignale der 1- und O-Ausgänge vom unteren auf den oberen Regel bzw. umgekehrtlumschalten. Wenn das Rückkopplungssignal am Einerausgang jetzt auf dem oberen Pegel steht, stehen auch die Ausgangssignale der UND-Glieder 18 und 19 auf dem oberen Pegel. Wenn in diesem Fall also das Eingangssignal Dl vom oberen auf den unteren Pegel zurückkehrt, bleiben die Ausgangssignale am 1- und O-Ausgang auf ihrem oberen bzw. unteren Pegel stehen.

Wenn die Signale S¹ und D auf ihrem unteren bzw. oberen Pegel stehen, wie es während der Periode TB der Fall ist, geht das Ausgangssignal des UND-Gliedes 20 auf seinen unteren Pegel zurück. Somit haben irgendwelche Veränderungen des Eingangssignalpegels keinerlei Einfluß auf die Höhe des Ausgangssignales an den Ausgängen 1 und O. Wenn unmittelbar vor der Periode TB das Signal Dl auf seinem oberen Pegel steht, befindet sich auch das Rückkopplungssignal am Einerausgang auf dem oberen Pegel. Wenn unter diesen Umständen am Anfang der Periode TB die auf dem oberen Pegel stehenden Eingangssignale zum UND-Glied 18 durch dieses verknüpft werden, verursacht also das auf dem oberen Pegel stehende Ausgangssignal des UND-Gliedes 18 die Verriegelung der Ausgangssignale an den Ausgängen 1 und O in ihrer oberen bzw. unteren Stellung und zeigt dadurch den oberen Pegel des Signales Dl

109823/1698

OW 9-69-008

an. Wenn andererseits das Signal Dl auf demdnteren Pegel steht und infolgedessen auch das Ausgangssignal des 1-Ausgangs unmittelbar vor Beginn der Periode TB auf dem unteren Pegei liegt, dann befinden sich auch die Ausgangssignale der UND-Glieder 18-20 am Anfang der Periode TB auf den entsprechenden niedrigen' Pegeln. Infolgedessen werden die Ausgangssignale an den 1- und O-Ausgängen auf ihren unteren bzw. oberen Pegeln verriegelt.

Aus der obigen Beschreibung geht hervor, daß der Multivibrator 10 zwei Arten von Signalen vonjunterschiedlicher Charakteristik speichern kann, und zwar gestörte Signale und störungsfreie Signale.

Durch angemessene Betätignng der entsprechenden Einlese-Torschalteinrichtungen im Speichersystem 13 während der Perioden TB einer jeden Bitperiode T eines jeden Zeitabschnittes TI, wird die im Multivibrator 10 gespeicherte aus der EDV-Anlage 12 abgeleitete Information in das Speichersystem 13 übertragen. Siehe hierzu auch Fig. 2. In ähnlicher Weise wird im Zeitabschnitt TII die im Multivibrator 10 gespeicherte aus dem Speichersystem 13 abgeleitete Information an die EDV-Anlage 12 während der Zeitabschnitte TB einer jeden Datenbitperiode T übertragen, die zu dem Zeitabschnitt TII gehört, indem die JDkteneingangsschaltungen entsprechend betätigt werden, die zur EDV-Anlage 12 gehören.

In den Fig. 3a - 3f sind handelsübliche integrierte Schaltmoduln in Blockform dargestellt, die zur Verwirklichung beow 9-69-008 109823/1691

stimmter Stufen der Steuerschaltung 11 in Fig. 1 benutzt werden können. Es sind nur die Signalwege der Schaltungen der Fig. 3a-3f und der Schaltung der Fig. 1 gezeigt, Vorspann- und Erdanschlüsse in konventioneller Art wurden der Klarheit halber weggelassen.

In Fig. 3aist z.B. ein integriertes Schaltmodul 52 dargestellt, das auf einem gemeinsamen Substrat 54 vier voneinander unabhängige UND-Inverter-Schaltungskombinationen 53 umfaßt. Der Klarheit halber sind in den Fig. 3a - 3f die Substrate schematisch als gestrichelte Rechtecke dargestellt. Jede Schaltungskombination auf den Moduln hat zwei Signaleingänge und einen Signalausgang. Wenn diese Eingänge gemeinsam über einen externen Leiter 56 verbunden sind, liefert die resultierende Konfiguration eine Inverterschaltung, die insbesondere für den Inverter 48 der Schaltung 41 geeignet ist.

Die verschiedenen Schaltstufen 43 und 49 der Schaltung 41 können ebenfalls durch verschiedene UND-Inverter-Schaltkombinationen dieser Art verwirklicht werden. Gemäß Darstellung in Fig. 3b kann z.B. die ÜND-Inverterkombination 53' für die Schaltstufe 43 verwendet werden. In ähnlicher Weise kann der Inverter 32 der Schaltung 31 durch eine ÜND-Inverterkombination 53" des Moduls 52" in Fig. 3c verwtrklicht werden, indem man seine beiden Signaleingänge mit einem externen Leiter 57 verbindet.

In Fig. 3d ist ein integriertes Schaltmodul 58 bekannter Bauart gezeigt. Es verfügt über vier voneinander unabhängige UND-Inver-

OW9-69-OO8 109823/1698

terschaltkombxnationen 59 auf einem gemeinsamen Substrat 60. Jede dieser Schaltungskombinationen 59 weist zwei Signaleingänge und einen Signalausgang auf. Jede Torschaltungsstufe der Schaltung 26 kann durch eine dieser Schaltkombinationen 59 verwirklicht werden. Ein Eingang von jeder dieser Schaltkombinationen 59 ist abwechselnd exklusiv mit einem entsprechenden 1-Ausgang der. Stufen 14 - 17 verbunden. Die anderen Eingänge der Kombinationen 59 sind durch einen externen Leiter 61 gemeinsam verbunden, an welchen das Steuersignal M angelegt wird.

In Fig. 3e ist ein Schaltmodul 62 gezeigt. Dieses Schaltmodul weist zwei identische Schaltungen auf, die allgemein mit den Nummern 63 und 64 bezeichnet und auf einer gemeinsamen Basis angeordnet sind. Dieses Schaltmodul kann zur Verwirklichung der Stufen 33-36 der Schaltung 31 benutzt werden. Die UND-Glieder 37' und 38' der Schaltung 63 entsprechen z.B. den UND-Gliedern 37 und 38 der Stufe 33 und die ODER-Inverter-Schaltungskombination der Schaltung 63 entspricht der in Serie gelegten ODER-Schaltung 39 und dem Inverter 40 der Stufe 33.

In Fig. 3f ist die Verwendung einer der Schaltungen, nämlich der Schaltungjiyi 63' eines Schaltmoduls 62' zur Verwirklichung der Stufe 42 der Schaltung 41 gezeigt. Darstellungsgemäß sind zwei Eingänge der Torschaltung 37" z.B. gemeinsam geerdet. Das andere Tor 38" entspricht dem UND-Glied 44 der Stufe 42. Bei dieser Konfiguration funktioniert das Schaltglied 63' als logischef UND-Inverter bekannter Bauart.

109823/1698

OW 9-69-008

Die oben erwähnten Schaltmoduln sind genauer beschrieben in "Series 54, Semiconductor Netwdirks", Texas Instruments, Bulletin No. DL-S 669179, Dezember 1966, Seiten 1001-1005, 1010 und 1011 und "Integrated Circuits New-Product Bulletin, type SN 5401, SN 7401, SN 74O1N", Texas Instruments, March 1967.

In Fig. 4 ist das Schaltmodul 66, das zur Verwirklichung der in Fig. 1 gezeigten Multivibratorstufen 14 und 15 benutzt werden kann, genauer dargestellt. Es besteht aus zwei Schaltungen 67 und 68 auf einem gemeinsamen Substrat 66'. Der Klarheit halber ist die Schaltung 68 in Fig. 2 in Blockform dargestellt und entspricht der Stufe 15, d.h. STUFE Nr. 2 des in Fig. 1 gezeigten Multivibrators. Entsprechend bildet die Schaltung 67 die Stufe 14 des Multivibrators 10.

Die Schaltung 67 umfaßt drei Verstärker-Multiemitter-Transistoren 69, 70 und 71 mit gemeinsamer Basis, die den UND-Gliedern 18, 19 und 20 der Stufe 14 entsprechen. Die entsprechenden Kollektoren i der Transistoren 69 - 71 sind mit dem zugehörigen Basiseingang der Verstärker-Transistoren 72, 73 und 74 mit gemeinsamer Basis verbunden. Die Transistoren 72 - 74 entsprechen dem ODER-Glied .21 der Stufe 14. Die Kollektoren der Transistoren 72-74 sind gemeinsam mit dem Basiseingang eines Verstärker-Transistors 75 mit gemeinsamem Emitter verbunden, der dem Inverter 22 der Stufe 14 entspricht. Der 0-Ausgang der Schaltung 67 ist über die Diode 76 an den Emitter des Transistors 75 angeschlossen. Die Emitter der Transistoren 72-74 sind gemeinsam verbunden mit der Basis des Verstärker-Transistors 77.

109823/1698

OW 9-69-008

— 28 —

Der Emitter des Verstärker-Transistors 78 mit gemeinsamer Basis ist gemeinsam mit dem Verbindungspunkt der Diode 76 und dem Kollektor des Transistors 77 an den O-Ausgang der STUFE Nr. 1 angeschlossen. Der Kollektor des Transistors 78 ist mit dem Basis-Eingang eines Verstärker-Transistors 79 mit gemeinsamem Emitter angeschlossen. Kollektor und Emitter des Transistors 79 sind mit den entsprechenden Basiseingängen der Transistoren 80 bzw. 81 mitgemeinsamem Emitter angeschlossen. Die Transistoren 79 - 81 funktionieren zusammen wie Inverter 23 der Stufe 14. Der 1-Ausgang der STUFE Nr. 1 ist über die Diode 82 mit dem Emitter des Transistors 80 verbunden und wird außerdem auf einen Emittereingang des mit zwei Emittern versehenen Transistors 69 zurückgekoppelt. Der andere Emitteiä.ngang des Transistors 69 entspricht dem anderen Eingang des UND-Gliedes 18 der Stufe 14, an welchen das Signal D angelegt wird. Das Rückkopplungssignal vom 1-Ausgang der STUFE Nr. 1 wird ebenfalls auf einen der beiden Emittereingänge des Transistors 70 gegeben, der/ wie bereits gesagt, dem UND-Glied 19 entspricht. Der andere Emittereingang des Transistors 70 ist mit einem der vier Emittereingänge des Transistors 71 verbunden, und an diese zwei so angeschlossenen Eingänge wird das Signal Dl gemeinsam angelegt. Die anderen drei Emitter des Transistors 71 sind gemeinsam mit einem externen Leiter 83 verbunden, an welchen das Signal S¹ angelegt wird. Wie bereits gesagt, sind die drei zuletzt erwähnten Emitter des Transistors 71 intern mit zwei entsprechenden Emittern der zugehörigen anderen Transistoren mit vier Emittern der STUFE Nr. 2 verbunden, die nicht dargestellt sind. Die zwei Verbindungen sind schematisch durch die Leitungen 24 und 25 dargestellt. Eine entsprechende nicht dargestellte Vorow 9-69-008 109823/1698

spannungsversorgung ist an den Vorspannungsanschluß 84 angeschlossen, der zusammen mit dem geerdeten Vorspannungsanschluß die verschiedenen Transistoren der STUFE Nr. 1 über ihre entsprechenden Vorspann-Netzwerke, nämlich die Widerstände 86-95, vorspannt. Die gemeinsamen Vorspannanschlüsse 84 und 85 sind außerdem über zwei interne Verbindungen, die schematisch durch die Leiter 96 und 97 dargestellt sind, an entsprechende Schaltelemente der STUFE Nr. 2 und außerdem über die externen Leiter 98 und 99 an die entsprechenden Vorspannanschlüsse des in Fig.2 J nicht gezeigten anderen Moduls angeschlossen, welches die beiden Stufen 16 und 17 der Fig. 1 umfaßt.

Im Betrieb wird die Schaltung 67, d.h. die Stufe 14, bewußt so vorgespannt, daß das Anlegen der Steuersignale D und S¹ mit einer bestimmten ersten Beziehung relativ zu ihren binären Signalpegeln die Stufe 14 in den oben erwähnten Folgebetrieb versetzt. Wenn die Signale S¹ und D außerdem mit ihren binären Pegeln in einer zweiten vorbestimmten Beziehung angelegt werden, wird die Stufe 14 in die oben erwähnte Betriebsart SETZEN versetzt. Wenn die Signale S und D¹ außerdem mit ihren binären Signalpegeln in einer dritten vorbestimmten Beziehung angelegt werden, wird die Stufe 14 im oben erwähnten Betrieb VERRIEGELN betrieben. Wenn also, genauer gesagt, die Signale S und D¹ mit ihrem oberen bzw. unteren Pegel relativ zueinander an die in Fig. 4 gezeigte Schaltung angelegt werden, läuft die Stufe 14 im Folgebetrieb und ist somit gesperrt, d.h. sie kann weder gesetzt noch verriegelt werden. Wenn die Signale S und D¹ beide auf ihrem oberen Pegel liegen, kann die Stufe 14 gesetzt werden, d.h. sie läuft in der Betriebs-

109823/1698

OW 9-69-008

art SETZEN. Wenn die Signale S und D¹ relativ zueinander unten bzw. oben stehen, kann die Stufe 14 verriegelt werden.

Docket OW 9-69-008

109823/1698

Claims (5)

1. PATENTANSPRÜCHE

   (\J Kippschaltung für gestörte Eingangssignale mit bestimmter Zeitdauer des Störsignales, gekennzeichnet durch eine Treiber-Steuerschaltung (11) zur Erzeugung eines Steuersignales (D), welches zum Empfang eines gestörten Eingangsignales die Empfangsperiode (T) des Eingangssignales in zwei Teile (TA, TB) unterteilt, wobei der erste Teil (TA) gleich, oder länger ist als die Zeitdauer (tn) des Störsigna- j

   les und wobei die Kippschaltung (10) erst zu Beginn des zweiten Periodenteiles (TB) gesetzt wird, ferner dadurch, daß zum Empfang eines ungestörten Eingangssignales das Steuersignal (D) die Empfangsperiode in zwei andere Teile (td, te+TB) unterteilt, derart daß die Kippschaltung (10) während des zum Empfang des ungestörten Eingangssignales vorgesehenen Zeitintervalls (te) gesetzt wird, und durch eine von einem weiteren Steuersignal (M) gesteuerte Einschaltsteuerung (41), welche entweder das gestörte Signal (Pl bis P4) oder das ungestörte Signal (Sl bis S4) an die ^

   Kippschaltung (10) anlegt.
2. 2. Kippschaltung nach Anspruch 1, gekennzeichnet durch eine Speichereinrichtung (13) zur Erzeugung der ungestörten Signale (Sl bis S4) und eines Steuersignales (A) mit der Periode (T) und dem Taktverhältnis (td/te + TB).
3. 3. Kippschaltung nach Anspruch 2, gekennzeichnet durch eine Docket OW 9-69-008 109823/1698

   magnetische Speichereinrichtung (13) , welche Ausgangssignale (Sl bis S4) liefert, deren Amplitude am Ende jeder Signalperiode den Wert Null annehmen.
4. 4. Kippschaltung nach Anspruch 1, gekennzeichnet durch eine Datenverarbeitungseinheit (12) zur Erzeugung der gestörten Signale (Pl bis P4), wobei über die Kippschaltung (10) Datensignale zwischen der Datenverarbeitungseinheit (12) und der Speichereinrichtung (13) übertragen werden.
5. 5. Kippschaltung nach Anspruch 1, gekennzeichnet durch ein UND-Glied (44) in der Treiber-Steuerschaltung (11) , welches an seinem Eingang das Signal M und das Signal A erhält und dessen Ausgang über einen Inverter (45) mit dem Eingang eines NICHT-UND-Gliedes (49) verbunden ist, durch ein weiteres UND-Glied (46) , welches an seinem Eingang ein Dauersignal (B) und ein Steuersignal (S) erhält, wobei die Periode des Signales S gleich T und das Taktverhältnis des Signales S gleich TA/TB ist und dessen Ausgang (S¹) mit dem zweiten Eingang des NICHT-UND-Gliedes (49) und einem Eingang der Kippschaltung (10) verbunden ist, wobei die Kippschaltung (10) ein Pufferregister darstellt, und für jedes Datenbit eine Einzelkippschaltung (14 bis 17) aufweist und wobei der Ausgang (D) des NICHT-UND-Gliedes (49) mit einem weiteren Steuereingang der Kippschaltung (10) verbunden ist.

   Docket OW 9-69-008 1 Q9823/ 1 698