DE2304007A1 - Asynchron-schaltkreis - Google Patents

Description

DIPL.-CHEM. W. RÜCKER UIPL..-ING. S. LEINE

PATENTANWÄLTE

3 HANNOVER. BURCKHARDTSTR.

TELEFON (O511) 62 84 73 Unser Zeichen 2 4 ο/Ο

^Datum 10. Januar 1975

3JiAD SYSSEiIS, IliC.

Asynchron-Schn "Lt kreis

Die vorliegende JJi¹Xindira~; betrifft einen .Isyuchron-Schaltkreis, insbesondere üinHrsignal-Speioher-Schaltkreise und Linärsignnl-Schiebe-Schaltkreise.

Durch die US-Pa tenta time !dung Ser.Lo. 22,991 ist ein logischer Schaltkreis bekannt, der als Stufe in einem asynchronen Schieberegister für Binärsignale dient. Asynchron bedeutet, daß das Verschieben eines Bits von einer Stufe sur nächsten Stufe nicht unter der Steuerung eines Taktgebers o.H. Zeitsteuereinrichtung geschieht. Das Verschieben geschieht vielmehr, -wenn jede nachfolgende Stufe zur Aufnahme eines neuen Bits bereit ist. Das wesentliche Merkmal des bekannten Schaltkreises besteht darin, da!3 sich jede Stufe entweder in einem Informatiotiszustand, in dem sie gültige Information speichert, oder in einem lieutra !zustand befindet, in dem sie keine gültige Information enthält. Die Übertragungsregeln,

309832/0925

überwacht durch einen logischen Schaltkreis an jodcr ,'tufe, sind folgende: wenn sich eine Stufe im i.eutra !zustand befindet, lcann sie von der vorhergehenden Stufe so lange Information aufnehmen, wie sich die vorhergehende Stufe im Informationszustand befindet: wenn sich eine Stufe im Informationszustand befindet, lcann sie die Information zur nächste:' Stufe weiterleiten, wenn diese Stufe neutral ist; eine Übertragung von Information ist nicht erlaubt zu einer Stufe, die sich im Informationszustand befindet oder von einer Stufe, die sich im neutralzustand befindet. Auf der Grundlage dieser Regeln war es möglich, asynchrone Register zu entwickeln,-die in der Lage waren, Datenbits asynchron schneller zu verschieben aIn bekannte Register.

In den I'ig. 1 i) und 22 der oben genannten Patentanmeldung sind Schieberegister dargestellt, die aus tiehrfachbiis bestehende Zeichen asynchron übertragen. Diese Zeichen werden der Reihe nach und asynchron übertragen; die Bits elnos ^eden Zeichens werden zusammen 'parallel übertragen. !Diese bekannter Schaltkreise verwenden zur Larsteilung jedes Datenbits zwei Leitungen. Ein Grund dafür ist, daß der Sustand des Datenbits benutzt wird, um die Schiebesteuerungslogik bei der .Bestimmun , des Zustandes (Informations- oder ITeutra !zustand) der Stufe zu unterstützen.. Eine einzige Steuerleitung wird dann benutzt, um den Zustand der Stufe in den Zustand der vorhergehenden Stufe zurück zu versetzen. Diese Anordnung macht, falls sie vorwendet wird, um η-Bits parallel zu verschieben, 2n.-Eingangsdftenleitungen, 2n-Ausgangsdatenleitungen, eine Eingangssteuerleitung

309832/092S ---/^

und eine Ausgangssteuerleitung notwendig. Weiterhin ist eine relativ gro3e Zahl logischer Komponenten für diesen Weg-erforderlich.

Ein weiteres Problem bekannter Verschieberegister besteht darin, daß diese nicht in der Lege sind, das Verschieben an bestimmten individuellen Stufen asynchron zu sperren.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, einen verbesserten Schaltkreis des oben beschriebenen n?yps zu schaffen, in dem die Zahl der Komponenten und die Zahl der Eingangs- und Ausgangsverbindungen beträchtlich verringert ist, und ein Schieberegister zu schaffen, in dem das Verschieben von Information an jeder Stufe auf Befehl asynchron gesperrt werden kann.

Die Aufgabe wird erfindungsgemäß gelöst durch ein Paar Kaskaden-Asjoicbron-Schaltkreise mit je einem Datenspeicherteil zum Speichern von Binärdaten und einem Steuerteil, das wenigstens zwei stabile Zustände aufweist, einen Informationszustand, in dem der Datenspeicherteil gültige Daten speeichert, und einen iJeutra!zustand, in dem der Datenspeicherteil frei von Daten istj durch Mittel, die eine einzelne Leitung per Datenbit aufweisen, welche die Kaskaden-Schaltkreise verbindet und die Übertragung von Binärdaten von einem ersten Schaltkreis des Schaltkreispaares zu einem zweiten Schaltkreis des Schaltkreispaares gestattet, wobei der Steuerteil eine Einrichtung zur übertragung von Binärdaten von dem ersten Schaltkreis zu dem zweiten Schaltkreis aufweist, wenn sich der Steuerteil des ersten Schaltkreises im Informationszustand und sich der Steuer-

309832/0925 "

_ A —

teil des zweiten Schaltkreises im Neutra!zustand befindet, und wobei der Steuerteil eine Einrichtung umfaßt, die auf die Übertragung von B&närdaten von dem ersten Schaltkreis zu dem , zweiten Schaltkreis anspricht und den Steuerteil des ersten Schaltkreises in seinen Keutralzustand und den Steuerteil des zweiten Schaltkreises in seinen Informationszustand schaltet.

Gemäß da? Erfindung wird die Verschiebesteuerung an jeder Stufe unabhängig vom Zustand der Datenbits an der Stufe durchgeführt. Als Folge wird eine einzelne leitung verwendet, die jedes Datenbit darstellt, und lediglich eine weitere leitung ist zur Verschiebesteuerung erforderlich. Auf diese Weise sind bei der vorliegenden Erfindung nur η + 2 Leitungen und relativ wenige Komponenten erforderlich, um die gleichen Punktionen zu erfüllen wie die bekannten Schaltkreise, die 2n + 1 Leitungen und -eine relativ große Zahl von Komponenten erforderlich machen, um n-Mts zu speichern und zu verschieben. Die Erfindung offenbart weiterhin eine Sperreinrichtung, in der das Verschieben von Information an jeder gewünschten Stufe gesperrt werden kann.

Die Erfindung schafft damit ein asynchrones Schieberegister, das die Vorteile bekannter Register aufweist, das jedoch beträchtlich weniger Komponenten und äußere Verbindungsleitungen erforderlich macht.

Durch die vorliegende Erfindung ist es möglich, falls gewünscht, daß die Daten nur durch Teile des Schieberegisters verschoben werden, wodurch ein hoher Grad an Betriebsflexibilität erreicht wird, der wesentlich höher ist als der bekannter Asynchron- oder Synchron-Schieberegister.

.../5 309832/0925

_ 5 —

soll die Erfindung an Hand der beigefügten Zeichnungen näher erläutert v/erden.
Es zeigen:
Pig. 1 ein logisches Gatter-Schaltbild zweier Kaska-

den-Asyncbron-Kreise der vorliegenden Erfindung, Pig. 2 ein detailliertes scheraatisches Schaltbild eines

der Kreise nach Pig. 1,
Pig. 3 ein Blockschaltbild eines in den Kreisen gemäß

Pig. 1 und 2 verwendeten Schieberegisters, Pig. 4 ein in Teilen detailliertes schematisches logisches Gatter-Schaltbild der Eingangssteuerungslogik, die in dem Schieberegister nach Pig. 3 verwendet ist,

Pig. 5 ein in Teilen detailliertes schematisches logisches Gatter-Schaltbild der Ausgangsstufe des Schieberegisters nach Pig. 3 und Pig. 6 ein in Teilen detailliertes schematisches logisches Gatter-Schaltbild eines modifizierten Steuerschaltkreises zur Verwendung in der Ausführungsform gemäß Pig. 2.

Die nachfolgende Beschreibung verwendet eine binärlogische Konvention, bei der eine binäre 1 eine positive Spannung und eine binäre O im wesentlichen Erde ist. Andere Konventionen sind natürlich möglich, und Schaltkreismodifikationen, die solchen Konventionen genügen, liegen im Rahmen der angemeldeten Erfindung.

.. ./6 309832/0925

In Pig. 1 der "beigefügten Zeichnungen sind zwei identische Schaltkreise 10 und 10' dargestellt. Diese Kreiße z.B. weisen aufeinanderfolgende Stufen in einem binären Schieberegister auf. Ähnliche Komponenten in jedem Schaltkreis sind durch ähnliche Bezugszahlen gekennzeichnet, die sich nur durch ein zugefügtes "hoch eins" (') unterscheiden, das für den Schaltkreis 10' jeweils zugefügt wird. Aus diesem Grunde wird lediglich der Schaltkreis 10 im Detail beschrieben. Der Schaltkreis 10 ist in der Lage, vier Bits von Daten zu speichern, die über entsprechende vier Dateneingabeleitungen D1., D2., D3- und D4j erhalten werden». Der Schaltkreis ist weiterhin in der Lage, die vier gespeicherten Datenbits zur Stufe 10' über entsprechende Datenausgabeleitungen D1 , D2 , D3_Q und D4₀ zu verschieben. Andere EingangsSignaIe, deren Erzeugung weiter unten beschrieben ist, sind ein Signal GB. (Steuerbit-Eingangssignal) von der vorhergehenden Stufe (nicht gezeigt) und ein Signal If. (Neutra!-Eingangssignal) von der Stufe 10'. Andere AusgangsSignaIe vom Schaltkreis 10 enthalten CB (Steuerbit-Ausgangssignal) zur Stufe 10· und N (Neutra1-Ausgangssignal) zur Stufe, die der Stufe 10 vorangeht.

Vier Daten-Flip-Flops 11, 12, 13 und 14 des Einstell- und Rückstelltyps, von denen jeder ein Paar Nient-Und-Gatter aufweist, die in bekannter Weise miteinander verbunden sind, um im bistabilen Betrieb zu arbeiten, sind vorgesehen. Flip-Flop 11 weist Nicht-Und-Gatter 15 und 16 auf, Flip-Flop 12 Nicht-Und-Gatter 17 und 18, Flip-Flop 13 Nicht-Und-Gatter 19 und 20 und Flip-Flop 14 Nicht-Und-Gatter 21 und 22. Signale

.../7 309832/0925

^ und D4^ bilden Einstell-Eingangssignale, die den jeweiligen Iiicht-Und-Gattern 15, 17, 19 und 21 zugeführt werden. Diese gleichen Gatter liefern die Einstell-Ausgangssignale für ihre entsprechenden Flip-I'lops. Dfese Einstellsignale werden wiederum entsprechenden Iiioht-Und-Gattern 23, 24, 25 und 26 zugeführt, die als Übertragungsgatter, für die im Schaltkreis 10 gespeicherten Daten dienen.

Ein Steuerbit-Elip-Flop 29 weist weiterhin zwei bistabile miteinander verbundene ITicbt-Und-Gatter 27 und 28 auf und erhält das Signal CB. als Einstellsignal am Gatter 27. Das Gatter 27 liefert das Ausgangssignal H für den Schaltkreis 10. Das Ausgangssignal vom Gatter 28, das das Rückstell-Ausgangssignal für den Plip-Flop 29 darstellt, wird einem Kicht-Und-Gatter 32 zugeführt. Das Ausgangssignal vom Gatter 32 wird zwei weiteren Iiioht-Und-Gattern 30, 31 zugeführt und dient auch als ein Zündsignal für jedes der Übertragungs-Nicht-Und-Gstter 23, 24, 25 und 26. Das Nicbt-Und-Gatter 31, das ebenfalls das IT.-Eingangssignal erhält, führt ein anderes Eingangssignal dem ITicht-Und-Gatter 30 zu und führt weiterhin ein Rückstellsignal jedem der Plip-I'lops an den Gattern 16, 18, 20, 22 und 28 zu. Das W.-Eingangssignal wird noch einem anderen Mcbt-Und-Gatter 33 zugeführt, das ebenfalls ein Eingangssignal vom ITicht-Und-Gatter 30 erhält. Das Gatter 33 versorgt das Gatter 31 ebenfalls mit einem Eingangssignal. Das CB₀-Signal vom Schaltkreis 10 ist vom ITicht-Und-Gatter 30 abgeleitet.

309832/092 5

Der Gedanke, der hinter der Steuerung des Daten-Eingangs und -Ausgangs am Schaltkreis 10 steht, ist folgender: die Stufe 10 kann nur dann ihre Daten zur Stufe 10' verschieben, wenn'sich die Stufe 10 im Informationszustand (d.h. wenn sie Daten speichert) und sich die Stufe 10' im ITeutra!zustand (d.h. wenn sie gültige Daten nicht speichert) befindet. Wenn sich ■beide Stufen im ITeutra !zustand befinden oder wenn beide Information erhalten, oder wenn Stufe 10' Information erhält, wenn Stufe 10 neutral ist, geschieht keine Übertragung von Daten zwischen diesen Stufen. Der Zustand der Stufe wird immer durch das Signal N angezeigt, d.h., wenn Ii binär 0 ist, ist die Stufe 10 neutral, wenn IT₀ binär 1 ist, weist Stufe 10 Information auf. Diese Schiebesteuerung v/ird durch den Flip-Flop 29 und die ITicht-Und-Gatter 30, 31. 32 und 33 in einer in den nachfolgenden Absätzen beschriebenen Art und Weise bewirkt.

Als Ausgangspunkt für die Beschreibung der Wirkungsweise des Schaltkreises 10 sei angenommen, daß sich der Schaltkreis 10 in seinem ITeutra lzustand befindet, der Schaltkreis 1O¹ in seinem Informationszustand (Signal IT. ist binär 1) und daß die der Stufe 10 vorangehende Stufe neutral sei (so muß OB. binär 1 sein, da es keine Daten zur Stufe 10 überträgt). Es sei weiterhin angenommen, daß die Flip-Flops 11, 12, 13, 14 und 29 im Einstell-

und Rückstelltyp zurückgestellt sind und daß CB binär 1 ist. Unter diesen Voraussetzungen nehmen die Ausgangssignale der verschiedenen ITicht-Und-Gatter die in der Tabelle I gezeigten Zustände an.

309832/0928

tabelle I

Nicht-Und-G-atter Ausgangssigna !-Zustand

15	O
16	1
17	O
18	1
19	O
20	1
21	O
22	1
23	1
24	1
25	1
26	1
27	O
28	1
30	1
31	1
32	O
33	O

Von Interesse ist die Tatsache, daß die Hicht-Und-Gatter 32- und 33 sich beide im binären O-Zustand befinden und die Ubertragungsgatter 23 bis 26 im binären 1-Zustand halten. Auf diese ¥eise sind zu dieser Zeit D1_Q bis D4_Q binär 1. Die

.../1O 309832/092B

230A007

Ausgangs Signa le der Hiebt-Und-Gatter 32, 33 sind in Wirklichkeit miteinander in einer verdrahteten Oder-Schaltung verbunden, so daß, wenn eines dieser Gatter binär O ist, ihre geraeinsame Ausgangsverbindung binär O ist und die Gatter 23 bis 26 in ihrem binären 1-Zustand gehalten sind. Eine ähnliche verdrahtete Oder-Schaltung ist füi/die Gatter 23 und 16·, Gatter 24- und 18«, Gatter 25 und 20' und Gatter 26 und 22· vorgesehen. Damit ist die gemeinsame verdrahtete Oder-Verbindung binär O, wenn eines der Gatter in diesen Gatterpaaüen binär O ist.

Es soll an dieser Stelle festgestellt werden, daß die gespeicherten Daten durch die Übertragungsgatter 23 bis 26 während der Übertragung der Daten invertiert werden. Dies hat jedoch keine ernsten Folgen, weil eine wirkliche Umformung am Eingangs-Anschluß der Daten-Elip-Flops auftritt. So wird z.B. eine binäre 0 auf der Leitung D1. als eine binäre 1 an der AusgangsIeitung des Hiebt-Und-Gatters 15 reflektiert. Auf diese Weise, wenn das Gatter 23 plötzlich für die Übertragung geöffnet würde (durch Schalten der Gatter 32 und 33 in den binären 1-Zustand), würde das Gatter 23 binär 1 werden, unter der Voraussetzung, daß am licht-Und-Gatter 15 ein Binär-1-3ustand vorhanden ist. Dl würde daher binär O sein, was das logische Komplement zum rinär-1-A.usgangssignal vom Gatter 15 ist.

Unter den in der Tabelle I beschriebenen Bedingungen ist der Schaltkreis 10 nicht in der Lage, gespeicherte Signale zur Stufe 10 zu übertragen. Dies ist logisch, da Stufe 10 keine gültige Information enthält, wenn sie sich in dem aagenoramenen

.../11 309832/0925

Heutra!-Zustand befindet. Um das Fehlen der Möglichkeit einer Übertragung von Daten zu illustrieren, sei für den Augenblick angenommen, daß das Signal 1\ binär O wird, wodurch angezeigt ist, daß die Stufe 1O^f neutral und bereit ist, Daten aufzunehmen. Das Gatter 33 schaltet in seinen beinuren 1-Zustandj aber die verdrahtete Oder-Schaltung zwischen den Gattern 32 und 33 bewirkt, daß der Binär-O-Zustand des Gatters 32 die gemeinsame Verbindung beherrscht und die Ubertragungsgatter 23 bis 26 zwingt, in ihrem binären 1-Zustand zu verbleiben. Der binäre O-Zustand des Signals E\ wirkt mit dem Gatter 32 zusammen, um den beinären 1-Zustand des Gatters 31 zu verstärken.

Es sei wiederum angenommen, es gelten die Bedingungen gemäß Tabelle I. Der Schaltkreis 10 ist in Bereit-Stellung, um Daten von der vorhergehenden Stufe aufzunehmen. Die Übertragung von Daten auf die Stufe 10 geschieht dann, wenn die Übertragungsgatter in der vorhergehenden Stufe geöffnet sind. Wie beschrieben, nehmen D1. bis D4- binäre Zustände ein, die die logischen Komplemente der Zustände ihrer entsprechenden Flip-Flops in der vorhergehenden Stufe sind. Auf diese Weise ändern die Flip-Flops 11 bis 14 im Kreis 10 ihren Zustand oder nicht in Übereinstimmung mit den Zuständen der Eingabe leitungen D1 . bis D4-.. Diese Datenübertragung wird an der Steuerschaltung der Stufe 10 durch das Signal CB. angezeigt, das kurzzeitig binär 0 wird. Dadurch wird das Uicht-Und-tjatter 27 in seinen Binär-1-Zustand geschaltet, wodurch der Flip-Flop 29 eingestellt wird und das Signal H₀ binär 1 wird. Das Signal H_Q zeigt daher der vorhergehenden Stufe an, daß sich Stufe 10 im Informationszustand befindet. Das Einstellen

. .../12 309832/0925

des Flip-Flops 29 bringt das Gatter 28 in den Binär-O-Zustand und führt den Gatter 32 ein Binär-0-Ein.gangssignal zu, das dafür sorgt, daß das Gatter 32 in seinen Binär-1-Zustand geschaltet wird. Da das Signal H. jedoch noch binär 1 ist, bleibt -das Gatter 33 binär O, -wodurch die Gatter 23 bis 26 blockiert gehalten werden. Dies zeigt, daß die Stufe 10 ihre Daten nicht auf die Stufe 1O^f übertragen kann, wenn die Stufe 1O^! gültige gespeicherte Daten enthält, was durch das Binär-1-Signal IF. angezeigt wird. Die einzigen Gatter, die durch die beschriebene Datenübertragung auf die Stufe 10 den Zustand geändert haben, sind die Gatter 27, 28 und 32, als auch jene der Daten-Flip-Flops, die durch die neu erhaltenen Daten eingestellt wurden. Die Rückstellung des Signals CB. auf binär 1 nach dem kurzzeitigen Einnehmen des Binär-O-Zustandes hat keinen Effekt auf den Zustand des Flip-Flops 29» da das Gatter 28 in seinem Binär-0-Zustand den Flip-Flop eingestellt hält.

Bei dem sich in seinem Informationszustand, wie im

vorhergehenden Absatz beschrieben, befindlichen Schaltkreis sei angenommen, daß die Stufe 10' in ihren Neutra!zustand schaltet, worauf das Signal Ή. binär 0 wird. Da des Nicht-Und-Gatter 32 ein Binär-0-Signal vom Gatter 28 erhält und das" Bicht-Und-Gatter 35 das Binär-0-I₁-Signal erhält, gehen beide Gatter 32

und 33 in den Binär-1-Zustand, und die Übertragungsgatter 23 bis 26 sind offen, um Daten durchzulassen. l*;enn der Daten-F-lip-Flop 11 gesetzt ist (d.h. Gatter 15 ist binär 1), wird DI₀ dadurch binär 0. Wenn andererseits der Flip-Flop 11 zu dieser Zeit zurückgestellt wird, hält der Binär-0-Zustand des Gatters 15 das

.../13

309832/0 925

- 13 -Gatter 230400?

/23 und DI₀ bei binär 1. Die l-'lip-Flops 11' bis 14» in der Stufe 10· nehmen auf diese Weise die binären Zustände ihrer komplementären Flip-Flops 11 bis 14 der Stufe 10 ein.

Der Wechsel des Signals Έ. auf binär 0 gestattet auf

' diese Weise der Stufe 10, ihre Daten, falls sie welche enthält, auf Stufe 10» zu übertragen. Am Steuerfreie der Stufe 10 ändert der Wechsel des Zustands am Gatter 33 auf binär 1 den Zustand des Gatters 31 nicht, und zwar deshalb, weil das Signal"!^ binär 0 ist und das Hicht-Und-Gatter 31 im Binär-1-Zustand hält. Da jedoch die Ausgangsverbindung der Gatter 32 und 33 binär 1 ist und da das Gatter 31 binär 1 ist, geht das Nicht-Und-Gatter 30 (und das Signal GB ) in den Binär-O-Zustand. Wenn das Signal CB_Q binär 0 wird, wird der Flip-Flop 29' im Schaltkreis 10* eingestellt, so daß die Signale N₀' und Ι5\ binär 1 werden. Wenn das Signal 1Γ. binär 1 wird, schaltet das' Gatter 31 kurzzeitig auf binär 0, und dies deshalb, weil die beiden Eingangssignale zum Nicht-Und-Gatter 31 das Ausgangssignal vom Gatter 32 und 33 und das Signal ¥_i binär 1 sind. Das Gatter 33 bleibt binär 1, da das Gatter 30 noch binär 0 ist. Eine kurze Zeit später wird das Gatter 30 binär 1, weil das Gatter 31 binär O ist. Da beide Eingangs Signa Ie des Gatters 33 ^ηυίχι binär sind, wird dieses Gatter binär O und schaltet das Gatter 31 auf binär 1 zurück. Der Binär-0-Impuls vom Gatter 31 stellt die Flip-Flops 11 bis 14 und 29 zurück; er ändert das Gatter 30 und das Signal CB₀ auf binär 1. Wenn das Gatter 33 binär 0 wird und das Gatter 31 auf auf binär 1 zurückschaltet, hält es Gatter 30 und das Signal GB₀ bei binär 1. Das Einstellen des Flip-Flops

309832/0925 "^m/H

230400?

bewirkt, daß das Signal F seinen Binar-O-Zustand einnimmt, wodurch angezeigt wird, daß sioh die Stufe 10 wiederum im Neutra!zustand befindet. Di% Zustände aller Gatter sind wiederum, die gleichen wie die in der Tabelle I gezeigten.

Die oben beschriebenen Betriebsabläufe setzten voraus, daß sich die Stufe 10' in der Zeit, in der die Stufe IO in ihren Informationszustand geschaltet war, in ihrem Informationszustand befand. Es ist auch möglich, daß sich die Stufe 1O^f in der Zeit, in der die Stufe 10 Information erhält, im Neutra 1-zustand befindet. Unter solchen Bedingungen gehen die Datev· direkt durch die Stufe 10 zur Stufe 10'. Speziell wenn die Stufe 10 neutral ist, ist das Signal N. binär 0 und sorgt dafür, das Gatter 33 binär 1 zu machen. Der Flip-Flop 29 ist aber noch nicht durch das Signal OB. eingestellt, da er zuletzt zurückgestellt worden war, und das Gatter 32 wird noch durch die Gatter 28 und 30 bei binär O gehalten. Das Gatter 32 dominiert auf diese Weise über das Gatter 33 und hält die Gatter 30, 31 und 23 bis 26 in ihren Binär-1-Zustanden. Wenn nun die vorhergehende Stufe Daten zur Stufe 10 überträgt, nehmen die Flip-Flops 11 bis 14 den erhaltenen Daten entsprechende Zustände ein." Zusätzlich wird der Flip-Flop 29 durch das Binär-0-Signal über die GB. -Signalleitung eingestellt. Das Gatter 28 schaltet auf diese Weise auf binär 0 und bewirkt, daß das Gatter 32 auf binär 1 schaltet. Die gemeinsame Ausgangsverbindung wird binär 1, wodurch die Übertragungsgatter 23 bis 26 geöffnet werden und das CB~ -Signal binär 0 wird. Die Wirkungsweise dee Sclsalckreises ist an dieser Stelle genauso wie die oben beschriebene während der Übertragung von Daten auf Stufe 10·.

.../15 3 0 9 8 3 2/0925

Is ist von Vorteil, daß eine Vielzahl von Schieberep-isterstufen kaskadenartig angeordnet ist in der Art der Stufen 10 und 10' und, wenn alle Stufen sich im üeutra!zustand befinden, die der ersten Stufe zugeführten Eingangsdaten entlang der vollen Länge des Schieberegisters übertragen werden, natürlich mufB ein simuliertes GB.-Binär-O-Signal der ersten Stufe zugeführt -werden, weil keine vorhergehende Stufe vorhanden ist, die ein solches Signal erzeugt. Das Verschieben des Signals erfordert kein synchrones Taktgeben, sondern hängt lediglich vom Zustand benachbarter Stufen ab.

Es ist bedeutend, daß nur eine Datenleitung erforderlich ist, um jedes Datenbit darzustellen und daß nur zwei Steuersignale (GB. und ¥.) erforderlich sind. Obgleich nur vier Datenbits dargestellt sind, ist es natürlich möglich, die Zahl zu erhöhen, die von der Ausgabekapazität der logischen Steuergatter abhängt. Wenn die Ausgabekapazität erreicht wird, können weitere Steuerkreisgatter verwendet werden.

Die Pig. 2 der beigefügten Zeichnungen zeigt eine andere Ausführungsforra der vorliegenden Erfindung. Speziell der Schaltkreis der Pig. 2 ist aus Metalloxyd-Halbleiter-(MOS)-Peldeffekt-Transistoren (PET¹s) des Sperrgattertyps aufgebaut. Der Schaltkreis gemäß Pig. 2 führt die gleichen Grundfunktionen aus wie der Schaltkreis 10 der Pig. 1. Jedoch nur eine der vier identischen Datenleitungen ist in der Pig. 2 dargestellt, um liiederholungei bu vermeiden und um Platz zu sparen. Zusätzlich, wie im Detail beschrieben werden wird, werden die Daten in jeder Stale invertiert, so daß eine in der Stufe (i) gespeicherte

.../16 309832/0925

binäre 1 eine binäre O wird, wenn sie in der Stufe (i+1) gespeichert ist. Die gleichen in jeder Stufe in der I'ig. 1 verwendeten Eingangs- und Ausgangssignale werden für die in der Pig.· 2 dargestellte Stufe verwendet,

Der Datenschaltkreis für ein Bit weist P-EET's Q 21 und Q 23 und N-EET¹S Q 22 und Q 24 auf. Die Elektroden der Quelle von Q 21 und Q 23 sind verbunden mit einer positiven Spannungsquelle, die Quellen von Q 22 und Q 24 sind geerdet. Die G-atterelektroden von Q 21 und Q 22 sind miteinander verbunden und an die Abflußelektroden von Q 23 und Q 24 angeschlossen wie auch an die Eingangsdatenleitung D1. . Die Abflüsse der PET'S Q 21 und O 22 sind miteinander verbunden und an die Gatter von π 23 und Q 24 angeschlossen. Die für die EET's Q 21, Q 22, Q 23 und Q 24 beschriebenen Schaltungen bilden .einen bistabilen Schaltkreis, in dem ein Datenbit gespeichert werden kann. Q 23 und Q 24 sind geometrisch so bemessen, um diese Transistoren mit einer niedrigeren Steilheit (g ) als Q 21 und Q 22 zu versehen, so daß das zu den Gattern von Q 21 und O 22 zurückgeführte Signal durch das Eingangssignal auf der Leitung D1. übersteuerbar ist.

Es sollte hervorgehoben werden, daß die Daten-Elip-Elops in der in der Eig. 1 dargestellten Ausführungsform nicht

speziell zurückgestellt zu werden brauchen, nachdem die Daten von der Stufe verschoben worden sind. Dies steht im Gegensatz zu der Situation der Eig. 1, bei der eine Rückstellung erforderlich ist. Der Grund dafür liegt darin, daß der verwendete Elip-Elop-Typ sowohl eingestellt als auch zurückgestellt werden, kann

.../17 309832/0925

öurob äas "binäre Signal, öas auf der Dateneingangsleitung (DI^) erscheint. Die nicht-Und-Gatter-Plip-Flop-Anordnung gemäß Pig. 1 kann nicht in geeigneter Weise durch die einzelne" Datenleitung- eingestellt und zurückgestellt werden und muß daher nach jedem Verschieben der Daten von der Stufe umgeschaltet -werden.

Die Wirkungsweise des bistabilen Schaltkreises ist folgende: eine binäre O (-Spannung), die auf der Leitung D1. zugeführt -wird, macht Q 21 leitend und sperrt Q 22, wodurch an die Abflüsse dieser I¹ET^!s eine binäre 1 (+Spannung) angelegt wird. Diese Binär-1-Spannung sperrt Q 23 und macht Q 24 leitend, so daß die Abflüsse dieser Transistoren geerdet werden (binär O). Der Binär-O-Zuständ wird auf diese Weise zurückübertragen und an den Gattern von Q 21 und Q 22 aufrecht erhalten. Die Umkehrung des Datenzustands (d.h. binär O auf der Leitung DI. wird binär T an den Abflüssen von Q 21, Q 22) ist aus dem Vorhergehenden ersichtlich. Diese Umkehrung wirft keine Probleme auf, wenn eine gerade Zahl von Sohieberegisterstufen verwendet wird oder wenn ein¹ Inverter einem Register mit einer ungeraden Zahl von Stufen zugefü.gt wird.

Die Abflüsse der I¹ET¹S Q 21 und Q 22 sind mit der Quelle eines Paares von PET's Q 25 und Q 26 des E-*und P-Typs verbunden. Q 25 und Q 26 dienen als Übertragungsgatter für das Datenbit, und ihre Abflußelektroden sind miteinander verbunden und erzeugen das Signal D1 für den Schaltkreis. Die Gatter der EET^fs Q 25 und Q 26 werden gesteuert durch die in dem Schaltkreis enthaltenen Gatter und sind im Detail weiter unten beschrieben.

309832/0925 '"^/Vd

Der Steuerbit-Flip-Flop für den. Schaltkreis weist vier PET^s.Q 1, Q 2, 0 3 und C] 4 auf, die untereinander verbunden sind in der gleichen* Weise wie Q 21 , Q 22, Q 2.3 und 0 24» Das Eingangssignal CB. wird an die Gatter von Q 1 und Q 2 und an die Abflüsse von Q 3 und Q 4 angelegt. Das Ausgangssignal aus diesem Flip-Flop wird an die Gatter des Ii-FET's Q 8 und des P-FET's Q 5 angelegt. Die Quelle von Q 5 ist mit einer positiven Versorgungsspannung verbunden und mit der Quelle des If-EET¹ s Q 6. Die Abflüsse von Q 5 und Q 6 sind miteinander verbunden und an den Abfluß des E-FET's Q 7 angeschlossen. Die Quelle von Q 7 ist mit dem Abfluß von Q 8 verbunden, und die Quelle von Q 8 ist an Erde angelegt.

Die Gatter von Q 6 und Q 7 sind miteinander^mit dem Gatter von Q 25, mit den Abflüssen der P-FET's Q 11 und Q 12 und des F-FET'a Q 14 und mit dem Gatter des N-FET¹s Q 10 verbunden. Die Abflüsse von Q 5, Q 6 und Q 7 sind an die Gatter der P-FET's Q 9> Q 11» Q 26, an das Gatter von Q 14 und an die Quelle von Q 10 angeschlossen. Der Abfluß von Q 10 liefert das OB -Signal, für den Schaltkreis.

Die Ouelle von Q 11 ist mit der Quelle des P-FET's Q 13 und mit einer positiven Speisespannung verbunden. Der Abfluß von Q t.3 ist mit der Quelle von Q 12 verbunden. Das Gatter von Q 12 ist an die ÜB".-Leitung angeschlossen; das Gatter von Q 13 ist an die N.-Leitung angeschaltet.

Die Quelle von Q 14 ist mit den Abflüssen der Ii-FET's Q 15 und Q 16 verbunden, deren Quellen an Erde gelegt sl'id. Das Gatter von Q 16 erhält daS- 1\-Signal·; das Gatter von Q 15 erhält das GB.-Signal.

309832/0925

Um die Wirkungsweise des Schaltkreises nach !'ig. 2 zu beschreiben, sei anfangs angeiiomnsn, daß der Schaltkreis sich ira Heutra!zustand befinde , daß GE. eine Leerlaufspannung sei und daß IT. binär 1 sei. Die sich unter diesen Voraussetzungen ergebenden Schaltzustände des Quellen-Abfluß-Weges eines jeden {Transistors sind in der Tabelle II dargestellt.

	Tabelle II	Schaltzustand
Transistor		aus
Q 1		ein
Q 2		ein
Q 3		aus
Q 4		ein
Q 5		ein
Q 6		aus
Q 7		aus
Q 8		aus
Q 9		aus
Q1O		aus
. Q11		aus
012		aus
013		ein
QH		ein
Q15		ein
Q16		aus
Q25		aus
026

309832/0925 .../20

Die Tatsache, daß das sich im Binär-1.-Zustand befindliche OB.-Signal -Q 2 leitend macht, ist diejenige, die Q 5 leitend macht und Q 8 sperrt. Dadurch wird ein Binär-1-Signal-am Abfluß von Q 5 erzeugt, um den Zustand von Q 9, Q 11» Q 14 und Q 26 zu steuern. Bei leitendem Q 14 und bei durch das Binär-1-F₁-Signal leitend gemachtem Q 16 ist der Abfluß 'von Q 14 geerdet (bei binär O), um die Zustände von Q 6, Q 8, Q 10 und Q 25 direkt zu steuern. Bei gesperrtem Q 25 und Q 26 können lceine Daten aus dem Schaltkreis auf die nächste Stufe übertragen werden. Bei gesperrtem Q 10 ist der Zustand der OB~- Deitung vom Zustand von Q 3 und Q 4 der nächsten Stufe des Schieberegisters abhängig. Es soll weiterhin die Tatsache vermerkt werden, daß bei leitendem Q 2 das li_o-Signal binär O ist, wodurch der vorhergehenden Stufe angezeigt wird, daß sich diese Stufe im Neutra!zustand befindet.

Der Schaltkreis nach Pig. 2 befindet sich unter den in Tabelle II gezeigten Bedingungen in V/artestellung zur Aufnahme von Daten von der vorhergehenden Stufe. Es sei nun angenommen, daß die vorhergehende Stufe Daten zum Verschieben auf die Stufe von Pig. 2 aufweise. Diese Daten werden über das Übertragungsgatter der vorhergehenden Stufe übertragen und werden beim Speichern im Q 21 bis Q 24 enthaltenden bistabilen Schaltkreis invertiert. Beim Verschieben der Daten in den Schaltkreis wird CB. binär O. Dadurch wird Q 2 gesperrt und bewirkt, daß Q 1 leitend wird, wobei ein Binär-1-Signal den Gattern von Q 3, Q 4, Q 5 und Q 8 und der N -Leitung zugeführt wird, um der vorhergehenden Stufe anzuzeigen, daß der Schaltkreis nach Pig.

.../21

309832/0925

sich nicht langer im Ifautra 1(0) zustand befindet. Wenn Έ "binär 1 wird, wird das Sperren von Q 10 der vorhergehenden Stufe bewirkt (wie man der nachfolgenden Beschreibung der Eig. 2 entnehmen kann), um wiederum ~CB~. zu einer Leer lauf spannung zu machen; Die Gatter von Q 1 und Q 2 jedoch werden durch Q 4 bei binär 0 gehalten, der in den leitenden Zustand geschaltet wurde, als Q 1 leitend wurde.

Das Binär-O-Signal am Abfluß von Q 4 macht Q 12 ebenfalls leitiend und sperrt Q 15. Jedoch hält das F^-Binär-1-Signal-Q 16 leitend und Q 13 gesperrt, um ein Binär-O-Signal am Abfluß von Q 14 aufrecht zu erhalten. Dies hat den direkten Effekt, Q 25 gesperrt zu halten. Außerdem wird durch das Leitendhalten von Q 6 und das Gesperrtbalten von Q.8 Q 26 gesperrt gehalten. Auf diese Weise kehren in dieser Zeit über Q 25, Q 26 keine Daten übertragen werden. Die neuen Daten sind auf diese Weise gespeichert, und der Schaltkreis ist in Via r test ellung für den Heutra!zustand in der nächsten Stufe.

Wenn die nächste Stufe jetzt neutral wird, wird "If. binär O. Dies sperrt unmittelbar Q 16 und macht Q 13 leitend. Da Q 12 ebenfalls leitend ist - wegen des Zustandes der Steuerbit-Plip-Plops (Q 1 bis Q 4) - wird der Abfluß von Q 14 binär Dadurch wird Q 25 leitend, wodurch Strom zur nächsten Stufe fließen kann, wenn der Zustand des ersten Datenbits binär 1 ist. Der Binär-1-Abfluß von Q 14 macht Q 7 leitend und sperrt Q 6. Bei leitenden Q 7 und Q 8 ist das Gatter von Q 26 binär O (bat negative Spannung), und Q 26 ist daher leitend. Auf diese Weise, wenn der Zustand des gespeicherten Datenbits binär O ist, ist eine .Leitung zur nächsten Stufe über Q 26 in dieser Zeit möglich,

309832/0925

Der Binär-1-Zustand (positive Spannung) am Abfluß von Q I4*und der Binär-O-Zustand (negative Spannung) am Abfluß von Q 7 wirken so zusammen,'*daß Q 10 leitend wird und erzeugen ein Binär-O-Signal auf der OB -leitung. Dadurch schaltet der .Steuerbit-Plip-Plop in der nächsten Stufe um und macht die !!^-leitung binär 1. Dieses binäre 1-Signal wird über Q 9 übertragen, das durch das Binär-O-Signal am Abfluß von Q 7 leitend gemacht worden war. Das über Q 9 gekommene Binär-1-Signal stellt den Steuerbit-Plip-Plop (Q 1 bis Q 4) zurück. An dieser Stelle ist der Schaltkreis in den Neutra!zustand gesetzt, wo die Gatter die in der Tabelle II dargestellten Zustände haben. Die Verzögerung durch die Q 1-Q 2, Q 5-Q 8, Q 9-Sohleife machte Q 9 noch einmal kurzzeitig leitend und stellte den Steuerbit-Plip-Plop surüok, sobald IL binär 1 wurde.

Sobald IT. binär O wird, wenn der Schaltkreis nach Pig. 2 neutral ist, ist Q 16 gesperrt, und Q 13 wird leitend, wie oben beschrieben. Das Binär-1-Signal an den Abflüssen von Q 3, Q 4 hält Q 12 gesperrt und Q 15 leitend, so daß der Abfluß von Q 14 binär O bleibt. ITur dann, wenn das Steuerbit eingestellt wurde (durch das auf binär O gehende OB.-Signal) und N. binär O ist, können Q 25 und Q 26 leitend gemacht werden.

Die Pig. 3 zeigt in einem Blockschaltbild ein Schieberegister 40, das Vielfach-Kaskaden-Stufen verwendet, derart, wie sie in der Pig. 5 beschrieben sind. Ein Eingangslogikteil 41 steuert das Einspeisen der Eingangsdaten in das Schieberegister^ IrL Übereinstimmung mit den Porderungen für Dateneintragungen und dem Zustand (d.h. Neutral- oder Informationszustand)

.../23 309832/0925

230A007

der ersten Registerstufe. Die Ausgangsstufe 42 des Registers ist zum Anschluß an Ausgabegeräte vorgesehen.

Der Eingangslogikteil 41 nimmt vier Dateneingabeleitungen DI₁ bis D4_i auf, wie auch ein simuliertes öb\-Signal. Ein Sperrsignal I. wird dem Eingangslogikteil ebenfalls zugeführt. Ausgangssignale vom Eingangslogikteil 41 enthalten ein if_o-Signal und ein H '-Signal, wobei sich das letztere von dem ersteren in einer Art und !"eise unterscheidet, die in Verbindung mit Pig. 4 diskutiert werden soll.

Die Ausgangsstufe 42 weist die gleichen Eingangsund AusgangssignaIe wie der Schaltkreis nach Pig. 2 auf. Zusätzlich wird ein Sperrsignal -I der Stufe 42 zugeführt.

In einer Art und Weise, die im Detail in Verbindung mit den Pig. 4 und 5 beschrieben ist, erfordert die Zuführung von Daten in des Schieberegister 40 das· Erden (auf binär 0) der GB.-Leitung und das Erden aller Datenleitungen, die Binär-O-Signale aufnehmen sollen. Eine binäre 1 auf der I.-leitung sperrt die Übertragung von Daten in das Schieberegister. Ein-Binär-1-I -Signal sperrt die Übertagung aus der letzten Registerstufe 42 heraus.

Der Eingangslogikteil· 41 ist im Detail in der Pig. 4 dargestellt. In der Pig. 4 ist, um Wiederholungen zu vermeiden, nur ein Datenbit-Weg dargestellt. Der Datenbit-Weg weist einfach PEi's Q 3! und Q 32 auf, die miteinander verbunden sind und in der gleichen Weise wie Q 26 und Q 25 gemäß Pig. 2 arbeiten. In diesem Schaltkreis sind keine Datenbit-Plip-Plops erforderlich j

.../24

309832/0925

da der Schaltkreis lediglich als ein Mittel dient, um das Eintragen der Daten in die erste Scbieberegisterstufe zu gestatten, und zwar auf eine Weise, die mit der beabsichtigten Wirkungsweise des Schieberegisters übereinstimmt.

Das simulierte OB.-Signal wird einem logischen Inverter 43 zugeführt, der dann wieder einen Eingangsanschluß eines ünd-Gatters 44 mit zwei Eingängen speist. Der zweite Eingangsanschluß des Und-Gatters 44 wird durch das Ausgangssignal· B · eines anderen Inverters 46 gespeist. Der letztere wird gespeist durch ein mit zwei Eingängen versehenes iiicht-Oder-Gatter 45, das ein Eingangssignal von einem Und-Gatter erhält. Das zweite Eingangssignal zum Licht-Oder-Gatter 45 ist das Signal B"., welches das gleiche ist wie das if-Ausgangssig-nal von der ersten Stufe des Schieberegisters.

Das Ausgangssignal vom Wicht-Oder-Gatter 45 wird den Gattern des P-PET's Q 35 und IT-PET's O 36 zugeführt, wobei die Abflüsse dieser JTET's miteinander verbunden sind, um das Π -Signal vom Eingang des logischen Schaltkreises 41 zu erzeugen. Die Quelle von Q 35 ist mit dem Abfluß eines P-I¹ET¹S Q 34 verbunden, dessen Quelle an eine positive Spannungsquelle angeschlossen ist. Die Quelle von Q 36 ist mit dem Abfluß des B-l'EI's Q 37 verbunden, dessen Quelle geerdet ist. Das Gatter von Q 37 wird gespeist durch ein mit zwei Eingängen versehenes Kicht-Und-Gatter 42, das ebenfalls einen logischen Inverter speist. Der letztere wiederum speist das Gatter von Q 34.

Ein Eingangssignal zum Kicht-Und-Gatter 48 ist das Sperrsignal I.., das ebenfalls einem Oder-Gatter 51 mit vier

309832/092 B .../?-5

Eingängen zugeführt wird. Andere Eingangssignale zum Oder-Gatter 51 umfassen die Signale GB. , IT. und IT ^fvom Inverter 46. Das Oder-Gatter 51 erzeugt ein Eingangssignal für ein Hicht-Und-Gatter 50 mit zwei Eingängen, das ein Eingangs-

jedes
signal für/zweier Hicht-Und-Gatter 49 und 52 mit zwei Eingängen erzeugt. Das Nicht-Und-Gatter 52 erhält gangssignal und liefert das zweite Eingangssignal für das ITicht-Und-Gatter 49. Das Ausgangssignal vom Kicht-Und-Gatter

49 wird als ein Eingangssignal zum Nicbt-Und-Gatter 50 zurück: geleitet.

Das Ausgangs signal des Nicht^-Und-Gatters 49 wird dem Gatter eines Übertragungs-FET^fs Q 31 und der Quelle eines H-I¹E[P¹S Q 33 zugeführt. Das Ausgangssignal des Ficht-Und-Gatters

50 wirä den Gattern von Q 32 und Q 33 zugeführt. Q 33 liefert ein CB_O-Ausgangssignal, um den Steuerbit-Flip-Flop in der ersten Stufe des Sohieberegisters zu steuern.

Wenn der Schaltkreis nach Fig. 4 keine Daten in das Schieberegister verschiebt, wird der die Nicht-Und-Gatter und 50 aufweisende Flip-Flop zurückgestellt, derart, daß das Gatter 49 sieb im Binär-1-Zustand und das Gatter 50 sich im Binär-0-Zustand befindet. Dadurch werden Q 31, Q 32 und Q 33 gesperrt gehalten,, so daß Daten nicht in die erste Schieberegisterstufe übertragen werden können und das GB -Signal (GB. in der ersten Schieberegisterstufe, siehe I¹ ig« 2) ein Leerlaufsignal ist. Wenn I_± binär 1 ist, hält das Oder-Gatter 51 die Gatter 49 und 50 in diesen Zuständen und sperrt dabei, den Eingang von Daten in das Schieberegister.. Hur wenn I₁ binär 0 ist, kann

3 09832/092 5 '"^/26

230400?

der Schaltkreis nach Fig. 4 Daten, in das Schieberegister eintragen. * ■ .^

Es sei angenommen*, daß anfangs GB". und H*. binär 1 seien und daß I. binär O sei. Sowohl CB. als auch ΪΓ. wirken für sich über das Oder-Gatter 5T, derart, daß die ITicht-Und-Gatter 49 und 50 in ihrem Binär-1- bzw. Binär-0-Zustand gehalten werden. CB. sperrt außerdem den Inverter 43 > um ein Binär-O-Signal am Und-Gatter 44 zu erzeugen. Das Und-Gatter 44 führt auf diese Weise eine binäre O dem ITicht-Oder-Gatter 45 zu; das Binär-1 -ET^-Signal jedoch sperrt das Hicht-Oder-Gatter und sorgt für die Erzeugung eines Binär-1-IT '-Signals vom Inverter 46. Die binäre O vom Nicht-Oder-Gatter 45 macht Q leitend und sperrt Q 36· Das Binär-0-I.-Signal hält das Nicht-Und-Gatter 48 auf binär 1, um Q 37 leitend zu halten; das Gatter 48 sperrt auch den Inverter 47, um Q 34 leitend zu halten. Bei leitenden Q 34 und Q 35 und gesperrtem Q 36 ist das Signal lf_Q binär 1. Daher sind zu dieser Zeit sowohl N_Q als BtMh-ET * binär 1. Kur dann, wenn I. binär 1 ist und dabei Q 3-4 und Q 37 sperrt, kann Ii₀ einen Zustand einnehmen, der sich von dem des T '-Signals unterscheidet.

Es sei jetzt angenommen, daß E'. binär O wird, was anzeigt, daß die erste Schieberegisterstufe neutral ist. Die Nicht-Und-Gatter 49 und 50 verharren in ihren Binär-1- bzw. Binär-0-Zuständen, weil GB". binär 1 ist und das Oder-Gatter auf binär 1 hält. Das Binär-0-H.-Signal jedoch wird mit dem Binär-O-Signal vom Und-Gatter 44 verknüpft, um die Erze'j. eines Binär-1-AusgangssignaIs vom Mcht-Oder-Catter 45 £ii bewirken* Das Sißtaa-1 K ' wird binar O und nimmt ein anderen

a0 9 8 3 2 / 0 9 2 S _ln.,

Yerschiebesperrsignal vom Oder-Gatter 51 ab. Das Binär-1-Signal vom I;icht-Oder-Gatter 45 sperrt außerdem Q 35 und macht Q leitend. Bei. leitenden Q 36 und Q 37 wird das Signal *H ebenfalls binär O.

,Es sei nun angenommen, d.aß Eingangsdaten dem Schieberegister zugeführt werden sollen. O.B. wird kurzzeitig geerdet, und zur gleichen Zeit werden entsprechende Leitungen D1. bis 1)4· geerdet. Dieses Erden oder d^ese Anwendung von Binär-O-

Signalen kann manuell oder unter automatischer Steuerung eines datenverarbeitenden Gastes oder eines Rechenscbaltkreises bewirkt werden. Jede geerdete Datenleitung stellt den Eingang eines binären O-Bits in das Schieberegister dar. Wenn OB", kurzzeitig geerdet ist, wird das Oder-Gatter 51 binär O und schaltet dabei das I:icht-Und-Gatter 50 auf binär 1. Das Nicht-Und-Gatter 52 bleibt binär 1, weil ~. binär O ist, und das Hicht-Und-Gatter 49 wird binär 0. Q 31 und Q 32 werden leitend gemocht und gestatten damit das Yerschieben der Eingangsdaten in die erste Stufe. Q 33 wird ebenfalls leitend gemacht und setzt GE auf 0. Das dem Und-Gatter 44 zugeführte Binär-1-Signal vom Inverter 43 hat keinen sofortigen Effekt, da das Gatter 44 ein Linär-O-Ti^¹-Signal erhält.

Das CB -Binär-O-Signal bewirkt selbstverständlich, wenn es von der ersten Stufe des Schieberegisters aufgenommen wurde, daß j... binar 1 wird. Dadurch werden die Gatter 49 und EurtJck auf binär I bzw. binär 0 geschaltet, wobei Q 31, Q ui:α O 33 gesperrt werden. Das im Linär-1-Zustand befindliche T. -Signal nebeltet außerdem dos j.ic'nt-Uder-Gatter 45 in den

309832/0925

- 23 -

Binär-0-Zustand und macht dadurch sowohl ΪΓ als auch IT ' zu Binär-1 -Signalen.

Der Schaltkreis nach Pig. 4 braucht Binär-O-CB~.-und -IT.-SignaIe, bevor er Daten zu der ersten Stufe weiterleiten kann. OB. wird natürlich außerhalb des Schieberegisters gesteuert. IJ. jedoch gibt den Zustand der ersten Schieberegister-•stufe wieder. Solange die erste Schieberegisterstufe gültige Informationen speichert, kann keine weitere Information in diese Stufe verschoben werden.

Die Pig. 5 zeigt eine modifizierte Version des Schaltkreises nach Pig. 2, wobei die Modifikation die letzte Stufe des Registers 40 der Pig. 3 betrifft. Ein Teil der Pig. 5 verwendet eine logische Gatterschreibweise anstatt Einzelheiten der MOSPET-Logik zu wiederholen. Daher stellt der Inverter 56 der Pig·. 1 die PET's Q 21 und Q 22 der Pig. 2 dar. Einander ähnliche entsprechende Teile der Pig. 2 und 5 sind in der unten aufgeführten Tabelle III zusammengefaßt.

Tabelle III

Einander entsprechende Komponenten Pig. 2 . Pig. 5

PET Q 21, Q 22 Inverter 56

PET Q 23, Q 24 Inverter 57

PET Q 3, Q 4 Inverter 58

PET Q 1, Q 2 Inverter 59

PET Q 5 - 8 ITicht-Und-Gatter 60

62 PET Q.11-Q 16 Mcbt-Und-Gatter- 61 , Oder-Gatter ,

absil^licb zusätzlicher Eingang

309832/ 0 9%i_{r Ιβ}

ι IO Q

Pia:. 2 IjT. 5

PET Q 9 PET Q 50."

Die -weiteren Modifikationen in der Pig. 5 stellen Modifikationen gegenüber dem Schaltkreis nach Pig. 2 dar.

Der Plip-Plop für die Datenleitung D1. weist entgegengesetzt verbundene Inverter 56, 57 auf und führt sein Ausgangssignal· der Quelle des E-PET's Q 42 zu. Der Abfluß von Q 42 ist mit dem Abfluß eines P-PET'β Q 41, mit den Gattern von P-PET's Q 43 und Q 46 und mit dem Gatter eines P-PET's Q 44 verbunden. Die Quelle von Q 41 ist mit einer positiven Yersorgungsspannung verbunden. Die Gatter von Q 41 und Q 42 werden durch den noch zu beschreibenden logischen Steuerkreis gespeist.

Die Quelle von Q 43 ist an eine positive Spannungsquelle angeschlossen. Die Quelle von Q 44 ist geerdet, und die Abflüsse von Q 43 und Q 44 sind miteinander, mit der Quelle eines IT-PET's Q 48 und dem Gatter eines N-PET's Q 49 verbunden.

Die Quelle eines P-PET's Q 45 ist mit der Quelle von ο 46 und mit einer positiven Spannungsquelle verbunden. Die Abflüsse von Q 45 und Q 46 sind miteinander, mit dem Abfluß von Q 48 und dem Gatter eines P-PET's Q 47 verbunden. Die Gatter von Q 45 und Q 48 werden gemeinsam durch einen logischen Schaltkreis, der weiter unten beschrieben wird, gespeist. Die Quelle von Q 47 ist an eine positive Versorgungsspannung geschaltet. Die Quelle von O 49 ist geerdet; und die Abflüsse von Q 47 und Q 49 sind miteinander verbunden, um die D1_O-Ausgangsleitung für den Schaltkreis zu biiden.

... /30 309832/0926

Der Steuerbit-Plip-Flop für den. Schaltkreis weist entgegengesetzt parallel verbundene Inverter 58, 59 auf und wird durch das von der vorletzten Registerstufe erhaltene CB^-Signal gespeist. Das Ausgangssignal des Steuerbit-Elip-.Flops ist das H^-Signal von der letzten Stufe und wird der vorletzten Stufe zugeführt. Dieses Signal wird außerdem einem liicht-Und-Gatter 60 mit zwei Eingängen zugeführt, das sein anderes Eingangssignal von einem anderen Mcht-Und-Gatter 61 mit zwei Eingängen erhält. Das Ificht-Und-Gatter 61 speist außerdem die Gatter von Q 41 , Q 42. Ein Eingangssignal für das Gatter 61 ist das Ausgangesigna'l vom Gatter 60, das ebenfalls mit dem Gatter des P-I¹EI!¹ s Q 50 verbunden ist. Das zweite Eingangssignal zum Gatter 6.1 wird erhalten von einem Oder-Gatter 62 mit drei Eingängen, das als EingangsSignaIe die folgenden aufnimmt: CB^, N. und I . ¥. wird außerdem der Quelle von O 50

zugeführt und CB. wird außerdem an den Abfluß von Q 50 angelegt .

Eine Reihe von sieben PET's Q 51 bis Q 57 entspricht im Typ und schaltungsmäßig den oben beschriebenen IET¹s Q 43 bis Q 49. Die Gatter von Q 51, Q 52 und Q 54 sind so geschaltet, daß sie das Ausgangssignal vom Hicht-Und-Gatter 60 erhalten. Die Abflüsse von Q 55 und Q 57 liefern das CB₀-Signal für den Schaltkreis. Das Sperrsignal· I wird einem Inverter 63 zugeführt, der die Gatter jedes EET's Q 45, Q 48, Q 53 und Q 56 speist.

Der Sperreffekt des I -Eingangssignals kann wie folgt beschrieben werden: Venn I binär 1 ist (Sperrbedingung), führt

.../31 309832/0925

der Inverter 63 eine binäre O den Gattern von Q 45, Q 48, Q 53 und Q 56 zu. Q 48 und O 56 sind auf diese Weise gesperrt, während Q 45 und Q 53 leitend sind. Q 45 führt daher dem Gatter von Q 47 ein Binär-!-Signal zu, um den Ii¹ET zu sperren und zu verhindern, daß die Leitung DI _Q positiv wird. Q 53 hält auf ähnliche Weise Q 55 gesperrt, um zu verhindern, daß GE₀ positiv wird.

Ein dem Getter 62 zu geführtes Binär-1 -I -Signal "bleibt in seinem norma!erweise binären 1-Zustand, und das Hicht-Und-Gatter 61 befindet sich in seinem Linar-O-Zustand. Unter diesen Bedingungen ist Q 42 gesperrt und 2 41 leitend. Dadurch werden Q 43 und Q 46 gesperrt und Q 44 leitend gemacht. Q 44 erdet das Gatter von Q 49, um diesen PET zu sperren, und sichert dadurch, daß die D1 -leitung nicht geerdet wird. Auf ähnliche Weise sperrt das sich auf binär 1 befindliche I<icht-Und-Gatter 60 Q 51 und Q 54, bewirkt jedoch, daß O 52 leitet. Hierdurch wird das Gatter von Q 57 geerdet und wird verhindert, daß CB_Q an Erde gelegt wird. Wenn das Sperrsignal I₀ binär 1 ist, verbleiben auf diese Weise die Datenausgangsleitungen und die GB -Leitung im Leerlauf.

Es sei nun angenommen, daß I binär O wird. Dies hat keinen Einfluß auf den Zustand der ITicht-Und-Gatter 60, 61, da angenommen ist, daß GB. und 17. noch binär 1 sind. Der Inverter 63 jedoch führt eine binäre 1 den Gattern von Q 45, Q 48, Q 53 und Q 56 zu und macht Q 48 und Q 56 leitend und sperrt Q 45 und Q 53. Bei leitendem Q 48 ist das Gatter von Q 47 durch Q 48 und Q 44 geerdet. O 47 ist daher leitend, und D1₀ wird auf ein

.../32

309832/0925

230400?

Binär-1-Niveau gebracht. GB ist ebenfalls auf binär 1, v/eil das Gatter von Q 55,durch Q 56 und Q 52 geerdet ist.

Es sei nun angenommen, daß Ii. binar O wird, entweder durch manuelle Steuerung oder durch Steuerung eines äußeren automatischen Schaltkreises, der sich in Wartestellung zur Aufnahme von Baten aus dem Schaltkreis de-¹ Pig. 5 befindet. Bas Oder-Gatter 62 bleibt im Binär-1-Zustand, weil für GB. noch der Binär-1-Zustand angenommen wird, daher hat N^ zu dieser Zeit weder eine Wirkung auf die Gatter 60, 61 noch auf das Verschieben der Baten aus dem Schaltkreis. Überdies kann N. nicht auf den Steuerbit-I'lip-Plop einwirken, da Q 50 durch das Gatter gesperrt gehalten wird.

Wenn jetzt CB. binär 0 wird und damit anzeigt, daß Baten in den die Inverter 56 und 57 enthaltenden Baten-I'lip-Plop verschoben werden, geht der Inverter 59 in den Binär-1-Zustand und der Inverter 58 in den Binär-O-Zustand. Bas Signal IT wird binär 1 mit dem Inverter 59. Bas Oder-Gatter 62 schaltet in seinen Binär-O-Zustand, das ITicht-Und-Gatter 61 in den Binär-1- und das ITicht-Und-Gatter 60 in den Binär-O-Zustand. Q 41 wird gesperrt, Q 4-2 wird leitend gemacht und gestattet das Weiterleiten der gerade aufgenommenen Baten. Bio Zustände der Q 43, Q A-A und Q 46 in dieser Zeit hängen vom Zustand des durchgegangenen Batenbits ab. Wenn das Datenbit binär O ist, leiten Q 43 und Q 46, und Q 44 sperrt. Q 43 macht Q 49 leitend, wobei die BI₀-Leitung geerdet wird, um den Binär-O-Zustand zu durchlaufen. Y.enn das Batenbit binär 1 ist, sind Q 43 und Q 46 gesperrt und Q leitet, um Q 49 zu. sperren. Leitender Q 46 jedoch macht Q 47 leitend, um. das Binär-O-Signal zur B1 -Leitung durchzulassen.

309832/092 5 - .../33

Ura dem äußeren Schaltkreis anzuzeigen, daß Daten aus dem Schieberegister verschoben -werden, wird GB in der Zeit des Yerschiebens binär O gemacht. Dies wird durch das ITi ent-Und-Gatter 60 in seinem Binär-O-Zustand bewirkt. Die binäre O vom Gatter 60 speziell bewirkt, daß Q 51 und Q 54 leiten und Q 52 sperrt. Q 51 macht Q 57 leitend und legt die CB -Leitung an Erde.

Wenn der äußere Schaltkreis die Daten erhalten hat, geht I^ zurück auf binär 1. Der unmittelbare Effekt besteht darin, den Steuerbit-Flip-Flop (58, 59) durch Q 50 zurückzustellen, der wiederum die ITicht-Und-Gatter 60 und 61 zurückschaltet in ihren Binär-1- bzw. Binär-O-Zustand. Q 4-2 ist gesperrt und verhindert dadurch das weitere Verschieben, und der Schaltkreis geht in seinen ITeutra !zustand zurück.

Der Steuerkreis der Fig. 2, der die FET's Q 1 bis Q aufweist, arbeitet wie beschrieben, um die beabsichtigten Vorteile für die Schieberegisterstufe zu schaffen. Eine andere Ausführungsform jenes Steuerschaltkreises, der direkt in die Fig. 2 eingefügt werden kann, ist in der Fig. 6 dargestellt und erfordert nur zwölf FET's. Der Steuerbit-Flip-Flop in der Fig. 6 weist spezielle entgegengesetzt parallel geschaltete Inverter 71 und 72 auf, die den FET-Paaren Q .1, Q 2 und Q 3, Q 4 in der Fig. 2 entsprechen. Das Ausgangssignal vom Inverter 72 wird mit dem OB₁.-Signal verbunden und speist die Gatter des N-FET's Q 64 und des P-FET's Q 65. Das Ausgangssignal vom Inverter 71 ist das Ii -Signal für die Stufe.

.../34

309832/0928

Die Quelle von Q 64 wird an Erde geschaltet und sein Abfluß wird mit den Abflüssen von·Q 65 und von H-EET Q 63 verbunden. Die Quelle von Q- 63 ist ebenfalls geerdet. Die Quelle von Q 65 ist mit dem Abfluß von P-FET Q 66 verbunden, dessen Quelle an eine positive Spannungsversorgung angeschlossen ist. Das Gatter von Q 66 wird durch das If. Signal gespeist, das außerdem die Quelle des P-I¹ET¹S Q 61 speist; an dem Abifuß von Q 61 ist das OB.-Signal angelegt.

Ein anderes EET-Paar bildet den Inverter 73, dessen Eingangsleitung mit dem Abfluß von Q 63 und dem Gatter des F-PET's Q 62 verbunden ist. Das Ausgangssignal vom Inverter 73 speist die Gatter von Q 63 und Q 61 und ist außerdem der Quelle von Q 62 zugeführt. Der Abfluß von Q 62 liefert das OB₀-Signal für die Stufe.

Der Steuerschaltkreis der l'ig. 6 kann denjenigen der Pig. 2 ersetzen, indem einfach das Ausgangssignal des Inverters 73 dem Gatter von Q 26 und das Eingangssignal für den Inverter 73 dem Gatter von Q 25 zugeführt wird.

Eb sei angenommen, daß sich der Schaltkreis bei Betrieb in seinem Neutra!zustand befinde und daß GB^ und Έ^ beide binär 1 seien. Unter diesen Bedingungen ist der Zustand des Ausgangssignals des Inverters 71 binär O und liefert der Inverter 72 ein Binär-1-Signal. Der Inverter 72 macht daher Q 64 leitend und sperrt Q 65. Q 66 ist ebenfalls durch das Binär-1-I\-Signal gesperrt

.../35 309832/0925

Bei leitendem Q 64 ist das Eingangssignal zum Inverter 73 binär O, so daß das Ausgangssignal vom Inverter 73 binär 1 ist. Die Übertragungsgatter Q 25, Q 26 werden auf diese Weise gesperrt, und keine Daten können von der Stufe verschoben werden. O 62 wird ebenfalls gesperrt, go daß GB zum Anzeigen einer Datenübertragung auf die"nächste Stufe binär O gemacht werden kann. Das Binär-1-Signal vom Inverter 73 macht Q 63 leitend, um das Eingangssignal zum Inverter 73 an Erd- oder Binär-O-Niveau anzuschließen. Der Inverter 73 hält außerdem Q 61 in dieser Zeit gesperrt.

Unter diesen Bedingungen befindet sich der im Zusammenhang mit l^!'ig. 6 beschriebene j'tetenschaltkreis in Wartestellung, um Daten von der vorhergehenden Stufe aufzunehmen. Wenn Daten in den Datenschaltkreis verschoben werden, wird CB. binär O, wodurch die Zustände der Inverter 71 und 72 binär 1 bzw. binär O werden. IT wird binär 1, um anzuzeigen, daß die Stufe gültige Daten enthält, η 64 ist jetzt gesperrt, und Q 65 ist leitend. Q 66 jedoch bleibt gesperrt durch das Binär-1-Π.-Signal, so daß die positive Spannung an der Quelle von Q nicht dem Inverter 73 zugeführt werden kann. Der Inverter 73 verbleibt daher durch ο 63 gesperrt mit einem Binär-O-Eingangssignal und einem Binär-I-Ausgangssignal. Unter diesen Bedingungen bleiben die übertrogungsgatter Q 25, Q 26 gesperrt zusammen mit Q 61 und 0. 2.

Wenn jetzt die nächste Stufe neutral wird, wodurch angezeigt wird, daß sie In der .Gage ist, Daten aufzunehmen, wird

..../36 309832/0925

E\ binär O und macht Q 66 leitend. Die positive Spannung an der Quelle von Q 66 wird nun dem Inverter 73 zugeführt als auch den Gattern von Q 25 und Q 62. O 63 ist so ausgelegt, daß er eine"relativ geringe Steilheit aufweist und daher nicht in der Lage ist, den Inverter 73 in der Anwesenheit einer hohen positiven Spannung,' die über mit relativ hoher Steilheit ausgestattete Q 66 und Q 65 zugeführt ist, gesperrt zu halten.

Der Inverter 73 ändert seinen Zustand zusammen mit Q 25 und Q 26, die die in der Stufe gespeicherten Daten weiterleiten. Q 62 wird leitend gemacht und gibt ein Binär-O-Signal ab, um der nächsten Stufe einen Verschiebezustand anzuzeigen. Q 61 wird ebenfalls leitend gemacht, wodurch H". gestattet wird, wenn es in den Binar-1-Zustand zurückkehrt, den Steuerbit-Plip-Plop (Inverter 71, 72) zurückzustellen. Das Zurückstellen des Steuerbit-Plip-Plops macht Q 64 wieder leitend, um dadurch den Inverter 73 einzuschalten und Q 25, Q 26, Q 61 und Q 2 zu sperren.

Der Hauptvorteil des Schaltkreises nach Pig. 6 besteht darin, daß dieser nur zwölf PET's erforderlich macht. Wenn jede Datenstufe vier PET's pro Bit zum Speichern und zwei PET's pro Bit zum Übertragen oder Verschieben benötigt, erfordert daher eine Vier-Bit(HaIbbyte)-Anordnung insgesamt lediglich sechsunddreißig PET's. Das sind beträchtlich weniger Elemente als für durch den Stand .der Technik bekannte S3?nchrone oder asynchrone Verschieberegister benötigt werden.

Es soll an dieser Stelle noch bemerkt werden, daß die im Zusammenhang mit Pig. 5 beschriebene und dargestellte

3098 32/092 5 '"^/5/

Sperrfunktion für alle Registerstufen verwendbar ist und nicht nur für die Ausgangsstufe; mit anderen Worten: jede Stufe kann mit einer eigenen I₀-Leitung verseben werden, die dazu dient, das Verschieben an dieser Stufe zu unterbinden. Auf diese Weise können in das Register eingetragene Daten auf Wunsch auf jeder Stufe gehalten oder verzögert werden.

Ein anderer bemerkenswerter Paktor ist der, daß die mit jeder Stufe verbundenen Übertragungsgatter ebenso gut in der Dateneingangsleitung als in der Datenausgangsleitung angeordnet sein können. Unter diesen Bedingungen werden die Daten in der Stufe i automatisch zur Stufe i + 1 übertragen; die Eingangsübertragungsgatter an der Stufe i + 1 jedoch gestatten den Daten-Flip-Flops nicht, die neuen Daten einzutragen, solange die Stufe i + 1 ihre alten Daten nicht auf Stufe i + 2 verschoben hat und dadurch neutral wird.

Es ist außerdem von Bedeutung, die Tatsache hervorzuheben, daß die Speichertechniken im Rahmen der vorliegenden Erfindung variierbar sind. Daher, obgleich nur zwei Typen von. Daten-Plip-Plops hier beschrieben wurden, sind auch dynamisohe Speichertechniken, die z.B. kapazitive Aufladungen in MOS-Komponenten verwenden, anwendbar.

Ein anderes vorteilhaftes Merkmal der vorliegenden Erfindung besteht darin, daß das Schieberegister voll sequentiell auf das CB.-Signal reagiert; mit anderen Worten: Daten werden, jedes Mal, wenn GB^ auf binär O fällt, auf eine neutrale Stufe übertragen, jedoch kann nur eine solche Datenübertragung bewirkt werden. I'ür jede Verschiebung von Daten muß OB^ auf binär 1 zurückgebracht und dann auf binär O geschaltet werden.

309832/0925

230A007

Ein bedeutender Vorteil der vorliegenden Erfindung besteht (tarin, daß die Steuerlogik: keine Anzeige des Zustandes der Datenbits benötigt. Dadurch kann der Datenbitschaltkreis stark vereinfacht werden, so daß für jedes Datenbit nur ein einzelner Fliß-Flop und eine Ausgangs- und Eingangsleitung erforderlich sind.

In seiner einfachsten Form kann der Schaltkreis einen Flip-Flop oder ein Speicherelement für jedes Datenbit aufweisen, dessen Zustand steuerbar durch ein Übertragungsgatter übertragen wird, und zwar direkt zu dem entsprechenden Flip-Flop der nächsten Stufe. Der Steuerschaltkreis benötigt einen Steuerbit-Flip-Flop, der beim Verschieben von Daten in' die Stufe geschaltet und beim Übertragen von Daten in die nächste Stufe umgeschaltet wird. Eine logische Schaltanordnung bewirkt nur dann ein Verschieben, wenn der Steuerbit-Flip-Flop geschaltet ist und die nächste Stufe neutral ist.

.../59

309832/0925

Claims (16)

1. Patenta nsprüche

   Asynchron-Scbaltkreis, gekennzeichnet durch ein Paar Ka skaden-Asynchron-Schaltkreise mit je einem Datenspeicherteil zum Speichern von Binärdaten und einem Steuerteil, das wenigstens zwei stabile Zustände aufweist, einen Informations .-zustand, in dem der Datenspeicherteil· gültige Daten speichert, und einen xleutra !zustand, in dom der Datenspeicberteil frei ■von Daten ist; durch Mittel, die eine einseine Leitung per Datenbit aufweisen, welche d.ie Kaskaden-Schaltkreise verbindet und die Übertragung von Binardaten ¥on einem ersten Schaltkreis des Schaltkreispaares zu einem zweiten Schaltkreis des Scbaltkreispaai'es gestattet, wobei der Steuerteil eine Einrichtung zur Übertragung von Binardaten von dem ersten Schaltkreis zu dem zweiten Schaltkreis aufweist, -weim sich der Steuerteil des ersten Schaltkreises im Informationszustand und sieb der Steuerteil des zweiten Schaltkreises im ITeutralzustand befindet, und wobei der Steuerteil eine Einrichtung urafaSt, die auf die Übertragung von Binardaten von dem ersten Schaltkreis zu dem zweiten Schaltkreis anspricht und den Steuerteil des ersten Schaltkreises in seinen Neutra!zustand und den Steuerteil des zweiten Schaltkreises in seinen Informationszustand schaltet.
2. 2. Asynchron-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß das Datenspeicberteil ein einzelnes Datenspeichereleraent

   .../4O ■ 309832/0925

   pro in dem Datenspeicherteil simultan zu speicherndes Datenbit aufweist, wobei jedes Datenspeicherelement eine einzelne Eingangsleitung aufweist und eine Einrichtung, die das Datenspeicherelement in einen stabilen'Zustand schaltet infolge eines binären Signals auf der genannten Eingangsleitung, daß die Einrichtung zum Übertragen von Daten einen Ausgangsgatterabschnitt aufweist, der normalerweise die Übertragung von Daten zwischen den Schaltkreispaaren sperrt und auf das gleichzeitige Yorhandensein des genannten zweiten Schaltkreises in seinem Ifeutra!zustand und des genannten ersten Schaltkreises in seinem Informationszustand anspricht, zum Weiterleiten binärer Signale zu den Eingangsleitungen von Plip-Elops in dem zweiten Schaltkreis, wobei die binären Signale den Zustand entsprechender Datenelemente in dem ersten Schaltkreis darstellen.
3. 3. Schieberegister zur Verwendung in einem Asynchron-Schaltkreis gemäß Anspruch i, dadurch gekennzeichnet, daß Yielfacbbitdaten zeichenmäßig asynchron seriell und bitmäßig parallel verschoben werden, daß das Register eine Yielzahl von gleichen Schaltkreisen mit einander^ entsprechenden aufeinanderfolgend angeordneten Registerstufen, i-1, i, i+1 usw., aufweist, _v wobei jeder der Schaltkreise, insbesondere an der Stufe i, einen Datenspeicherteil zum Speichern eher Vielzahl von Bits eines Zeichens aufweist, wobei der Datenspeicherteil eine Eingangsleitung und eine Ausgangsleitung pro in dem Datenspeicherteil zu speicherndem Bit enthält,

   .../41 309832/0925

   ein Ausgangsgatter, das wahlweise betätigbar ist, um binäre Ausgangssignale entsprechenden Eingangsleitungen des Datenspeicherteils der Stufe i+1 des Schieberegisters zuzuführen, wobei jedes der binären Ausgangssignale den Zustand entsprechender in dem Datenspeicherteil der Stufe i des Schieberegisters gespeicherter Bits darstellt,

   einen Steuerteil mit einem betätigbaren logischen Schaltkreis, der einen neutralen stabilen Zustand aufweist, welcher eingenommen wird, wenn sich die Stufe i in Bereitstellung zur Aufnahme von Daten von der Stufe i-1 befindet, der einen Informationszustand aufweist, der eingenommen wird, wenn die Stufe i Daten aufgenommen hat und diese speichert, und der einen Übergangszustand aufweist, der eingenommen wird, wenn die Stufe i ihre gespeicherten Daten auf die Stufe i+1 •überträgt, wobei der Schaltkreis eine Einrichtung aufweist, die der Stufe i-1 ein erstes binäres Steuersignal auf einem ersten binären Niveau zuführt, wenn sich der Schaltkreis im neutralen Zustand befindet, und auf einem zweiten binären iiiveau, wenn sich der Schaltkreis im Informationszustand befindet,

   eine Einrichtung, die der Stufe i+1 ein zweites binäres Steuersignal auf einem ersten binären Niveau zuführt, wenn sich der logisohe Schaltkreis in dem genanten Übergangszustand befindet, und auf einem anderen binären Niveau, wenn sich der logische Schaltkreis nicht in dem übergangszustand befindet,

   .../42 309832/0925

   eine Einrichtung, die das Ausgangsgatter sperrt und dadurch das Weiterleiten des binären·AusgangssignaIs verhindert, wenn sich der logische Schaltkreis nicht im Übergangs- ' zustand befindet,

   eine Einrichtung, die auf das genannte erste binäre Niveau des zweiten binären Steuersignals anspricht, das durch die Stufe i-1 geliefert wird und den logischen Schaltkreis in den Informationszustand schaltet,

   eine Einrichtung, die auf das erste binäre Niveau des ersten binären Steuersignals anspricht, das durch die Stufe i+1 geliefert wird, die in Kombination mit dem logischen Schaltkreis im Informationszustand dazu vorgesehen ist, das Ausgangsgatter zu schalten, um die binären Ausgangssignale zuzuführen und den logischen Schaltkreis in den Übergangszustand zu schalten,

   und eine Einrichtung, die auf das zweite binäre Niveau des ersten binären Steuersignals anspricht, das durch die Stufe LHf-I in Kombination mit dem sich im Übergangszustand befindlichem logischen Schaltkreis geliefert wird, um den logischen Schaltkreis aus dem Übergangszustand in den Neutralzustand zu schalten.
4. 4. Schieberegister nach Anspruch 3, dadurch gekennzeichnet, daß der Datenspeicherteil einen Flip-Flop pro in dem Datenspeicherteil zu speicherndes Bit enthält, wobei jeder Flip-Flop mit einer entsprechenden Leitung der Eingangsleitungen verbunden ist, und eine Einrichtung vorgesehen ist, die den Flip-Flop

   309832/0925

   230AQQ7

   in einen stabilen binären Zustand schaltet, der das auf der Eingangsleitung erscheinende binäre Niveau darstellt,
5. 5. Schieberegister nach Anspruch 4, dadurch gekennzeichnet, daß eine Einrichtung vorgesehen ist, die alle Flip-Flops in einen binären Bezugszustand schaltet als Reaktion auf das Umschalten des logischen Schaltkreises in den Neutralaustand.
6. 6. Schieberegister nach Anspruch 4₉ dadurch gekennzeichnet, daß der logische Schaltkreis ein Steuerbitspeiohereleraeiit enthält, das eine Einrichtung umfaßt, die auf das erste binäre ITiveau des zweiten binären Steuersignals anspricht, das durch die Stufe i-1 geliefert wird, um das Steuerbitspeicherelement in einen ersten stabilen Zustand zu schalten und ferner eine Einrichtung urcfaßt, die auf einen Wechsel auf das zweite binäre ITiveau des ersten binären Steuersignals anspricht, das durch die Stufe i+1 zum Umschalten des Steuerbit-Flip-

   Zustand Flops in einen zweiten stabilen/geliefert wird, wobei die Einrichtung das erste binäre Steuersignal erzeugt, und daß der logische Schaltkreis eine Gattereinricbtung umfaßt, die auf den stabilen Zustand des Steuerbit-Flip-Flops in Kombination mit dem ersten binären Steuersignal von der Stufe i+1 anspricht, die sich auf dem ersten binären Niveau befindet, um das genannte Äusgangsgatter zu betätigen und um das zweite binäre Steuersignal auf dem einen binären Niveau zu erzeugen.
7. 7. Schieberegister nach Anspruch 6, dadurch gekennzeichnet, daß jeder Flip-Flop in dem Datenspeicherteil ein erstes Feldeffekt·

   309832/0925

   .../44

   " ⁴⁴ " 23Q4Q07

   transistorpaar mit zwei Feldeffekttransistoren von entgegengesetztem Typ una ein zweites Feldeffektlransistorpaar mit zwei Feldeffekttransistoren von entgegengesetztem Typ enthält, wobei jeder Transistor eine Gatter-, eine Quellen- und eine Abflußelektrode aufweist, wobei die Gatterelektroden jedes Paares miteinander und mit den Abflußelektroden des anderen Transistorpaares verbunden sind, wobei die Quellenelektroden in jedem Transistorpaar parallel zu einer Versorgungsspannung geschaltet sind, wobei die Gatterelektroden des ersten Transistorpaares als Ein-Eingangsanschluß für den genannten Flip-Flop und die Gatterelektroden des zweiten Transistorpaares als der Ein-Ausgangsanschluß des Flip-Flops dienen.
8. S.Schieberegister nach Anspruch 3> dadurch gekennzeichnet, daß der logische Schaltkreis ein Steuerbitspeicherelement enthält, das eine Einrichtung umfaßt, die auf das eine binäre Niveau des zweiten binären Steuersignals anspricht, das durch die Stufe i-1 erzeugt wird, um das Steuerbitspeicherelement in eiren ersten stabilen Zustand zu schalten, eine Einrichtung, die auf einen Wechsel auf das zweite binäre Niveau in dem ersten binären Steuersignal anspricht, das durch die Stufe i+1 geliefert wird, um den Steuerbit-Flip-Flop in einen zweiten stabilen Zustand zu schalten, wobei die Einrichtung das erste binäre Steuersignal erzeugt, und daß der logische Schaltkreis eine Gattereinrichtung umfaßt, die auf den ersten stabilen Zustand des Steuerbitspeicherelements in Kombination mit dem ersten binären Steuersignal von der

   309832/0925

   sich auf dem ersten binären Niveau befindenden Stufe i+1 anspricht, um das Ausgangsgatter zu betätigen und das zweite binäre Steuersignal auf dem einen binären Kiveau zu erzeugen.
9. 9. Asynchron-SchaItkreis zum parallelen Speichern einer Vielzahl von Datenbits nach Anspruch 1, gekennzeichnet durch einen Datenspeicherabschnitt, einen Übertragungsgatterabscbnitt und ehen Steuerabschnitt, wobei der Steuerabschnitt multistabile Einrichtungen aufweist, die erste und zweite stabile Zustände schaffen, wobei der Datenspeicherabschnitt eine Vielzahl von Datenspeicherschaltkreisen umfaßt, wobei jeweils ein Schaltkreis für jedes zu speichernde parallele Datenbit vorgesehen ist, durch eine gleiche Zahl von Datenleitungen zu der Vielzahl von Datenspeicherschaltkreisen in ■ dem Datenspeicherabschnitt, wobei der Übertragungsgatterabschnitt zwischen dem Speicherabschnitt und den Datenleitungen angeordnet ist, durch eine Einrichtung, die den Steuerabsohnitt in einen unstabilen Zustand schaltet, wobei der Übertragungsgatterabschnitt auf Signale anspricht, die durch den Steuerabschnitt erzeugt werden, wenn sich dieser im ersten stabilen Zustand befindet, um Signale auf den Datenleitungen zu sperren, die den Zustand des Speicherabschnitts wiedergeben, und der weiterhin auf Signale anspricht, die durch den Steuerabsohnitt erzeugt werden, wenn sich dieser im genannten zweiten stabilen Zustand befindet, um auf den Datenleitungen Signale zu erzeugen, die den Zustand des Speicherabschnitts anzeigen, und durch eine Einrichtung, die auf den unstabilen Zustand

   .../46 309832/09 2 5

   des Steuerabschnitts anspricht und bewirkt, daß der Steuerabschnitt einen, v/eiteren stabilen Zustand einnimmt.
10. 10. Asynchron-ScbaItkreis naob Anspruch 9, gekennzeichnet durch eine Einrichtung, die den Übertragungsgatterabschnitt auf Befehl sperrt.
11. 11. Asynchron-Schaltkreis nach Anspruch 9, dadurch gekennzeichnet, daß der bistabile Datenschaltkreis aus vier !Feldeffekttransistoren besteht, daß das Übertragungsgatter aus zwei IeId-. effekttransistoren besteht und daß der bistabile Steuerkreis und die logische Gattereinrichtung aus zwölf Feldeffekttransistoren bestehen.
12. 12. Asynchron-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß ein binärer Speicher- und Übertragungsschaltkreis vorgesehen ist, der durch ein erstes und zweites von außen zugeführtes binäres Steuersignal gesteuert ist,

    wobei zum Speichern eines Datenbits wenigstens ein bistabiler Datenschaltkreis vorgesehen ist, der eine einzelne' Eingangsleitung zur Aufnahme von Daten, eine Schalteinrichtung, die den bistabilen Schaltkreis in einen ein der Eingangsleitung zugeführtes binäres Signal darstellenden stabilen Zustand schaltet, und eine einzelne Ausgangsleitung umfaßt zum Erzeugen eines binären Signals, das den laufenden stabilen Zustand des bistabilen Datenschaltkreises darstellt,

    .../47 ' . 309832/0925

    230A007

    wobei -wenigstens ein Übertragungsgatter vorgesehen ist, das mit der Ausgangsleitung verbunden ist und eine Einrichtung umfaßt, die auf einen darauf angewandten binären Tastpegel anspricht, um ein binäres Ausgangssignal weiterzuleiten, das den laufenden Zustand des bistabilen Datenschaltkreises darstellt,

    wobei ein bistabiler Steuerkreis vorgesehen ist, der eine Einrichtung umfaßt, die auf das sich auf einem ersten binären Niveau befindende erste Steuersignal anspricht und den bistabilen Steuerkreis in einen ersten stabilen Zustand schaltet, und eine Einrichtung aufweist, die auf ein dem bistabilen Steuerschaltkreis zugeführtes Rückstellsignal anspricht und den bistabilen Steuerkreis in einen zweiten stabilen Zustand schaltet,

    und wobei eine logische Gattereinrichtung vorgesehen ist, die auf den sich im ersten stabilen Zustand befindenden bistabilen Steuerschaltkreis in Kombination mit dem sieb zum Übertragungsgatter auf einem vorbestimmten binären Niveau befindenden zweiten Steuersignal anspricht und das Rückstellsignal dem bistabilen Steuerschaltkreis zuführt.
13. 13. Asynchron-Schaltkreis nach Anspruch 12, dadurch gekennzeichnet, daß der Schaltkreis eine Vielzahl von parallelen Datenbits speichert und überträgt und weiterhin eine Vielzahl von bistabilen Datenschaltkreisen umfaßt, jeweils einen für jedes parallele Datenbit, und eine Vielzahl von Übertragungsgattern, jeweils eines für jeden bistabilen Datenschaltkreis, und eine Einrichtung, die alle Übertragungsgatter simultan mit dem genannten binären Tsstpegel beaufschlagt.

    309832/0925 .../48
14. 14. Asynchron-Schaltkreis nach Anspruch 1 und 13, dadurch gelee nnzeichnet, daß ein eine Reihe von Kaskaden-Schaltkreisen aufweisendes Schieberegister vorgesehen ist, wobei jeder dieser Schaltkreise eine Einrichtung umfaßt, die auf den Zustand des bistabilen Steuerschaltkreises anspricüt und ein zweites Steuersignal für den in der Reihe vorhergehenden Schaltkreis erzeugt, wobei sich das zweite Steuersignal auf dem genannten vorbestimmten binären Niveau befindet, wenn sich der bistabile Schaltkreis in seinem zweiten stabilen Zustand befindet, und wobei jeder der Kaskadenschaltkreise eine Einrichtung umfaßt, die auf die logische Gattereinrichtung anspricht und ein zweites binäres Steuersignal dem nächstfolgenden Schaltkreis in der genannten Reihe zuführt, wobei sich das genannte zweite binäre Steuersignal auf dem vorbestimmten binären Niveau nur dann befindet, wenn das binäre Tastniveau an dem Übertragungsgatter angewandt ist.
15. 15· Asynchron-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß ein Schieberegister vorgesehen ist, das eine Reihe von ähnlichen Stufen in Kaskadenanordnung zum Speichern und asynchronen Verschieben, einer Yielzahl von parallelen Datenbits verwendet, wobei jede Stufe

    einen Datenscbaltkreis mit vielen umschaltbaren Datenspeicherelementen aufweist, wobei ein Datenspeicherelement für jedes zu speichernde und zu übertragende parallele Datenbit vorgesehen ist,

    .../49 309832/0925

    einen Steuerscbaltkreis mit einem umschaItbaren Steuerbitspeicherelement, das erste und zweite stabile Zustände einnehmen kann, und mit einer logischen Ga.tter einrichtung,

    und eine betätigbare Übertragungsgattereinrichtung uafaßt, die auf die genannte logische G-attereinrichtung anspricht und die in den Datenspeichereletnenten gespeicherten Datenbits zu entsprechenden Datenspeicherelementen in der nächstfolgenden Stufe über eine Datenleitung pro Bit verschiebt, -wobei die logische Gattereinrichtung eine erste Einrichtung aufweist, die ouf das sich in seinem ersten stabilen Zustand befindende Steuerbitspeicherelement in Kombination mit dem sich in seinem zweiten stabilen Zustand befindenden Steuerbitspeicherelement der nächstfolgenden Stufe anspricht und die Übertragungsgattereinrichtung betätigt, um die in den Datenspeicherelementen gespeicherten Daten zu verschieben, wobei die logische Gattereinrichtung eine zweite Einrichtung umfaßt, die auf das sich in seinem zweiten stabilen Zustand befindende Steuerbitspeicherelement anspricht, um das. Verschieben der Daten durch die Übertragungsgattereinrichtung zu verhindern, und wobei die logische Gattereinrichtung eine dritte Einrichtung aufweist, die auf die Betätigung der Übertragungsgattereinrichtung durch die erste Einrichtung anspricht, um das Steuerbitspeicherelement der nächstfolgenden Stufe in der genannten Kaskadenanordnung in seinen ersten stabilen Zustand zu schalten.

    .../5O

    309832/0925
16. 16. Asynchron-Schaltkreis nach Anspruch 15, dadurch geleennzelehnet, daß das Schieberegister ferner eine unabhängig betätigbare Einrichtung umfaßt, die ^pit wenigstens einer der Stufen zun Sperren der Übertragungsgattereinrichtung in der Stufe versehen ist.

    17· Asynchron-Schaltkreis nach Anspruch 15» dadurch p;e Icennzeichnet, daß jedes Datenspeicherelement vier Feldeffekttransistoren aufweist, jede Übertragungsgattereinrichtung zwei !Feldeffekttransistoren enthält, das Steuerbitspeicherelement vier Feldeffekttransistoren umfaßt und die logische G-attereinrichtung nrifc acht Feldeffekttransistoren versehen ist.

    309832/0925

    Leerseite