DE2606958A1 - Bausteinschaltung mit speichertransistoren - Google Patents

Description

SlEI-SIiS AKTIENGESELLSCHAFT Unser Zeichen Berlin und Hünchen VPA /g p 6 0 3 1 BRD

Bausteinschaltung mit Speichertransistoren

Die Erfindung betrifft eine Bausteinschaltung, die Eingangsklemnen hat, denen jeweils ein Eingangssignal zugeführt wird, woraufhin über ihre Ausgangsklemmen ein Aus gangs signal ge3.iefert wird, das auch davon abhängig ist, wie die Bausteinschal-.tung vorher auf elektrischem Wege hierfür eingestellt wurde.

Bausteinschaltungen solcher Art werden in zunehmendem Maj3e als Umwerter, Code-Umsetzer_$ Programmspeicher für das Verarbeiten von Eingangs Signalen oder auch als Kikroprogrammspe icher eingesetzt.

Es ist bekannt, zur Erzielung bestimmter Ausgangssignale, die aus bestimmten Eingangssignalen abgeleitet werden sollen, hintereinander angeordnete Verknüpfungsmatrizen zu benutzen, Bekenntlich kann cjedc beliebige Verknüpfung von Variablen durcii die Summe ihrer Produkte bzw, das Produkt ihrer Summen dargestellt werden, siehe z.B. "De Morgansche Gesetze" bzw. "Die Verknüpfung von zwei Variablen" in Reiß/Liedl/Spichall:"Integrierte Digitalbausteine" 1970 by Siemens Aktiengesellschaft, Berlin und München, Seiten 34ff.

Bekannte Bausteinschaltungen, die nach diesen Gesichtspunkten verwendbar sind, haben, einen solchen matrixartigen Aufbau, wobei bei den Kreuzungen von Zeilen- und Spaltenleitungen einer ersten und einer zweiten Verknüpfungsmatrix Schaltelemente angeordnet sind, mit deren Hilfe bestimmte Zeilenleitungen mit bestimmten Spaltenleitungen miteinander verbunden oder voneinander getrennt werden können.
VPA 75 E 6123a
Pap 15 Ik / 2.12.1975 -Z-

702(834/0823 " "

Λ-

Es sind Eausteinschaltungen "bekannt, bei denen solche "Schaltelemente" entsprechend einer vorbestimmten Funktionstabelle bereits bsi der Herstellung durch eine sogenannte Maskenprogrammierung in ihren ersten oder zweiten binären Zustand versetzt werden können, siehe z.B. MOS/LSI from Texas Instruments, October 1970, by TEXAS INSTRUMENTS INCORPORATED, S. 152 ff: "programmable logic arrays; sowie A Texas Instruments Application Report, Bulletin CA-153, Kent Adres:"MOS PROGRAMMABLE LOGIC ARRAYS". Solche Bausteinschaltungen haben allerdings den Nachteil, daß sie nach Kundenspezifikationen gefertigt werden, woraus sich bei kleinen Stückzahlen hohe Fertigungskosten und dadurch hohe Stückpreise ergeben. Außerdem ist es nachteilig, daß die Funktionstabelle eines maskenprogrammierten Bausteins nicht änderbar ist.

Eine andere bekannte Art von Bauste inschaltungen hat elektrisch einstellbare Schaltelemente. Sie können vom Anwender selbst eingestellt werden, wodurch sich eine Verbilligung gegenüber der erstgenannten Art ergibt.

.

Eine Unterart solcher Bausteinschaltungen wird dadurch eingestellt, daß an bestimmte Eingangs- bzw» Ausgangsklemmen sich in der Höhe von normalen Betriebsspannungen abhebende Einstellspannungen gelegt werden, wodurch Schaltelemente, die von sich hieraus ergebenden überhöhten Strömen durchflossen werden, von Zeilen- oder Spaltenleitungen abgeschmolzen werden. Solche Bausteinschaltungen werden als "fusible programmable" bezeichnet, siehe z.B. Datenblatt der Fa. SIGNETICS, OBJECTIVE SPECIFICATION, APRIL 1975:"BIPOLAR FIELD-PROGRAMMABLE LOGIC ARRAY 82S100, 82S101". Eine andere Unterart solcher Bausteinschaltungen weist als Schaltelemente besonders aufgebaute Transistoren auf, die bei Fließen eines überhöhten Stromes in den sog. zweiten Durchbruch gesteuert werden, womit eine Materialwanderung von deren Emitterbereich zu deren Basisbereich erfolgt. Dadurch entsteht aus einem Transistor eine Diode, siehe z.B. Intersil, SE Spezial-Electronic KG, Vorläufiges Datenblatt v. Jan.1975£BLEKTRISCH PROGRAMMIERBARE LOGIKMATRIX Di 5200".

VPA 75 S 6123a " ³ ~

709834/0823

Bausteinschaltungen solcher Art haben den Nachteil, daß sie wie maskenprogrammierte Bausteinschaltungen nur einmal füreine bestimmte Funktion eingestellt werden können.

Es sind allerdings auch auf elektrischem Wege mehrfach einstellbare Bausteinschaltungen bekannt geworden, bei denen die Schaltelemente bei den Kreuzungen von Zeilen- und Spaltenleitungen durch Feldeffekt-Transistoren mit elektrisch schwebendem Gate verwirklicht sind. Solche elektrisch schwebenden Gates können durch Zuführen entsprechender Einstellpotentiale derart aufgeladen werden, daß die betreffenden Schaltelemente durch später zugeführte Steuerpotentiale nicht mehr in ihren leitenden Schaltzustand versetzt werden können, also praktisch nicht existent sind.

' '■

Die sperrende Aufladung solcher elektrisch schwebenden Gates kann durch einen Löschvorgang aufgehoben werden.

Eine bekannte Bausteinschaltung dieser Art ist dem IBM Technical Disclosure Bulletin, Volume 17» No. 10, März 1975» zu entnehmen. In dieser Anordnung sind pro Speicherstelle, d.h. pro Kreuzung zwischen einer Zeilen- und Spaltenleitung zwei Transistoren, nämlich ein Feldeffekt-Transistor mit elektrisch schwebendem Gate und ein herkömmlicher Feldeffekt-Transistor vorgesehen. Durch Zuführen entsprechender Potentiale kann das elektrisch schwebende Gate des betreffenden Feldeffekt-Transistors geladen bzw. entladen werden. Der zweite, herkömmliche Feldeffekt-Transistor, der dem mit elektrisch schwebendem Gate ausgestatteten Feldeffekt-Transistor zugeordnet ist, ist für das Ein- bzw. Ausschalten von Steuerschaltkreisen für die Speicherstelle vorgesehen. Eine solche Bausteinschaltung erlaubt eine mehrfache elektrische Einstellung ihrer Speicherstellen, so daß die Nachteile der zuvor genannten Techniken entfallen.

Nachteilig bei einer Bausteinschaltung der zuletzt genannten Art ist Jedoch, daß mindestens zwei Transistoren pro Kreuzung einer Zeilenleitung mit einer Spaltenleitung einer

matrix erforderlich sind. Außerdem sind zum Einstellen der "VP£ 75 E 6122t - 4 .

709834/0823

Schaltelenente mit elektrisch schwebenden Gate besondere Steueranschlüsse vorzusehen.

Durch die Notwendigkeit, mehrere Transistoren pro Kreuzung

ein
aufzuwenden, ergibt sich relativ großer Flächenbedarf pro Schaltelement und u.U. eine dementsprechend große Verlustleistung. Die Notwendigkeit besonderer Steuerleitungsanschlüsse ist nachteilig, weil die hierfür verbrauchten Anschlußpunkte nicht mehr für andere Funktionen eines solchen Bausteins zur Verfügung stehen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Bausteinschaltung zu verwirklichen, der die aufgezählten Nachteile nicht anhaften. Der Flächenbedarf pro Kreuzung von Zeilen- und Spaltenleitungen soll klein sein, damit eine hohe Packungsdichte erreicht werden kann. Außerdem soll eine kleine Verlustleistung verbraucht werden, so daß Lebensdauer und Betriebssicherheit gegenüber dem bekannten Stand der Technik vergrößert werden. Schließlich sollen . für den Betrieb der

~ Bausteinschaltung vorgesehene Klemmen

auch, zum Einstellen der Schaltelemente verwendet werden, so nacn wie vor
daß die Mehrzahl dieser Klemmen eines solchen Eausteins für seinen Betrieb zur Verfügung stehen. Im übrigen soll durch die Erfindung erreicht werden, daß zwischen den beiden hintereinander anzuordnenden Verknüpfungsmatrizen keinerlei Elemente erforderlich sind, wodurch neben weiterer Einsparung an Flächenbedarf und Verlustleistung noch die Möglichkeit einer optimalen Leiterbahnanordnung gegeben ist.

Es wird eine Bausteinschaltung, insbesondere für Fernsprechvermittlungsanlagen, angegeben, die Eingangsklemmen hat, denen jeweils ein Eingangssignal zugeführt wird, woraufhin über ihre Ausgangsklemmen ein Ausgangssignal geliefert wird, das auch davon abhängig ist, wie die Bausteinschaltung vorher auf elektrischem V/ege hierfür eingestellt wurde, und die aus binär ausgenutzten elektronischen Schaltelementen, insbesondere Transistoren aufgebaut ist, die matrixartig an Zeilen- und

. ■ VPA 75 E 6123a . - 5 -

709834/0823

Spaltenleitungen angeschlossen oinci«

Diese Bausteinschaltung ist dadurch gekennzeichnet, daß sie mehrfach jeweils mit Hilfe eines den' Singangsklemmen zugeführten ersten Einstellsignals und eines gleichzeitig den Ausgangs- · klemmen zugeführten zweiten Einstellsignals einstellbar ist und daß das den Eingangsklemmen zugeführte Eingangssignal bestimmten Zeilenleitungen zugeführt wird, während das den Ausgangsklemmen zugeführte Einstellsignal sich auf mindestens eine gesamte Spaltenleitung über Umschalter auswirkt, die den Ausgangssignalweg

O von den Ausgangsklemmen wegschalten.

Vorteilhafterweise werden hier sowohl Eingangs- als auch Ausgangsklemmen für das Einstellen ausgenutzt,weshalb mehr Möglichkeiten als sonst für die Verteilung der Einstellsignale auf die vorhandenen Schaltelemente gegeben sind.Es können nämlich z.B.hierdurch die Schaltelemente koordinatenweise für das Einstellen erfaßt werden. Vorteilhafterweise haben damit auch die für das Einsteller, erforderlichen Signale weniger Signalelemente zu umfassen. Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß das erste Einstellsignal bestimmten Zeilenleitungen einer ersten

O Gruppe von Zeilenleitungen zugeführt wird und daß bei der damit -verbundenen Einstellung nur Schaltelemente eingestellt werden,die an Zeilenleitungen dieser Gruppe angeschlossen sind, daß zur Einstellung von Schaltelementen,die an nicht zur ersten Gruppe gehörenden Zeilenleitungen,also an einer zweiten Gruppe angeschlossen sind,die vorherige Einstellung von Schaltelementen ausgenutzt wird, und zwar derart, daß nunmehr ein drittes Einstellsignal den Eingangsklemmen zugeführt wird,das sich vermittels eingestellter Schaltelemente auf mindestens eine Spaltenleitung auswirkt,während sich gleichzeitig ein den Ausgangsklemmen zugeführtes viertes Einstellsignal auf bestimmte Zeilenleitungen der zweiten Gruppe auswirkt,wozu die vorherige Wegschaltung des Ausgangssignalweges aufgehoben wird. ■ Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß bei den Kreuzungen der Zeilenleitungen mit den Spalten-

ö leitungen jeweils ein Schaltelement angeschlossen ist, daß die Schaltelemente dadurch elektrisch einstellbar sind,daß sie als Feldeffekt-Transistoren mit elektrisch schwebendem Gate ausgebildet sind, daß Steuergate- und Drain-Bereiche dieser Schalt-

VPA E 75 6123a _ 6 -

709834/0823

elemente an die Jeweils entsprechenden Zeilenleitungen bzw. Spaltenleitungen angeschlossen sind,daß die Source-Bereiche aller Schaltelemente miteinander verbunden sind und daß beliebig auswählbare Schaltelenente durch Koinzidenz von Potentialen an ihren Steuergate-,Drain- und Source-Bereichen einstellbar sind.

Vorteilhaft an diesen beiden Weiterbildungen der Erfindung ist, daß ein kleiner Aufwand an für Umsehaltzwecke bzw. Steuerzwecke erforderlichen Bausteinschaltungs-Klemmen und ein kleiner Flächenaufwand für die Schaltelemente bei den Kreuzungen von Zeilen-und Spaltenleitungen erforderlich ist.Außerdem ist die Verlustleistung eines solchen Bausteins gering.

Die beiden Matrizen mit der ersten Gruppe von Zeilenleitungen •und der zweiten Gruppe von Zeilenleitungen sind so ausgeführt, daß sie durch über beide Matrizen reichende geneinsame Spaltenleitungen verbunden sind.Dies schließt aber nicht aus,daß in die Spaltenleitungen noch einfache Schaltelemente ohne besondere Verknüpfungsfunktion,wie z.B. Verstärker oder NICHT-Glieder eingefügt werden können. Neben der sich durch die gemeinsamen Spaltenleitungen ergebenden weiteren Flächeneinsparung und der Einsparung an Verlustwärme besteht der Vorteil, daß die Bausteinschaltung eine hohe Arbeitsgeschwindigkeit hat.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels mit Hilfe mehrerer Figuren erläutert.

Fig. 1 zeigt die grundsätzliche Anordnung der erfindungsgemäßen Bausteinschaltung in Form eines Blockschaltbildes mit in die Eingangsschaltung ES und die Ausgangsschaltung AS symbolisch eingetragenen Schaltern ES1, ES2...ESm und Umschaltern AS1, AS2....ASp.

Fig. 2 zeigt das Beispiel einer Verknüpfungsschaltung für mehrere

Variable el bis em mit Hilfe von Treiberstufen mit negie-• rendem Ausgang und einer zweistufigen Verknüpfungsanordnung mit NOR-Gliedern. ■

Fig. 3 zeigt die Schaltung eines Ausführungsbeispiels für einen Eingangsverstärker VE mit dem dazugehörenden Funktionsdiagramm.

VPA E 75 6123a - 7 -

70983A/0823

Fig„ 4 zeigt die Schaltung eines Ausführungsbeispiels für einen Ausgangsverstärker VA.

Fig. 5 zeigt ein Ausführungsbeispiel für einen Spaltenschalter. 5

Fig. 6 zeigt ein weiteres Ausführungsbeispiel für einen Spalten-

, -, . ^ . ·, Auswahl. __,_ leitungen -, schalxer, bei dem exne aus 54 Spalten~P1, P2.....P64 durch die Anordnung einer IiOR-Ma trix vorgenommen wird.

Fig. 7 zeigt eine Gesamtübersicht der Bausteinschaltung mit zwei Matrizen, nämlich M1 mad M2, Eingangsverstärkern YE, Ausgangsverstärkern VA, Spaltenschaltern SPS und Zeilenversorgung ZV,

Gemäß der in Fig. 1 gezeigten Anordnung wird ein Eingangssignal mit seinen Signalelementen den Eingangsklemmen E1, E2....Em zugeführt. Hierzu wird angenommen, daß sich die Schalter ES1, ES2,,..ESm der Eingangsschaltung ES in der gezeichneten Stellung befinden, so daß die Eingangsklemmen E1, E2...Em mit den Zeilen-' leitungen Z1, Z2...Zm einsr ersten Gruppe von Zeilenleitungen innerhalb der programmierbaren Bausteinschaltung verbunden sind. Ebenso wird angenommen, daß sich die Umschalter AS1, AS2,,. ASp der Ausgangsschaltung AS in der gezeichneten Stellung be~ ■finden, so daß die Ausgangsklemmen A1, A2....Ap mit den Zeilenleitungen S1, S2....Sp einer zweiten Gruppe von

Zeileltun^ schaltung innerhalb des verknüpfenden Teils M der Baustein- verbunden sind. Die Spaltenleitungen P1-, P2, P3, P4. ...Pn werden sowohl von den Zeilenleitungen Z1, Z2....Zm als auch von den Zeilen-• leitungen S1, S2....Sp gekreuzt. Dabei bilden alle Kreuzungen der Zeilenleitungen der ersten Gruppe mit den Spaltenleitungen · eine erste Matrix M1 und die Kreuzungen der Zeilenleitungen der zweiten Gruppe mit den Spaltenleitungen eine zweite Matrix M2. Die Einzelheiten dazu sind der Fig. 7 zu entnehmen, die später erläutert wird.

Der Decoder DEC ist mit seinen Eingängen jeweils an die Arbeits-

VPA 75 E 6123 a - 8 -

709834/0823

kontaktseiten der Umschalter AS1, AS2....ASp und mit seinen Ausgängen an die Spaltenleitungen P1, P2, P3, P4.....Pn angeschlossen. Der Zweck dieses Decoders wird später erläutert.

Wie eingangs erwähnt, lassen sich nun beliebige Verknüpfungsfunktionen von m Eingangsvariablen durch Hintereinanderschaltung zweier Verknüpfungsmatrizen erreichen. Das jeweilige Verknüpfungsergebnis kann den Ausgängen A1, A2....Ap entnommen werden.
10

Das in Fig..2 gezeigte Beispiel für die Verknüpfung mehrerer Eingangsvariabler el und em gibt eine von insgesamt 16 ausführbaren Verknüpfungen, nämlich die Sxklusiv-ODER-Verknüpfung an.

¥elche Verknüpfungsfunktion erfüllt werden soll, ist durch die mit Hilfe der als Speichertransistoren ausgeführten Schaltelemente bestimmbar. Mit ihnen können beliebige Zusammenschaltungen der Ausgänge der Treiberstufen ITI, 1T2....mT1, mT2 mit den Eingängen der Verknüpfungsglieder 1G1, 1G2 einer ersten Gruppe und der Ausgänge dieser Verknüpfungsglieder 1G1, 1G2 mit den Eingängen des Verknüpfungsgliedes 2G einer zweiten Gruppe vorgenommen werden.

Die genannten Verknüpfungsglieder sind in der erfindungsgemäßen Bausteinschaltung als Verknüpfungsmatrizen ausgebildet, wobei die Funktionen von Verknüpfungsgliedern der ersten Gruppe in einer ersten Verknüpfungsmatrix und die Funktionen von Verknüpfungsgliedern der zweiten Gruppe in einer zweiten Verknüpfungsmatrix ausgeführt werden. Die Ausgänge der Treiberstufen sind dazu mit den Zeilenleitungen einer ersten Gruppe, nämlich den Zeilenleitungen Z1, Z2...Zm der ersten Matrix M1 und die Ausgangsklemmen A1, A2,..Ap mit den Zeilenleitungen einer-zv/eiten Gruppe, nämlich den Zeilenleitungen S1, S2...Sp der zweiten Matrix M2 verbunden. Beiden Matrizen gemeinsam sind Spaltenleitungen PI, P2...Pn, siehe auch Fig. 7.

VPA 75 E 6123a - 9 -

709834/0823

den beispielsweise die Spaltenleitungen P1 und P2. Die mit den Eingängen des weiteren NOR-Verknüpfungsgliedes 2G verbundenen Leitungen bilden eine Zeilenleitung S der zweiten Gruppe, siehe auch Fig. 7.
5

Die einstellbaren Verbindungen bei den Kreuzungen von Zeilen- und Spaltenleitungen sind durch individuell angeordnete sperrbare bzw. entsperrbare Schaltelemente, nämlich Speichertransistoren verwirklicht* Die elektrisch schwebenden Gates dieser Speichertransistoren sind je nach Verknüpfungsfunktion der Eausteinschaltung negativ aufzuladen, was einer in Fig. 2 nicht eingetragenen Verbindung entspricht, oder nicht zu laden, was einer eingetragenen Verbindung bei einer Kreuzung einer Zeilenleitung mit einer Spaltenleitung entspricht. .

In Fig. 7 sind jeweils in der ersten Matrix M1 und der zweiten Matrix M2 individuelle Schaltelemente eingetragen, von denen einige mit einem Stern markiert sind. Diese für ein Einstellbeispiel der beiden Matrizen gekennzeichneten Schaltelemente sind gesperrt, d.h. daß ihre elektrisch schwebenden Gates negativ aufgeladen sind, so daß ein jeweils zugeführtes positives Steuersignal an die Steuergates den jeweiligen Transistor nicht aufsteuern kann. Die nicht mit einem Stern gekennzeichneten Schaltelemente sind normal steuerbar.

Die Spaltenleitungen P1, P2...Pn bilden zusammen mit an diese individuell angeschlossene Spaltentransistoren SPT1, SPT2.... SPTn innerhalb eines Spaltenschalters SPS und den Steuergate-Bereichen der Schaltelemente, die mit ihren Drain-Bereichen an diese Spaltenleitungen· angeschlossen sind, die in Fig. 2 symbolisch dargestellten NOR-Verknüpfungsglieder. Entsprechend bilden die Zeilenleitungen der zweiten Gruppe, nämlich S1, S2... S6 mit den diesen Zeilenleitungen individuell zugeordneten Transistoren in einer Zeilenversorgung ZV und den Steuergate-Bereichen der Schaltelemente, die mit ihren Drain-Bereichen an die erwähnten Zeilenleitungen angeschlossen sind, ebenfalls NOR-Verknüpfungsglieder, wie sie in Fig. 2 symbolisch dargestellt sind.

VPA 75 E 6123 a - 10 -

709834/0823

In Fig. 7 ist eine Tafel mit Verknüpfungsgleichungen für die Spaltenleitungen P1, P2, Pn und die Zeilenleitungen äer zweiten Gruppe S1, S2 und S6 eingetragen. Für das angenommene Beispiel von nicht gesperrten und gesperrten Schaltelementen ergibt sich für Signalelemente, die an die Eingangsklemmen E1 und E2 geführt werden, über die Zeilenleitung S1 eine NAND-Verknüpfung (15), die Zeilenleitung S2 eine Exklusiv-ODER-Verknüpfung (9) und die ZeilenleitungS6 eine ODER-Verknüpfung (12) der beiden Eingangssignalelemente.

Die folgende Aufstellung gibt als Beispiel an, welche Schaltelemente jeweils gesperrt sein müssen, um die 16 Verknüpfungsarten zweier Eingangsvariabler,die als Signalelemente den Eingangsklemmen E1 und E2 zugeführt werden, zu erreichen. Das dem jeweiligen Verknüpfungsergebnis entsprechende Ausgangssignal ist für dieses

Beispiel der Zeilenleitung S1 zu entnehmen. :

Schaltelemente Verknüp-

1S1/1 1S1/2 1S1/1 1S1/2 1S2/1 TS272" 1S2/1 1S2/2 2S1/1 2S2/1 l

■*	*	*	*	*	*	#	*	*	(D
if		*	*			■«·		*	(2)
•K-	*		*■		*	*·	*		(3)
	*					*		*	(4)
	■*			*			*	(5)
*	■*	*		*	*		*	(6)
		*		*				(7)
				*	*		*	(8)
	*					*		(9)
					*		*	(10)
		*	*		*			(11)
*	*	*		*	*	*		(12)
*	*				*			(13)
	*	*	*	*	*		(14)
	*	■je-		*			(15)
		*				(16)

VPA75E 6123, 709834/0823

•/ft*-

Alle weiteren in Fig. 7 gezeigten Schaltelemente in der ersten Matrix M1, die an die Spaltenleitungen P1 und P2 angeschlossen sind, nämlich ΤδϊηΤΤ, 1Sm/1, 1Sm/2 und 1Sm/2, sowie das in der zweiten Matrix M2 an die Zeilenleitung S1 angeschlossene Schaltelement 2Sn/i sind bei diesem Beispiel für alle 16 Verknüpfungsarten zu sperren.

Die Verknüpfungsarten sind wie folgt definiert:

Nr. Name_ Boolescher Ausdruck

S1 = L S1 = E1 A E2 S1 = E1 A E2" S1 = ET A E2

(D	Plonstante
(2)	UND
(3)	Inhibition
(4)	Inhibition
(5)	NOR
(6)	Identität
(7)	Identität
(8)	Äquivalenz
(9)	Exklusiv-ODER
(10)	Negation
(11)	Negation
(12)	ODER
(13)	Implikation
(14)	Implikation
(15)	NAND
(16)	Konstante

(5) NOR S1 = ETv EZ

S1 = E1

S1 = E2

S1 = (ΕΤΛΕ2") V (Ε1ΛΕ2)

S1 = (εΤλΕΖ) V(EIA E2)

(10) Negation S1 = E2

31 = IT

S1 = E1VE2

S1 = E1 VE2

S1 = ST VE2

(15) NAND SI = El Λ E2

SI = H

Die verschiedenen Verknüpfungsarten sind jedoch auch durch andere Konfigurationen erreichbar. Ebenso können andere Zeilenleitungen der zweiten G-ruppe, z.B. S2 oder S6 zur Entnahme von AusgangsSignalen herangezogen werden. Darüber hinaus erlaubt ein jeweils in die zeilenindividuellen Ausgangsverstärker VAI VA6 eingebautes Exklusiv-ODER-Glied EOG in Zusammenwirken mit einem jeweils individuell zugeordneten bistabilen Schalter ES wahlweise die Negation eines an einer Zeilenleitung der zweiten Gruppe, nämlich S1....S6 auftretenden Signals, siehe auch Tafel in Fig. 7.

VPA 75 E 61,23 a - 12 -

709834/0823

Bekanntlich kann jede Verknüpfungsart durch Negation des jeweils entstehenden Ausgangssignals nach folgendem Gesetz in eine andere Verknüpfungsart umgewandelt werden:

(T) =	(16)
(2) =	(15)
(3) =	(14)
(5) =	(13)
(3) =	(12)
(S) =	(11)
(7) =	(10)
(5) =	(9)

Die Möglichkeiten, gleiche Verknüpfungsarten mit unterschiedliehen Konfigurationen von gesperrten und nicht gesperrten Schalt elementen der ersten Matrix M1 und der zweiten Matrix M2 zu erreichen, Ausgangssignale an verschiedene Zeilenleitungen der zweiten Gruppe S1....S6 zu liefern und durch Negation von Ausgangssignalen Umwandlungen vornehmen zu können, verleihen der Bausteinschaltung ein hohes Maß an Flexibilität und damit eine hohe Ausnutzbarkeit.

Die bereits erwähnten bistabilen Schalter BS haben für das Einstellen ihrer beiden binären Schaltzustände ebenfalls individuell zugeordnete Speichertransistoren mit elektrisch schwebendem Gate.

Die Arbeitsweisen der Exklusiv-ODER-Glieder EOG und der bistabilen Schalter BS, werden zusammen mit den v/eiteren individuellen Bestandteilen der Ausgangsverstärker VA1.«.VA5, nämlich den Leseverstärkern LV, den Ausgangstreibern AT und den Einstellsignalschaltern ESS erläutert.

Fig. 3 zeigt die Schaltung eines Eingangsverstärkers VE. Ein solcher Eingangsverstärker enthält im wesentlichen zwei hintereinander angeordnete Treiberstufen mit invertierendem Ausgang, wie auch aus Fig. 7 zu erkennen ist. Jeder der invertierenden

VPA 75 E 6123 a - 13 -

709834/0823

Ausgänge ist mit einer individuell zugeordneten Zeilenleitung einer ersten Gruppe Z bzw. 7. des verknüpfenden Teils H der Bausteinschaltung verbunden. Aus dem Funktionsdiagraam ist zu erkennen, daß sich das Zeilensignal Z und das invertierte Zeilensignal "Z in Abhängigkeit von EingangsSignalen e mit verschieden hohem Pegel, nämlich H bzw. der Einstellspannung up unterschiedlich verhalten.

Bei Zuführen eines Eingangssignals e mit Binärwert L, was einem Pegelwert Null entspricht, an die Eingangsklemme E stellt sich an der Zeilenanschlußklemnie Z ein Zeilensignal Z mit dem Binärwert L und an der Zeilenanschlußkleinme Z ein invertiertes Zeilensignal Z mit dem Binärwert H¹ ein (Betriebsfall a),

Bei Zuführen eines Eingangssignais e mit dem Binärwert H'an die Eingangsklemme E stellt sich an der Zeilenanschlußklemme Z der Binärwert H' und an der Zeilenanschlußklemme Z der "Binärwert L ein (Betriebsfall b).

Bei Zuführen eines Eingangssignals e mit höherem Pegel, nämlich der Einstellspannung up behält das Signal an der Zeilenanschlußklemme Z den Binärwert L. Das Signal an der Zeilenanschlußklemme z" nimmt ebenfalls den Binärwert L an, (Betriebsfall c).

Dieses Verhalten eines solchen Eingangsverstärkers VS ist in Fig. 7 mit jeweils 2 NICHT-Gliedern, die über einen Schwellwertschalter von der Eingangsklemme E her beeinflußbar sind, symbolisch gezeigt.

Durch Anlegen der hohen positiven Einste11spannung up an eine Einstellspannungsklemme UP kann bei Zuführen eines Eingangssignals e mit dem Binärwert L an die Eingangsklemme E diese hohe positive Einstellspannung up an die Zeilenanschlußklemme Z geschaltet werden. Die Zeilenanschlußkleinme Z gibt dabei ein Signal mit dem Binärwert L ab (Betriebsfall d).

Wird der Eingangsklemme E dagegen ein Eingangssignal e mit dem VPA 75 E 6123 a - 14 -

709834/0823

Binärwert H zugeführt, so wird die Einstellspannung up an die Zeilenanschlußklemme Z geschaltet. Die Zeilenanschlußklemme Z gibt dabei ein Signal mit dem Binärwert L ab (Betriebs fall e).
5

Die Wirkungsweise der Schaltung eines solchen Eingangsverstärkers VE wird im folgenden für die einzelnen Betriebsfälle beschrieben« Dazu ist noch die individuelle Steuerspannungsklemme US zu berücksichtigen.
10

Betriebsfall a: e = L

us = 0

Dem Binärwert L entspricht ein Potential von ca. O Volt, das den Steuergates der Transistoren T2 und T11 zugeführt wird. Die Drain- und Steuergate-Bereiche der Transistoren T1 und T10 liegen an der Betriebsspannungskiemma UB, über die die positive Betriebsspannung üb zugeführt wird. Diese beiden letztgenannten Transistoren werden aufgesteuert, so daß deren Source-Bereiche etwa auf Betriebsspannungspotential liegen. Über den Source-Bereich von Transistor T1 wird dem Steuergate des Transistors T4 Öffnungspotential zugeführt. Damit wird dieser Transistor leitend, so daß das über den leitenden Transistor T3 zugeführte

2.5 positive Potential auf 0 Volt gezogen wird. Transistor T6 bezieht über den Source-Bereich des Transistors T1 positives Steuergate-Potential, so daß der Source-Bereich des Transistors T6 etwa das Betriebsspannungspotential einnimmt. Nachdem der Drain-Bereich des Transistors T4 auf etwa 0 Volt liegt, kann der Transistor T7, dessen Steuergate-Bereich am Drain-Bereich des Transistors T4 liegt, nicht leitend werden, so daß das Source-Potential des Transistors T6 dem Source-Bereich des Transistors ^rT24 zugeführt wird. Das Steuergate dieses Transistors liegt an Betriebsspannungspotential, so daß der Transistor leitend wird und das Source-Potential an den Drain-Bereich weitergegeben wird. Die Zeilenanschlußklemme Z ist mit diesem Drain-Bereich verbunden, so daß sie positives Potential, was

VPA 75 E 6123 a - 15 -

709834/0823

modern Binärwert H^f entspricht, einnimmt. Der Source-Bereich des Transistors T12 ist mit dem Drain-Bereich des Transistors· T2, der in diesem Betriebsfall auf positivem Potential liegt, verbunden. Transistor T1O liegt mit seinem Source-Bereich auf positivem Potential, nachdem Transistor T11 gesperrt ist.

Das Steuergate des Transistors T12 ist mit dem Source-Bereich des Transistors T1O und dem Drain-Bereich des Transistors T11 verbunden. Transistor T12 wird aufgesteuert, so daß das positive Potential des Drain-Bereichs des Transistors T2 an das Steuergate des Transistors T17 gelangen kann. Das über den Transistor T18, der über die Drain-Source-Strecke des Transistors T14 positives Steuergate-Potential erhält, zugeführte positive ■ Betriebsspannungspotential kann am Source-Bereich des Transistors T20 nicht wirksam werden, weil Transistor T17 leitend ist. Transistor T20 erhält Steuergate-Potential von der Betriebsspannungsklemme UB, so daß das Drain-Potential des Transistors T17 über den Source-Bereich des Transistors T20 an den Drain-Bereich dieses Transistors geführt wird, womit die Zeilenanschlußklemme Z auf nahezu 0 Volt liegt, was dem Binärwert L entspricht.

Betriebsfall b: e = H

us = 0
25

Mit Zuführen eines Eingangssignals e mit dem Binärwert H, was einem positiven Potential entspricht, werden die Transistoren T2 und T11 aufgesteuert. Damit gelangt das Erdpotential von den Source-Beraichen dieser beiden Transistoren auf deren Drain-

w/L-Bereiche. Die Verhältnisse der beiden Transistoren T10 und T11 sind unterschiedlich ausgelegt, so daß der Transistor T11 gegenüber dem Transistor T10 relativ hochohmig ist. Damit wird bewirkt, daß bei Zuführen des Binärwerts H an die Eingangsklemme E und damit an dem Steuergate-Bereich dieses Transistors die Source-Drain-Strecke gegenüber der des Transistors T10 so hochohmig ist, daß der Steuergate-Bereich des Transistors T12

VPA 75 E 6123 a - 16 -

709834/0823

in diesem Fall immer noch Öffnungspotential über den Source-Bereich des Transistors T1O erhält.

Damit wird das Drain-Potential des Transistors T2, das gleichzeitig am Source-Bereich des Transistors T12 liegt, mit Hilfe des positiven Steuergate-Potentials des letzteren Transistors an den Steuergate-Bereich des Transistors T17 und den Steuergate-Bereich des Transistors T15 weitergegeben. Diese beiden Transistoren, nämlich TT5 und T17 werden nichtleitend, so daß an deren Drain-Bereich jeweils positives Potential liegt, nämlich dadurch, daß das Potential des Transistors T14, der seinerseits an dem positiven Betriebsspannungspotential liegt, an den Drain-Bereich des Transistors T15 gelangt, der gleichzeitig mit dem Steuergate-Bereich des Transistors T18 verbunden ist, und daß der Drain-Bereich von Transistor T18 wiederum mit dem positiven Betriebsspannungspotential verbunden ist, woraufhin der Source-Bereich dieses Transistors ebenfalls praktisch auf positives Potential gelegt ist. Damit liegt der Source-Bereich des Transistors T20 auf positivem Potential, womit durch das positive Potential an dessen Steuergate-Bereich das Source-Potential auf den Drain-Bereich weitergeführt wird, so daß die Zeilenausgangsklemme Z auf positivem Potential, nämlich Binärwert H« liegt.

Der Drain-Bereich des Transistors T2 liegt, wie bereits erläutert, auf etwa O Volt, so' daß der Transistor T4, dessen Steuergate-Bereich ebenfalls auf diesem Potential liegt, nicht aufgesteuert werden kann. Damit wird das positive Betriebsspannungspotential über den Transistor T3 auf den Steuergate-Bereich des Transistors T7 geführt. Der Steuergate-Bereich des Transistors T6 liegt wie der Drain-Bereich des Transistors T2 auf etwa 0 Volt, so daß dieser Transistor nichtleitend wird.Damit kommt über den Drain-Bereich des Transistors T7 das Potential von etwa 0 Volt an den Source-Bereich des Transistors T24, dessen Steuergate-Bereich am positiven Betriebsspannungspotential liegt. Der Transistor T24 wird durchgesteuert, so daß

VPA 75 S 6123 a - 17 -

709834/0823

das an dem Source-Bereich liegende niedrige Potential über den Drain-Bereich an die Zeilenanschlußklemme "Z gelangt, was dem Binärwert L entspricht.

Betriebsfall c: e = up

us = O

Durch Anschalten einer gegenüber dem normalen Eingangssignalpegel H höheren Einstellspannung up werden die Transistoren T2 und T11 aufgesteuert. Damit liegen deren Drain-Bereiche auf etwa 0 Volt. Der Transistor T11, der gegenüber dem Transistor T10 ein kleineres W/L-Verhältnis hat, wird jetzt wegen der höheren Eingangsspannung so niederohmig gegenüber dem Transistor T10, daß der Steuergate-Bereich des Transistors T12 nicht mehr genügend Öffnungspotential erhält. Damit kann das niedrige Potential, das am Drain-Bereich des Transistors T2 und damit am Source-Bereich des Transistors T12 liegt, nicht an den Steuergate-Bereich des Transistors T17 gelangen. Vielmehr liegt dieser Steuergate-Bereich auf positivem Potential, das über den Transistor T13 zugeführt wird. Der Drain-Bereich des Transistors T17 wird auf niedriges Potential gezogen, so daß ebenfalls der Transistor T20 mit seinem Source-Bereich auf niedrigem Potential liegt. Der Steuergate-Bereich dieses Transistors liegt fest auf dem positiven Betriebsspannungspotential, so daß der Drain-Bereich des Transistors T20, der mit der Zeilenanschlußklemme Z verbunden ist, auf niedrigem Potential liegt. Damit nimmt das an der Zeilenanschlußklemme Z liegende Zeichen den Binärwert L ein.

Das am Drain-Bereich des Transistors T2, der durch das an der Eingangsklemme E liegende hohe Potential aufgesteuert wird, liegende Erdpotential gelangt auch an den Steuergate-Bereich des Transistors T4. Der Transistor wird leitend, so daß der Drain-Bereich etwa auf Betriebsspannungspotential, das über den Transistor T3 zugeführt wird, liegt. Der Steuergate-Bereich des Transistors T7 liegt ebenfalls auf diesem Potential, so daß

VPA 75 E 6123 a - 18 -

7Q9834/0823

dessen Drain-Bereich auf etwa O Volt liegt. Der Source-Bereich des Transistors T6, dem kein positives Potential über den Drain-Bereich zugeführt wird, da der Steuergate-Bereich des Transistors auf etwa 0 Volt liegt, kann das Potential des Drain-Bereichs von Transistor T7 nicht erhöhen, so daß der Source-Bereich des Transistors T24 ebenfalls etwa auf O Volt liegt. Da dem Steuergate-Bereich des Transistors T24 das Betriebsspannungspotential zugeführt wird, wird dieser Transistor aufgesteuert, so daß das niedrige Potential auf die Zeilenanschlußklemme Z gelangt. Dies entspricht dem Binärwert L. Damit haben beide Zeilenanschlußklemmen, nämlich Z und Z" den Binärwert L eingenommen.

Betriebsfall d; e = L

¹^ us = üb .

Mit dem niedrigen, dem Binärwert L entsprechenden Potential, das der Eingangskleinme E zugeführt wird, bleiben die Transistoren T2 und T11 gesperrt. Damit liegen der Source-Bereich des Transistors T1, die Steuergate-Bereiche der Transistoren T4 und T6, sowie die Source-Bereiche der Transistoren T23 und T8 auf hohem Potential, nachdem Transistor T1 ständig über seinen Steuergate-Bereich Öffnungspotential von der Betriebsspannungsklemme UB erhält. Ebenso verbleibt der Drain-Bereich des Transistors T11 und damit der Source-Bereich des Transistors T10 sowie der Steuergate-Bereich des Transistors T12 auf hohem Potential. Der Transistor T4 wird aufgesteuert, so daß das niedrige Potential an seinem Source-Bereich auf den Source-Bereich des Transistors T3 und den Steuergate-Bereich des Transistors T7 durchgreifen kann. Der Transistor T6 wird aufgesteuert, womit dessen Source-Bereich und damit der Source-Bereich des Transistors T24 auf hohes Potential gelegt werde gate " -Bereiche der Transistoren T8 und T21 sind in diesem Betriebsfall an die Betriebsspannung üb gelegt, so daß beide

VPA 75 E 6123 a - 19 -

709834/0823

Transistoren aufgesteuert werden. Damit gelangt das am Source« Bereich des Transistors T8 liegende hohe Potential auf den Steuergate-Bereich, des Transistors T9. Dieser Transistor wird aufgesteuert und führt das an der Einstellspannungsklemme UP lie-■5 gende hohe Potential der Einstellspannung up über den Source-Bereich an die Zeilenanschlußklemme Z. Vfie bereits erwähnt, liegt der Steuergate-Bereich des Transistors T12 auf hohem Potential, so daß das an seinem Source-Bereich liegende hohe Potential auf dessen Drain-Bereich gelangt. Damit nehmen der Source-Bereich des Transistors T13 und die Steuergate-Bereiche der Transistoren T15 und T17 hohes Potential an. Die beiden zuletzt genannten Transistoren werden aufgesteuert, so daß das an ihren Source-Bereichen liegende niedrige Potential jeweils auf deren Drain-Bereiche durchgreifen kann. Damit liegen die Source-Bereiche der Transistoren T14, T19 und T21, sowie der Steuergate-Bereich des Transistors T18 ebenfalls auf niedrigem Potential. Nachdem der Transistor T20 mit seinem Steuergate-Bereich fest an der Betriebsspannung üb liegt, wird er aufgesteuert, so daß das am Drain-Bereich des Transistors T17 liegende niedrige Potential auf die Zeilenanschlußklemme Z durchgreifen kann. Der in diesem Betriebsfall ständig aufgesteuerte Transistor T21 liefert über seine Source-Drain-Strecke niedriges Potential an den Steuergate-Bereich des Transistors T22, so daß dieser Transistor gesperrt bleibt. Damit kann die hohe Einstellspannung up nicht auf die Zeilenanschlußklemme Z gelangen, so daß diese auf niedrigem Potential verbleibt.

Betriebsfall e: e = H

us = üb
50

Mit dem hohen, dem Binärwert H entsprechenden Potential an der Eingangsklemme E werden die Transistoren T2 und T11 aufgesteuert. Der Drain-Bereich des Transistors T2, die Source- >5 Bereiche der Transistoren T1, T23, T8, T12 und die Steuergate-Bereiche der Transistoren T4 und T6 nehmen niedriges Potential

VPA 75 E 6123a - 20 -

709834/0823

an. Der Drain-Bereich des Transistors TII und damit der Source-Bereich des Transistors T10 und der Steuergate-Bereich des Transistors T12 verbleiben auf hohem Potential, da die W/ L-Verhältnisse der beiden Transistoren T1O und T11, die einen

• 5 Spannungsteiler zwischen dem Betriebsspannungspotenüal und dem Massepotential bilden, so ausgelegt sind, daß de.¹? Transistor T11 bei Zuführen des Binärworts H an seinen Steuergate-Bereich. hochohmig gegenüber dem Transistor T1O bleibt. Der Drain-• Bereich des Transistors T4, der nicht aufgesteiaert wird, bleibt

^O zusammen mit dem Steuergate-Bereich des Transistors T7 auf hohem Potential, das über den Source-Bereich des Transistors T3 zugeführt wird. Der Transistor T7 wird aufgesteuert, so daß dessen Drain-Bereich, sowie die Source-Bereiche der Transistoren T6 und T24 niedriges Potential annehmen. Der Transistor T24 liegt mit seinem Steuergate-Bereich ständig auf hohem Potential, nämlich Betriebssparmungspofcential, so daß er aufgesteuert wird und das an seinem Source-Bereich liegende niedrige Potential auf seinen Drain-Bereich und damit auf den Source-Bereich des Transistors T9 und die Zeilenanschluöklemnse Z überträgt. Der Transistor TS erhält an seinem Steuergate-Bereich das in diesem Betriebsfall an die Steuerspannungskleinme US gelegte Betriebsspannungspotential, so daß er aufgesteuert wird und das an seinem Source -Bereich liegende niedrige Potential über seinen Drain-Bereich an den Steuergate-Bereich des Transistors T9 v/eitergibt. Der Drain-Bereich des Transistors T9, der zunächst auf überhöhtem Potential lag, wird durch den aufgesteuerten Transistor T24 auf niedriges Potential gezogen. Der Transistor TI2, dessen Steuergate-Bereich auf hohem Potential liegt, schaltet das an seinem Source-Bereich liegende niedrige Po-

^⁰ tential an die Steuergate-Bereiche der Transistoren T15 und T17 sowie an den Source-Bereich des Transistors T13. Nachdem der Transistor T15 nicht leitend wird, liegt das über den Transistor T14 geschaltete hohe Potential an den Source-Bereichen der Transistoren T19 und T21 sowie am Steuergate-Bereich des Transistors T18. Am Drain-Bereich des nicht aufgesteuerten Transistors T17, sowie an den Source-Bereichen der Transistoren TI8 und T20 liegt hohes Potential. Der Transistor T21 liegt mit seinem Steuergate-Bereich in diesem Betriebsfall an Öffnungspotential, so daß das an seinem Source-Bereich liegende hohe Potential auf den Steuergate-Bereich des Transistors.T22 VPA 75 E 6123a 709834/0823 " ²¹ ~

geschaltet*werden kann. Damit wird der Transistor T22 leitend, wodurch das überhöhte Potential dor über die Einstellspannungsklenune UP zugeführten Sinstellspannung up auf den SourcerBc-reich des Transistors T22 und damit auf die Zeilenanschlußklemrae Z gelangen kann.

Die Kapazitäten C1, C2, C3 und CA·, die in diesem Ausführungsbeispiel als Varactoren ausgeführt sind,bilden mit den jeweils zugeordneten Transistoren,nämlich T23, T9, T19 und T22 sog. bootstrap-S.chaltungen, womit in an sich bekannter Vfeise zur Verneidung von Potentialverlusten die Gate-Potentiale der betreffenden Transistoren aufgestockt werden,siehe z.B. IEE Journal of Solid-state Circuits, Vol.Sc-7,No.3,June 1972,S.217-224,"Eliminating Threshold Losses in MOS Circuits by Bootstrapping Using Varactor Coupling."

Fig. 4 zeigt die schaltungstechnischen Einzelheiten eines Ausführungsbeispiels des Ausgangsverstärkers VA₄DIe Schaltung ist in 5 Teile gegliedert.

Die Transistoren T25, T26, T27, T28 und T29 bilden einen Leseverstärker LV für Signalelemente, die auf der individuell zugeordneten, zur zweiten Gruppe gehörenden Zeilenleitung S auftreten.

Aus den Transistoren T30, T31, T32, T33, T34, T35, T36 und. T37 ist ein Exklusiv-ODER-Glied EOG gebildet.

Die Transistoren T38, T39, T40 und T41 bilden einen Ausgangstreo.be r AT.

Die Transistoren T42, T43, T44, T45, T46, T47 und T48 bilden einen bistabilen Schalter BS, der mit Hilfe von Einstellsignalen seinerseits Signale mit dem einen oder anderen binären Wert an das Exklusiv-ODER-Glied EOG abgeben kann. Der Transistor T49 bildet schließlich einen Einstellsignalschalter SSS, mit dessen Hilfe Einstellsignale, die den Funktionsausgang P zugeführt werden, an die betreffende Zeilenleitung S der zweiten Zeilenleitungsgruppe geführt werden können.

Im folgenden werden die verschiedenen Betriebsfälle, nämlich f, g, h, i, j, k und 1 eines solchen Ausgangsverstärkers VA erläutert:

VPA 75 E 6123a - 22 -

709834/0823

Betriebsfall f: s=L ·

(T45 nicht gesperrt) X=H

SST = L

CE = L

Mit Zuführen eines Signalelements mit dem Binärwert L wird der Eingangstransistor T25 des Leseverstärkers LV gesperrt. Damit liegen der Source-Bereich des Transistors T26 und der Drain-Bereich des Transistors T25 auf positivem Potential. Dieses Potential liegt gleichzeitig ah den Steuergate-Bereichen der Transistoren T29 und T37 innerhalb des Exklusiv-ODER-Gliedes EOG. Der Drain-Bereich des Transistors T29 und der Source-Bereich des Transistors T28 liegen auf niedrigem Potential, so daß der Transistor T32' im Exklusiv-ODER-Glied EOG gesperrt ist. Nachdem für diesen Betriebsfall vorausgesetzt ist, daß der Speiehertransistor T45 im bistabilen Schalter BS nicht gesperrt ist, liegt der Transistor T44 mit seinem Source-Bereich auf niedrigem Potential. Dieses Potential nehmen auch die Steuergate-Bereiche der Transistoren T31 und T36 an.

Der genannte Zustand stellt sich dadurch ein, daß der Eingangstransistor T42 des bistabilen Schalters BS mit seinem Steuergate-Bereich auf Betriebsspannungspotential und mit secern Source-Bereich über die Umsteuerklemme X auf einen für diesen Lese-Vorgang notwendigen positiven Potential liegt. Der Drain-Bereich des Transistors T42 wird damit ebenfalls positiv, womit der Steuergate-Bereich des Speichertransistors T45 mit Öffnungspotential versorgt wird. Dadurch wird das an derSource-Steuerklemme SST liegende niedrige Potential auch an den Drain-Bereich des Speichertransistors T45 weitergegeben.

Der Steuerga-te-Bereich des Transistors T48 ist mit dem Drain-Bereich des Speichertransistors T45 verbunden, so daß der Transistor T48 bei Vorhandensein niedrigen Potentials am Drain-Bereich des Speichertransistors gesperrt ist. Damit liegt der Source-Bereich des Transistors T47, dessen Steuergate-Bereich auf Betriebsspannungspotential liegt, ebenfalls auf positivem

VPA 75 E 6123 a ' - 23 -

■7 09834/08 23

Λ*·

Potential. Mit dein Source-Be re ich des Transistors T47 bzw. dem Drain-Bereich des Transistors T48 sind die Steuergate-Bereiche der Transistoren T33 und T35 im Exklusiv-ODSR-Glied EOG verbunden. Diese beiden Transistoren werden auf gesteuert, so . 5 daß an Drain-Bereich des Transistors T33 niedriges Potential, was über den Transistor T37 Zugeführt wird* auftritt. An der Steuerklemme CE liegt bei diesem Betriebsfall niedriges Potential, so daß die Transistoren T38 und T39 im Ausgangstreiber AT gesperrt sind. Die Drain-Bereiche der Transistoren T31 und T33 sowie der Source-Bereich des. Transistors T30 im Exklusiv-ODER-Glied EOG liegen zu diesem Zeitpunkt auf niedrigem Potential, was auch an den Steuergate-Bereich des Transistors T41 im Aüsgangstreiber AT geführt wird. Damit ist dieser Transistor gesperrt. Über den Transistor T34 gelangt mit seinem Source-Bereich hohes Potential an den Steuergate-Bereich des Transistors T40 im Ausgangstreiber AT. Das positive Potential an der Umsteuerklerame X greift über den Transistor T40 auf dessen Source-Bereich über, womit der Funktionsausgang F auf diesem Potential liegt. Das entsprechende Signalelement am Funktionsausgang F hat ö.en Binärwert H,

Betriebsfall g:	S	= L
(Y45 gesperre;	V	= H
	S_ST	= L
	CE	= L

Der Zeilenanschlußklemme S wird ein Signalelement mit dem Binärwert L zugeführt. Der Speichertransistor T45 ist gesperrt. Damit liegt dessen Drain-Bereich und damit auch der Source-Bereich des Transistors T44 auf hohem Potential. Da die Steuerklemme CE auf niedrigem Potential liegt, sind wie im Betriebsfall f die Transistoren T3.8 und T 39 im Ausgangs treiber AT gesperrt. Der Steuergäte-Bereich des Transistors T48 liegt wegen des hohen Drain-Potentials des Speichertransistors T45 auf Offnungspotential, so daß sein Drain-Bereich niedriges Potential annimmt. Die Steuergate-Bereiche der Transistoren T31 und T36

VPA 75 E 6123 a - 24 -

7 09834/08 23

im Exklusiv-ODER-Glied SOG nehmen hohes, die Steuergate-Bereiche der Transistoren T33 und T. 5 niedriges Potential an. Bei Zuführen eines Signalelements mit dem Binärwert L an der Zeilenanschlußklemme S bestehen im Leseverstärker LV die gleichen Verhältnisse wie im Betriebsfall f. Somit erhält auch der Transistor T32 im Exklusiv-ODER-Glied EOG das gleiche Steuergate-Potential, nämlich niedriges Potential, so daß dieser Transistor gesperrt bleibt. Nachdem Transistor T31 Öffnungspotential erhält, liegt sein Source-Bereich wegen des leiten- den Transistors T30 auf hohem Potential. Transistor T36 erhält ebenfalls Öffnungspotential, so daß der leitende Transistor T37, an dessen Drain-Bereich niedriges Potential liegt, dieses auf den Drain-Bereich des Transistors T36 übertragen kann. Damit wird der Steuergate-Bereich des Transistors T40 im Ausgangstreiber AT auf Sperrpotential gelegt. Das hohe Potential des Source-Bereiches des Transistors T30 gelangt auch an den Steuergate-Bereich des Transistors T41, so daß dieser leitend wird und niedriges Potential an den Funktionsausgang F legen kann. Das niedrige Potential entspricht dem Binärwert L.

Betriebsfall h; s = H
T45 nicht gesperrt X=H

SST = L
ül = L

Mit Zuführen eines Signalelements mit dem Binärwert H wird der Eingangstransistor T25 des Leseverstärkers LV aufgesteuert. Damit liegen Source-Bereich des Transistors T26 und Drain-Bereich des Transistors T25 auf niedrigem Potential. Dieses Potential liegt gleichzeitig an den Steuergate-Bereichen der Transistoren T29 und T37 innerhalb des Exklusiv-ODER-Gliedes EOG. Der Drain-Bereich des Transistors T29 und der Source-Bereich des Transistors T28 liegen auf hohem Potential, so daß der Transistor T32. im Exklusiv-ODER-Glied EOG durchgesteuert wird. Damit liegt dessen Drain-Bereich auf niedrigem Potential. Nachdem voraus-

VPA 75 E 6123a . - 25 -

•709834/0823

gesetzt ist, daß der Speichertransistor T45 im bistabilen Schalter BS in diesem Betriebsfall nicht gesperrt ist, liegt der Transistor T44 mit seinem Source-Bereich auf niedrigem Potential, was sich auch auf die Steuergate-Bereiche der Transistoren T31 und T36 auswirkt.

Wie im Betriebsfall f liegt der Eingangstransistor T42 des bistabilen Schalters BS mit seinem Steuergate-Bereich auf Betriebsspannungspotential und mit seinem Source-Bereich über die Umsteuerklemme X ebenfalls auf positivem Potential. Damit wird der Drain-Bereich des Transistors T42 positiv, womit der Steuergate-Bereich des Speichertransistors T45 mit Öffnungspotential versehen wird. Dadurch wird das an der Source-Steuerklemme SST liegende niedrige Potential auch an den. Drain-Bereich des Speichertransistors T45 weitergegeben.

Der Steuergate-Bereich des Transistors T48 ist mit dem Drain-Bereich des Speichertransistors T45 verbunden, so daß der Transistor T48 bei Vorhandensein niedrigen Potentials an diesem Drain-Bereich gesperrt ist. Damit liegt der Source-Bereich des Transistors T47_t dessen Steuergate-Bereich auf Betriebsspannungspotential liegt, ebenfalls auf positivem Potential. Mit dem Source-Bereich des Transistors T47 bzw. dem Drain-Bereich des Transistors T48 sind die Steuergate-Berei&e der Transistoren T33 und T35 im Exklusiv-ODER-Glied EOG verbunden. Die Steuergate-Bereiche der Transistoren T33 und T35 liegen auf Öffnungspotential, womit das Source-Potential des Transistors T32, der in diesem Betriebsfall aufgesteuert wird, an ' den Drain-Bereich des Transistors T35 und damit an den Source-Bereich des Transistors T34, die Drain-Bereiche der Transistoren T36 und T38 und den Steuergate-Bereich des Transistors T40 weitergegeben wird. Bei diesem Betriebsfall v/ird wieder vorausgesetzt^ daß die Steuerklemme CE auf niedrigem Potential liegt, womit die Transistoren T38 und T39 gesperrt sind. Der Steuergate-Bereich des Transistors T41 ist mit dem Source-Bereich des Transistors T30, den Drain-Bereichen der Transistoren T31

VPA 75 E 6123a - 26 -

-709834/0823

und T33 verbunden. Nachdem der Steuergate-Bereich des Transistors T31 auf Sperrpotential liegt, liegen der Source-Bereich des Transistors T3O und die Drain-Bereiche der Transistoren T31 und T33 auf hohem Potential, was auch für den Steuergate-Bereich des Transistors T41 wirksam wird. Der Transistor T41 wird leitend, so daß am Funktionsausgang F niedriges Potential auftritt, was dem Binärwert L des betreffenden Signalelements entspricht.

Betriebsfall i; s = H
T45 gesperrt X=H

SST = L

Die Schaltzustände der Transistoren des Leseverstärkers LV, nämlich T25, T26, T27, T28 und T29 sind gleich denen im Betriebsfall h. Die Steuergate-Bereiche der Transistoren T31 und T36 im Exklusiv-ODER-Glied. EOG liegen auf Öffnungspotential, wogegen die Steuergate-Bereiche der Transistoren T33 und T35 auf Sperrpotential liegen. Transistor T32 liegt wie im Betriebsfall h mit seinem Steuergate-Bereich auf Öffnungspotential, so daß sein Drain-Bereich auf niedriges Potential gelegt wird. Der Steuergate-Bereich des Transistors T37 liegt auf niedrigen Potential, so daß er gesperrt ist. Da der Steuergate-Bereich des Transistors T31 in diesem Betriebsfall auf Öffnungspotential liegt, wird sein Drain-Bereich auf niedriges Potential gelegt. Dieses niedrige Potential teilt sich dem Steuergate-Bereich des Transistors T41 im Ausgangstreiber AT mit, der damit gesperrt wird. Da die Steuerklemme CE auf niedrigem Potential liegt, bleiben die Transistoren T38 und T39 gesperrt. Der Steuergate-Bereich

3d des Transistors T35 liegt auf niedrigem Potential. Dieser Transistor ist gesperrt, so daß sich das niedrige Potential am Source-Bereich des Transistors T32 nicht auf den Drain-Bereich des Transistors T35 auswirken kann. Damit liegt der Source-Bereich des Transistors T34 auf hohem Potential, was sich auf den Steuergate-Bereich des Transistors T40 auswirkt. Dieser Transistor wird durchgesteuert, so daß das an der Umsteuer-

VPA 75 E 6123a - 27 -

709834/0823

-η.

klemme X liegende positive Potential auf den Source-Bereich des Transistors T4O und damit auf den Funktionsausgang F auswirken kann. Das entstehende Signalelement hat damit den Binärwert H.
.5

Betriebsfall j: s = ./.

SST = L
CB = H

Mit hohem Potential an der Steuerklemme ÜE* werden die Steuergate-Bereiche der Transistoren T38 und T^9 im Ausgangstreiber AT auf Öffnungspotential gelegt. Die Drain-Bereiche dieser beiden Transistoren nehmen niedriges Potential ein, v/omit die Steuergate-Bereiche der Transistoren T40 und T41 Sperrpotential erhalten. Dadurch erhält der Funktionsausgang F weder hohes Potential über den Source-Bereich des Transistors . T40 noch niedriges Potential über den Drain-Bereich des Transistors T41. Der Funktionsausgang F ist damit in diesem Betriebsfall potentialfrei. Dies gilt unabhängig davon, was für Potentiale an der Zeilenanschlußklemme S auftreten. Dieser Betriebsfall wird dazu ausgenutzt, um durch Zuführen positiven Potentials von außen an den Funktionsausgang F über den Transistor T49 innerhalb des als Einstellschalter ESS bezeichneten Teiles des Ausgangsverstärkers und die Zeilenanschlußklemme S Einstellvorgänge vorzunehmen. Diese'Einstellvorgänge werden später erläutert.

Betriebsfall kt (Sperren des Speichertransistors T45)

F = up

χ = up

SST = L
CE = H

Das zum Sperren des Speichertransistors T45 erforderliche negative Aufladen des schwebenden Gates wird durch gleichzeitiges Anlegen einer genügend hohen Spannung zwischen Steuergate- und Source-Bereich einerseits und Drain- und Source-Bereich andererseits erreicht, wobei der Source-Bereich auf niedrigem Potential

VPA 75 E 6123 a - 28 -

709834/0823

liegt. Um dies zu erreichen, wird an den Funktionsausgang F eine positive Einstellspannung up geschaltet. Damit das hohe Einstellpotential an F keine hohen Ströme über die Transistoren T4Q wird die Steuerklemme CE auf hohes Potential gelegt, womit die beiden Transistoren T38 und T39 aufgesteuert v/erden. Die Drain-Bereiche dieser beiden Transistoren schalten niedriges Potential an die Steuergate-Bereiche der beiden Transistoren Τ4θ und· T41, die daraufhin gesperrt werden, siehe oben.

Über den Transistor T42 wird das hohe Potential der Steuerklemme X an den Steuergate-Bereich des Speichertransistors T45 geschaltet. Das an den Funktionsausgang F gelegte hohe Einstellpotential steuert den ansonsten durch sein W/L-Verhältnis hochohmigen Transistor T46 so stark auf, daß das Einstellpotential über den nun niederohmig gewordenen Transistor T46 an den Drain-Bereich des Speichertransistors T45 gelangt. Damit ist die zum Einstellen dieses Speichertransistors erforderliche Koinzidenz von zwei hohen positiven Potentialen an Steuergate- und Drain-Bereich erreicht. Das elektrisch schwebende Gate wird negativ aufgeladen, womit dieser Transistor für im späteren Verlauf angelegte positive Steuerpotentiale gesperrt bleibt.

Betriebsfall 1 (Entsperren des Speichertransistors T45):

X=L

SST = ul
ÜE = H

Der Speichertransistor kann auf zweierlei Arten entsperrt werden. Das Entsperren kann entweder durch Bestrahlen mit UV-Licht durch ein Quarzglasfenster des Bausteins oder" durch elektrische Vorgänge erfolgen.

Für die zweite Art wird der Steuergate-Bereich des Speichertransistors T45 auf Erdpotential gelegt. Dies geschieht dadurch, daß der Umsteuerklemme X entsprechend niedriges Potential zuge-

VPA 75 E 6123 a - 29 -

709834/0823

führt wird, das sich über die Source-Drain-Strecke des Transistors T42 auf den Steuergate-Bereich des Speichertransistors T45 auswirken kann. Gleichzeitig wird eine positive, langsam auf ihren Endwert ansteigende Löschspannung ul an den Source-

' 5 Bereich des Speichertransistors T45 gelegt. Dies ist deswegen möglich, weil der Source-Anschluß des Speichertransistors nicht fest wie die übrigen Transistoren auf ein bestimmtes Potential, sondern vielmehr an die Source-Steuerklemme SST angeschlossen ist, an die wahlweise hohes oder niedriges Potential von außen angeschaltet werden kann.

Das in den angegebenen Figuren gezeigte Ausführungsbeispiel der Bausteinschaltung sieht vor, daß sämtliche Speichertransistoren, sowohl die in den beiden Matrizen M1 und M2 als SchaItelemente bezeichneten als auch die in die η Ausgangsverstärker VA eingebauten Speichertransistoren T45 mit ihren Source-Bereichen gemeinsam an die erwähnte Source-Steuerklemme SST an-' geschlossen sind. Dadurch kann ein gleichzeitiges Entsperren aller Speichertransistoren auf einfache Art erreicht werden.

Fig. 5 zeigt ein Ausführungsbeispiel für einen Spaltenschalter, mit dessen Hilfe beim Einstellen von Speichertransistoren in den beiden Matrizen M1 und M2 eine aus 64 Spalten, nämlich P1, Ρ2.... P64 ausgewählt werden kann. Dies geschieht in dem Ausführungsbeispiel dadurch, daß den vorgesehenen sechs Funktionsausgängen F1....F6 für jede auszuwählende Spalte ein eigenes Binärwort zugeführt wird. In bekannter Weise kann einer aus 64 Ausgängen des Decoders DEC aktivisrt v/erden. Die Ausgänge 1, 2....64 führen jeweils zu den Steuergate-Bereichen,von individuell zugeordneten Transistoren T50, T51....T52. Die Drain-Bereiche dieser Transistoren sind gemeinsam an die Einstellspannungsklemme UP geführt, an die für den Zeitpunkt eines Einstellvorgangs eine Einstellspannung up gelegt wird. Ist beispielsweise der Ausgang 1 des Decoders aktiviert, so wird der individuell zugeordnete Transistor T50 aufgesteuert, wodurch das Einstellspannungspotential über die Einstellspannungsklemme UP und die Drain-

VPA 75 E 6123 a - 30 -

709834/0823

Source-Strecke des Transistors T5O an die gesamte Spaltenleitung P1 geschaltet wird. Entsprechend sind alle anderen Spaltenleitungen auswählbar.

In Fig. 5 sind "bei den Spaltenleitungen P1, Ρ2....Ρ64 technologisch bedingte parasitäre Kapazitäten, nämlich CP1, CP2......

CP64 eingetragen. Diese Kapazitäten können während eines Einstellvorgangs aufgeladen werden. Damit die störenden Ladungen abgebaut werden können, ist pro Spaltenleitung ein individueller Entladeschalter, nämlich T53, T54....T55 vorgesehen. Die Steuergate-Bereiche dieser Entladeschalter sind gemeinsam an eine Entladesteuerklemme SE angeschlossen, an die zum Aufsteuern der Entladeschalter ein positives EntladeSteuerpotential gelegt wird. Für die betreffenden parasitären Kapazitäten ergeben sich EntladeStromkreise über die Drain-Source-Strecken der jeweiligen Entladeschalter.

Selbstverständlich kann der genannte Decoder DEC mit seinen Einjgängen auch an nicht für weitere Zwecke benötigte Bausteinanschlußpunkte geschaltet sein.

Fig. 6 zeigt ein weiteres Ausführungsbeispiel einer Spaltenauswahleinrichtung, der wiederum über die Funktionsausgänge F1 bis F6 der auszuwählenden Spaltenleitung, nämlich P1, P2....

P64 entsprechende Binärwörter zugeführt v/erden. Wie in dem Ausführungsbeispiel nach Fig. 5 sind auch hier für jede auszuwählende Spaltenleitung individuelle Spaltentransistoren, nämlich SPT1, SPT2..i..SPT64 vorgesehen, deren Drain- und Steuergate-Bereichen über die bereits erwähnte Einstellspannungsklemme UP

eine Einstellspannung up zugeführt wird. ^! _;

Entsprechend den Binärwerten der Signalelemente, die den Funkionsausgängen F1 bis F6 zugeführt werden, sind die an diese Funktionsausgänge unmittelbar angeschlossenen Steuergate-Bereiche von Hilfstransistoren oder mittelbar über NICHT-Glieder, nämlich N1 bis N6 angeschlossene Steuergate-Bereiche

VPA 75 E 6125a - 31 -

" 709834/0823

von weiteren Hilfstransistoren beeinflußbar, so daß die Hilfstransistoren entsprechend aufgesteuert oder gesperrt werden.

Die Anordnung stellt eine matrixförmig aufgebaute NOR-Verknüpfungseinrichtung dar. Die Spaltenleitung, bei der das über den individuell zugeordneten Spaltentransistor SPT....zugeführte Einstellspannungspotential nicht über einen aufgesteuerten Hilfstransistor abgeleitet wird, gilt als ausgewählt, so daß die an dieser Spaltenleitung angeschlossenen, als Schaltelemente fungierenden Speichertransistoren einzustellen sind. Alle anderen 63 Spaltenleitungen, die in diesem Ausführungsbeispiel vorgesehen sind, führen niedriges Potential, so daß die an sie angeschlossenen Schaltelemente nicht einstellbar sind.

Die Spaltenauswahltransistoren SPT1, SPT2....SPT64 können wahlweise als η-Kanal MOS-Transisbren vom Anreieherungstyp bzw. Verarmungstyp ausgeführt sein. Welcher Transistortyp gewählt wird, hängt von der zulässigen Verlustleistung eines Bausteins bzw. dem zulässigen Stromverbrauch dieses Bausteins ab. In Fig. 6 sind die Spaltentransistoren SPT1 und SPT2 beispielsweise als Transistoren vom Anreicherungstyp und der Spaltentransistor SPT64 als Transistor vom Verarmungstyp gezeigt. Selbstverständlich sind alle diese Transistoren in der Regel entweder als solche vom Anreicherungstyp oder als solche vom Verarmungstyp vorzusehen.

Fig. 7 gibt die Gesamtübersicht für ein Ausführungsbeispiel der Bausteinschaltung,die neben-den.bereits in Fig.1 gezeigten erfindungswesentlichen und in den Figuren 3-6 gezeigten weiteren Anordnungen den verknupfe.nci.en Teil mit den beiden Matrizen M1 und M2 in seinen schaltungstechnischen Einzelheiten zeigt,an. Wie bereits eingangs erläutert, läßt sich eine beliebige Kombination von Signalelementen, die den Eingangsklemmen E1, E2... Em zugeführt werden, mit Hilfe einer Bausteinschaltung, die im wesentlichen aus zwei hintereinander angeordneten Verknüpfungsmatrizen besteht, nach einer beliebigen Funktion verknüpfen.

VPA 75 E 6123 a / - 32 -

709834/0823

Die gewünschte Verknüpfungsfunktion wird durch drei Parameter bestimmt, nämlich

1. durch die Wirksamkeit oder Unwirksamkeit von Schaltelementen 1S...und TS":. „bei den Kreuzungen von Zeilenleitungen der ersten Gruppe und Spaltenleitungen innerhalb der ersten Matrix H1;

2. durch die Wirksamkeit oder Unwirksamkeit von Schaltelementen 2S... bei den Kreuzungen der Spaltenleitungen mit Zeilenleitungen der zweiten Gruppe innerhalb der zweiten Matrix M2 und

3. durch die binären SchaPtzustände der verschiedenen bistabilen Schalter BS1, BS2....BS6 innerhalb der Ausgangsverstärker VA1, VA2....VA6.

Die Wirkungsweise der in Fig. 7 gezeigten Eingangsverstärker VE, der Ausgangsverstärker VA mit den bistabüm Schaltern BS und des Spaltenschalters SPS wurde bereits erläutert.

Im folgenden werden die verschiedenen Arten von Einstellvorgangen für die Schaltelemente 1S....bzw. Ts7... der ersten Matrix M1 und der Schaltelemente 2S,.,.der zweiten Matrix H2, nämlich das Sperren bzw. Entsperren dieser Schaltelemente erläutert.

Das Sperren der Schaltelemente in der ersten Verknüpfungsmatrix M1 kann auf zwei Arten erfolgen, die als Betriebsfälle m bzw. η bezeichnet sind.

Betriebsfall m (Spaltenweises Sperren von Schaltelementen

. 1S.../1S...):

Zum spaltenweisen Sperren der Schaltelemente 1S.../1S... der ersten Matrix M1 werden den Eingangsklemmen E1, E2...Em Signale mit binären Signalelementen zugeführt, die innerhalb der Eingangsverstärker VE1, VE2....VEm mit Hilfe einer an die Einstell-Spannungsklemme UP geschalteten Einstellspannung up und einer an die Steuerspannungsklemme US geschalteten Steuerspannung us

VPA 75 E 6123a - 33 -

'709834/0823

in der Einstellspannung entsprechende Zeilensignale hohen Pegels umgesetzt werden, siehe Batriebsfälle ά bzw.. e.

Je nach dem Binärwert, nämlich L oder K eines einer Eingangsklemme E zugeführten Signalelements tritt an der betreffenden Zeilenanschlußklemme Z und der invertierten Zeilenanschlußklemme "Z jeweils ein hohes positives bzw. ein niedriges Potential, nämlich etwa O Volt auf. Das Sperren eines als Schaltelement 1S..../ 1S.... eingesetzten Speichertransistors ist, wie bereits eingangs erläutert, dadurch vorzunehmen, daß gleichzeitig an dessen Steuergate- und Drain-Bereich ein gegenüber dessen Source-Potential überhöhtes positives Potential geschaltet wird. Dadurch wird das elektrisch schwebende Gate negativ aufgeladen. Später dem Steuergate-Bereich eines solchermaßen gesperrten Speichertransistors zugeführte Lesesignale mit normalem Pegel, nämlich dem Binärwert H¹, können diesen Speichertransistor nicht aufsteuern.

In Fig. 7 sind, wie bereits erwähnt, bestimmte Schaltelemente innerhalb der ersten Matrix M1 mit einem Stern markiert. Die Markierungen geben an, welche der Schaltelemente 1S.../1S,.., in einem angenommenen Beispiel gesperrt werden sollen, nämlich bei der Spalte P1 die Schaltelemente 1S1/1, 1S2/1, "ISmTT und iSm/1; bei der Spalte P2 die Schaltelemente 1S1/2, Ts572, 1Sm/2 und 1Sm/2; bei der Spalte Pn das Schaltelement 1Sm/n.

Aus den Erläuterungen zu den Betriebsfällen d und e der Eingangsverstärker VE ist zu erkennen, welche Potentiale an den Zeilenanschlußklemmen Z bzw. Z aufgrund von Signalelementen mit den Binärwerten L bzw. H, die an die jeweiligen Eingangsklemmen E gelegt werden, auftreten. Dabei tritt bei Zuführen eines niedrigen Potentials, nämlich Binärwert L bei der Eingangsklemme E ebenfalls niedriges Potential an der Zeilenanschlußklemme Z, nämlich Binärwert L und invers dazu überhöhtes positives Potential nämlich Binärwert H¹· an der Zeilenanschlußklemme Z auf. Bei Zuführen hohen Potentials, nämlich Binärwert H bei der Eingangs-

VPA 75 E 6123 a - 34 -

"709834/0823

klemme E werden die Verhältnisse an den Zeilenanschlußkiemmen vertauscht, und zwar derart, daß überhöhtes positives Potential, nämlich Binärwert H¹ ' an der Zeilenanschlußklemme Z und niedriges Potential, nämlich Binärwert L an der Zeilenanschlußklemme 1 auftritt.

Für die Einstellungen gemäß dem angenommenen Beispiel muß zu-■ nächst die Spaltenleitung P1, an die die Drain-Bereiche der Schaltelemente 1S1/1, 1S1/1, TS27T, 1S2/1...1Sm/1 und 1Sm/i angeschlossen sind, auf Einstellspannungspotential gelegt werden, Dies kann u.a. nach einer der beiden Methoden, die bereits im Zusammenhang mit den Erläuterungen zu den Fig. 5 und 6 angegeben wurden, geschehen. Anschließend v/erden den Eingangsklemmen E1, E2...Em mit einem ersten Takt folgende Signalelemente zugeführt:

. e1=H (wird umgesetzt in Z1=H", zT=L) e2=H (wird umgesetzt in Ζ2=Η", Tl=Vj

" . .

em=H (wird umgesetzt in Zm=H'¹,

Die Schaltelemente 1S1/1, 1S2/1 und 1Sm/1 v/erden somit gesperrt, weil für sie die zum Sperren erforderliche Koinzidenz von. überhöhtem positiven Drain- und Steuergate-Potential gegenüber dem gemeinsamen Source-Potential gegeben ist. Mit einem zweiten Takt werden den Eingangsklemmen E1, E2...Em folgende Signalelemente zugeführt:

e1=H (wird umgesetzt in Z1=H", ZT= L) e2=H (wird umgesetzt in Z2=H" , Tl= L)

em=L (wird umgesetzt in Zm=L, Zm= H¹')

.

Bei diesem Vorgang wird zusätzlich das Schaltelement 1Sm/1 gesperrt. Damit sind alle Schaltelemente bei der Spaltenleitung P1 in der ersten Matrix M1 eingestellt. VPA 75 E 6123 a - 35 -

'709834/0823

Es folgt das Sperren der Schaltelemente 1S1/2, TS2'/2, 1Sm/2 Lind 1Sm/2 bei der Spaltenleitung P2» Dazu wird die Spaltenleitung P2 auf Einstellspsnnungspotential gelegt,- Anschließend v/erden den Eingangskiemmen E1, E2...Em mit einem dritten Takt folgende Signalelemente zugeführt:

e1=L (wird umgesetzt in Z1=L, ZT= H'¹) e2=L (wird umgesetzt in Z2=L, Z2= H^r')

em=L (wird umgesetzt in Zm=L, TE- H^f')

Die Schaltelemente TS1/2, 1S2/2 und ISm/2 werden dadurch gesperrt. Mit einem vierten Takt werden den Eingangsklemaen E1, E2...Em folgende Signalelemente zugeführt: e1=L (wird umgesetzt in ZI=L, ZT= H¹') e2=L (wird umgesetzt in Z2=L, Z2= H¹«)

em=H (wird umgesetzt in Zm=H'¹, Zm= L).

Bei diesem Vorgang wird zusätzlich das Schaltelement 1Sro/2 gesperrt. Damit sind alle Schaltelemente bei der Spaltenleitung P2 in der ersten Matrix M1 eingestellt. , ·

Es folgt das Sperren der Schaltelemente 1S1/n, IS2/η und 1Sm/n bei der Spaltenleitung Pn, Dazu wird die Spaltenleitung Pn auf Einstellspannungspotential gelegt. Anschließend werden den Eingangsklemmen E1, E2...Em folgende Signalelemente zugeführt:

el= H (wird umgesetzt in Z1=H^fl, ZT= L) • e2= L (wird umgesetzt in Z2=L, Z2"= H' ·)

em= H (wird umgesetzt in Zm=H¹', Zm= L)

Die Schaltelemente 1S1/n, TS2/n und 1Sm/n werden dadurch gesperrt,

VPA 75 E 6123a - 36 -

'709834/0823

Ein weiterer Takt ist nicht mehr erforderlich, weil bereits alle Schaltelemente bei der Spaltenleitung Pn in der ersten Matrix M1 eingestellt sind.

Es sind also maximal 2n Einstelltakte für Schaltelemente der ersten Matrix M1 erforderlich. Bei der bisher beschriebenen gleichzeitigen Einstellung mehrerer Schaltelemente bei einer Spaltenleitung fließt ein relativ hoher Strom über den jeweiligen Spaltentransistor SPTI..,SPTn. Die Spaltentransistoren müs~ sen daher relativ niederohmig, d.h. mit einem großen W/L-Verhältnis ausgeführt v/erden, um den Spannungsabfall über ihrer Drain-Source-Strecke kleinzuhalten. Bei Bausteinen, die eine große Anzahl von Spaltenleitungen haben, kann diese Bedingung insofern nachteilig sein, weil der Flächenbedarf eines solchen Spaltentransistors relativ groß ist. Für einen solchen Fall ist es daher vorteilhaft, die Schaltelemente bei einer Spaltenleitung nacheinander zu sperren, d.h., daß jeweils nur ein Schaltelement bei der Kreuzung einer Spaltenleitung mit einer Zeilenleitung in der ersten Matrix MI beeinflußt wird.

Betriebsfall η (individuelles Sperren von Schaltelementen 1S..,/

Zum individuellen Sperren von Schaltelementen v/erden nach Auswahl der betreffenden Spaltenleitung den Eingangsklemmen SI_f E2_a,.Em die Signalelemente mit den für die gewünschte Einstellung erforderlichen Potentialen zeitlich versetzt, zugeführt. Dabei wird das jeweils zu sperrende Schaltelement mit seinem Steuergate-Bereich auf das Einstellpotential, nämlich K¹' in bereits erläuterter Weise gelegt. Allen weiteren Schaltelementen, deren Steuergate-Bereiche über die v/eiteren Eingangskiernmon erreichbar sind, wird das dem Binärwert L entsprechende niedrige Potential zugeführt. Wenn beispielsweise das Schaltelement 1S1/1 individuell gesperrt werden soll, sind den Eingangsklemmen E1, E2...Em mit einem ersten Takt folgende Signalelemente zu liefern:

VPA 75 E 6123a - 37 -

709834/0823

el = H (wird umgesetzt in Z1 = H", Z1 = L) e2= up(wird umgesetzt in Z2 = L, Z2 = L)

em= up(wird umgesetzt in Zm = L, Zm = L)

Kit dieser Potential-Konfiguration bestehen also nur für das ausgewählte Schaltelement die für das Sperren erforderlichen Voraussetzungen. Durch Zuführen von Signalelementeii mit der Einstellspannung up bei den Eingangsklemrnen E2.,.Sm stellen sich die Zeilenanschlußkleinmen Z2, Z2«.»Zm und Zm auf den Binärwer-t L ein, siehe Betriebsfall c der Eingangsverstärker VE,

Mit eines zweiten Takt v/erden folgende Signalelemente geliefert: el= up (wird umgesetzt in Z1 = L, ZT = L) e2= H (wird umgesetzt in Z2 = H¹ ·, Z2" = L)

em= up (wird umgesetzt in Zm = L, Zm = L)

Damit wird das Schaltelement 1S2/1 gesperrt.

Mit dem vorletzten Takt werden folgende Signalelemente geliefert:

el= up (wird umgesetzt in Z1 = L₁ ZT = L)

e2= up (wird umgesetzt in Z2 = L, Z2 = L)

f
30

em= H (wird umgesetzt in Zn = H*', Zm = L)

Dpmit wird das Schaltelement 1Siu/1 gesperrt. Der letzte Takt bewirkt das Liefern folgender Signalelemente:

VPA 75 E 6123a - 38 -

"709834/0823

in.

e1=up (wird umgesetzt in Z1=L, ZT=L) e2=up (wird umgesetzt in Z2=L, Z2=L)

em=L (wird, umgesetzt in Zm=L, Ζ*5=Η'') Mit diesem letzten Takt wird das Schaltelement 1Sm/1 gesperrt.

Die Schaltelemente bei den weiteren Spaltenleitungen werden in entsprechender Yfeise eingestellt.

Als nächstes werden verschiedene Methoden erläutert, nach denen die Schaltelemente der zweiten Matrix M2, nämlich 2S1/1, 2S1/2., 2S1/6; 2S2/1, 2S2/2...2S2/6; 2Sn/1, 2Sn/2....2Sn/6 einzustellen sind.

Betriebsfall ρ (Zeilenweises Sperren von Schaltelementen 2S..,);

Die betreffenden Schaltelemente sind vom gleichen Speichertransistortyp wie die Schaltelemente in der ersten Verknüpfungsmatrix M1. Das Sperren eines solchen Schaltelements wird wiederum durch in Koinzidenz an dessen Steuergate- und Drain-Bereich angelegte, in Bezug auf das Source-Potential überhöhte positive Potentiale vorgenommen,"Es wurde bereits erklärt, wie ein Ausgangsverstärker VA durch ein entsprechendes Signal an der Steuerklemme CE dahingehend beeinflußt werden kann, daß ein Signal an der Zeilenanschlußklemme S nicht an den Funktionsausgang F weitergeleitet wird. Der Ausgangstreiber Αϊ innerhalb eines Ausgangsverstärkers VA wird nämlbh bei Zuführen eines Signals mit dem Binärwert H deaktiviert, d.h. daß an dem betreffenden Funktionsausgang F ein indifferenter Potentialzustand eintritt, siehe Betriebsfall j. Danach ist es möglich, von außen an die Bausteinschaltung über diesen Funktionsausgang F zum Zwecke des Einsteilens von Schalt-

VPA 75 E 6123a - 39 -

70983A/0823

elementen Einstellspannungspotential zuzuführen_} was in dem als Einstellsignalschalter ESS bezeichneten Teil des Ausgangsverstärkers VA den Transistor T49 leitend macht. Das an den Funktionsausgang F gelegte Signal kann auf die Zeilenanschlußklemme S durchgreifen. Es ist nun durch entsprechendes Zuliefern von Signalen möglich, beliebige Zeilenleitungen S innerhalb der zweiten Gruppe von Zeilenleitungen, nämlich in der zweiten Verknüpfungsmatrix M2 und damit die an die jeweiligen Zeilenleitungen S mit ihren Drain-Bereichen angeschlossenen Schaltelemente auszuwählen. Die Einstellspannungsklemme UP des Spaltenschalters SPS, siehe Fig. 6, wird auf Einstellspannungspotential gelegt. Die Spaltentransistoren SPT1, SPT2....SPT64 werden damit aufgesteuert und legen dieses Potential an die Spaltenleitungen, die in der in Fig. 7 angegebenen Weise mit den Steuergate-Bereichen der Schaltelemente 2S.... verbunden sind.

Mit dieser Methode können gleichzeitig alle über v/ahlweise eine oder mehrere Zeilenleitungen erreichbaren Schaltelemente gesperrt werden.

Eine mehr differenzierte Methode wird im folgenden erläutert., Betriebsfall q (Spaltenweises Sperren von Schaltelementen 2S.«)_:__

· Die Schaltelemente 2S... der zweiten Matrix M2 können vorteilhaft unter Ausnutzung der vorausgegangenen Einstellungen der Schaltelemente 1S.. ./1S... der ersten Matrix M1 beeinflußt, werden Dafür wird zunächst die Einstellspannungsklemme UP des Spaltenschalters SPS auf Einstellspannungspotential gelegt, siehe Fig. 6 und Erläuterungen dazu. Die Spaltentransistoren SPT1, SPT2^,..SPTn werden aufgesteuert und liefern dieses Potential an alle Spaltenleitungen P1, P2...Pn.

Anschließend werden zur Auswahl einer bestimmten Spaltenleitung Signalelemente mit geeigneten Binärwerten an die Eingangsklemmen E1, 22...Em geliefert. Das jeweils erforderliche Signal e

VPA 75 E 6123 a - 40 -

"709834/0823

muß ein Bitmuster haben, mit dem keines der nicht gesperrten Schaltelemente 1S.../Ts777 bei der auszuwählenden Spaltenleitung, also z.B. 1S1/1 und 1S2/1 bei der Spaltenleitung PI mit seinem jeweiligen Steuergate-Bereich auf Öffnungspotential gelegt wird. . 5 Gemäß dem in Fig. 7 gezeigten Beispiel sind demnach Signalelemente mit folgenden Binärwerten geeignet: e-1- H (wird umgesetzt in ZI=H¹," 2T= L) e2= H (wird umgesetzt in Z2=H', Z2= L)

em= H (wird umgesetzt in Zm=H', Zm= L)

Damit kann keines der Schaltelemente 1S.../1S_e.. bei der Spaltenleitung P1 auf gesteuert werden und das hohe Potential herabsetzen.

Die Schaltelemente 1S1/2 und 1S2/2 bei der Spaltenleitung P2 und das Schaltelement 1S2/n bei der Spaltenleitung Pn werden dagegen aufgesteuert. Die Potentiale dieser beiden Spaltenleitungen nehmen einen niedrigen Wert an.

Es sind also nur die Steuergate-Bereiche der Schaltelemente 2S... bei der Spaltenleitung P1, nämlich 2S1/1, 2S1/2...2S1/6 auf Einstellspannungspotential gelegt. Diese Schaltelemente können gemeinsam oder individuell mit Hilfe von an die Funktionsausgänge F angeschaltetem Einstellspannungspotential gesperrt werden, siehe Betriebsfail p.

Entsprechend ist das Sperren von Schaltelementen 2S... an den weiteren Spaltenleitungen vorzunehmen. Zur Auswahl der Spaltenleitung P2 sind beispielsweise Signalelemente mit folgenden Binärv/erten geeignet:

el= L (wird umgesetzt in Z1=L, 2T= H¹) e2= L (wird umgesetzt in Z2=L, Z2= H')

em= L (wird umgesetzt in Zm=L, Zm= H') vPA75E6i_23a 709834/0823

Es kann keines der Schaltelemente 1S.../Ts7T. "bei der Spaltenleitung P2 aufgesteuert werden, vomit das Sinstellspannungspotential an dieser Spaltenleitung erhalten bleibt. Dagegen
werden die Schaltelemente 1S1/1, TszJJ bei der Spaltenleitung P1 iind 'iS1/n bei der Spaltenleitung Pn auf gesteuert, so daß
diese beiden Spaltenleitungen auf ein niedriges Potential gelegt werden.

Betriebsfall r (Entsperren von Schaltelementen 2S. ^Jj

Die Schaltelemente können, wie bereits für den Betriebsfall 1 (Entsperren des Speichertransistors T45) erläutert, entweder
nach einer optischen oder nach einer elektrischen Methode entsperrt werden. Die optische Methode bedarf keiner weiteren

Erläuterung mehr. Das elektrische Entsperren ist wiederum auf verschiedenen Wegen zu erreichen. Hier wird als Beispiel eine vorteilhafte Ausnutzung der eingestellten Schaltelemente 1S..„/ 1S... für das Entsperren von Schaltelementen 2S... angegeben.

Das Entsperren wird durch Vernichten der negativen Ladung des elektrisch schwebenden Gates erreicht. Dazu muß der Steixergats-Bereich des betreffenden Schaltelements auf niedriges und der Source-Bereich auf hohes Potential gelegt werden.

Durch ein den Eingangsklemmen E1, E2...Em zugeführtes Signal e mit geeignetem Bitrauster ist zu erreichen, daß bei jeder
Spaltenleitung P1, P2...Pn mindestens ein Schaltelement 1S.../ 1S... aufgesteuert wird, womit jede Spaltenleitung auf ein niedriges Potential gelegt wird. Für ein solches Signal wird ein Bitmuster ausgewählt, das für keinen der Einstellvorgänge für die Schaltelemente 1S.../1S... benutzt wurde, nämlich z.B.

e1=L (wird umgesetzt in Z1=L, ZT=H^!)
¹ e2=H (wird umgesetzt in Z2=H',Z2=L)

em=L (wird umgesetzt in Zm=L, Zm=H^f)

VPA 75 E 6123a - 42 -

709834/0823

Bei dieser Potential-Konfiguration werden die Schaltelemente

1S2/2 und 1Sm/η aufgesteuert und somit alle Spaltenleitungen auf niedriges Potential gelegt. Dieses Potential nehmen auch die Steuergate-Bereiche aller Schaltelemente 2S... an« Das hohe Potential wird den Source-Bereichen aller dieser Schaltelemente über die Source-Steuerklemme SST2, die in allen übrigen Betriebsfällen auf niedrigem Potential liegt, zugeführt.

Durch Auswahl anderer Bitmuster für Signale e kann wiederum unter Ausnutzung der eingestellten Schaltelemente 1S.. ./'IS. .7 ein spaltenweises Entsperren von Schaltelementen 2S... vorgenommen v/erden.

Betriebsfall s (Entsperren von Schaltelementen 1S.../1S...')_;

Eine einfache Möglichkeit, diese Schaltelemente auf elektrischem Wege zu entsperren, besteht darin, daß die Ausgänge aller Eingangsverstärker VE'deaktiviert werden, d.h. daß an alle Zeilenanschlußklemmen Z1, ZT; Z2, Z2"...Zm, Zm Zeichen mit dem Binär- - wert L gelegt v/erden, siehe Betriebsfall c der Eingangsverstärker VE. Damit liegen die Steuergate-Bereiche aller Schaltelemente IS.../1S... auf niedrigem Potential. Das niedrige Potential an der Source-Steuerklenme SST1 wird abgeschaltet und durch ein hohes Potential ersetzt. Damit werden alle bisher gesperrten Schaltelemente 1S.. ./'iS.., gleichzeitig durch Vernichten der negativen Ladung ihrer elektrisch schwebenden Qates entsperrt.

Das beschriebene Ausführungsbeispiel der erfindungsgemäßen Bausteinschaltung ist so ausgebildet, daß sich die zugehörigen Elemente in einem einzigen in Halbleitertechnik integrierten Baustein befinden.

VPA 75 E 6123a - 43 -

709834/0823

. Ht >

Die vorteilhafte Schaltungstechnik, in der die beiden Matrizen M1 und K2 ausgeführt sind, ergibt einen v/eiteren Vorteil bei der Auslegung der Herstellungsmasken. So können z.B. jeweils zwei benachbarte Gruppen von Schaltelementen, nämlich 5 solchen, die jeweils zwei benachbarten Spaltenleitungen zugeordnet sind, auf der Chip-Fläche so angeordnet sein, daß sie eine genieinsame Leiterbahn zum Anschluß der Source-Bereiche haben. Daraus ergibt sich eine Flächenersparnis, womit die Packungsdichte erhöht v/erden kann.

Schließlich wird noch auf ein Ausführungsbeispfel der Bausteinschaltung hingewiesen, bei der ihr zuzuführende Signale, die mehrere Signalelemente umfassen, im Seriencode einer besonderen Klemme zugeführt werden, an die ein Serien-Parallel-Umsetzer angeschlossen ist, der diese Signale dann im Parallelcode an zur Bausteinschaltung gehörende weitere Elemente weitergibt.

Für das beschriebene Ausführungsbeispiel sind Schaltelemente vorgesehen, die als Speichertransistoren mit elektrisch schweb endein Gate ausgeführt sind. Die Erfindung ist jedoch nicht auf die Verwendung derartiger Schaltelemente beschränkt. Vielmehr sind diese auch als Tetroden mit elektrisch schwebendem Gate ausführbar,

Aufstellung der verwendeten Hinweiszeichen. 15 Patentansprüche
7 Figuren

VPA 75 E 6123a - 44 -

709834/0823

Claims (15)

Patentansprüche

1. Bausteinschaltung, die Eingangsklemmen hat, denen jeweils ein Eingangssignal zugeführt wird, woraufhin über ihre Ausgangsklemmen ein Ausgangssignal geliefert wird, das auch davon abhängig ist, wie die Bausteinschaltung vorher auf elektrischem Yfege hierfür eingestellt \Arurde, und die aus binär ausgenutzten elektronischen Schaltelementen, insbesondere Transistoren aufgebaut ist, die matrixartig an Zeilen- und Spaltenleitungen angeschlossen sind, insbesondere für Fernsprechvermittlungsanlagen, dadurch gekennzeichnet , daß sie mehrfach jeweils mit Hilfe eines den Eingangsklemmen (E1, E2...Em) zugeführten ersten'Einstellsignals und eines gleichzeitig den Ausgangsklemmen (A1, A2...Ap) zugeführten zweiten Einstellsignals einstellbar ist und daß das den Eingangsklemmen (E1, E2..,Em) zugeführte Eingangssignal bestimmten Zeilenleitungen (Z1, Z2...Zm) zugeführt wird, während das den Ausgangsklemmen (A1, A2...Ap) zugeführte Einstellsignal sich auf mindestens eine gesamte Spaltenleitung (P1) über Umschalter (AS1, AS2...ASp) auswirkt, die den Ausgangssignalweg von den Ausgangsklemmen (A1, A2...Ap) wegschalten.

2, Bausteinschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Einstellsignal bestimmten Zeilenleitungen (Z1, ZT; Z2, Z2...Zm, Zm) einer ersten Gruppe von Zeilenleitungen zugeführt wird und daß bei der damit verbundenen Einstellung nur Schaltelemente (1S...) eingestellt werden, die an Zeilenleitungen dieser Gruppe angeschlossen sind, daß zur Einstellung von Schaltelementen (2S...), die an nicht zur ersten Gruppe gehörenden Zeilenleitungen (S1, S2...Sp), also an einer zweiten Gruppe, angeschlossen sind, die vorherige Einstellung von Schaltelementen (1S...) ausgenutzt wird , und zwar derart, daß nunmehr ein drittes Einstellsignal den Eingangsklemmen (E1, E2...Em) zugeführt wird, das sich vermittels eingestellter Schaltelemente (1S...) auf mindestens eine Spaltenleitung (z.B.PI) auswirkt, während sich gleichzeitig ein

VPA 75 E 6123 a ■ . 47 „ '

- 709834/0823

den Ausgangsklemmen (A1, A2...Ap) zugeführtes viertes Einstellsignal· auf bestimmte Zeilenleitungen (z.B. S1) der zweiten Gruppe auswirkt, v/o zu die vorherige Wegschaltung des Ausgangssignalweges aufgehoben wird.

3. Bausteinschaltung nach Anspruch 1 oder 2_fdadurch gekennzeichnet , daß der eine oder andere binäre Zustand eines Schaltelements (1S.,./2S...) mit Hilfe unterschiedlicher Einstellsignale eingestellt wird, die Signalelemente entsprechend dem Binärcode haben.

4. Bausteinschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das den Eingangsklemraen (El, E2...Em) zugeführte Einstellsignal einige Signaleleinente mit erhöhtem Signalpegel hat und daß sich diese Signalelemente auf Schalter (ES1, ES2...ESm) auswirken, die in die Zeilenleitungsanschlüsse (Z1, Z2...Zm) eingefügt sind und die infolge ihrer Betätigung entweder den einen oder anderen binären Zustand mindestens eines angesteuerten Schaltelementes (1S.../

-2S...) zustande bringen.

5. Bausteinschaltung nach einem der verhergehenden Ansprüche, dadurch gekennzeichnet, daß die Eingangskieramen (z.B. E1) mit Eingängen zeilenindividueller Eingangsverstärker (z.B. "VE1) verbunden sindj welche eine erste_f und eine zweite Treiberstufe haben, daß diese Treiberstufen jeweils einen negierenden Ausgang haben, daß der Ausgang der ersten Treiberstufe jeweils mit dem Eingang der zweiten Treiberstufe und einer ersten der ersten Treiberstufe zugeordneten Zeilenleitung (z.B. Z1) der ersten Gruppe verbunden ist-, daß der Ausgang der zweiten Treiberstufe mit einer zweiten dieser Treiberstufe zugeordneten Zeilenleitung (z.B. ZT) der ersten Gruppe verbunden ist, daß diese paarweise zusammengefaßten

. Zeilenleitungen (Z1, ZT) über je ein NICHT-Glied und einen gemeinsamen Schwellwertschalter mit der betreffenden Eingangsklemme (E1) verbunden sind, daß bei Zuführen eines Signalelements bei dieser Eingangsklemme (E1) mit einer ersten oder

VPA 75 E 6123a - 43 -

'709834/0823

einer davon abweichenden zweiten Amplitude vorgegebener Größe dementsprechend der ersten Zeilenleitung (Z1) der Binärwert L und der zweiten Zeilenleitung (ZT) der Binärwert H bzw. umgekehrt zugeführt werden und daß bei Überschreiten der vorgegebenen Amplitude eines Zeichenelements die Ausgänge beider Treiberstufen deaktiviert werden, wodurch der ersten Zeilenleitung (Z1) und der zweiten Zeilenleitung (ZT) jeweils ein Zeichen mit dem Binärwert L zugeführt wird.

6. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Einstellung von einzelnen Schaltelementen (1S...) bei den Kreuzungen der Zeilenleitungen der ersten Gruppe (Z1, zTj Z2, TU.., Zm, Zm) mit den Spaltenleitungen (P1, P2...Pn) je Spalte dadurch erreicht wird, daß den Steuergates nicht· einzustellender Schaltelemente durch Deaktivieren der Ausgänge der zugeordneten Treiberstufen Zeichen mit dem Binärwert L zugeführt werden.

7. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Einstellung von einzelnen Schaltelementen (2S...) bei den Kreuzungen der Zeilenleitungen der zweiten Gruppe (S1, S2...S6) mit den Spaltenleitungen (P1, P2.„.Pn) je Zeile dadurch erreicht wird, daß den Eingangsklemmen (E1, E2...Em) solche Signalelemente zugeführt werden, die die zuvor eingestellten Schaltelemente (1Se.») bei den Kreuzungen der Zeilenleitungen der ersten Gruppe (Z1, ZT; Z2, 22". ..Zm, Zm) mit allen auszuschließenden Spaltenleitungen stromdurchlässig machen.

8. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der eine oder.andere binäre Zustand von Schaltelementen (1S.../2S...) dadurch zustande gebracht wird, daß nach Einstellung des einen binären Zustandes, der als Anfangszustand ausgenutzt wird, also nach Löschen die Zustände der Schaltelemente (1S.../2S...) neu eingestellt werden, wobei zur Einstellung des anderen

VPA 75 E 6123a - 49 -

' 709834/0823

binären Zustand.es nur die betreffenden Schaltelemente (1S.../ 2S...) erfaßt werden.

9. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei den Kreuzungen der Zeilenleitungen (Z1, ZT; Z2, Z2~. ..Zm, 2m/ S1, S2...S6) mit den Spaltenleitungen (P1, P2...Pn) jeweils nur ein Schaltelement angeschlossen ist, daß die Schaltelemente (1S.../2S...) dadurch elektrisch einstellbar sind, daß sie als Feldeffekt-Transistoren mit elektrisch schwebendem Gate ausgebildet sind, daß Steuergate- und Drain-Bereiche dieser Schaltelemente (1S.../2S...) an die jeweils entsprechenden Zeilenleitungen (Z1, ZT; Z2, Z2~. ..Zm, Z5"/S1, S2..»S6) bzw. Spaltenleitungen (P1, P2...Pn) angeschlossen sind, daß die Source-Bereiche aller Schaltelemente (1S.../2S»..) miteinander verbunden sind und daß beliebig auswählbare Schalt-, elemente (1S.../2S«.„) durch Koinzidenz von Potential an ihren Steuergate-, Drain- und Source-Bereichen einstellbar sind.

10. Bausteinschaltung nach Anspruch 9, dadurch ge kenn zeichnet, daß die Source-Bereiche aller Schaltelemente (1S.../2Sc..) über eine Source-Steuerklemme (SST) auf ein erstes Potential für Einstell- bzw. Abfragevorgänge oder ein zweites Potential für Löschvorgänge schaltbar sind.

11. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Umschalter (AS1, AS2...ASp) jeweils aus einem elektronischen Ruhekontakt und einem elektronischen Arbeitskontakt zusammengesetzt sind und daß diese Umschalter (AS1, AS2...ASp) über eine Umsteuerklemme (CE)_tsteuerbar sind.

12. Bausteinschaltung nach einem der vorhergehenden Ansprüche, bei der die Anzahl der Spaltenleitungen wesentlich größer als die Anzahl der Ausgangsklemmen ist, dadurch gekennzeichnet, daß die für die Ausgangsklemmen (A1,

VPA 75 15 6123a

- 50 -

' 709834/0823

er.

A2...Ap) vorgesehenen Umschalter (AS1, AS2...ASp) dazu ausgenutzt sind, den Ausgangsklemmen (Al, A2...Ap) zugeführte Einstellsignale zu einem Decoder (DEC) durchzuschalten und daß dieser Decoder (DEC) in Form einer Decodiermatrix (SPS) aufgebaut ist.

13. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Entladen von parasitären Kapazitäten (CP1, CP2...CP64) je Spaltenleitung (P1, P2...P64) ein individueller Entladeschalter (T53, T54...T55) vorgesehen ist, daß die Steuergates aller Entladeschalter (T53, T54...T55) an eine Entladesteuerklemme (SE) angeschlossen sind und daß dieser Entladesteuerklemme (SE) am Ende eines Einstellvorgangs ein Steuersignal zum Einschalten der Entladeschalter (T53, T54...T55) zugeführt wird.

14. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ihr zuzuführende Signale, die mehrere Signalelemento umfassen, im Serien-

- code einer besonderen Klemme zugeführt werden, an die ein Serien-Parallel-Umsetzer angeschlossen ist, der diese Signale dann im Parallelcode an zur Baustein-geliorenae weitere Elemente weitergibt.

15. Bausteinschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die zugehörigen Elemente in einem einzigen in Halbleitertechnik integrierten Baustein befinden.

YPA 75 E 6123 a

709834/0823