DE2735976A1

DE2735976A1 - Elektronisch veraenderbare diodenlogikschaltung

Info

Publication number: DE2735976A1
Application number: DE19772735976
Authority: DE
Inventors: Karvel Kuhn Thornber
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1976-08-16
Filing date: 1977-08-10
Publication date: 1978-02-23
Also published as: FR2362443B1; DE2735976C3; SE7709146L; BE857711A; CH621657A5; FR2362443A1; GB1536374A; ES461619A1; JPS5323531A; NL7708974A; US4056807A; IT1083910B; CA1073057A; DE2735976B2; SE414569B

Description

BLUMBACH · WESER . _3ΕΓ*(3£Ν KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult tacledcestraße 43 8000 München 60 Telf-fon (089) 883603/883604 Telex 05-212513 Telegramme Palentconsult Patentconsult Sonner.berger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 01-186237 Telegramme Paientconsult

WESTERN ELECTRIC COMf¹ANY Thornber, K.K.

Incorporated

NEW YORK, N.Y. 10007 USA

Elektronisch veränderbare Diodeniogikschaltung

Die Erfindung betrifft eine Halbleitervorrichtung mit einer MxN-Zeilen-Spaltenanordnung von Logikzellen mit drei Anschlüssen, wobei jede Zelle einen unterschiedlichen ersten und einen unterschiedlichen zweiten Hochstrom-Zellenanschluß besitzt, die einen getrennten Hochstromweg für jede Zelle definieren, jede Zelle im wesentlidien aus einem unterschiedlichen, elektrisch programmierbaren Halbleiterspeicherelement in Reihe mit einem getrennten, einseitig leitenden Sperrelement besteht, das einen hohen Strom zwischen dem ersten und zweiten Hochstrom-Zellenanschluß nur in einer Richtung über die Zelle fließen läßt und in der anderen Richtung sperrt, und jedes Speicherelement einen Niedrigstrom-Gatteranschluß aufweist, an den zum Programmieren des Speicherelements eine Spannung anlegbar ist,

809803/0743

München: R. Kramer Oipl.-Ing. . W Wo-.fi Dipl.-Phys. Dr. rer. nal. · P. Hirsch Dipl.-Ing. . HP. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. G. Blumbsrfi Dipl. Ing · P. Bergen Dipl. Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

2/358/6

mit einer ersten Vielzahl von M elektrisch leitenden Zeilengatterleitungen, die je die Niedrigstrom-Gatteranschlüsse der Speicherelemente in allen Zellen einer Zeile mit jeweils einem anderen Gattereinschreib-Zeilenanschluß verbinden, mit einer zweiten Vielzahl von M elektrisch leitenden Zeilenleitungen, die je die ersten HochstromanschlUsse aller Zellen einer Zeile mit jeweils einem anderen Zeilenleitungs-Signalanschluß verbinden, und mit einer dritten Vielzahl von N elektrisch leitenden Spaltenleitungen, die je die zweiten Hochstromanschlüsse aller Zellen einer Spalte mit jeweils einem anderen Spaltenleitungssignalanschluß und Spaltenlastanschluß verbinden.

In der US-Patentschrift 3 818 452 (18. Juni 1974) ist eine neu programmierbare Logikschaltung vom Typ der Gatterlogik beschrieben. Bei dieser Scha I tu ng enthält eine zweidimensionale orthogonale Anordnung von Kreuzpunkt- Logikzellen an jedem Kreuzpunkt ein Gatterelement in Form eines sog. IGFET-(insulated gate field effect transistor) Schaltelementes, das in Reihe mit einem programmierbaren Speicherelement in Form eines Transistors mit schwimmendem Gate geschaltet ist.

809808/07A3

Die Anordnung kann ein Ausgangssignal erzeugen, das die Bool'sche Funktion mehrerer binärer Eingangslogiksignale als Variable liefern kann. Diese Anordnung wird jedoch programmiert (eingeschrieben) mit Hilfe von Lawinen-Durchbruchsvorgängen, die durch Impulse hoher Spannung hervorgerufen werden, welche an den Source- und Drain-Anschluß (Hochstromanschlüsse) gewählter Transistoren mit schwimmendem Gate in der Anordnung angelegt werden. Es gibt keine einfache Möglichkeit, eine solche Anordnung elektrisch zu löschen. Daher ist die Anpassungsmöglichkeit und Brauchbarkeit einer solchen Logikschaltung verhältnismäßig beschränkt. Darüberhinaus ist der Zugriff zu den logischen Funktionen in der Anordnung vom Individual-Gate-Typ, bei dem die binären Logiksignal-Variablen (1 oder 0/ wahr oder falsch) während der Berechnung an die Ga te-Anschlüsse (Niedrigstromanschlüsse) der IGFET-Gatterelemente in den Kreuzpunkten der Anordnung angelegt werden. Solche Logikanordnungen vom Individual-Gate-Typ sind jedoch komplizierter und benötigen mehr Platz auf dem Halbleiterplättchen als Diodenlogikanordnungen (Anordnungen mit einer Diode in jedem Kreuzpunkt anstelle eines Transistor-Gatters). Inder vorgenannten US-Patentschrift sind zwar auch programmierbare Diodenlogikanordnungen offenbart,

809803/074 3

2 / J ι» ::·

die aber in keiner Weise neu programmierbar sind. Demgemäß ist es erwünscht, eine Logikschaltungsanordtiung zu schaffen, die elektrisch neu programmierbar ist und die Vorteile der Diodenlogikanordnungen besitzt.

Zur Lösung dieses Problems geht die Erfindung aus von einer Halbleitervorrichtung der eingangs genannten Art und ist dadurch gekennzeichnet, daß jeder Spaltenlastanschluß mit einem ersten Anschluß eines unterschiedlichen Zweipol-Spaltenlastelementes zur Sperrung des Stromes in der einen Richtung verbunden ist.

Eine orthogonale XY-Zeilen-Spalten-Kreuzpunktanordnung von elektronisch neu programmierbaren, miteinander verbundenen Logikzellen enthält an jedem Kreuzpunkt eine Logikzelle, die im wesentlichen aus einem einseitig gerichteten Diodenelement in Reihe mit einem elektrisch neu programmierbaren Transistor-Speicherelement besteht. Beispielsweise kann jedes Speicherelement dieser Art aus einer Transistor-Speicherzelle bestehen, die in der US-Patentschrift 3 877 054 (8. April 1975) beschrieben ist. Die Source-Anschlüsse aller Transistor-Speicherzellen

809808/07 A3

ORIGINAL INSPECTED

-70

sind in jeder gegebenen Spalte (X = a) miteinander mit einer getrennten Spaltenleitung verbunden. Jede Spa I fen leitung bildet eine Variablcn-Eingangslogiksignal-Spaltenleitung, wobei jeweils eine solche Leitung für jede Spalte von Zellen vorhanden ist. Jede dieser Logiksignal-Spaltenlsitungen ist in Reihe über ein getrenntes, zweckmäßig einseitig gerichtetes Einschreibbetätigungs-Spaltenlastelement (Dioden-Widerstandselement) mit einem einzelnen, der Anordnung gemeinsamen Schreibbetäfigungs-Wählschalter verbunden, um eine Verbindung zu geeigneten Spannungsquellen (oder Erde) für Schreibbetätigungs- und logische Berechnungs-Operationen für die gesamte Anordnung zu wählen. Jedes solche Lastelenient hat einen ausreichend großen elektrischen Widerstand, um einen Einschreib-Spannungsabfall zu erzeugen. Der Drain-Anschluß jedes Transistor-Speicherelements in jeder gegebenen Zeile ist jeweils in Reihe mit einem anderen der einseitig gerichteten Diodenelemente, die alle die gleiche Stromrichtung haben, an eine dieser Zeile zugeordnete Logiksignal-Zeilenleitung angeschaltet. Der Gate-Anschluß (Niedrigstromanschluß) jedes Transistor-Speicherelements in einer gegebenen Zeile (Y = b) ist mit einer getrennten Einschreib-Gatezeilenleitung verbunden, die über einen Anschluß mit einem Wählschalter gekoppelt ist. Dieser wählt die gegebene Zeile für eine Anschaltung an eine Einschreib-

809808/07A3

ORIGINAL INSPECTED

27 3b

Lösch- oder Logikberechnungs-Spannungsquelle (oder Erde) aus. (Der Source- und Drain-Anschluß eines Transistors sind auch als Hochstromanschlüsse bekannt.)

Bei einem speziellen Ausführungsbeispiel der Erfindung (Fig. 2) ist eine Logikschaltung ausgehend von der oben beschriebenen XY-Anordnung von miteinander verbundenen Logikzellen verwirklicht. Diese Anordnung ist zusätzlich mit Zugriffsschaltungen versehen, die eine Verwendung der Anordnung als elektrisch neu programmierbare Logikschaltung zur Durchführung einer Vielzahl von gewählten Logikfunktionen mit vielen binären logischen Variablen ermöglicht. Jede der Logiksignal-Zeilenleitungen ist in Reihe über ein getrenntes Zeilenleitungs-Lastelement mit einem Wählschalter verbunden, um eine Umschaltung zwischen einer Spannungsquelle zur Betätigung der logischen Berechnung und einer Spannungsquelle (einschließlich Erde) für die Betätigung des Einschreibens zu ermöglichen. Jede Spaltenleitung besitzt einen getrennten Anschluß, der mit einem unterschiedlichen Logiksignal-Spaltenwählschalter verbunden ist, um die binären Logiksignale für die gegebene Spaltenleitung zu liefern oder eine gegebene Spaltenleitung selektiv mit einem Spannungsdetektor oder Erde entsprechend

803808/0743

2736976

dem jeweiligen Wunsch während der Operation zu verbinden. Auf diese Weise wird eine elektrisch neu programmierbare Logikschaltungsanordnung realisiert, die eine Vielzahl von Logikfunktionen vieler binärer Variabler berechnen kann, wobei die Art der Funktionen von der gewählten Einstellung der Logiksignal-Wählschalter und der vorhergehenden Programmierung jedes Speicherelementes der Logikzellen abhängt und die "Wahr"-Werte der Variablen durch die Einstellung der Logiksignal-Spaltenwählerschalter bestimmt werden.

Bei einem weiteren speziellen Ausführungsba spiel der Erfindung (Fig. l)wird eine elektrisch neu programmierbare universelle

2ⁿ

Logikschaltung geschaffen, bei der jede der 2 Booleschen Funktionen von η binären Logik-Variablen programmiert und berechnet werden kann. Diese Schaltung wird ausgehend von der oben beschriebenen Anordnung von miteinander verbundenen Logikzellen realisiert, wobei die jeweilige Funktion von der anfänglichen Programmierung (Einschreiben) und Neuprogrammieren mit Löschen (Neueinschreiben) abhängt. Wiederum ist die oben beschriebene XY-Anordnung von miteinander verbundenen Logikzellen der Ausgangspunkt für die universelle Logikschaltung, ebenso wie bei dem oben beschriebenen Ausfuhrungsbeispiel für die neu

809808/0743

273b9/

programmierbare Logikschaltung. Andererseits sind alle Logiksignal-Zeilenleitungen über ein Netzwerk von Binärvoriablen-Zeilenschaltern mit einem einzelnen Schalter für die Anordnung verbunden, um zwischen einer Schreibbetätigungs-Spannungsquelle und einer Berechnungs-Spannungsquelle für die gesamte Anordnung zu wählen. Jeder Anschluß der Logiksignal-Spaltenleitungen ist außerdem über ein Netzwerk von Binärvariablen-Spaltenschaltern mit einem unterschiedlichen Schreib-Berechnungs-WähIschalter verbunden, um zwischen geeigneten Spannungsquellen (einschließlich Erde) und Spannungsdetektoren fUr die Lesesignale bei den logischen Berechnungen zu wählen. Bei dieser Schaltung wird die Art der berechneten Booleschen Funktion durch das vorhergehende Einschreiben in jedes der Speicherelemente der logischen Zellen bestimmt, während die "Wahr"-Werte der Binärvariablen durch die Einstellung der Zeilen- und Spaltenschalter in den Netzwerken gegeben ist. Auf diese Weise kann die gleiche BooI'sehe Funktion wiederholt für unterschiedliche "Wahr"-Werte von Variablen ohne zwischenliegendes Einschreiben oder Löschen (Neuprogrammieren) berechnet werden.

809808/07A 3

2 V 3 b j V G "H

Bei allen Ausfühiungsbeispiclen der Erfindung wird die Auswahl einer logischen Zelle sowohl zum Programmieren als auch für die Berechnung unter Verwendung der gleichen Zugriffsleifungen erreicht, wodurch Platz auf dem Halbleiferplättchen gespart und die Anzahl von externen Leitungen kleingehalten wird.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 das Schaltbild einer universellen, elektrisch

neu programmierbaren Logikschaltung als Ausführungsbeispiel der Erfindung/

Fig. 2 das Schaltbild einer elektrisch neu programmierbaren Dioden-Logikschaltung als weiteres Ausführungsbeispiel der Erfindung;

Fig. 3 das Schaltbild einer universellen Logikschaltung zur Erläuterung der Betriebsweise der Logikschaltung nach Fig. 1;

Fig. 4 das Schaltbild einer Anordnung von Logiksignal-

Schaltern zur Verwendung in einem alternativen Ausführungsbeispiel der universellen Logikschal rung nach Fig. 1.

809808/0743

2 V 3 b b 7 "δ

Um das Verständnis des Aufbaus der Logikschaltung 100 in Fig. zu erleichtern, ist es zweckmäßig, das zu erreichende Ergebnis genauer zu verstehen. Das läßt sich durch eine Erläuterung der universellen Logikschaltung 300 in Fig. 3 erreichen. In der Schaltung 300 kann jede Bool'sche Funktion f von vier Variablen A, B, C und D wie folgt programmiert und berechnet werden. Die Schalter in den Spalten A, B, C, D werden entsprechend den folgenden "Wahl-Falsch"-Regeln eingestellt: wenn eine Gruppe von Schaltern in den A, B, C oder D entsprechenden Spalten in der unteren Stellung ist, dann ist A, B, C bzw. D "wahr" und umgekehrt, wenn eine solche Gruppe von Spaltenschaltern in der oberen Lage ist, dann ist die entsprechende logische Variable "falsch". Andererseits wirde in jedem der Zeilen-Spaltenkreuzpunkte der Schalter des Kreuzpunktes abhängig von der gewünschten Bool'schen Funktion geöffnet oder geschlossen. Wenn beispielsweise (entsprechend der Darstellung in Fig. 3) der Kreuzpunktschalter in der äußersten Position links unten geschlossen ist, während alle anderen Kreuzpunktschalter offen sind, dann entspricht das sich ergebende Ausgangssignal der Bool'schen Funktion f = ABCD (die Funktion f ist "wahr", wenn und nur wenn A, B, C, D alle "falsch" sind; im anderen Fall ist f falsch ), d.h. der Detektor

809808/0743

2736976

zeigt einen Strom an, wenn und nur wenn dieser speziellen Wahr-Falsch-Kombination der vier Variablen A, B, C, D durch die (in Fig. 3 gezeigte) Einstellung der Schalter in den Spalten A, B, C und D genügt wird. Als weiteres Beispiel läßt sich die Funktion f = ABCD (f ist "wahr", wenn und nur wenn A "wahr", B "falsch", C "wahr", D "wahr" sind und im anderen Fall ist f "falsch") erhalten, indem alle Kreuzpunktschalter mit Ausnahme des Schalters in der äußersten Position oben links geöffnet wenden. Als weiteres Beispiel erhält man, wenn alle Kreuzpunktschalter mit Ausnahme des Schalters in der äußersten Position ganz unten links und des Schalters in der äußersten Position ganz oben links geöffnet werden, die Funktion f = AB(CD +CD ), d.h. f ist "wahr", wenn und nur wenn sowohl A als auch B "falsch" sind, während C und D beide "wahr" oder beide "falsch" sind. Auf entsprechende Weise können alle 2 möglichen Bool'schen Funktionen von ABCD mit Hilfe der entsprechenden 2 möglichen Einstellungsgruppen der 4x4 = 16 Kreuzpunktschalter erhalten werden. Die Einstellung der Kreuzpunktschalter in der Schaltung 300 (Fig. 3) entspricht dem Einschreiben und Löschen der Kreuzpunkt-Speicherzellen in der Schaltung 100 (Fig. 1). Die Einstellung der Schaltergruppen in der Schaltung 300 entspricht der logischen Berechnung in der Schaltung 100.

809808/0743

2 7 3 b ¹L' 7 i

Es sei jetzt auf Fig. 1 eingegangen. Die universelle Igische Schaltung 100 enthält eine 4 χ 4-Reihen-Spalrcn-XY-Kreuzpunktanordnung von Logikzellen, wobei jede Zelle sich an einem anderen Kreuzpunkt befindet. Die Logikzellen der Kreuzpunkte sollen zwar anhand der Zelle 110 ganz oben links beschrieben werden, aber es sei darauf hingewiesen, daß alle anderen KreuzpunktzcÜen entsprechenden Aufbau haben. Die Logikzelle 110 enthält ein IGFET-Halbleiterspeicherelement 101 in Reihe mit einem Halbleiter-Diodenelement 102. Beispielsweise kann das IGFET-Speicherelement 101 ein Doppeldielektrik-Speichertransisfor entsprechend der Erläuterung in der US-Patentschrift 3 877 054 (8. April 1975) sein. Die Spannungen und die Stromrichtung werden zwar anhand der N-MOS-Technologie (N-Kanal-Metall-Oxid-Halbleiter-IGFET) beschrieben, es sei aber darauf hingewiesen, daß bei entsprechenden Änderungen für die Polarität der Spannungen sowis der Stromrichtungen auch die P-MOS7 C-MOS-(komplementäre MOS-) oder D-MOS-(doppe!tclffundierte MOS-)-Technologie benutzt werden kann. Der Doppe Idielektrik-IGFET 101 ist mit einem ersten Hochstromanschluß (Source) an eine Spaltensignalleitung 103 und mit einem zweiten Hochstromanschluß (Drain) an einen Anschluß der Diode 102 (in der in der Zeichnung angegebenen Stromrichtung) angeschaltet. Der andere Anschluß

809808/0743

der Diouc 102 liegt an einer Zeilensignalleitung 105. Die Diode läßt den Strom nur in einer Richtung, nämlich in Richtung von der Diode 102 zum IGFET 101 durch und sperrt den Strom in der entgegengesetzten Richtung.

Der Niedrigstromanschluß (gate) des IGFET 101 ist mit einer Gate-Einschreib-Zeilenleitung 104 verbunden . Die linke Seite dieser Zeilenleitung 104 führt zu einem Gate-Zeileneinschreib-Schalter 114 zum Anschalter der Gate-Zeilenleitung 104 entweder an eine Spannungsquelle V₄ mit typisch etwa 25 - 40 V, eine Spannungsquelle -V. mit typisch etwa -25 bis -40 V oder an eine Spannungsquelle V. mit typisch etwa 5 V (oder, wie oben erläutert, alternativ V-) oder an Erde. Der Schalter 114 ist zwar in der Zeichnung als einpoliger Schalter mit vier Schaltstellungen dargestellt, aber es können in bekannter Weise zahlreiche Anordnungen von elektronischen Transistorschaltern für diesen Zweck benutzt werden. Die Zeilensignalleitung 105 verbindet den anderen Anschluß aller Dioden in den Zellen der ersten (obersten) Zeile mit einer Zeilenschaltanordnung 120. Diese Anordnung enthält eine Vielzahl von IGFET-Schalttransisroren, deren Gate-Anschlüsse durch die logischen Werte der Binärsignale

809808/0743

2 V 3 b S 7 G \A it

C, C (C ~ negativer Wert von C), D und D gesteuert werden. Das heißt, das Signal C schaltet die von ihm gesteuerten Transistoren ein, wenn C "wahr" ist und schaltet sie aus, wenn C "falsch" ist, wahrend das Signal C die von ihm gesteuerten Transistoren einschaltet, wenn C "falsch" ist (C ist "wahr"), und schaltet sie aus, wenn C "wahr" ist (C ist "falsch"). Entsprechendes gilt für die Signale D und D . Auf diese Weise erfüllt die Anordnung 120 eine ähnliche Funktion wie die Schalter in den Spalten C und D der oben beschriebenen Schaltung gemäß Fig. 3. Die Schalter ganz rechts in der Anordnung 120 führen zu einem einpoligen Schalter 121 mit zwei Schaltstellungen für die Berechnungsbetätigung, der die Schalttransistoren der Anordnung wahlweise an eine Spannungsquelle V_ mit typisch etwa 10 V oder an Erdpotential anlegt.

Die Spaltensignalleitung 103 führt mit ihrem oberen Ende zu einer Spaltensignal-Schaltanordnung 160, die der Anordnung 120 mit der Ausnahme entspricht, daß sie durch Signale gesteuert wird, welche den logischen Werten von A, A, B und B entsprechen. Die obersten Schalter in der Anordnung 160 sind mit einem einpoligen Detektorschalter 161 mit zwei Schaltstellungen verbunden, der die Transistoren

809808/0743

2 7 J b 3 7

IO

in dieser Anordnung wahlweise mit einem Spannungsdelektor D oder Erde verbindet. Die Spaltensignal leitung 103 ist außerdem mit einem Anschluß eines einseitig leitenden Impedanzelementes 133 in Form beispielsweise eines IGFET mit einem Kurzschluß zwischen Drain und Gate verbunden, das eine verhältnismäßig hohe Impedanz (kleines Verhältnis von Kanalbreite zu Kanal länge (2/L) ) irn Vergleich zu der der Diode besitzt. Dieses Impedanzelement 130 sperrt praktisch vollständig jeden Stromfluß auf der Spaltensignal leitung 103 in Richtung nach unten (Fig. 1) und bietet einen so großen Widerstand R,. für einen Stromfluß auf der Spaltenleitung 103 in Richtung nach oben, daß sich ein Spannungsabfall über dem Impedanzelement 133 von beinahe V„ (etwa gleich V ./2 ) mit typisch etwa 12,5 - 20 V ergibt, wenn das obere Ende der Leitung geerdet ist, während das untere Ende an V„ liegt. Jede der anderen Spaltensignalleitungen ist am unteren Ende mit einem getrennten Impedanzelement verbunden, das im wesentlichen identisch mit dem Impedanzelement 133 ist. Die Impedanzelemente sind mit ihrem anderen Anschluß gemeinsam mit einer Schreibbetätigungsleitung 144 verbunden, die an einem Schreibbetätigungsschalter 153 liegt, der die Leitung 144 wahlweise an die Spannung V„ oder Erde anschließt.

809808/0743

27 3b ι Mt

Zum Einschreiben in eine Logikzelle an einem gegebenen Kreuzpunkt in der Anordnung von Logikzellen der Schaltung 100 werden die Schalter in den Anordnungen 120 und 160 durch Signale A, A, B, B, C, C, D und D so eingestellt, daß nur die jeweilige Zeilensignalleitung des Kreuzpunktes und die jeweilige Spaltensignalleitung des Kreuzpunktes mit den Schaltern 121 bzw. 161 verbunden sind. Beispielsweise werden zum Einschreiben in die Zelle 110 die oben beschriebenen Werte der Logiksignale A, A,B und B wie folgt au die Schaltanoidnung gegeben: A ist "falsch" und B ist "falsch" . Die Signale C, C , D und D werden an die Schaltanordnung 120 wie folgt gegeben: C ist "wahr" und D ist "wahr". Gleichzeitig werden die Schalter 121 und 161 so eingestellt, daß sie die beiden Leitungen mit Erde verbinden (d.h., es gilt die in Fig. 1 gezeigte Einstellung). Der Schreibbetmigungsschalter 153 wird auf V- eingestellt (wie in Fig. 1), der Gate-Zeilenschalter 114 wird auf V. zur

Erzeugung eines kurzen Impulses von typisch 10 Mikrosekunden bis 10 Millisekunden eingestellt und alle anderen Gate-Zeilenschalter werden an Erde gelegt (wie in Fig. 1 gezeigt). Dadurch sind beide Hochstromanschlüsse des Speicher-IGFET 101 in der Kreuzpunktzelle 110 geerdet und sein Gate-Anschluß

809808/0743

2 7 3 b 3 7 V U

liegt an dor Spannung V. (die ausreichend groß isf für ein Einschreiben durch einen Ladungströgerrransport (einschließlich des Tunnel-Effekts) zwischen der Doppeldielekirik-Grenzf leiche und dem Halbleitersubstrat). Da nui die IGFEl-Ga te-Anschlüsse der Zellen in der ersten Zeile mit V. verbunden sind, ergibt sich nur bei diesen Zellen ein Einschreiben durch einen Ladungstransport, der negative Ladungen an die DoppeIdielektrik-Grenzflüche des IGFET in diesen Zellen bringt. (Diese negativen Ladungen unterdrücken den Einschaltzustand des Speicher- IGFET wahrend der logischen Berechnung. ) Andererseits ist bei allen Zellen der ersten Zeile mit Ausnahme der Zelle 110 das obere Ende der Spaltensignal leitungen schwimmend, d.h. auf keinem bestimmten Potential (wegen der Ausschaltsignale Ä und B ) und das untere Ende dieser Spaltensignal leihjngen ist an V» (über den entsprechenden Lastwiderstand R_) gelegt. Daher ist bei allen diesen weiteren Zellen (mit Ausnahme der Zelle 110) in der ersten Zeile der jeweilige Speicher-IGFET mit seinem Kanalbereich (des Substrates unterhalb dem Doppeldielektrik-Gate) auf ein Potential im wesentlichen gleich V_ gelegt, das ausreichend ist, um im wesentlichen jeden, im anderen Falle durch V. bewirkten Ladungstransport zu

809808/0743

273bS7b

Xb

unterdrücken. Weil darüberhinaus das obere Ende (nur) der am weitesten links liegenden Spaltensignallcitung 103 geerdet ist, während die Last 133 einen gnügend großen Widerstand R„ hat, um einen Spannungsabfall im wesentlichen gleich V_ zu erzeugen, liegt der Kanalbereich des Substrates für den Speicher-IGFET im wesentlichen auf Erdpotential und ermöglicht dadurch einen Ladungstransport (einschließlich des Tunneleffektes) zwischen der DoppeIdielektrik-Grenzflache in diesem Speicher-IGFET und seinem Halbleitersubstrat. Eine gegebene Logikzelle in der Schaltung 100 kann also mittels des Transportphänomens einfach dadurch geschrieben werden, daß ihre Gate-Zeilenleitung mit V. adressiert wird, während alle anderen Gate-Zeilenleitungen geerdet sind, ihre Spaltensignalleitung über die Schaltanordnung 160 geerdet ist (mittels entsprechender Logikwerte der Signale A, A,B, B, wodurch alle weiteren Spaltensignalleitungen elektrisch schwimmend gehalten werden), der Schreibbetätigungsschalter 153 auf V~ eingestellt ist und ihre Zeilensigna I lei tu ng (mittels entsprechender Signale C, C , D, D) über die Schaltanordnung 120 geerdet wird (alle anderen Zeilensignalleitungen schwimmen).

809808/0743

273S97Ö

Zur Berechnung einer gewünschten Bool'schen Funktion binärer Variabler in der Logikschaltung 100 wird zunöchsl die gewünschte Funk)ion entsprechend der obigen Erläuierung Stück für Stück in die Logikzellen geschrieben. Dann wird die gewünschte Gruppe von logischen Werten für alle Variablen (A, ~A, B, ~B, C, ~C, D, "D) an die entsprechenden Schaltanordnungen 160 und 120 angelegt, während der Schalter 121 zur Betätigung der Berechnung auf V„ gelegt, der Schreibbetätigungsschalter 153 auf Erde geschaltet, die Gate-Zeilenschalter alle auf V. gelegt (was ausreicht, um einen Kanaleinschaltzustand in und nur in den Speicher-IGFETs zu erzeugen, in die vorher nicht eingeschrieben ist, was aber nicht ausreicht, um die vorher geschriebenen Zellen einzuschalten), und der Detektorschalter 161 auf den Spannungsdetektor D geschaltet wird. Eine von null abweichende Anzeige im Detektor D (im wesentlichen V~) gibt einen "wahren" Wert für die berechnete Bool'sche Funktion der augenblicklichen Werte der Variablen A, B, C, D an. Eine Anzeige null im Detektor D gibt einen "falschen" Wert für die Funktion dieser Variablen an. Dies ergibt sich aus dem Umstand, daß bei Anliegen der Spannung V. an die Ga te-Anschlüsse und der Spannung V« an die Drain-Anschlüsse aller IGFETs alle nichtgeschriebenen IGFETs einschalten, während die geschriebenen IGFETs ausgeschaltet bleiben, wodurch ein Stftnweg kleinen Widerstandes

809808/0743

2 V 3 b 9 7 b 20

von V„ zum Detektor D geschaffen wird bzw. nicht geschaffen wird (abhängig von den Werten von A, B, C, D und dem Schreiben der verschiedenen Zellen). Es ist demgemäß vorteilhaft, daß die Lastelemente R- einseitig gerichtet sind und einet» Stromfluß von V_ über R,- nach Erde während der logischen Berechnung verhindern.

Zur Neuprogrammierung der logischen Zellen (zwecks Erzeugung einer anderen Booleschen Funktion), kann auf die nachfolgend beschriebene Weise jeweils immer eine einzige vollständige Zeilenleitung gelöscht werden. Zur Löschung der ersten (obersten) Zeile wird der Schalter 161 auf Erde gelegt, während der Gate-Zeileneinschreibschalter 114 der ersten Zeile auf -V- gelegt wird, um einen kurzen Impuls von typisch 10 Mikrosekunden bis 10 Millisekunden zu erzeugen, während alle anderen Gate-Zeileneinschreibschalter auf Erde gelegt werden, und zwar zu einem Zeitpunkt, zu dem der Schreibbetätigungsschalter 153 ebenso wie der Schalter 121 zur Betätigung der Berechnung auf Erde geschaltet worden ist, und während geeignet Signale C, C, D, D an die Schaltanordnung 120 angelegt sind, um wenigstens die Zeilensignal leitung 105 zu erden. Auf diese Weise werden

809808/0743

2 / J b j 7 ü zi

die Speicher-IGFETs aller logischen Zellen der ersten Zeile (und nur diese Zellen) durch einen Transport von Ladungen zum Substrat in entgegengesetzter Richtung zu dem oben erläuterten Ladungstransport während des Einschreibens gelöscht. Die Schaltung 100 stellt also eine elektrisch neu programmierbare universelle Logikschaltung dar.

Es sei jetzt auf die Logikschaltung 200 in Fig. 2 eingegangen. Bauteile in Fig. 2, die im wesentlichen die gleichen wie in Fig. 1 sind, haben die gleichen Bezugsziffern, die um 100 erhöht sind. Die Kreuzpunktlogikzellen in der Logikschaltung 200 sollen zwar anhand der Zelle 210 oben links im einzelnen beschrieben werden, es sei aber darauf hingewiesen, daß alle anderen Kreuzpunkt-Logikzellen ähnlich aufgebaut sind. Entsprechend der Darstellung in Fig. 2 enthält die Logikschaltung 200 eine Anordnung von 4x4 Zeilen und Spalten von Logikzellen, wobei jede Zelle einen Speicher-IGFET 210 in Reihe mit einer Halbleiterdiode 202 aufweist, die dem Speicher-IGFET 101 bzw. der Diode 102 in der Schaltung nach Fig. 1 entsprechen. Lediglich zur Erläuterung ist die Diode 202 als normaler IGFET dargestellt, dessen Drain-und Ga te-Anschlüsse dauernd miteinander verbunden sind. Der Speicher-IGFET 201 besitzt einen

809808/0743

ersten Hochstromanschluß (Source), der mit einer Spaltensigna I-leitung 203 (zusätzlich mit α bezeichnet) verbunden ist, sowie einen zweiten Hochstromanschluß (Drain), der mil einem der Anschlüsse der Diode 202 in der in Fig. 2 dargestellten Stromrichtung verbunden ist. Diese Diode ermöglicht den Stromdurchgang nur in einer Richtung, und zwar in Richtung von der Diode 202 zum IGFET 201 im Falle der N-MOS-Technologie. Ein Niedrigstromanschluß (Gate) des Doppeldielektrik-IGFET 201 ist mit einer Gute-Einschteibzeilenleitung 204 verbunden. Der andere Anschluß der Diode 202 ist mit einer Zeilensignalleitung 205 verbunden. Das linke Ende der Gate-Einschreibzeilenleitung 204 führt zu einem Gate-Zeilenschalter 214 zur Anschaltung der Zeilenleitung 204 an eine Einschreib- oder Löschquelle - \Λ (typisch etwa - 25 bis - 40 V) oder an eine Spannungsquelle V. zur Betätigung der Berechnung (typisch etwa 5 V) (alternativ zu V: von typisch 10 V) oder an Erde. Der Schalter 214 ist zwar in Fig. 2 als einpoliger Schalter mit fünf Schaltstellungen dargestellt, aber es können in bekannter Art verschiedene Anordnungen von elektronischen Halbleiterschaltern zu diesem Zweck benutzt werden. Die Zeilensignalleitung 205 verbindet alle Dioden der Zellen in der ersten (oberten) Zeile mit einem Anschluß eines einseitig gerichteten Zeilen las te le me nt es 206, dessen anderer

809808/0743

273597b aar

is

Anschluß mit einer Leitung 207 für die Betätigung der Berechnung verbunden ist. Das obere Ende dieser Leitung 207 führt zu einem einpoligen Schalter 208 mit zwei Schaltstellungen

207

für die Betätigung der Berechnung, der die Leitung entweder mit Erde oder einer Spannungsquelle V_ (typisch etwa 10 V) verbindet. Die Spaltensignal leitung 203 führt mit ihrem oberen Ende zu einem einpoligen Schalter 213 mit vier Schaltstellungen, der die Leitung mit Erde, der Spannungsquelle V₅, einem Spaltenleitungs-Spannungsdetektor 223 oder elektrisch schwimmend (mit einem Kondensator C_D) verbindet. Der Detektor 223

enthält in typischer Weise ein Lastwiderstandselement R^ parallel zu einem Voltmeter oder Spannungsdetektor. Das untere Ende der Spaltenleitung 203 ist über ein einseitig gerichtetes Spaltendiodenlastelement 233 mit einer Schreibbetätigungsleitung 243 verbunden. Diese Leitung führt zu einem einpoligen Schreibbetätigungsschalter 253 mit zwei Schaltstellungen, der die Leitung 243 entweder mit einer Einschreib-Spannungsquelle V_ oder mit Erde verbindet.

Jedes der einseitig leitenden Spaltenlastelemente (beispielsweise 233) weist einen Widerstand R- in der Durchlaßrichtung (nach oben in Fig. 2 für N-MOS) und praktisch unendlich großen Widerstand

809808/0743

273S976

in der Sperr-Richtung auf. Jeder Spannungsdetektor (beispielsweise 223) besitzt einen durch einen getrennten Lastwiderstand R_n bereitgestellten Widerstand. Alle einseitig gerichteten Zeilenlastelemente (beispielsweise 206) haben im wesentlichen gleichen Widerstand R. in der Durchlaßrichtung (von rechts nach links für N-MOS in Fig. 2) und praktisch unendlich großen Widerstand in der Sperr-Richtung. Diese Sperr-Richtung in Fig. 2 (und Fig. 1) läßt sich anhand der Überlegung bestimmen, daß N-MOS-Technologie dargestellt ist und der eine Hochstromanschluß (üblicherweise der Drain-Anschluß) jedes Last-IGFETs rnit seinem Gate-Anschluß kurzgeschlossen ist. Damit die Schaltung 200 richtig arbeitet, ist es zweckmäßig, daß R^ größer als R. ist, vorteilhaft um wenigstens den Faktor 2 oder mehr und vorzugsweise um den Faktor 10 oder mehr.

Zum Einschreiben in eine gewählte Logikzelle der Schaltung 200, beispielsweise die Zelle 210 mit dem Speicher-IGFET 201, wird der Gate-Zeilenschalter 214 der entsprechenden Gate-Zeilenleitung auf V. gelegt, um einen kurzen Impuls zu erzeugen, während alle anderen Gate-Zeilenschalter auf Erde geschaltet werden, und zwar zu einem Zeitpunkt, zu dem der Spalten-Signal leitungsschal ter 213 vorher auf Erde gelegt worden ist,

809808/0743

V)

und alle anderen Spalren-Signalleitungsschalter für einen schwimmenden Zustand sorgen (d.h. mit einem Kondensator C_D

verbunden sind). Außerdem wird gleichzeitig der Schreibbetätigungsschalter 253 auf V« gelegt, während der Schalter

208 zur Betätigung der Berechnung mit Erde verbunden wird. Demgemäß wird nur die Logikzelle 210 mittels eines Dürchtunnelns (oder eines anderen Ladungstransportes) von elektrischen Ladungen zwischen dem Substrat und der Doppeldielektrik-Grenzfläche der Speicher-IGFET-Struktur eingeschrieben, und zwar aus ähnlichen Gründen wie vorher in Verbindung mit dem Einschreiben der Logikzelle 110 in der Schaltung 100 (Fig. 1) beschrieben worden ist.

Zur Löschung einer gegebenen Zeile von Logikzellen in der Schaltung 200, beispielsweise der obersten Zeile von Zellen (die die Zelle 210 enthält) wird der zugeordnete Gate-Zeilenschalter 214 an -V, gelegt, während alle anderen Gate-Zeilenschalter mit Erde verbunden sind, und zwar zu einem Zeitpunkt, zu dem alle anderen Schalter vorher an Erde gelegt worden sind. Auf diese Weise findet eine Durchtunnelung und ein anderer Ladungstransport (in entgegengesetzter Richtung wie beim Einschreiben) in und nur in den Speicher-IGFETs der gegebenen

809808/0743

Zeile statt, wodurch nur diese Zellen gelöscht werden. Demgemäß ist die Logikschaltung 200 elektronisch voll programmierbar und neu programmierbar.

Um die logischen Berechnungsoperationen mit der Schaltung 200 zu verstehen, sei darauf hingewiesen, daß jeder Doppeldielektrik-Spe icher-I GF ET in der Schaltung 200, bei dem eine Durchtunnelung aufgrund einer Spannung +V, an seinem Gate stattgefunden hat (und der nicht gelöscht worden ist, beispielsweise durch Anlegen

von -V. an sein Gate) in einem Zustand ist, der durch eine an der 4

Grenzfläche der beiden dielektrischen Schichten gefangene negative Ladung gekennzeichnet ist. Demgemäß befindet sich ein Speicherelement (N-MOS-Struktur) während der logischen Berechnung im nichtleitenden Aus-Zustand, selbst bei Vorhandensein der mäßigen positiven Gate-Spannung V., die tatsächlich ausreicht, ein nichtgeschriebenes Speicher-1GFET-Element einzuschalten und einen Stromfluß Über das Element zu induzieren, wenn der Schalter 208 für die Betätigung der Berechnung gleichzeitig auf V~ gelegt wird, während die Spaltensignalleitung und die nichtgeschriebene Zelle geerdet sind (aber nicht, wenn die Spaltenleitung dieser Zelle Über den zugeordneten Spaltenschalter ebenfalls mit V~ verbunden ist).

809808/07 A3

Während der logischen Berechnungsoperationen mit der Logikschaltung 200 werden die Spaltensignalleitungen als Logiksignaleingänge oder -Ausgänge α, b, c, d (siehe Fig. 2) abhängig von der jeweils gewünschten logischen Operation und demgemäß abhängig von der Einstellung des jeweiligen Spaltensigna I leitungsschal ters auf Erde oder V„ oder den jeweiligen Detektor D₁/ D_, D_, D . benutzt. Genauer gesagt entspricht die Einstellung eines Spaltenleitungsschalters auf einen Detektor, beispielsweise des Schalters 213 der Spaltenleitung d auf den Detektor D- der Auswahl dieser Leitung d als Ausgangsleitung mit angeschaltetem Detektor D .. Dagegen wählt die Einstellung eines solchen Schalters einer gegebenen Spaltenleitung, beispielsweise der Leitung a, auf Erde oder V- diese Leitung als Eingang: "a ist falsch" bzw. "a ist wahr" Um beispielsweise die logische Funktion d = abc zu erhalten, wobei d der Ausgang und a, b, c die Eingänge sind, werden alle Zellen in allen Zeilen mit Ausnahme der obersten Zeile geschrieben (d.h., sie können während der Berechnung nicht einschalten), während alle Zellen der obersten Zeile nicht geschrieben oder gelöscht werden (sie können während der Berechnung einschalten). Wenn die Spaltenschalter der Spalten-

809808/07 A3

09C

leitungen α, b und c alle auf V_ geschaltet sind, (wodurch angegeben wird, daß a, b, c alle "wahr" sind) und wenn der Schalter 208 zur Betätigung der Berechnung ebenfalls auf V„ gelegt worden ist, während der Spaltenschal tor der Spaltenleitung d auf den Detektor D . eingestellt worden ist, dann fließt unter diesen Bedingungen ein feststellbarer Strom von der Quelle V₂ am Schalter 208 über die Leitung 207 zur Berechnungsbetätigung und dann Über die Logikzelle am Kreuzpunkt der Spaltenleitung d und der obersten Zeilenleitung zum Detektor D., da nur die Zelle in diesen Kreuzpunkt eingeschaltet ist. Wenn andererseits alle Bedingungen entsprechend dem vorhergehenden Satz die gleichen sind mit der Ausnahme, daß eine (oder mehrere) der Spaltenleitungen a, b oder c an Erde liegt (a, b oder c ist "falsch"), dann kann ein Strom von der Quelle V„ am Schalter 208 zur Berechnungsbetätigung über den bzw. die IGFETs am Kreuzpunkt der obersten Zeile und der einen bzw. mehreren Spaltenleitungen a, b oder c, wodurch ein Spannungsabfall an R. erzeugt wird, der ausreicht, um einen merkbaren Stromfluß über den Detektor D . an der Spaltenleitung d zu verhindern (R_n ist größer als R.). Diese Arbeitsweise führt dann tatsächlich zu der logischen

809808/0743

UND-Funktion d =abc, d.h. d ist nur dann "wahr", wenn keiner der Werte a, b oder c "falsch" ist (d.h. keine der Leitungen ist mit Erde statt V~ verbunden).

Als weiteres Beispiel kann auch die logische ODER-Funktion d = a-fb+c mit der Schaltung 200 berechnet werden, d.h. d ist "wahr", wenn einer der (oder mehrere) Werte von a, b oder c "wahr" sind. Eine solche Funktion wird dadurch erzielt, daß alle Zellen geschrieben werden (nichtleitend während des Auslesens) mit Ausnahme der Zellen an den folgenden Kreuzpunkten, die entweder nicht geschrieben oder gelöscht werden:

1. Zeile, 1. Spalte (a); I. Zeile, 4. Spalte (d);

2. Zeile, 2. Spalte (b); 2. Zeile, 4. Spalte (d);

3. Zeile, 3. Spalte (c); 3. Zeile, 4. Spalte (d).

Dadurch wird nur dann, wenn während der Berechnung alle Spaltenleitungen a, b, c auf Erde geschaltet sind (a, b, c sind alle "falsch"), ein ausreichend großer Spannungsabfall an allen Belastungen R. der drei obersten Zeilen vorhanden sein, um einen Strom über D. zu unterdrücken. Wenn im anderen Fall eine der Spaltenleitungen a, b oder c auf V„ geschaltet wird, dann tritt ein

809808/0743

wesentlich kleinerer Spannungsabfall am jeweiligen Widerstand R. der zugeordneten Zeile auf, die über eine gelöschte Kreuzpunktzelle mit dieser Spaltenleitung verbunden ist, wodurch ein Stromfluß von der Leitung zur Berechnungsbetätigung über die nichtgeschriebene Kreuzpunktzelle zum Detektor D . abhängig davon ermöglicht wird, daß der Schalter 208 zur Berechnungsbetätigung auf V_ gelegt worden ist.

Um die Notwendigkeit zu vermeiden, eine ganze Zeile von Zellen (Fig. 1 oder 2) einzuschreiben, kann alternativ während der logischen Berechnung jede volle Zeile von Zellen dadurch ausgeschaltet werden (statt eines vorhergehenden Einschreibens dieser vollständigen Zeile), daß die entsprechende Gate-Einschreib-Zeilenleitung an Erde gelegt wird. Ein Strom in irgendeiner vollständigen Zellenreihe kann alternativ dadurch eingeschaltet werden (anstelle eines vorhergehenden Löschens dieser vollständigen Zeile), daß die entsprechende Gate-Einschreib-Zeilenleitung an eine Spannung VC gelegt wird, die etwa gleich 2V. ist, d.h. typisch 10 V. Es sei darauf hingewiesen, daß auch andere Speicherelemente als das spezielle, oben beschriebene mit entsprechenden Anpassungen

809808/0743

hinsichtlich der zugeführten Spannungen für das Einschreiben, Löschen und Berechnen verwendet werden können.

Unter Verwendung der Logikschaltung 200 kann durch Anschaltung einer Vielzahl von Spaltenleitungen über deren Wählschalter an ihre Detektoren eine Vielzahl von unterschiedlichen Logikfunktionen der E ingangsvariablen gleichzeitig berechnet werden. Außerdem sei darauf hingewiesen, daß das Halbleitersubstrat auf Erdpotential gehalten wird. Die Detektoren können natürlich in andere Logikschaltungen, Speicherschaltungen oder Schaltungen anderer Art integriert sein. Darüberhinaus können mit entsprechenden Schaltungsabänderungen, die dem Fachmann klar sind, die Spaltensignal leitungen (alternativ Zeilensignal leitungen) als Eingangsvariable und die Zeilensignal leitungen (alternativ Spaltensignalleitungen) als Ausgangsvariable benutzt werden. Der(kleine) Durchlaßwiderstand jeder Kreuzpunktdiode in den logischen Schaltungen 100 und 200 soll zweckmäßig um wenigstens eine Größenordnung kleiner sein als einer der Widerstände R. und Rp.

Die Erfindung ist zwar im einzelnen anhand spezieller AusfUhrungsbeispiele beschrieben worden, es sind aber zählreiche Abänderungen

809808/0743

im Rahmen der Erfindung möglich. Beispielsweise kann die Erfindung anstelle der 4x4 Kreuzpunktanordnung von Zellen in der Schaltung 100 auf MxN Kreuzpunktanordnungen ausgedehnt werden, indem beispielsweise weitere Schalter in jede der Anordnungen 120 und 160 aufgenommen werden, wie beispielsweise in Fig. 4 für eine logische Anordnung mit acht Zeilen durch solche Schalter von drei logischen Variablen C, D, E angegeben. Alternativ können wie im Fall der Logikschaltung 100 ebenfalls P-MOS₇ C-MOS-, oder D-MOS-Technologien verwendet werden. Die Lastelemente 206 weisen zwar entsprechend der Erläuterung die Eigenschaft einer einseitigen Sperrung des Stromes auf, es ist aber nicht notwendige Bedingung, daß diese Lastelemente einseitig leitend sind (d.h. es können normale, in beiden Richtungen leitende Ohm'sche Lasten verwendet werden). FUr kleine Anordnungen (kleiner als etwa 8x8) können die Lastelemente asymmetrische (oder symmetrische), in beiden Richtungen leitende Widerstandselemente mit individuellen Widerstandswerten R- wesentlich größer als R_ (um wenigstens den Faktor 10) fUr einen Stromfluß Über R~ in Fig. 2 in Richtung nach unten sein. Außerdem ist es nicht absolut notwendig, daß der Widerstand R- jedes Detektors größer als jedes Zeilenlastelernent R. ist. Es genügt, daß R wenigstens in der gleichen

809808/0743

Größenordnung ist wie R. (mit gewissen Zugeständnissen an die Toleranzen bei der Grenzwert festste I lung). Die Einschreib- und Löschspannungen sind zwar mit V. und -V. angegeben worden, es sei aber darauf hingewiesen, daß diese Spannungen selbst für gleiche Einschreib- und Löschzeiten nicht gleichen Betrag haben müssen, und zwar aufgrund der möglichen Asymmetrie dieser elektronischen Operationen. Es ist außerdem offensichtlich, daß die Logikschaltungen 100 und 200 zusammen mit ihren Zugriffslastelementen und Schaltern entsprechend bekannten Verfahren auf einem einzigen Halbleiterplättchen integriert sein können. Schaltoperationen sind zwar anhand der Einstelung von mechanischen Schaltern beschrieben worden, aber es können stattdessen elektrisch gesteuerte Transistorumschaltungen verwendet werden, wodurch eine weitere Integration elektrischer Bauteile auf einem Halbleiterplättchen in einem einzigen System ermöglicht wird. Schließlich sei aufgeführt, daß die vollständig elektrisch neu programmierbaren Logikschaltungen nach der Erfindung als integraler Teil adaptiver Systeme einschließlich von selbstlernenden Maschinen oder der Steuerlogik einer zentralen Prozessoreinheit eines Mikroprozessors aufgenommen werden können.

809808/0743

ABSTRAKT 2/359/6

Eine (X-Y)-Kreuzpunktmatrix von elektrisch neu programmierbaren logischen Speicherelementen, beispielsweise eine Anordnung von Doppeldielektrik-Feldeffekttransistoren mit isoliertem Gate (IGFET) ist zu einer einzigen, elektrisch neu programmierbaren Di ode η-Logikschal tu ng sowohl zum Berechnen der Logikfunktion(en) vieler Variabler als auch zum Einschreiben und Löschen der Funktionen) geschaltet. Jeder Speicherelement-Hochstromweg liegt in Reihe mit einer getrennten Diode zur Verhinderung von Nebenwegen. Außerdem sind elektrische Zugriffsschaltungen zur Berechnung der Logikfunktion(en) vieler Variabler vorgesehen, wobei jede Funktion elektrisch änderbar ist. (Fig. 1).

809808/0743

L e e r s e i t e

Claims

r;

WESTERN ELECTRIC COMPANY Thornber, K. K.

Incorporated

NEW YORK

PATENTANSPRÜCHE

ι 1. . Halbleitervorrichtung mit

einer MxN-Zeilen-Spaltenanordnung von l.ogikzellen (110) mit drei Anschlüssen, wobei jede Zelle einen unterschiedlichen ersten und einen unterschiedlichen zweiten Hochstromzellenanschluß besitzt, die einen getrennten Hochstromweg für jede Zelle definieren, jede Zelle im wesentlichen aus einem unterschiedlichen, elektrisch programmierbaren Halbleiterspeicherelement (101) in Reihe mit einem getrennten, einseitig leitenden Sperrelement (102) besteht, das einen hohen Strom zwischen dem ersten und zweiten Hochstrom-Zellenanschluß nur in einer Richtung über die Zelle fließen läßt und in der anderen Richtung sperrt, und jedes Speicherelement einen Niedrigstrom-Gatteranschluß aufweist, an den zum Programmieren des Speicherelements eine Spannung

000808/07' ORIGINAL INSPECTED

anlegbcir ist,

mit einer ersten Vielzahl von M elektrisch leitenden Zeilengnfterleituncjen (104), die je die Niedrigstrom-Gatteranschlüsse der Speicherelemente in allen Zellen einer Zeile mit jeweils einem anderen Gattereinschreib-Zeilenanschluß verbinden,

mit einer zweiten Vielzahl von M elektrisch leitenden Zeilenleitungen, die je die ersten Hochstromanschlüsse aller Zellen einer Zeile mit jeweils einem anderen Zeilenleitungs-Signalanschluß verbinden, und mit einer dritten Vielzahl von N elektrisch leitenden Spaltenleitungen (103), die je die zweiten Hochstromanschlüsse aller Zellen einer Spalte mit jeweils einem anderen Spaltenleitungs-Signalanschluß und Spaltenlastanschluß verbinden,

dadurch ge kenn ze ich net, daß

jeder Spaltenlastanschluß mit einem ersten Anschluß eines

unterschiedlichen Zweipol-Spaltenlastelementes (133)

zur Sperrung des Stromes in der einen Richtung verbunden

ist.

OR/Γ,ΜΛ, 809808/07/,·»

ORIGINAL INSPECTED

2 7 3 b'J 7 b
2. Halbleitervorrichtung nach Anspruch 1 ,

dadurch gekennzeichnet, daß jedes Speicherelement elektrisch neu programmieibar ist.
3. Halbleitervorrichtung nach Anspruch 2,

dadurch gekennzeichnet, daß ein zweiter Anschluß jedes Spaltenlastelementes mit einem gemeinsamen Schreibbetätigungsanschluß verbunden ist.
4. Halbleitervorrichtung nach Anspruch 3, gekennzeichnet durch eine Vielzahl M von Einschreib-Gatter-Zeilenschalteinrichtungen (114), die je mit einem anderen der Gatter-Einschreib-Zeilenanschlüsse verbunden sind, um jeder der Zeilen eine Spannung zuzuführen, die ausreicht, um den logischen Speicherzustand wenigstens einer Zelle in dieser Zeile zu programmieren.
5. Halbleitervorrichtung nach Anspruch 4, gekennzeichnet durch eine Vielzahl N von Spaltenschal te inrich hingen (213), die je mit einer anderen der Spaltenleitungs-Signalanschlüsse verbunden sind,

809803/070

ORIGINAL INSPECTED

um jede Spaltcnleitung für eine Anschallung an einen Spannungsdelektor auszuwählen.
6. Halbleitervorrichtung nach Anspruch 5,

dadurch gekennzeichnet, daß jeder der Spannungsdetektoren, die an eine gegebene Spaltenlcitung über eine der SpaHen-Schalteinrichtungen angeschlossen sind, einen elektrischen Widerstand für einen in einer vorbestimmten Richtung fließenden Strom besitzt, der kleiner ist als der des entsprechenden Spaltenlastelementes.
7. Halbleitervorrichtung nach Anspruch 2,

gekennzeichnet durch eine Vielzahl M von Einschreib-Gatter-Zeilenschalteinrichtungen (214), die je mit einem anderen der Gatter-Einschreib-Zeilenanschlüsse verbunden sind, um jeder Zeile eine Spannung zuzuführen, die ausreicht, um den logischen Speicherzustand wenigstens immer einer Zelle gleichzeitig in der Zeile auf einen ersten und einen zweiten, unterschiedlichen Logikzustand zu programmieren.

909803/0743

2 / 3 b W
8. Halbleitervorrichtung nach Anspruch 7,

gekennzeichnet durch eine Vielzahl N von Spaltenschalteinrichtungen (213), die je mit einem anderen der Spaltenleitungs-Signalanschlüsse verbunden sind, um jede Spaltenleitung zur Anschaltung an einen Spannungsdetektor zu wählen.

809808/0743 INSPECTED