DE1774813B1 - Speicherelement mit transistoren und matrixspeicher mit diesen speicherelementen - Google Patents
Speicherelement mit transistoren und matrixspeicher mit diesen speicherelementenInfo
- Publication number
- DE1774813B1 DE1774813B1 DE19681774813 DE1774813A DE1774813B1 DE 1774813 B1 DE1774813 B1 DE 1774813B1 DE 19681774813 DE19681774813 DE 19681774813 DE 1774813 A DE1774813 A DE 1774813A DE 1774813 B1 DE1774813 B1 DE 1774813B1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- current
- transistor
- memory
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims description 65
- 239000011159 matrix material Substances 0.000 title claims description 15
- 239000004020 conductor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000001066 destructive effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
3 4
lung führt, welche ebenso unerwünscht ist wie der zum Umschalten des Speicherelementes in an sich beAufwand
bei der Steuersignalquelle. kannter Weise den Eingangselektroden der einander Zur Vermeidung dieser Belastung der Steuersignal- entsprechenden Transistoren des einen Leitungstyps
quelle und der unerwünschten Begleiterscheinungen in unterschiedlichen Stromzweigen gegenphasig zuist
es vorgeschlagen worden (»Silicon on Sapphire 5 führbar sind, während bei Zufuhr eines für beide Ein-Complementary
MOS Memory System« von J. F. gangselektroden gleichen, mittleren Potentials der
Allison, J. R. Burns and F. P. Heiman, ISSCC eingestellte Speicherzustand aufrechterhalten wird.
Digest of Technical Papers, 1967, S. 76, Fig. 3), in Die bekannten Schaltungen sind nicht in der Lage, die Koppelzweige zwischen den Ausgangselektroden den Anforderungen der Aufgabe der Erfindung der Transistoren des einen Stromzweiges und die zu- io gleichzeitig gerecht zu werden, insbesondere eine sammengeschalteten Steuerelektroden der Transi- kurze Umschaltzeit bei vernachlässigbar kleiner Bestoren des anderen Stromzweiges Koppeltransistoren lastung der Steuersignalquelle zu ergeben. Auch ereinzuschalten, welche während der Ansteuerung des gibt sich aus keiner der bekannten Schaltungen ein Speicherelementes gesperrt werden und den nieder- Hinweis, wie die Belastung der Steuersignalquelle ohmigen Kanal des jeweils leitenden Transistors von 15 durch den jeweils leitenden Transistoren ohne Inder Steuersignalquelle abtrennen, so daß der leitende kaufnahme eines erheblichen Schaltungsaufwandes Kanal die Steuersignalquelle nicht mehr belastet. vermieden werden könnte.
Digest of Technical Papers, 1967, S. 76, Fig. 3), in Die bekannten Schaltungen sind nicht in der Lage, die Koppelzweige zwischen den Ausgangselektroden den Anforderungen der Aufgabe der Erfindung der Transistoren des einen Stromzweiges und die zu- io gleichzeitig gerecht zu werden, insbesondere eine sammengeschalteten Steuerelektroden der Transi- kurze Umschaltzeit bei vernachlässigbar kleiner Bestoren des anderen Stromzweiges Koppeltransistoren lastung der Steuersignalquelle zu ergeben. Auch ereinzuschalten, welche während der Ansteuerung des gibt sich aus keiner der bekannten Schaltungen ein Speicherelementes gesperrt werden und den nieder- Hinweis, wie die Belastung der Steuersignalquelle ohmigen Kanal des jeweils leitenden Transistors von 15 durch den jeweils leitenden Transistoren ohne Inder Steuersignalquelle abtrennen, so daß der leitende kaufnahme eines erheblichen Schaltungsaufwandes Kanal die Steuersignalquelle nicht mehr belastet. vermieden werden könnte.
Dieser Vorteil wird jedoch durch einen erhöhten Auf- In besonderer Ausgestaltung der Erfindung kann
wand bei den Speicherelementen infolge der zusatz- in Reihe mit der Eingangselektrode des einen Tranlichen
Koppeltransistoren erkauft. Außerdem erhöht 20 sistors vom anderen Leitungstyp in gleicher Stromsich
bei einer Ausbildung in integrierter Schaltung flußrichtung mit dessen Hauptstromstrecke die Basisder
Platzbedarf pro Speicherelement. Emitter-Diode eines fünften Transistors einer Fühl-Es
ist andererseits bei Speicherelementen, welche schaltung angeschlossen sein. Um die Symmetrie der
nur einen Transistor pro Stromzweig aufweisen, be- Schaltung zu wahren, können dabei ferner die Lastkannt
(USA.-Patentschrift 3 295 031), die Transi- 25 schaltungen für beide Stromzweige gleichgemacht
stören zum Umschalten des Speicherelementes statt werden, wobei die eine Lastschaltung die Parallelan
ihren Basen an ihren Emittern mit gegenphasigen schaltung eines Widerstandes zu der Emitter-Basis-Signalen
anzusteuern, während im Ruhezustand den Diode des fünften Transistors und die andere eine in
Emittern gleiche Potentiale zugeführt werden. Auch Reihe mit dem entsprechenden Transistor des andehierbei
wird jedoch die ansteuernde Signalquelle 30 ren Stromzweiges liegende Parallelschaltung eines
durch den jeweils leitenden Transistor belastet. Ein Widerstandes mit einer Diode umfaßt, deren Impeweiterer
Nachteil dieser Schaltung besteht darin, daß danz gleich der Impedanz der anderen Parallelschalrelativ
hochohmige Kollektorwiderstände verwendet tung gewählt ist. Zweckmäßigerweise werden die
werden, die bei einer Ausbildung in integrierter Form Lastschaltungen zwischen die Eingangselektroden der
einen erheblichen Raumbedarf bedingen. Diese hoch- 35 betreffenden Transistoren und die Potentialquelle geohmigen
Kollektorwiderstände führen außerdem zu schaltet und ihre Dioden in Durchlaßrichtung hinrelativ
großen Zeitkonstanten bei der Umladung der sichtlich der Potentialquelle gepolt.
Schaltungskapazitäten, wenn der betreffende Tran- Das erfindungsgemäße Speicherelement eignet sich sistor gesperrt wird, da dann die Umladung nur mehr insbesondere zum Aufbau eines Matrixspeichers mit über den Widerstand erfolgen kann. Dadurch werden 40 in Reihen und Spalten angeordneten Speicherelemendie Umschaltzeiten des Speicherelementes vergrößert. ten, wobei jedes Speicherelement mit den Eingangs-Gegenüber den bekannten Speicherelementen be- elektroden der Transistoren des anderen Leitungstyps steht die Aufgabe der Erfindung in der Schaffung an jeweils einen von mehreren Reihen- bzw. Spalteneines Speicherelementes mit nur vier Transistoren, leitern angeschlossen ist und den Reihen- und Spalwelche sich gut in integrierter Schaltung ausbilden 45 tenleitern wahlweise ein Ruhepotential bzw. ein demläßt, sehr kurze Schaltzeiten aufweist und dabei nur gegenüber positives oder negatives Potential als einen außerordentlich kleinen Steuerstrom erfordert Steuersignale zuführbar sind und wobei die Eingangsund welche sich schließlich besonders gut zum Auf- elektroden entsprechender Transistoren des anderen bau eines bitorganisierten Speichers eignet. Leitungstyps sämtlicher Speicherelemente an je eine
Schaltungskapazitäten, wenn der betreffende Tran- Das erfindungsgemäße Speicherelement eignet sich sistor gesperrt wird, da dann die Umladung nur mehr insbesondere zum Aufbau eines Matrixspeichers mit über den Widerstand erfolgen kann. Dadurch werden 40 in Reihen und Spalten angeordneten Speicherelemendie Umschaltzeiten des Speicherelementes vergrößert. ten, wobei jedes Speicherelement mit den Eingangs-Gegenüber den bekannten Speicherelementen be- elektroden der Transistoren des anderen Leitungstyps steht die Aufgabe der Erfindung in der Schaffung an jeweils einen von mehreren Reihen- bzw. Spalteneines Speicherelementes mit nur vier Transistoren, leitern angeschlossen ist und den Reihen- und Spalwelche sich gut in integrierter Schaltung ausbilden 45 tenleitern wahlweise ein Ruhepotential bzw. ein demläßt, sehr kurze Schaltzeiten aufweist und dabei nur gegenüber positives oder negatives Potential als einen außerordentlich kleinen Steuerstrom erfordert Steuersignale zuführbar sind und wobei die Eingangsund welche sich schließlich besonders gut zum Auf- elektroden entsprechender Transistoren des anderen bau eines bitorganisierten Speichers eignet. Leitungstyps sämtlicher Speicherelemente an je eine
Diese Aufgabe wird bei einem Speicherelement mit 50 gemeinsame Potentialleitung angeschlossen sind,
zwei parallelgeschalteten Stromzweigen aus je zwei Die Erfindung ist im folgenden an Hand der Dar-
mit ihren Hauptstromstrecken in Reihe geschalteten Stellungen von Ausführungsbeispielen näher erläu-
Transistoren einander entgegengesetzten Leitungs- tert. Es zeigt
typs, die je zwei Hauptelektroden in Form einer Ein- Fig. 1 das Schaltbild eines erfindungsgemäßen
gangselektrode und einer Ausgangselektrode für den 55 Speicherelementes,
ihre Hauptstromstrecke durchfließenden Strom sowie F i g. 2 Signalverläufe zur Erläuterung der Arbeitseine
Steuerelektrode zur Steuerung der Leitfähigkeit weise des in F i g. 1 dargestellten Speicherelementes,
der Hauptstromstrecke aufweisen und bei denen die F i g. 3 das Schaltbild einer bitorganisierten 2 · 2-zusammengeschalteten
Steuerelektroden der Tran- Speichermatrix mit Speicherelementen gemäß F i g. 1 sistoren eines Stromzweigs mit den zusammengeschal- 60 und
teten Ausgangselektroden der Transistoren des ande- F i g. 4 weitere Signalverläufe zur Erläuterung der
ren Stromzweigs verbunden sind und den Eingangs- Arbeitsweise des Speicherelementes,
elektroden äußere Potentiale zugeführt sind und in Das in F i g. 1 dargestellte Speicherelement enthält jedem Speicherzustand einer der Transistoren jedes vier Feldeffekttransistoren mit isolierter Steuerelek-Stromzweiges leitet, der andere dagegen sperrt, und 65 trode Ql, Q2, ΟΆ und Q4, obwohl statt dessen auch wobei dem Speicherelement Steuersignale zum Um- andere Transistoren mit entsprechenden geeigneten schalten des Speicherzustandes zuführbar sind, erfin- Betriebseigenschaften verwendbar sind. Das Speicherdungsgemäß dadurch gelöst, daß die Steuersignale element besteht aus zwei Stromzweigen mit jeweils
elektroden äußere Potentiale zugeführt sind und in Das in F i g. 1 dargestellte Speicherelement enthält jedem Speicherzustand einer der Transistoren jedes vier Feldeffekttransistoren mit isolierter Steuerelek-Stromzweiges leitet, der andere dagegen sperrt, und 65 trode Ql, Q2, ΟΆ und Q4, obwohl statt dessen auch wobei dem Speicherelement Steuersignale zum Um- andere Transistoren mit entsprechenden geeigneten schalten des Speicherzustandes zuführbar sind, erfin- Betriebseigenschaften verwendbar sind. Das Speicherdungsgemäß dadurch gelöst, daß die Steuersignale element besteht aus zwei Stromzweigen mit jeweils
5 6
einem p-leitenden Transistor Ql, Ql, der mit seiner elektrode in der Durchlaßrichtung gespannt, so daß
Abflußelektrode mit der Abflußelektrode eines n~ der Transistor Q3 leitend bleibt,
leitenden Transistors Q3, QA verbunden ist. Die Der im Ruhezustand von dem Speicherelement ent-
Quellenelektrode 10 des Transistors <23_ ist über die nommene Strom ist vernachlässigbar klein. Es fließt
Parallelschaltung eines Widerstandes 12 und einer 5 zwar durch die Kanäle der Transistoren Ql und Q3
Diode 14 mit einer Spannungsquelle von —10Volt ein Strom. Da jedoch der Kanal, d.h. die Quellenverbunden.
Die Quellenelektrode 16 des Transistors Abflußstrecke des Transistors Ql verhältnismäßig
QA ist über die Parallelschaltung eines Widerstandes hochohmig ist und dieser Kanal in Reihe mit dem
18 und der Basis-Emitter-Diode 20, 22 eines npn-Bi- Kanal des Transistors Q3 liegt, fließt in diesem Schalpolartransistors
24 ebenfalls mit einer Spannungs- io tungszweig ein nur sehr kleiner Reststrom. Ebenso
quelle von —10 Volt verbunden. Der Kollektor 26 verhindert der hochohmige Zustand des Kanals des
des Transistors 24 liegt über die Parallelschaltung Transistors Q4, daß durch den Schaltungszweig mit
eines Widerstandes 30 und einer Diode 32 an Masse. der Reihenschaltung der Kanäle der Transistoren Ql
Die Substrate der p-leitenden Transistoren sind mit und QA ein nennenswerter Strom fließt,
einer Spannungsquelle von +4 Volt verbunden, wäh- 15 Wenn das Speicherelement in den 0-Zustand umrend
die Substrate der η-leitenden Transistoren mit geschaltet werden soll, werden gleichzeitig die
einer Spannungsquelle von—10 Volt verbunden sind. Klemme X mit +4VoIt und die Klemme Y mit
Das Ausgangssignal der Schaltung ist an den Klem- — 4VoIt beaufschlagt. Diese X- und F-Spannungen
men 34 abnehmbar. entsprechen den im Intervall i2 bis t3 in F i g. 2 auf-
Das Speicherelement kann durch Beaufschlagen 20 tretenden Spannungen. Da der Transistor Ql anfängmit
entsprechenden Spannungen an den Klemmen X lieh leitend ist, ist sein Kanal niederohmig, so daß am
und Y vom einen in den anderen Speicherzustand ge- Schaltungspunkt B eine Spannung von — 4VoIt erschaltet
werden. Zum Schalten in den einen Zustand scheint. Jetzt wird der Transistor Ql auf 8 Volt in
wird der einen dieser Klemmen eine Spannung von der Durchlaßrichtung gespannt, da—4 Volt an seiner
z.B. +4VoIt und der anderen Klemme eine Span- 25 Steuerelektrode 44 und +4VoIt an seiner Quellennung
von z. B. — 4VoIt zugeführt. Um in den ande- elektrode 46 liegen. Der Transistor Q3 wird ebenfalls
ren Speicherzustand zu schalten, werden diese Span- in der Durchlaßrichtung, jedoch nur auf 6 Volt genungen
umgekehrt. Im Ruhezustand werden beide spannt, da—4 Volt an seiner Steuerelektrode 48 und
Klemmen X und Y auf einem Bezugsspannungswert, —10 Volt an seiner Quellenelektrode 10 liegen. Der
beispielsweise Nullpotential oder Masse, gehalten. 30 Transistor Ql beginnt daher stärker zu leiten als der
Zur Erläuterung der Arbeitsweise des Speicher- Transistor Q3. Dadurch wird der Schaltungspunkt A,
elementes sei willkürlich angenommen, daß anfäng- der zuvor auf —10 Volt lag, auf die Spannung der
lieh die Transistoren Ql und Q3 leitend und die Klemme X, nämlich +4VoIt angehoben.
Transistoren <21 und QA gesperrt sind, was beispiels- Dieser Vorgang ist regenerativ. Der Transistor 04
weise dem 1-Zustand des Speicherelementes entspre- 35 beginnt stärker zu leiten als der Transistor Ql, so
chen soll. Im leitenden Zustand eines Feldeffekttran- daß der Schaltungspunkt B von seinem ursprüngsistors
der hier verwendeten Art ist der leitende oder liehen Potential von —4 auf —10 Volt herunterstromführende
Kanal des Transistors zwischen gedrückt wird. In extrem kurzer Zeit (die Schaltzeit
Quellenelektrode und Abflußelektrode niederohmig. beträgt ungefähr 75 Nanosekunden) stabilisiert sich
Folglich besteht im 1-Zustand eine niedrigere Impe- 40 die Schaltung mit den Transistoren Ql und QA im
danz zwischen der Quellenelektrode 36 und der Ab- leitenden und den Transistoren Ql und Q3 im geflußelektrode
38 des Transistors Ql, so daß der sperrten Zustand.
Schaltungspunkt B im wesentlichen die gleiche Span- Es hat sich gezeigt, daß das Speicherelement opti-
nung wie die Klemme Y führt. Die Schaltung kann mal arbeitet, wenn die Schaltung symmetrisch aufals
im Ruhezustand befindlich angesehen werden, so 45 gebaut ist. Dies setzt voraus, daß die beiden Schaldaß
die Klemmen X und Y ebenso wie der Schal- tungszweige mit gleicher Last arbeiten, d. h. die
tungspunkt B Masse oder Nullpotential führen. Transistoren Ql, Q3 gleich belastet sind wie die
Außerdem besteht eine niedrige Impedanz zwi- Transistoren Ql, QA- Die Lastschaltung, bestehend
sehen Quellenelektrode 10 und Abflußelektrode 40 aus dem Widerstand 12 und der Diode 14, soll die
des Transistors Q3, so daß von der — 10-Volt-Span- 50 gleiche Impedanz präsentieren wie die aus dem
nungsquelle über den niedrigen Durchlaßwiderstand Widerstand 18 und der Basis-Emitter-Diode 20, 22
der Diode 14 und den niedrigen Widerstand der des Transistors 24 bestehende Schaltung. Dies setzt
Quellen-Abflußstrecke des Transistors Q3 ein Strom voraus, daß die Widerstände 12 und 18 gleiche Werte
zum Schaltungspunkt A fließt, der dadurch auf eine haben. Es setzt ferner voraus, daß die Charakteristik
Spannung von ungefähr —10 Volt gebracht wird. 55 der Diode 14 gleich oder entsprechend ist wie die
Die Spannung von —10 Volt am Schaltungs- Charakteristik der Basis-Emitter-Diode des Tranpunkt
A spannt den TransistorQl in den leitenden sistors24- Mit dieser Anordnung, wie sie in Fig. 1
Zustand und hält ihn in diesem Zustand, während sie gezeigt ist, wird erreicht, daß die stationären und die
andererseits den Transistor QA (an dessen Quellen- Übergangslasteigenschaften (Belastung beim Schalelektrode
16 ebenfalls —10 Volt liegen) mit Nullvor- 60 ten) für die beiden Schaltungszweige im wesentlichen
spannung beaufschlagt und diesen Transistor gesperrt identisch sind.
hält. Die am Schaltungspunkt B herrschende Span- Bei gleichen Lastimpedanzen für beide Schaltungs-
nung von 0 Volt beaufschlagt den Transistor Ql mit zweige können die X- und F-Wählspannungen
Nullvorspannung, und dieser Transistor bleibt ge- gleiche Werte haben. Man kann jedoch auch mit
sperrt. Dagegen wird durch die an der Steuerelek- 65 Y- und X-Spannungen unterschiedlichen Wertes artrode
des Transistors Q3 liegende Spannung von beiten, in welchem Falle die Widerstände 12 und 18
Volt die Steuerelektrode dieses Transistors gegen- unterschiedlich bemessen sein können,
über seiner mit —10 Volt beaufschlagten Quellen- Während der Zeit, da die X-Spannung von+4VoIt
7 8
und die Y-Spannung von — 4 Volt gleichzeitig an- Von den verschiedenen in F i g. 2 wiedergegebenen
wesend sind (Impulse 52 und 54 in F i g. 4), schaltet Signalzuständen bewirkt lediglich der O-Schreibzudas
Speicherelement vom 1-Zustand in den 0-Zu- stand (Intervall i2 bis ts) oder der 1-Schreibzustand
stand, wobei ein Einschaltstrom im Emitter-Basis- (Intervall i6 bis i7) ein Schalten des Speicherelemen-Kreis
des Lesetransistors 24 fließt, der diesen Tran- 5 tes. Es läßt sich ohne weiteres zeigen, daß wenn entsistor
einschaltet (leitend macht), so daß an den Aus- weder die X- oder die Y-Klemme +4 Volt und die
gangsklemmen 34 ein Ausgangssignal 50 erscheint. entsprechend andere Klemme O Volt führt, die zwei
Dieses Signal, das bei einer bestimmten Schaltungs- in Reihe liegenden Transistoren beaufschlagenden
ausführung eine Amplitude von 0,8VoIt hat, kann als Durchlaßspannungen das Verhältnis von 10 Volt zu
Lesesignal einer Matrix von derartigen Speicher- io 4 Volt haben und der Zustand des Speicherelementes
elementen oder von Einzelelementen verwendet wer- unbeeinflußt bleibt.
den. Die Diode 32 sorgt dafür, daß das Ausgangs- Der andere Teilwählzustand ergibt sich, wenn ent-
signal diesen Pegel nicht überschreitet. Gewünschten- weder die X- oder die Y-Klemme —4 Volt und die
falls kann das Ausgangssignal durch z. B. entspre- entsprechend andere Klemme 0 Volt führt. Dabei
chende Vorspannung dieser Diode auch auf einen 15 haben die im ungünstigsten Fall die beiden in Reihe
höheren Pegel angeklemmt werden. liegenden Transistoren beaufschlagenden Durchlaß-
Obwohl, wie erwähnt, der Leistungsverbrauch des spannungen das Verhältnis von 6 Volt (beim n-Typ)
Speicherelementes nach F i g. 1 im Ruhezustand sehr zu 4 Volt (beim p-Typ), und es findet kein Schalten
gering ist, fließt dennoch ein gewisser kleiner Rest- statt.
strom. Bei nichtvorhandenem Widerstand 18 würde 20 Das Speicherelement nach F i g. 1 kann in der in
der zur Basis 20 des Transistors 24 gelangende Rest- Fig. 3 veranschaulichten Weise in einer bitorganistrom
bewirken, daß dieser Transistor teilweise leitet. sierten Speichermatrix verwendet und verschaltet
In diesem Fall könnte eine etwaige geringfügige werden. Die Matrix, die hier nur zu Erläuterungs-Störung,
wie sie z. B. während eines Teilwählvor- zwecken als 2 · 2-Matrix dargestellt ist, kann in der
gangs auftreten könnte, oder ein anderweitiger Stör- 25 Praxis sehr viel mehr als vier Speicherelemente entimpuls
zur Folge haben, daß der Transistor einge- halten. Um die Zeichnung zu vereinfachen, sind die
schaltet und ein unerwünschtes Ausgangssignal er- Substratanschlüsse nicht gezeigt. Einander entsprezeugt
wird. Der Widerstand 18 hat den Zweck, diesen chende Teile in F i g. 3 und 1 sind jeweils mit gleichen
Reststrom sowie etwaige Störsignale abzuleiten. Das Bezugszeichen bezeichnet.
Ausmaß der Störunempfindlichkeit der Schaltung 30 Das Einschreiben einer »1« in ein gewähltes Speiwird
durch den Wert dieses Widerstandes bestimmt. cherelement kann dadurch erfolgen, daß der gewählte
Da, wie erwähnt, der Widerstand 12 den gleichen Y-Leiter mit einem Impuls von +4 Volt und gleich-Wert
hat wie der Widerstand 18, ist derjenige Wert zeitig der gewählte Z-Leiter mit einem Impuls von
des Widerstands 18, der eine optimale Störunter- — 4VoIt beaufschlagt wird. Das Einschreiben einer
drückung ergibt, gleich dem für den Widerstand 12 35 »0« kann umgekehrt durch gleichzeitiges Beaufgewählten
Wert. schlagen des gewählten X-Leiters mit einem Impuls
Im Betrieb eines Speicherelementes von z. B. der von +4 Volt und des gewählten Y-Leiters mit einem
in Fig. 1 gezeigten Art als Bestandteil einer vielzel- Impuls von — 4VoIt geschehen. Das Auslesen eines
ligen Speichermatrix können unterschiedliche Korn- Speicherelementes kann dadurch erfolgen, daß man
binationen von X- und Γ-Spannungen anwesend sein. 4° versucht, eine »0« in das Speicherelement einzu-Beispielsweise
während des Intervalls t0 bis tt liegen schreiben. Wenn beispielsweise das Speicherelement
an der Z-Klemme +4VoIt (Fig. 2), während die X1, Y1 anfänglich eine »1« speichert (Transistoren
Y-Klemme Nullpotential führt. Dies entspricht dem Ql und Q3 leitend, Transistoren Ql und Q4 ge-
»Halbwählzustand« eines Speicherelementes, und sperrt) und gleichzeitig der Leiter X1 mit +4VoIt
dasjenige Speicherelement, das mit dieser Spannungs- 45 und der Leiter Y1 mit — 4VoIt beaufschlagt werden,
kombination beaufschlagt ist, sollte kein Ausgangs- erscheint an den Ausgangsklemmen 34 das Ausgangssignal
erzeugen. signal 50 nach F i g. 4. Wenn jetzt die Leseimpulse
Während des Intervalls i4 bis t5 empfängt die 52, 54 (F i g. 4) entfernt werden, speichert das Spei-Z-Klemme
eine Spannung von -4VoIt, während die cherelement Z1, Y1 anschließend eine »0«, d. h., die
Y-Klemme auf Nullpotential liegt. Dies entspricht 50 Ablesung ist zerstörend. Wenn man jetzt versucht,
ebenfalls einem Halbwählzustand, und es sollte bei das Speicherelement abermals durch Zuführung der
dieser Spannungskombination keine Information in Leseimpulse 52α, 54α (Fig. 4) abzulesen, wird das
das Speicherelement eingeschrieben werden. Speicherelement, da es bereits eine »0« speichert,
Während des Intervalls te bis i7 sind der X- nicht geschaltet. An den Ausgangsklemmen 34 erKlemme
—4VoIt und der Y-Klemme +4VoIt zu- 55 scheint kein Ausgangssignal, was die Speicherung
geführt. Dies entspricht dem Einschreiben einer »1« einer »0« anzeigt.
in ein Speicherelement und hat zur Folge, daß die Ein wichtiger Vorteil des erfindungsgemäßen
Transistoren Ql und fi3 leitend gemacht und die Speicherelementes besteht darin, daß das der Z-Lei-Transistoren
Ql und QA. gesperrt werden. Eine ein- tung oder der Y-Leitung zugeführte Steuer- oder
gehendere Erläuterung des Schaltvorgangs dürfte sich 60 Schaltsignal stets einen hohen Widerstand »vorim
Hinblick auf die bereits gegebene Erläuterung des findet«. Wenn beispielsweise der Transistor Ql an-Umschaltens
des Speicherelementes vom 1-Zustand fänglich leitet, kann ein der Y-Klemme in Fig. 1 zuin
den O-Zustand erübrigen. geführtes Schaltsignal nicht teilweise kurzgeschlossen
Die Intervalle t8 bis i? und t10 bis tu entsprechen werden. Während zwar der Kanal des Transistors
den beiden anderen Teil- oder Halbwählzuständen. 65 Ql niederohmig ist, ist jedoch der Transistor QA ge-Es
sollte während des Intervalls ts bis tg keine Infor- sperrt, d. h., sein Kanal ist verhältnismäßig hochmation
eingeschrieben und während des Intervalls t10 ohmig. Ebenso besteht zwischen Quellenelektrode
bis tn kein Ausgangssignal erzeugt werden. und Steuerelektrode des Transistors Ql ein extrem
10
η-Transistoren Q3 und 04:
Abfluß^Quellen-Durchbruchs-
Abfluß^Quellen-Durchbruchs-
spannung 20 Volt
Schwellenspannung 2 Volt
Transkonduktanz gm (bei 3 Volt
Abfluß-Quellenspannung) 800 Mikro-
siemens Widerstände 12 und 18 100 000 Ohm
In der in Fig. 3 gezeigten Speichermatrix ist der
Leseverstärker an die gemeinsame Leitung 60 angeschlossen. Die andere Last, dargestellt als Block 63,
ist an die gemeinsame Leitung 62 angeschlossen.
hoher Widerstand. Entsprechende Verhältnisse ergeben sich für die anderen Eingangszustände und den
anderen Leitungszustand der Schaltung.
Im Betrieb, soweit bisher beschrieben, ist die Ablesung des Speicherelementes zerstörend, d.h., wenn
ein Speicherelement anfänglich eine »1« speichert, wird beim Ablesen dieser »1« die gespeicherte Information gelöscht, so daß das Speicherelement nach
beendetem Ablesen eine »0« speichert. Das Speicherelement kann jedoch auch zerstörungsfrei betrieben ίο
werden. Zu diesem Zweck werden die Leseansteuerimpulse in ihrer Amplitude auf nur 2VoIt herabgesetzt.
Betrachtet man die Schaltung nach F i g. 1 in ihrem 0-Zustand (Transistoren Ql und QA leitend,
Transistoren Ql und Q3 gesperrt), so wird der 15 Diese beiden Schaltungen können gewünschtenfalls
F-Klemme ein Impuls von +2VoIt und der X- miteinander vertauscht werden. Bei der umgekehrten
Klemme ein Impuls von —2 Volt zugeführt. Da der Anordnung würden die Leseansteuersignale den für
Transistor Ql leitend ist, nimmt der Schaltungs- das Einschreiben einer »1« in die Schaltung verwenpunkt^i
einen Spannungspegel von — 2VoIt an, wo- deten Signalen entsprechen. Die Last 63 kann durch
durch der TransistorQl um 4VoIt in der Durchlaß- 20 das Ausgleichslastnetzwerk mit dem Widerstands
richtung gespannt wird. Diese geringe Durchlaßspan- und der Diode 14 nach Fig. 1 oder statt dessen nur
nung erzeugt einen schwachen Abflußstrom (Abfluß- durch einen Widerstand und den Transistor 24 oder
elektrode 38), der durch den (leitenden) Transistor durch eine vollständige zweite Leseschaltung 18, 24,
04 zur Ausleseschaltung fließt. Da der Transistor 30, 32 gebildet werden. Der Vorteil dieser letzt-
Q4 um 8 Volt in der Durchlaßrichtung gespannt ist, 25 genannten Alternative besteht darin, daß man damit
findet kein Schalten statt. Wenn das Speicherelement zwei verschiedene Lesesignale erhalten kann. Da
ferner bei den beiden letztgenannten Alternativen identische Transistoren verwendet werden können,
sind die beiden Lastanordnungen stets vollkommen abgeglichen oder symmetriert.
Ein vorteilhaftes Merkmal der Schaltung nach Fig. 3 besteht darin, daß nur zwei Lastschaltungen
(63 und 18, 24 ...) für die gesamte Matrix, und zwar unabhängig von der Anzahl der Speicherelemente in
ein Speicherelement von der in Fig. 1 gezeigten Art 35 der Matrix, benötigt werden. Bei vorbekannten Anbeispielsweise
mit Schaltungselementen in folgender Ordnungen wurde je eine Last pro Spalte (oder Zeile)
sich im 1-Zustand befindet, und man versucht, es in der gleichen Weise abzulesen, fließt kein Ablesestrom,
so daß die beiden Zustände des Speicherelementes eindeutig unterscheidbar sind.
Wegen des kleinen Ablesestromes ist die Arbeitsweise in der Praxis beim zerstörungsfreien Betrieb
länger als beim zerstörenden Betrieb.
Für den Betrieb mit zerstörender Ablesung kann
Bemessung aufgebaut werden:
p-Transistoren Ql und Ql:
Abfluß^Quellen-Durchbruchs-
Abfluß^Quellen-Durchbruchs-
spannung 25 Volt
Schwellenspannung 2,5 Volt
Transkonduktanz (Übertragungsleitwert) gm (bei 3 Volt Abfluß-Quellenspannung)
600 Mikro-
siemens
von Speicherelementen verwendet. Ein weiteres vorteilhaftes Merkmal besteht darin, daß die Lastanordnungen
außerhalb der Matrix (d. h. außerhalb des integrierten Schaltungsplättchens) angeordnet werden
können, so daß die konstruktive Ausbildung vereinfacht wird, da es nicht erforderlich ist, unipolare mit
bipolaren Bauelementen zu integrieren. Ferner wird die Erwärmung des Schaltungsplättchens infolge von
Leistungsvernichtung in den Lastwiderständen vermieden.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Speicherelement mit zwei parallelgeschalte- Transistoren (Q3 bzw. Q4) des anderen Leitungs-
ten Stromzweigen aus je zwei mit ihren Haupt- 5 typs sämtlicher Speicherelemente an je eine gestromstrecken
in Reihe geschalteten Transistoren meinsame Potentialleitung (62 bzw. 60) ange-
einander entgegengesetzten Leitungstyps, die je schlossen sind.
zwei Hauptelekroden in Form einer Eingangselek-
trode und einer Ausgangselektrode für den ihre
Hauptstromstrecke durchfließenden Strom sowie io Die Erfindung betrifft ein Speicherelement mit zwei
eine Steuerelektrode zur Steuerung der Leitfähig- parallelgeschalteten Stromzweigen aus je zwei mit
keit der Hauptstromstrecke aufweisen und bei ihren Hauptstromstrecken in Reihe geschalteten
denen die zusammengeschalteten Steuerelektroden Transistoren einander entgegengesetzten Leitungsder
Transistoren eines Stromzweigs mit den zu- typs, die je zwei Hauptelektroden in Form einer Einsammengeschalteten
Ausgangselektroden der 15 gangselektrode und einer Ausgangselektrode für den Transistoren des anderen Stromzweigs verbunden ihre Hauptstromstrecke durchfließenden Strom sowie
sind und den Eingangselektroden äußere Potentiale eine Steuerelektrode zur Steuerung der Leitfähigkeit
zugeführt sind und in jedem Speicherzustand der Hauptstromstrecke aufweisen und bei denen die
einer der Transistoren jedes Stromzweiges leitet, zusammengeschalteten Steuerelektroden der Transider
andere dagegen sperrt, und wobei dem Spei- 20 stören eines Stromzweigs mit den zusammengeschalcherelement
Steuersignale zum Umschalten des teten Ausgangselektroden der Transistoren des an-Speicherzustandes
zuführbar sind, dadurchge- deren Stromzweigs verbunden sind und den Einkennzeichnet,
daß die Steuersignale zum gangselektroden äußere Potentiale zugeführt sind und
Umschalten des Speicherelementes in an sich be- in jedem Speicherzustand einer der Transistoren
kannter Weise den Eingangselektroden (46, 36) 25 jedes Stromzweiges leitet, der andere dagegen sperrt,
der einander entsprechenden Transistoren (Ql, und wobei dem Speicherelement Steuersignale zum
QZ) des einen Leitungstyps in unterschiedlichen Umschalten des Speicherzustandes zuführbar sind.
Stromzweigen gegenphasig zuführbar sind, wäh- Die Erfindung betrifft auch einen Matrixspeicher mit
rend bei Zufuhr eines für beide Eingangselektro- diesen Speicherelementen.
den gleichen, mittleren Potentials der eingestellte 30 Bei einer bekannten Speicherelementschaltung
Speicherzustand aufrechterhalten wird. (USA.-Patentschrift 3 191 061) leitet in jedem Schalt-
2. Speicherelement nach Anspruch 1, dadurch zustand jeweils nur einer der beiden Transistoren
gekennzeichnet, daß in Reihe mit der Eingangs- jedes Stromzweiges, so daß infolge des gesperrten
elektrode (16) des einen Transistors (Q4) vom anderen Transistors jeder Stromzweig hochohmig ist
anderen Leitungstyp in gleicher Stromfluß- 35 und das Speicherelement in seinen beiden Schaltzurichtung
mit dessen Hauptstromstrecke die Basis- ständen praktisch keinen Strom verbraucht. Dies gilt
Emitter-Diode eines fünften Transistors (24) um so mehr für Feldeffekttransistoren, welche im
einer Fühlschaltung angeschlossen ist. Sperrzustand einen außerordentlich hohen Kanal-
3. Speicherelement nach Anspruch 2, gekenn- widerstand aufweisen. Die beiden Schaltzustände
zeichnet durch zwei gleiche Lastschaltungen für 40 eines solchen Speicherelementes unterscheiden sich
beide Stromzweige, deren eine die Parallelschal- dadurch, daß im einen Fall der eine Transistor und
tung eines Widerstandes (18) zu der Emitter- im anderen Fall der andere Transistor jedes Strom-Basis-Diode
des fünften Transistors (24) und zweiges leitet, während die Leitungsverhältnisse im
deren andere eine in Reihe mit dem entsprechen- anderen Stromzweig genau entgegengesetzt sind. Der
den Transistor (Q3) des anderen Stromzweiges lie- 45 Schaltzustand drückt sich damit in unterschiedlichen
gende Parallelschaltung eines Widerstandes (12) Potentialen an den Verbindungspunkten der Transimit
einer Diode (14) umfaßt, deren Impedanz stören jedes Stromzweiges aus. Die Ansteuerung des
gleich der Impedanz der anderen Parallelschal- bekannten Speicherelementes erfolgt ebenfalls am
tung (18, Emitter-Basis-Diode des Transistors 24) Verbindungspunkt der beiden Transistoren jedes
gewählt ist. 50 Stromzweiges, der ja mit den zusammengeschalteten
4. Speicherelement nach Anspruch 2 oder 3, Basen der Transistoren des anderen Stromkreises zudadurch
gekennzeichnet, daß die Lastschaltungen sammengeschaltet ist. Da jedoch jeweils einer der
(12, 14; 18, 24) zwischen die Eingangselektroden beiden an diesen Punkt angeschlossenen Transistoren
(10, 16) der betreffenden Transistoren (Q3, Q4) leitet, wird die ansteuernde Signalquelle durch die
und die Potentialquelle (—10 Volt) geschaltet 55 niederohmige Kanalstrecke dieses Transistors besind
und ihre Dioden in Durchlaßrichtung hin- lastet. Bei der Ansteuerung von Matrixspeichern mit
sichtlich der Potentialquelle gepolt sind. einer großen Anzahl derartiger Speicherelemente sind
5. Matrixspeicher unter Verwendung von in daher sehr leistungsstarke Steuerquellen erforderlich,
Reihen und Spalten angeordneten Speicher- da sämtliche Speicherelemente einer Reihe bzw. Spalte
elementen nach einem oder mehreren der vor- 60 gleichzeitig angesteuert werden und die betreffenden
stehenden Ansprüche, dadurch gekennzeichnet, leitenden Transistoren der Speicherlemente daher
daß jedes Speicherelement (Z1, Y1.. .X2, Y2) praktisch alle parallelgeschaltet sind. Eine derartige
mit den Eingangselektroden (46 bzw. 36) der starke Belastung der Steuersignalquelle bedingt aber
Transistoren (Ql bzw. Q2) des anderen Leitungs- nicht nur einen erheblich größeren baulichen Auftyps
an jeweils einen von mehreren Reihen- bzw. 65 wand der Steuersignalquelle selbst, sondern bringt
Spaltenleitern (X1 oder X2 bzw. Y1 oder F2) an- auch einen höheren Leistungsumsatz in den einzelgeschlossen
ist und den Reihen- und Spalten- nen Speicherelementen mit sich, in weichen der hohe
leitern wahlweise ein Ruhepotential bzw. ein dem- Steuerstrom zu einer entsprechenden Wärmeentwick-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66792767A | 1967-09-15 | 1967-09-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1774813B1 true DE1774813B1 (de) | 1972-01-20 |
Family
ID=24680243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681774813 Withdrawn DE1774813B1 (de) | 1967-09-15 | 1968-09-13 | Speicherelement mit transistoren und matrixspeicher mit diesen speicherelementen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3533087A (de) |
DE (1) | DE1774813B1 (de) |
FR (1) | FR1581869A (de) |
GB (1) | GB1237288A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641511A (en) * | 1970-02-06 | 1972-02-08 | Westinghouse Electric Corp | Complementary mosfet integrated circuit memory |
US3651340A (en) * | 1970-06-22 | 1972-03-21 | Hamilton Watch Co | Current limiting complementary symmetry mos inverters |
US3706978A (en) * | 1971-11-11 | 1972-12-19 | Ibm | Functional storage array |
US3789244A (en) * | 1972-09-08 | 1974-01-29 | Spacetac Inc | Fet analog multiplex switch |
US3870901A (en) * | 1973-12-10 | 1975-03-11 | Gen Instrument Corp | Method and apparatus for maintaining the charge on a storage node of a mos circuit |
US4348596A (en) * | 1979-12-27 | 1982-09-07 | Rca Corporation | Signal comparison circuit |
US5159571A (en) * | 1987-12-29 | 1992-10-27 | Hitachi, Ltd. | Semiconductor memory with a circuit for testing characteristics of flip-flops including selectively applied power supply voltages |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3191061A (en) * | 1962-05-31 | 1965-06-22 | Rca Corp | Insulated gate field effect devices and electrical circuits employing such devices |
US3295031A (en) * | 1963-06-17 | 1966-12-27 | Philips Corp | Solid semiconductor circuit with crossing conductors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3355721A (en) * | 1964-08-25 | 1967-11-28 | Rca Corp | Information storage |
US3440444A (en) * | 1965-12-30 | 1969-04-22 | Rca Corp | Driver-sense circuit arrangement |
-
1967
- 1967-09-15 US US667927A patent/US3533087A/en not_active Expired - Lifetime
-
1968
- 1968-09-13 FR FR1581869D patent/FR1581869A/fr not_active Expired
- 1968-09-13 DE DE19681774813 patent/DE1774813B1/de not_active Withdrawn
- 1968-09-13 GB GB43671/68A patent/GB1237288A/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3191061A (en) * | 1962-05-31 | 1965-06-22 | Rca Corp | Insulated gate field effect devices and electrical circuits employing such devices |
US3295031A (en) * | 1963-06-17 | 1966-12-27 | Philips Corp | Solid semiconductor circuit with crossing conductors |
Also Published As
Publication number | Publication date |
---|---|
US3533087A (en) | 1970-10-06 |
FR1581869A (de) | 1969-09-19 |
GB1237288A (en) | 1971-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE2414917C2 (de) | Leseverstärker | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE2458848C2 (de) | Speicheranordnung | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE1023613B (de) | Binaere Trigger- und Zaehlerkreise unter Verwendung magnetischer Speicher | |
DE10032271C2 (de) | MRAM-Anordnung | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE1058284B (de) | Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE1774813B1 (de) | Speicherelement mit transistoren und matrixspeicher mit diesen speicherelementen | |
DE2333381C3 (de) | Schaltungsanordnung zum Pegelanheben auf Bit/Leseleitungen. | |
DE2141224A1 (de) | Bipolarer Antrieb für eine dynamische MOS-Speicher anordnungsgruppe | |
DE2360378A1 (de) | Speicherzelle | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE1086463B (de) | Matrix-Speicherschaltung | |
DE1449715A1 (de) | Leseverstaerker | |
DE3853182T2 (de) | Speicherzelle mit gesättigtem schnellem Schreiben. | |
DE1574496C3 (de) | Symmetrische Digital-Anzeigeschaltung | |
DE2152706B2 (de) | Monolithischer integrierter halbleiterspeicher fuer binaere daten | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE2259432A1 (de) | Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen | |
DE1299035B (de) | Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |