DE2010366C3 - Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher - Google Patents

Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher

Info

Publication number
DE2010366C3
DE2010366C3 DE2010366A DE2010366A DE2010366C3 DE 2010366 C3 DE2010366 C3 DE 2010366C3 DE 2010366 A DE2010366 A DE 2010366A DE 2010366 A DE2010366 A DE 2010366A DE 2010366 C3 DE2010366 C3 DE 2010366C3
Authority
DE
Germany
Prior art keywords
potential
voltage
destroyed
row
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2010366A
Other languages
English (en)
Other versions
DE2010366A1 (de
DE2010366B2 (de
Inventor
James Teh-Zen Walnutport Pa. Koo (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2010366A1 publication Critical patent/DE2010366A1/de
Publication of DE2010366B2 publication Critical patent/DE2010366B2/de
Application granted granted Critical
Publication of DE2010366C3 publication Critical patent/DE2010366C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Description

*o Die Erfindung betrifft nur zum Ablesen bestimmte Speicher, die Impedanzelemente verwenden.
Nur zum Ablesen bestimmter Speichermatrizen mit Impedanzelementen, die Zeilen- und Spaltenleitungen der Matrizen verbinden, sind bekannt. Die Herstellung derartiger, nur zum Ablesen bestimmter Speicher war jedoch bisher aufwendig. Es ist zweckmäßig, die Herstellung der gewünschten Informationsfiguren zur Zeit der Herstellung der Speicher vorzunehmen. Für ein System mit integrierten Schaltkreisen ist es notwendig, verschiedene Masken zur Bildung jeder anderen Informationsfigur zu verwenden.
Einige nur zum Ablesen bestimmte Speicher wurden mit allen möglichen Kreuzpunkten hergestellt, wobei die gewünschte Speicherung durch selektives Zerstören von Speicherkreuzpunkten erhalten wurde. Dies kann durch Zuführen eines ausreichenden Stroms zum Zerstören eines Schaltelements in einem gewählten Kreuzpunkt geschehen, z.B. durch Verdampfen des Elements in der Art einer Sicherung. Jedoch ist es für einen derartigen Speicher notwendig, als integralen Bestandteil irgendein Mittel einzusetzen, um das Fließen eines Stroms über Fremdwege in der Speichermatrix zu verhindern. Wenn dies nicht geschieht, verringern derartige Fremdwege den Gesamtwiderstand der Matrix, so daß die Zerstörung einiger nichtgewählter Speicherkreuzpunkte fast sicher ist.
3 4
Die Erfindung hat sich die Aufgabe gestellt, ejn Speichermatrixkreuzpunkt, wobei die jeweiligen Verfuhren verfügbar zu machen, mit dessen Hilfe Zeilen- und Spaltenleitungen an jedem derartigen die Zerstörung nicht gewählter Speicherkreuzpunkte Kreuzpunkt durch Impedanzelemente verbunden mit Sicherheit vermieden wird. Außerdem soll eine sind. Diese Elemente sind in der Zeichnung durch Einrichtung zur Durchführung dieses Verfahrens ge- 5 die Widerstände 19 dargestellt. Die Matrix 10 ist soschalTen werden. mil jn der Tgl ejn Widerstandsnetzwerk, das so ge-Zur Lösung der Aufgabe geht die Erfindung aus schaltet ist, daß vielfache, beidseitig leitende Stromvon einem Verfahren zum Einschreiben von lnfor- wege zwischen den Klemmen jedes der Widerstände matione" in einen nur zum Ablesen bestimmten Spei- gebildet werden. Die Matrix wird zunächst durch eher, der aus einer Matrix aus Impedunzslementen io herkömmliche Verfahren hergestellt, vorteilhafterbesteht, die jeweils durch einen Strom von ausrei- weise durch integrierte Schaltkreisverfahren, derart, chender Größe zerstört werden, wobei das Verfah- daß sie die verschiedenen Widerstandselemente 19 ren daraus besteht, daß durch wenigstens ein zu zer- enthält, die sämtlich im wesentlichen den gleichen störendes Impedanzelement ein Strom von ausrei- Widerstandswert haben und die zwischen jede Zeichender Größe zur Zerstörung dieses Elements gelei- 15 lenleitung und jede durch die Zeilenleitung geschnittet wird. Die Lösung der Aufgabe ist dadurch ge- tene Spaltenleitung geschaltet sind. Das Widerstandskennzeichnet, daß gleichzeitig hiermit Vorspannungen material und die Widerstandswerte werden durch die an alle Impedanzelemente außer an das wenigstens Art der Anwendung der Matrix bestimmt, doch eine Impedanzelement angelegt werden, wodurch der haben die Widerstände eine vorbestimmte Grenze Strom durch diese anderen Impedanzelemente in 20 der Zerstörungsspannung, hei der ein durch den Wegen, die miteinem Anschluß des mindestens einen Widerstand fließender Strom die Zerstörung verur-Elements verbunden sind, auf eine jröße begrenzt sacht. In F i g. 1 sind nur drei Zeilen und drei Spalwird, die nicht ausreicht, um irgendeines der ande- ten und neun Widerstände 19 (nur z'-vei der Widerren Elemente zu zerstören. stände sind durch Bezugszahlen bezeichnet) einer
Eine Einrichtung zur Durchführung dieses Ver- »5 Widerstandsmatrix dargestellt, doch ist eine größere !ahrens weist eine Treibstrom-Speisungsanordnung Matrixanordnung schematisch durch die Weiterfühauf. um durch wenigstens eins der Impedanzelemente rung der Zeiienleilungen 11 bis 13 nach recht und einen Strom von ausreichender Größe zur Zerstö- der Spaltenleitungen 16 bis 18 nach oben über die rung dieses Elements zu führen, und ist gekennzeich- dargestellten Widerstände 19 hinaus angedeutet. net durch eine Vorspannungsanordnung, die gleich- 30 Der letztliche Benutzer einer derartigen Matrix zeitig mit der Tr,eibstrom-Speiseanordnung in Tätig- besitzt in seinem programmgesteuerten Datenverarkeit gesetzt wird, um alle anderen Impedanzelemente beitungssystem eine Zentralsteuerung 20, em Zeilenin Wegen, die mit einem Anschluß des einen EIe- register 21 und ein Spaltenrcgister 22. Das Datenmentes verbunden sind, vorzuspannen, um den Strom verarbeitungssystern wird vorteilhafterweise zum Einin jedem derartigen Weg auf eine Höhe zu begren- 35 schreiben von Informationen in die Matrix 10 verzen, die nicht ausreicht, um irgendeins der anderen wendet, doch können auch von Hand betätigte Span-Elemente zu zerstören. nungsanordnungen für die Einschreibeoperation be-
Es lassen sich dann Matrizen aus Impedanzele- nutzt werden. Vollständige Einzelheiten der zentra-
nienten für nur zum Ablesen bestimmte Speicher in len Steuerung 20 und der beiden Register wie auch einheitlicher Ausführung herstellen, bei der alle 4° des gesamten Datenverarbeitungssystems sind nicht
Kreuzpunktimpedanzen zu Anfang vorhanden sind. dargestellt, da hierfür verschiedene Formen bekannt
Die Speicherung gewünschter Informationen läßt sind Und da sie keinen Teil der Erfindung bilden. Die
sich dann beim Anwender mit Hilfe von Zugriffs- Register 21 und 22 enthalten vorteilhafterweise z.B.
Schaltungen ähnlicher Art erreichen, wie sie nor- eine Anordnung von bistabilen Flip-Flop-Schaltunmulerweise in Datenverarbeitungsanlagen benutzt 45 gen, wie die im Zeilenregister 21 dargestellten Schalwerden, die derartige, nur zum Ablesen bestimmte tungen 23. . Speicher benutzen. Im Register 21 ist für jede Zeilenleitung und im
Durch die Benutzung einer Speichermatrix-Vor- Register 22 für jede Spaltenleitung eine Flip-Flopspannungsanordnung ergeben sich Sicherheitsgrenzen Schaltung vorgesehen.
bis zu 9 zu 1. Um eine zufällige Zerstörung nicht ge- 50 Jede Flip-Flop-Schaltung im Zeilenregister 21 entwählter Speicherkreuzpunkte zu vermeiden, werden hält eine Ausgangsverbindung, die m;t entsprecnendie Vorspannungswerte für die verschiedenen Zei- den Zeilenleitungen in der Matrix 10 verbunden ist. len- und Spaltenleitungen nach einer vorprogram- Diese Aisgangsverbindungen liegen vorteilhaftermierten Folge angelegt. weise auf einem Spannungspegel V von z. B. 10 Volt
Nachfolgend wird die Erfindung an Hand der 55 oder auf einem Spannungspegel \ . und zwar je Zeichnungen beschrieben. J
Es zeigt nach dem binären Zustand der Flip-Flop-ijchaltung.
Fig. 1 teilweise in Block- und Leitungsdiagramm- der durch die zentrale Steuerung20 bestimmt wird, form und teilweise in schematischer Form eine Spei- Die Flip-Flop-Schaltungen des Registers 22 entnalcher-Einschreibeanordnung gemäß der Erfindung 60 ten ebenso Ausgangsveibindungcn, die mit den jeuncl weiligen Spaltenleitungen der Matrix 10 verbunden
F i g. 2 eine Reihe von Spannungsdiagrammen, die sind, wotii diese Verbindungen vorteilhafterweise die Arbeitsweise der Erfindung erläutern. entweder auf der Erde V\nd oder auf einer S>pan-
In Fig. 1 enthält die Impedanzmatrix 10 die nune 2^ ijeocn, die durch die zentrale Steuerung Zeilenleitungen 11, 12 und 13 und die Spaltenleitun- 65 6 3 .
gen 16, 17 und 18, die senkrecht zu den erwähnten bestimmt ist. Sämtliche obenerwähnten Flip:Hop-Zcilenleitungen ,»'geordnet sind. Jeder Schnittpunkt Schaltungen sind in bekannter Weise so eingerichtet, der Zeilen- und der Spaltenleitungen definiert einen daß sie als Spannungsquellen wirken, um die ange-
!ebenen Ausgangsspannungen bei verschiedenen f\usgiingsstrompcgeln zu liefern, die durch den in der Matrix 10 vorhandenen Widerstandswert bestimmt sind.
Die zentrale Steuerung 20 enthält ein Einschreibeprogramm. um vorbestimmte, binärkodierte Inforniationswörtcr in ausgewählten Zeilen der nur zum Ablesen bestimmten Speichermatrix 10 zu erzeugen. Wenn auch ein einzelnes Wort bei einem einzelnen gleichzeitigen Anlegen aller Spannungen eingeschrieben werden kann, so wird doch vorteilhafterweise ein programmiertes Anlegen verwendet, wie es hier beschrieben wird.
Die Einzelheiten der Programmdekodicrung lind des Zugriffs sind bekannt, sie werden hier nur soweit betrachtet, wie es notwendig ist, um die Arbeitsweise der F i g. 1 zu beschreiben. Entsprechend der Informationskodierung stellt das Vorhandensein eines Widerstands an einem ausgewählten Kreuzpunkt eine binäre Null dar, während das Nichtvorhandcnscin eines Widerstands eine binäre Eins darstellt. Die Programmfolgc ist durch die Spannungsdiagramme der F i g. 2 dargestellt. Die zentrale Steuerung 20 bewirkt zunächst, daß alle Flip-Flop-Schaltungen der Register 21 und 22 zurückgestellt werden, um an ihren mit den Matrixzcilen- und -Spaltenleitungen verbundenen Ausgangsverbindungen die kleinere der verfügbaren Ausgangsspannungen zu liefern. So legt das Register 21 zunächst zur Zeit Null in F i g. 2 die
j/
Spannung an sämtliche Zeilenleitungen 11 bis 13
an. während das Register 22 in gleicher Weise die Erdbezugsspannung an sämtliche Spaltenleitungen 16 bis IR anlegt.
Während der zweiten Stufe im Einschrcibeprogramm werden ausgewählte Flip-Flop-Schaltungen des Registers 22 zur Zeit f, eingestellt, um entsprechend der einzuschreibenden Information die Span-
nung ". an die entsprechenden Spaltenkreise anzulegen. Es sei angenommen, daß ein binäres Wort in die Reihe des Kreises 12 in der Matrix 10 eingeschrieben worden soll und daß das Wort die Ziffern 0-1-1 in den drei dargestellten Bit-Positionen am weitesten links enthält. Die beiden Widerstände, die die Zeilenlcitung 12 mit den Spaltenleitungen 17 und 18 verbinden, müssen zerstört werden. Diese Widerstände sind .in Fig. 1 gestrichelt dargestellt. Die FHp-Flop-Schaltung des Registers 22. die mit der Spalienleitung 16 verbunden ist, wird eingestellt, um die Spannung an dieser Spaltenleitung von der Erde
2 V
auf die Spannung gegenüber der Erde anzuheben. Die Flip-Flop-Schaltungen des Registers, die mit den Spaltenleitungen 17 und 18 verbunden sind, verbleiben im rückgestellten Zustand und halten die Spaltenleitungen 17 und 18 auf Erdpotential. Diese Bedingungen für die Spaltenleitungen, welche die Information darstellen, können durch die Zentralsteuerung 20 in einer Folge von Operationen auf die jeweiligen Spaltenleitungen oder gleichzeitig in einer Anlegung eines parallelen Bit-Signals hergestellt werden.
Während der dritten Stufe des Programms zur Zeit /; stellt die Zentralsteuerung 20 die Flip-Flop-Schaltung des Registers 21 ein, die mit der Zeilenleitung 12 verbunden ist, in den die Information einzuschreiben ist. Diese Flip-Flop-Schaltung hebt die Vorspannung an dieser Zeilenlcitung von der Spannung y iuif die Spannung V an. Die Zeilenlcitungen
11 und 13 bleiben mit der Spannung 1- vorgespannt.
An dieser Stelle wird die Gesamtspannung V an die gestrichelt dargestellten Widerstände 19 angelegt, die die Zeilenlcitung 12 mit den Spaltenleitungen 17 und 18 verbinden. Diese Spannung reicht aus, um einen
ίο Strom, der den zerstörenden Stromwert übersteigt, an diese Widerstandskreuzpunkte anzulegen, wobei diese zerstört werden. Dieser Strom reicht jedoch bekanntermaßen nicht aus, um irgendwelche Matrixschicnenkroisc schädlich zu beeinflussen.
Nachdem die zwei ausgewählten Widerstände zerstört sind, bleiben die angelegten Spannungen eine begrenzte Zeitlang erhalten, bevor sie entfernt werden können. Bei der beschriebenen Widerstandsmatrix sind vielfache Kriechstromwege zwischen den Klemmen vorhanden, an denen ausgewählte Kreuzpunktwiderstände 19 von der Zeilenleitung 12 zu den Spaltenleitungcn 17 und 18 bestehen. Alle diese Stromwege sind zweiseitig, da in den Schienen oder den Kreuzpunkten der Matrix keine einseitigen Lei-
»5 tungselemente vorhanden sind. Im ungünstigsten Fall enthalten die Kriechstromwege einen einzigen, nicht gewählten Widerstand 19 in Reihe mit einem Netzwerk aus anderen, nicht gewählten Widerständen 19, so daß der einzige Widerstand den vollen angelegten Strom führen muß.
Das Einschreiben von 0-1-1 im dargestellten Bereich der Zeilenleitung 12 läßt einen Matrixwiderstandswert von etwa V'tR zurück, wobei R der Widerstandswert eines einzelnen Widerstands 19 ist, wenn zwei Kreuzpunktwiderstände zur gleichen Zeit zerstört werden. Der entstehende Strom ist zu klein, um irgendwelche weiteren Widerstände zu zerstören, sogar ohne die Anwendung der vorliegenden Erfindung. Wenn man jedoch die vollständige Matrix ohne Anwendung der Erfindung betrachtet und wenn man weiter den schnellen Vorgang der gleichzeitigen Zerstörung aller ausgewählten Widerstände 19 annimmt, wächst die Gefahr der Zerstörung nicht ausgewählter Widerstände 19 stark an. Wenn man einen langsameren Vorgang zum Schreiben der Matrix betrachtet, wird gleichzeitig ein einziger Widerstand zerstört, wobei gezeigt werden kann, daß der Matrixwiderstandswert im ungünstigsten Fall nach Zerstörung der ausgewählten Kreuzpunktwiderständc durch den Ausdruck
gegeben ist, wobei R der Widerstandswert eines ein zelnen Kreuzpunktwiderstands 19 und η die Gesamt zahl der Matrixspaltenleitungen ist. Somit sind in den in F i g. 1 dargestellten Teil der Matrix drei Spaltet vorhanden, wobei der angenäherte Widerstandswer für eine ausgewählte Zeilenleitung und eine ausge wählte Spaltenleitung bei gleichzeitiger Zerstörun] eines einzigen Widerstands 2 R beträgt. Wenn mai eine gesamte Matrix mit nur 21 Spalten betrachte! wird der Widerstandswert 1,1/?, wobei der Widet standswert sich dem Wert R nähert, wenn die Anzar der Spalten zunimmt. Gleichzeitig nähert sich de angelegte Strom der zerstörenden Stromgienze de Kreuzpunktwiderständc Die Schwierigkeiten, die b< der Kontrolle der Eigenschaften der Widerstand
während der Herstellung und bei der Regelung der angelegten Stromwerte während des Einschreibens für die Zerstörung eines ausgewählten Widerstands mit dem Widerstandswert R auftreten, ohne nicht ausgewählte Widerstände zu zerstören, sind offensichtlich. Diese Schwierigkeiten machen das Risiko einer fehlerhaften Zerstörung unzulässig groß.
Andt-ierseits werden bei Verwendung einer Ausführung der Erfindung die nicht ausgewählten Spaltenleitungen auf die Spannung ^ und die nicht
ausgewählten Zeilenleitungen auf die Spannung y
vorgespannt. Die Spannungsdifferenz an allen nicht ausgewählten Kreuzpunktwiderständen 19 ist somit
notwendigerweise auf den Wert y begrenzt. Unbeschadet des Aufbaues des Widerstandsnetzwerks bleibt die Begrenzung. Dementsprechend kann üblicherweise nur ein Bruchteil des zerstörenden Stroms ao durch die nicht ausgewählten Kreuzpunktwiderstände fließen, wobei er zu klein ist, um nicht ausgewählte Widerstände zu zerstören.
Man erkennt ferner in Fig. 2, daß dort eine feste Polaritätsbeziehung unter den Spannungsdifferenzen an verschiedenen Gruppen von nicht ausgewählten Kreuzpunktwiderständen besteht. So werden alle Widerstände, die mit einer ausgewählten Zeilen- oder Spaltenleitung verbunden sind, so vorgespannt, daß ihre Zeilenklemmen positiv in bezug auf ihre Spaltenklemmen sind. Jedoch sind alle anderen Kreuzpunktwiderstände so vorgespannt, daß ihre Zeilenklemmen negativ in bezug auf ihre Spaltenklemmen sind.
Die herkömmlichen elektrischen Schaltungsgleichungen zeigen, daß die Energievernichtung in nicht ausgewählten Kreuzpunktwiderständen, die einer
Spannungsdifferenz von j unterworfen sind, ein Neuntel der Energievernichtung in ausgewählten Kreuzpunktwiderständen beträgt, die der Spannungsdifferenz V unterworfen sind. Es ist daher ein Sicherheitsspiel raum von 9 zu 1 verfügbar, wenn festgelegt wird, welche Stromwerte und welcher Grad der Spannungsregelung erforderlich wird, um eine fehlerhafte Zerstörung von Kreuzpunktwiderständen zu vermeiden. Es können selbstverständlich andere Spannungsverhältnisse als die in Fig. 2 angegebenen verwendet werden, um die Werte der Vorspannungen der Zeilen- und Spaltenleitungen festzulegen. Jedoch liefert bei Anordnungen, wie sie beschrieben wurden, bei denen drei Spannungspegel zusätzlich zu einem Bezugspegel erforderlich sind, die
V IV
Verwendung der Spannungen V, y und -^- den
optimalen Sicherheitsspielraum von 9 zu 1.
Nach Zerstörung der ausgewählten, gestrichelt dargestellten Widerstandskreuzpunkte, wie sie oben dargelegt wurde, bewirkt das Programm, daß die Flip-Flop-Schaltungen der Register 21 und 22 rückgestellt werden, um zu den Zeiten /3 und ti sicher zu sein, daß keine nicht ausgewählten Widerstände zerstört werden. Danach wird die Information in andere Zeilen der Matrix 10 durch die gleichen Vcr fahren eingeschrieben, um ausgewählte Kreuzpunku auf eine Spannungsdifferenz V vorzuspannen, wäh rend nicht ausgewählte Kreuzpunkte auf eine Span
nungsdifferenz -^- vorgespannt werden.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher, der aus einer Matrix aus Impedanzelementen besteht, die jeweils durch einen Strom von ausreichender Größe zerstört werden, wobei das Verfahren daraus besteht, daß durch wenigstens ein zu zerstörendes Impedanzelement ein Strom von ausreichender Größe zur Zerstörung dieses Elementes geleitet wird, dadurch gekennzeichnet, daß gleichzeitig hiermit Vorspannungen an alle Impedanzelemente außer an das wenigstens eine Impedanzelement angelegt werden, wodurch der Strom durch diese anderen Impedanzelemente in Wegen, die mit einem Anschluß des mindestens einen Elementes verbunden sind, auf eirc Größe begrenzt wird, die nicht ausreicht, um irgendeines der anderen Elemente zu zerstören
2. Verfahren nach Anspruch 1, in welchem der treibende Strom von einem ersten Potential abgeleitet ist, das an einen Zeilenleiter angelegt wird, und in welchem ein zweites Potential an den Spaltenleiter angelegt wird, der mit diesem einen Zeilenleiter durch das zu zerstörende Impedanzelement verbunden ist, dadurch gekennzeichnet, daß di. Vorspannungen von einem dritten Potential, das zwischen dem ersten und zweiten Potential liegt, abgeleitet wt- den und an alle Zeilenleiter außer den erv.ähnten einen Zeilenleiter angelegt werden und daß xiin viertes Potential, das zwischen dem ersten und dritten Potential liegt, an jeden Spaltenleiter angelegt wird, der das zweite Potential nicht erhält.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Einschreiben in irgendeine Zeile zunächst das zweite und das dritte Potential angelegt werden, daß dann das vierte Potential angelegt wird und daß danach das erste Potential gleichzeitig nur an einen Zeilenleiter angelegt wird.
4. Einrichtung zur Durchführung eines Verfahrens nach Anspruch 1, die eine Treibstrom-Speisungsanordnung aufweist, um durch wenigstens eins der Impedanzelemente einen Strom von ausreichender Größe zur Zerstörung dieses Elementes zu führen, gekennzeichnet durch eine Vorspannungsanordnung (21), die gleichzeitig mit der Treibstrom-Speiseanordnung in Tätigkeit gesetzt wird, um alle anderen Impedanzelemente in Wegen, die mit einem Anschluß des einen Elementes verbunden sind, vorzuspannen, um den Strom in jedem derartigen Weg auf eine Höhe zu begrenzen, die nicht ausreicht, um irgendeines der anderen Elemente zu zerstören.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Treibstrom-Speisungsanordnung dazu dient, ein zu zerstörendes Impcdanzelement auf eine ers'.e Polarität (V-V fnd) relativ zu einem mit ihm verbundenen Spaltenleiter zu bringen, und daß die Vorspannungsanordnung dazu dient, mit der Trcibstrom-Speiseanordnung zusammenzuarbeiten, um jedes Impedanzelement, das nicht zerstört werden soll und das mit einem Zeilen- oder Spaltenleiter verbunden ist. der auch mit dem Tmpedanzelement ver-
bunden ist, auf die erste Polarität (V bis 3A1K) relativ zu dem Spaltenleiter vorzuspannen, mil dem es verbunden ist, und um jedes übrige Impedanzelement auf eine zweite Polarität ('/.,'/ bis -/., V) relativ zu einem mit ihm verbundenen Speiseleiter vorzuspannen.
6. Einrichtung nach Anspruch 5, gekennzeichnet durch ein erstes Register (21) aus bistabilen Schaltungen (23), die jeweils mit einem anderen Zeilenleiterkreis verbunden sind und die betätigt werden können, um eine erste Spannung (V) oder eine zweite, niedrigere Spannung (1A1V) entsprechend seinem Zustand anzulegen, der davon abhängt, ob ein mit ihm verbundenes Impedanzelement zerstört werden soll oder nicht, ferner durch ein zweites Register (22) aus bistabilen Schaltungen, die jeweils mit einem anderen Spaltenleiter verbunden sind und die betätigt werden können, um eine dritte, noch niedrigere Spannung (Vind) oder eine vierte Spannung C2Z3V), die zwischen der ersten und der zweiten Spannung liegt, entsprechend seinem Zustand anzulegen, der davon abhängt, ob ein Impedanzelement zerstört werden soll oder nicht, das diesen Spaltenleiter mit einem zweiten Zeilenleiter verbindet, damit die erste Spannung angelegt ist.
7. Einrichtung nach Anspruch 6, gekennzeichnet durch Steuermittel (20), um die Zustände der bistabilen Schaltungen des ersten und des zweiten Registers zu bestimmen, derart, daß zunächst die zweite und die dritte Spannung angelegt werden, dann die vierte Spannung und danach die erste Spannung gleichzeitig nur an einen Zeilenleiter angelegt wird.
DE2010366A 1969-03-10 1970-03-05 Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher Expired DE2010366C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80567369A 1969-03-10 1969-03-10

Publications (3)

Publication Number Publication Date
DE2010366A1 DE2010366A1 (de) 1970-09-24
DE2010366B2 DE2010366B2 (de) 1973-06-20
DE2010366C3 true DE2010366C3 (de) 1974-01-24

Family

ID=25192196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2010366A Expired DE2010366C3 (de) 1969-03-10 1970-03-05 Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher

Country Status (6)

Country Link
US (1) US3582908A (de)
BE (1) BE747114A (de)
DE (1) DE2010366C3 (de)
FR (1) FR2034784B1 (de)
GB (1) GB1294933A (de)
NL (1) NL7003157A (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720925A (en) * 1970-10-19 1973-03-13 Rca Corp Memory system using variable threshold transistors
US3872450A (en) * 1973-06-21 1975-03-18 Motorola Inc Fusible link memory cell for a programmable read only memory
US3863231A (en) * 1973-07-23 1975-01-28 Nat Res Dev Read only memory with annular fuse links
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
GB2070329B (en) * 1980-01-25 1983-10-26 Tokyo Shibaura Electric Co Semiconductor memory device
US4404654A (en) * 1980-01-29 1983-09-13 Sharp Kabushiki Kaisha Semiconductor device system
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5299150A (en) * 1989-01-10 1994-03-29 Actel Corporation Circuit for preventing false programming of anti-fuse elements
US5130777A (en) * 1991-01-04 1992-07-14 Actel Corporation Apparatus for improving antifuse programming yield and reducing antifuse programming time
DK125692D0 (da) * 1992-10-14 1992-10-14 Willy Palle Pedersen Programenhed af prom-typen, samt markoer med en saadan enhed
SE501486C2 (sv) * 1993-07-06 1995-02-27 Aake Conradsson Eskortminne
US5390141A (en) * 1993-07-07 1995-02-14 Massachusetts Institute Of Technology Voltage programmable links programmed with low current transistors
US5471040A (en) * 1993-11-15 1995-11-28 May; George Capacitive data card system
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
US5949060A (en) * 1996-11-01 1999-09-07 Coincard International, Inc. High security capacitive card system
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
KR100821456B1 (ko) * 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6570795B1 (en) * 2002-04-10 2003-05-27 Hewlett-Packard Development Company, L.P. Defective memory component of a memory device used to represent a data bit in a bit sequence
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US20070176255A1 (en) * 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US10404473B1 (en) 2018-09-05 2019-09-03 Accelor Ltd. Systems and methods for processing transaction verification operations in decentralized applications
US10432405B1 (en) 2018-09-05 2019-10-01 Accelor Ltd. Systems and methods for accelerating transaction verification by performing cryptographic computing tasks in parallel
US10333694B1 (en) 2018-10-15 2019-06-25 Accelor Ltd. Systems and methods for secure smart contract execution via read-only distributed ledger

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2947977A (en) * 1956-06-11 1960-08-02 Ibm Switch core matrix
US3028659A (en) * 1957-12-27 1962-04-10 Bosch Arma Corp Storage matrix
US3091754A (en) * 1958-05-08 1963-05-28 Nazare Edgar Henri Electric memory device
US3048824A (en) * 1958-07-10 1962-08-07 Westinghouse Electric Corp Signal distribution system for distributing intelligence signals from a single source to a plurality of utilization channels
US3445824A (en) * 1965-11-26 1969-05-20 Automatic Elect Lab Information storage matrix utilizing electrets
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix

Also Published As

Publication number Publication date
NL7003157A (de) 1970-09-14
DE2010366A1 (de) 1970-09-24
BE747114A (fr) 1970-09-10
FR2034784A1 (de) 1970-12-18
GB1294933A (de) 1972-11-01
US3582908A (en) 1971-06-01
FR2034784B1 (de) 1975-07-04
DE2010366B2 (de) 1973-06-20

Similar Documents

Publication Publication Date Title
DE2010366C3 (de) Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher
DE2556275C2 (de) Programmierbare logische Schaltung hoher Dichte
DE3587344T2 (de) Vorrichtung mit programmierbarem Festspeicher und Speicheranordnung zu deren Anwendung.
DE10032271C2 (de) MRAM-Anordnung
DE2505186C3 (de) Programmierbarer Lesespeicher
DE3520003C2 (de)
DE2735742C2 (de)
DE10314812A1 (de) Magnetische Kleinbereichs-Speichervorrichtungen
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE1954966A1 (de) Durch Filmauftrag hergestellte Schaltung und Verfahren zu deren Herstellung
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE2727855C2 (de)
DE2735976B2 (de) Elektronisch veränderbare Diodenlogikschaltung
EP0103654B1 (de) Elektrisch programmierbare Speichermatrix
DE2347968B2 (de) Assoziative speicherzelle
DE2041959A1 (de) Randomspeicher
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE2006987A1 (de) Automatische Prüfvorrichtung für Rechenanlagen
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2425739A1 (de) Lesespeicher
DE2246756C3 (de) Elektronischer Datenspeicher
DE2753607A1 (de) Monolithischer integrierter bipolarer speicher
DE1474462A1 (de) Kryoelektrischer Speicher
DE2554707C2 (de) Direktzugriffsspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)