DE2735742C2 - - Google Patents

Description

Die Erfindung betrifft ein integriertes Schaltungsplätt­ chen nach dem Oberbegriff des Anspruchs 1.

Es ist bekannt, bestimmte integrierte Schaltungen bei­ spielsweise Festwertspeicher (ROM), bei der Herstellung unter Verwendung unterschiedlicher Masken zu programmieren, derart, daß eine bestimmte, vom Verwender angegebene In­ formation mit vielen Wörtern erzeugt wird. In der Praxis kann eine solche Allzweck-Anordnung in hunderten von ver­ schiedenen Variationen oder Codierungen hergestellt wer­ den, die entsprechend hunderte von unterschiedlichen In­ formationen speichern. Eine Identifizierung und Ausson­ derung einer so großen Zahl von visuell praktisch nicht unterscheidbaren, aber elektrisch verschiedenen inte­ grierten Schaltungsplättchen während des Herstellungsver­ fahrens ist schwierig und teuer.

Aus der DE-AS 22 56 688 ist ein Verfahren zum Auftrennen von Leiterbahnen auf integrierten Schaltungskreisen be­ kannt, bei dem durch eine Vielzahl aufeinanderfolgender Stromimpulse unterschiedlichen Energieinhalts bestimmte Leiterbahnteile, die als Stege verschmälerten Querschnitts ausgebildet sind, abgebrannt werden. Eine Identifizierung ist damit weder beabsichtigt noch möglich.

Die US 38 72 452 beschreibt ein Adressiersystem zur selektiven Weiterleitung elektrischer Signale an bestimmte Speicherbereiche oder Speichereinheiten, die auf einer Anzahl von in Reihe geschalteten, gedruckten Schaltungs­ karten angeordnet sind. Solche gedruckten Schaltungs­ karten sind im Vergleich zu integrierten Schaltungsplätt­ chen so groß, daß eine direkte physikalische Markierung ohne Schwierigkeiten möglich ist und Identifizierschal­ tungen besonderer Art nicht benötigt werden.

Der Erfindung liegt die Aufgabe zugrunde, integrierte Schaltungsplättchen zu schaffen, die ohne äußere physika­ lische Kennzeichnung auf einfache Weise identifiziert und später zur Markierung sortiert werden können, ohne daß während des gesamten Herstellungsverfahrens Aufzeich­ nungen hinsichtlich der Identität vorgenommen werden müssen.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben. Weiterbildungen der Erfindung sind Gegenstand der Unter­ ansprüche.

Die Identifizierschaltung bei einem Schaltungsplättchen nach der Erfindung ist für den Anwender "transparent", d. h. das Vorhandensein der Identifizierschaltung auf dem Plättchen ist für einen Verwender nicht erkennbar. Eine Identifiziermöglichkeit ist auch dann noch gegeben, wenn die jeweilige Schaltung im Einsatz ist. Eine physikali­ sche Markierung oder Stempelung wird mit Vorteil hinaus­ geschoben, bis die Schaltungsplättchen mit einem Gehäuse versehen und als fehlerfrei festgestellt sind.

In den Zeichnungen zeigt

Fig. 1 ein integriertes Schaltungsplättchen nach dem Stand der Technik;

Fig. 2 ein Ausführungsbeispiel für ein integriertes Schaltungsplättchen nach der Erfindung.

Die Prinzipien der Erfindung lassen sich auf eine Anzahl von Schaltungsanordnungen anwenden, die jeweils eine Vielzahl von Konfigurationen zulassen. Zur Erläuterung eines speziellen Beispiels ist eine solche Anordnung 10 schematisch innerhalb der strichpunktierten Linie in Fig. 1 dargestellt. Diese bekannte Schaltungsanordnung ist ein Festwertspeicher (ROM). Der Speicher 10 weist eine Matrixanordnung 12 auf, die eine Vielzahl horizon­ taler und vertikaler Leitungen enthält, welche Schnittpunkte ohne Kontaktbildung definieren. In be­ kannter Weise lassen sich diese Schnittpunkte so gruppieren, daß sie eine Vielzahl von Mehrbitwörtern darstellen. Der Aufbau jedes Wortes wird dadurch bestimmt, ob ein Bauteil, beispiels­ weise ein Transistor oder eine Diode zwischen die sich rechtwinklig schneidenden Leitungen geschaltet ist oder nicht, welche jeden Schnittpunkt definieren. Das Vorhandensein eines Bauteils an einen Schnittpunkt kann daher eine "Eins" und das Nichtvorhandensein eines Bauteils eine "Null" oder umgekehrt darstellen. Durch An­ wendung eines der beiden Formate kann jede vom Verwender ange­ gebene Darstellung einer Vielzahl von Mehrbitwörtern in der dargestellten Speichereinheit erzeugt werden.

Als spezielles Beispiel sei angenommen, daß die Matrixanordnung 12 der Speichereinheit 10 16 384 Schnittpunkte aufweist, die auf übliche Weise so organisiert sind, daß sie 2048 Wörter mit 8 Bits darstellen. Die Speichereinheit 10 wird demgemäß auf übliche Weise als 16K ROM bezeichnet.

Auf bekannte Weise läßt sich jedes bestimmte Wort der 2048 in der Matrixanordnung 12 in Fig. 1 gespeicherten Wörter dadurch adressieren, daß der Speichereinheit 10 ein entsprechendes Adressenwort mit 11 Bits zugeführt wird. Die jeweiligen Ziffern eines solchen Adressenwortes werden auf die Eingangs­ leitungen 14, 15, . . . N gegeben. Aufgrund eines solchen Adressen­ wortes wählen Eingangsschaltungen 16, die üblichen Puffer, Deco­ dierer und Treiber umfassen, ein bestimmtes, in der Matrixanordnung 12 gespeichertes Wort mit 8 Bit. Die Bits des gewählten Wortes werden dann über Standard-Ausgangsschaltungen 18 auf Ausgangs­ leitungen 20, 21 . . . M gegeben.

Es können zusätzliche Plättchenauswahlsignale (in Fig. 1 nicht gezeigt) vorgesehen sein, um eine bestimmte ROM-Speichereinheit aus mehreren solchen Einheiten auszuwählen. Diese zusätzlichen Eingänge werden für die Zwecke der Schaltungsidentifizierung auf genau die gleiche Weise wie die Adresseneingänge 14, 15 . . . N behandelt (alternativ kann die Plättchenauswahl durch Anlegen von Betätigungssignalen an die Ausgangsschaltungen 18 erreicht werden).

Es sind Mikrominiatur-Ausführungen der Speichereinheit 10 in Fig. 1 als integrierte Schaltungen unter Verwendung der bekannten, als Transistor-Logik (TTL) bezeichneten Technologie hergestellt worden. Bei einem solchen TTL-Ausführungsbeispiel wird üblicher­ weise eine Klemmdiode zwischen jede Eingangsleitung und einen Bezugsspannungspunkt (beispielsweise Erde) gelegt. In Fig. 1 sind drei solche Eingangsdioden 22, 24 und 26 dargestellt. Diese Dioden sind typischerweise als Transistoren konstruiert, deren Basis- und Kollektoranschlüsse miteinander verbunden sind.

In Fig. 1 sind zwei zusätzliche Eingangsleitungen 28 und 29 dargestellt, die als Stromversorgungsleitungen für die Speicher­ einheit 10 dienen. Die Leitung 29 ist mit einem Bezugspotential (beispielsweise Erde) und die Leitung 28 mit einer Spannung bestimmter Höhe (beispielsweise +5 V) mit Bezug auf Erde zu ver­ binden.

Eine ROM-Speichereinheit 10 der in Fig. 1 dargestellten Art ist eine Allzweckanordnung, die als Grundbauteil in einer Vielzahl von Anlagen verwendet werden kann. In der Praxis können hunderte von unterschiedlichen Speicherformaten von Anwendern angegeben werden, die in den Matrixanordnungen der Speichereinheiten zu speichern sind. In typischer Weise wird jedes solches Format in einer Speichereinheit während ihrer Herstellung durch Anschalten oder Nichtanschalten eines Bauteils, beispielsweise eines Transistors oder einer Diode an jedem der definierten Schnittpunkte der Matrixanordnung verwirklicht. Wenn eine solche Speichereinheit in integrierter Form hergestellt wird, so wird eine codierte Maske vorbereitet, die das vom Anwender angegebene Speicherformat in der Matrix­ anordnung bestimmt. Mit Hilfe der Maske wird dann eine Halb­ leiterscheibe auf übliche Weise unter Bildung einer Vielzahl von Plättchen verarbeitet, die je eine ROM-Speichereinheit mit einem angegebenen Muster von Bauteilen an den Schnittpunkten der Matrixanordnung besitzen.

Eine besonders vorteilhafte Einrichtung zur Bildung der vorge­ nannten codierten Masken ist in der US 39 00 737 mit dem Titel "Elektronenstrahl-Belichtungssystem" beschrieben. Mit einer solchen rechnergesteuerten Anlage ist es leicht, eine einzige Hauptmaskenstruktur herzustellen, die mehrere unterschied­ liche codierte Masken enthält. Bei der Bearbeitung einer Halbleiter­ scheibe mit einer solchen Hauptmaske zur Herstellung mehrerer Plättchen, die je eine ROM-Speichereinheit enthalten, können mehrere unterschiedliche Speichercodierungen in den Plättchen während eines einzigen Herstellungsverfahrens verwirklicht werden. Alternativ kann eine solche rechnergesteuerte Anlage benutzt werden, um eine Halbleiterscheibe direkt so zu bearbeiten, daß auf ihr viele identische oder unterschiedliche ROM-Speichereinheiten erzeugt werden.

Eine gegebene Halbleiterscheibe kann also entweder viele identische ROM-Speichereinheiten oder eine Anzahl von unterschiedlich codierten ROM-Speichereinheiten enthalten. Unter den praktischen Gegebenheiten der Produktion, bei der eine Anzahl von Halbleiter­ scheiben bearbeitet wird, ergibt sich dann, daß die Erstellung und Verfolgung von Aufzeichnungen, die eine absolute Überein­ stimmung zwischen einem bestimmten Plättchen und seiner Code­ bezeichnung herstellen, eine langwierige, anspruchsvolle und teure Aufgabe ist. (Eine physikalische Markierung von Mikro­ miniaturplättchen während der frühen Verfahrensstufen ihrer Herstellung ist im allgemeinen nicht ohne weiteres durchführbar.)

Entsprechend einem Merkmal der Erfindung wird jede Schaltungs­ anordnung der oben beschriebenen Art während ihrer Herstellung so gestaltet, daß sie eine Identifizierschaltung enthält. Die Identifizierschaltung jeder Schaltungsanordnung ist konstruktiv so ausgelegt, daß sie ein bestimmtes, in der Matrixanordnung der ROM-Speichereinheit hergestelltes Speicherformat eindeutig identifiziert.

Fig. 2 zeigt eine Allzweck-Schaltungsanordnung 30 mit einem speziellen Ausführungsbeispiel einer Identifizierschaltung nach der Erfindung. Wiederum zur Erläuterung eines speziellen Ausführungs­ beispiels soll angenommen werden, daß die Schaltungsanordnung 30 eine ROM-Speichereinheit ist. Außerdem soll angenommen werden, daß die Eingangs- und Ausgangsschaltungen sowie die Matrixanordnung in der Einheit 30 identisch mit den entsprechenden Bauteilen in der Einheit 10 gemäß Fig. 1 sind. Demgemäß werden die für diese Bauteile in Fig. 1 benutzten Bezugsziffern auch in Fig. 2 verwendet. Darüber hinaus sind alle Eingangs- und Ausgangsleitungen in den Fig. 1 und 2 identisch bezeichnet.

Die Speichereinheit 30 in Fig. 2 enthält ebenfalls Klemmdioden, die mit den gleichen Bezugsziffern wie in Fig. 1 versehen sind.

Ebenso wie in Fig. 1 ist eine Elektrode (beispielsweise die Kathode) jeder Klemmdiode 22, 24 und 26 auch in Fig. 2 direkt mit jeweils einer Eingangsleitung 14, 15 . . . N verbunden. Ent­ sprechend einem Merkmal der Erfindung ist jedoch die andere Elektrode jeder Diode 22, 24 und 26 bei der Herstellung der Speichereinheit 30 entsprechend einem Programm entweder mit Erde oder dem Emitter eines zugeordneten Transistors verbunden worden. Die erste Verbindungsart (direkte Verbindung mit Erde) kann beispielsweise als Darstellung einer "0" und die zweite Verbindungsart als Darstellung "1" angesehen werden. Unter Anwendung dieser speziellen Übereinkunft ergibt sich, daß die Verbindung der Dioden 22, 24 und 26 in Fig. 2 den Code "1", "0", "1" darstellen. Wenn die Speichereinheit 30 11 solcher Eingangsleitungen mit Klemmdioden aufweist, so zeigt sich, daß bei der Herstellung der Speichereinheit 30 ein Identifizierwort mit 11 Bits erzeugt werden kann, indem jede Diode selektiv entweder mit Erde oder ihrer zugeordneten Identifizierschaltung verbunden wird.

In Fig. 2 ist die Anode der Diode 22 über ein Zwischenglied 32 mit dem Emitter eines Transistors 34 verbunden. Das Zwischen­ glied 32 soll eine metallische Verbindung darstellen, die während der Herstellung einer Halbleiterscheibe auf einem Plättchen einer integrierten Schaltung erzeugt worden ist. Das Zwischenglied kann beispielsweise selektiv auf der Metall- Verbindungsebene des Halbleiterplättchens programmiert werden oder es kann auf übliche Weise eine elektrische Verbindung zu dem Zwischenglied nach einem Programm dadurch hergestellt werden, daß selektiv Kontaktfenster zwischen einer Standard- Metallisierung und dem jeweiligen Schaltungselement geöffnet werden. Die Zwischenglieder 36 und 38 sind auf entsprechende Weise hergestellt.

Auf die beschriebene Weise kann mit 11 wahlweisen Verbindungen ein Identifizierwort mit 11 Bits in der auf jedem Plättchen ent­ haltenen Eingangsschaltung gebildet werden. Das geschieht während der Herstellung des Plättchens und das Identifizierwort stellt eindeutig die jeweilige, in der Matrixanordnung 30 erzeugte Speicherkonfiguration dar. Jeder unterschiedlichen Speicherkonfiguration in der Matrixanordnung 30 ist ein unter­ schiedliches Identifizierwort zugeordnet. Gibt man dieses Wort einer rechnergesteuerten Maskenherstellungseinrichtung an, so wird eine Hauptmaske gebildet, die dann benutzt wird, um ein bestimmtes Verbindungsmuster in der Eingangsidentifizierschaltung jedes mit der Maske herzustellenden Halbleiterplättchens zu verwirklichen.

Wie oben bereits angegeben, wird der Emitter des Transistors 34 über das Zwischenglied 32 mit der Anode der Diode 22 verbunden. Die Basis des Transistors 34 liegt über eine Diode 40 an Erde und ist außerdem über einen Widerstand 42 mit dem Kollektor des Transistors verbunden. Der Kollektor ist über eine Leitung 44 an die Stromversorgungs-Eingangsleitung 28 angeschlossen. Zur Erläuterung ist jede der in Fig. 2 dargestellten Transistor­ anordnungen identisch mit der beschriebenen, der Eingangsleitung 14 zugeordneten Anordnung.

Gemäß Fig. 2 ist jeder Eingangsleitung 14, 15 . . . N eine individuelle Transistoranordnung zugeordnet. Alternativ kann bei einigen Aus­ führungsbeispielen von praktischem Interesse eine einzelne Transistor­ anordnung dieser Art ausreichen, um als Identifizierschaltung nach der Erfindung zu dienen. In diesem Fall ist der Emitter eines einzelnen Transistors mit den Anoden gewählter Eingangsklemmdioden verbunden. Es können auch entsprechend der Darstellung in Fig. 2 individuelle Transistoren jeweils den Eingangsleitungen zugeordnet sein, wobei aber die Basis und der Kollektor jedes dieser Transistoren mit einem einzelnen, gemeinsam verwendeten Paar von Bauteilen verbunden ist, beispielsweise der Diode 40 und dem Widerstand 42.

Es sei angenommen, daß mehrere Einheiten von der in Fig. 2 gezeigten Art auf einer einzelnen Halbleiterscheibe hergestellt worden sind. Weiterhin sei angenommen, daß diese Einheiten in ihren Matrixanordnungen mehrere unterschiedliche Speicher­ formate besitzen und daß im jeder Einheit eine Identifizierschaltung entsprechend der Erfindung erzeugt worden ist, die das jeweilige Speicherformat eindeutig darstellt. Zur Prüfung dieser Einheiten mit Hilfe üblicher Prüfverfahren ist es zunächst erforderlich, den in jeder Einheit erzeugten Code zu identifizieren. Dies ge­ schieht nach der Erfindung auf einfache und zuverlässige Weise, ohne daß irgendwelche zugeordneten Aufzeichnungen erforderlich sind.

Zur elektrischen Identifizierung des Formats oder Codes jeder Einheit nach Art der Fig. 2 wird zunächst die Stromversorgungs- Eingangsleitung 28 der Einheit mit Erde verbunden. Dann ist jede der dargestellten Transistoranordnungen mit geerdetem Kollektor wirkungsmäßig nach Art einer Basis-Emitterdiode geschaltet. Das heißt, in denjenigen Fällen, in denen der Emitter eines Transistors mit der Anode der zugeordneten Klemmdiode verbunden ist, liegen zwei gleichsinnig in Reihe geschaltete Dioden zwischen Erde und der jeweiligen Eingangsleitung. Wenn dann Abfragesignale an die Eingangsleitungen angelegt werden, die einen Stromfluß in Durchlaßrichtung der Dioden bewirken, so wird eine Spannung gleich etwa zwei Diodenspannungsabfällen (etwa -1,4 V) auf jeder Eingangsleitung erzeugt, an die zwei solche gleichsinnig in Reihe geschalteten Dioden angeschlossen sind. Bei denjenigen Eingangsleitungen, bei welchen die Klemmdioden nicht mit den zugeordneten Transistor­ anordnungen verbunden sind (beispielsweise bei der Eingangsleitung 15 in Fig. 2) wird eine Spannung gleich einem einzigen Dioden­ spannungsabfall (etwa -0,7 V) erzeugt. Wenn demgemäß -1,4 V eine "1" und -0,7 V eine "0" darstellen, ergibt sich, daß das bei der Abfrage auf den Eingangsleitungen festgestellte Signalmuster mit mehreren Bits der besonderen, bei der Herstellung der Einheit in der Identifizierschaltung gebildeten Darstellung entspricht.

Während der Prüfung (oder später während des praktischen Betriebs) einer Einheit der in Fig. 2 gezeigten Art ist die Stromversorgungs­ leitung 28 an eine Spannung mit einem bestimmten Wert (beispiels­ weise +5 V) mit Bezug auf Erde gelegt. Demgemäß liegt der Kollektor jedes Transistors der in Fig. 2 gezeigten Identifizierschaltung ebenfalls an +5 V. Dann erzeugt die an die Basis jedes Transistors an­ geschaltete Diode (beispielsweise die Diode 40) an der Basis eine Spannung, die um einen Diodenspannungsabfall oberhalb von Erdpotential liegt. Immer dann, wenn die Klemmdiode 22 und der Transistor 34 leiten, liegt der Emitter des Transistors demgemäß auf Erdpotential. (Verfolgt man einen Weg vom Emitter des Transistors 34 zur geerdeten Kathode der Diode 40, so zeigt sich, daß die Basis-Emitterdiode des Transistors 34 und die Diode 40 gegensinnig in Reihe geschaltet sind.) Im Ergebnis ist die Klemm­ wirkung jeder Diode, deren Anode an eine zugeordnete Transistor­ anordnung angeschaltet ist, im wesentlichen die gleiche wie bei einer Diode, deren Anode direkt an Erde liegt. In beiden Fällen bringt eine aktivierte Klemmdiode ihre zugeordnete Eingangsleitung auf etwa -0,7 V. Weder während der Prüfung noch während der praktischen Verwendung wird also die Betriebsweise der Einheit durch die hier betrachtete Identifizierschaltung nachteilig be­ einflußt.

Bei einem speziellen Ausführungsbeispiel der in Fig. 2 gezeigten Einheit 30 enthält eine interne Bezugsspannungskette in Reihe geschaltete Widerstände und Dioden. Diese werden zweckmäßig benutzt, um die in den Transistoranordnungen gemäß Fig. 2 enthaltenen Widerstands-Diodennetzwerke (beispielsweise die Bauteile 40 und 42) zu bilden. Außerdem können die in Fig. 2 gezeigten Kollektorleitungen (beispielsweise die Leitung 44) mit irgendeiner in der Einheit 30 verfügbaren Bezugsspannung verbunden werden, die normalerweise höher ist als ein Dioden­ spannungsabfall und die auf Erdpotential immer dann geht, wenn die an die Eingangsleitung 28 angelegte Spannung auf Erdpotential gelangt.

In einer automatischen Prüfeinrichtung wird das oben erläuterte Abfrageverfahren benutzt, um das jeweilige, in einer Einheit verwirklichte Format zu identifizieren. Diese Identifizierung kann wiederum beispielsweise als Grundlage für den Abruf einer das jeweilige Format in der Einheit darstellenden Wahrheitstabelle aus einer Programmbibliothek dienen. Die Prüfung beinhaltet eine systematische Adressierung der Einheit durch sequentielles Zuführen von Eingangswörtern. Jedes dadurch aus der Einheit gewonnene Ausgangswort wird mit der entsprechenden Eintragung in der Wahrheitstabelle verglichen. Eine Diskrepanz zeigt einen Fehler in der geprüften Einheit an.

Anschließend werden fehlerfreie Einheiten von der Halbleiterscheibe abgetrennt und individuell mit Gehäusen versehen. Während dieser Verfahrensschritte brauchen weder physikalische Codemarkierungen auf den Einheiten noch zugeordnete schriftliche Aufzeichnungen der jeweiligen Identität der verschiedenen Einheiten benutzt werden. In der Praxis wird dadurch dieser Teil des Gesamtherstellungs­ verfahrens wesentlich vereinfacht.

Nach der Montage in Gehäuse wird jede entsprechend den Grund­ gedanken der Erfindung hergestellte Einheit auf die oben beschriebene Weise elektrisch abgefragt, um das jeweils verwirklichte Codeformat festzustellen. Dann wird die Einheit wiederum unter Bezugnahme auf eine Standard-Wahrheitstabelle, die den jeweiligen Code angibt, geprüft. An diesem Punkt wird jede als fehlerfrei festgestellte Einheit zum erstenmal physikalisch mit Codezeichen markiert.

Claims (3)

1. Integriertes Schaltungsplättchen mit einer Vielzahl von Eingangssignalleitungen (14, 15, . . . N) und einer Vor­ spannungsleitung (28), dadurch gekennzeichnet, daß an die Eingangssignalleitungen (14, 15, . . . N) und die Vorspannungsleitung (28) eine Identifizierschaltung angeschlossen ist, die auf dem Halbleiter­ plättchen angeordnet ist und folgende Bedingungen erfüllt:

• a) bei Anschalten der Vorspannungsleitung (28) an ein Bezugspotential und Anlegen von Abfragesignalen einer bestimmten Polarität an die Eingangssignalleitungen (14, 15, . . . N) werden auf diesen Spannungen erzeugt, die eine durch die Konfiguration der Identifizierschaltung bestimmte, mehrziffrige Binärzahl darstellen;
• b) bei Anschalten der Vorspannungsleitung (28) an die vorgeschriebene Vorspannung und Anlegen von Signalen der bestimmten Polarität an die Eingangssignalleitungen (14, 15, . . . N) werden auf diesen identische Spannungen erzeugt.

2. Integriertes Schaltungsplättchen nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltungsplättchen (30) eine programmierbare Festwert-Speichereinheit (12, 16, 18) enthält.

3. Integriertes Schaltplättchen nach Anspruch 1 oder 2, gekennzeichnet durch folgende Merkmale:

• a) an die Eingangssignalleitungen (14, 15, . . . N) ist je eine Klemmdiode (22, 24, 26) mit einer ihrer Elektroden angeschaltet;
• b) die Identifizierschaltung enthält Bauelemente (34), die jeweils zwischen die andere Elektrode gewählter Klemmdioden (22, 26) und die Vorspannungsleitung (28) geschaltet sind;
• c) Schaltmittel (36) verbinden die andere Elektrode der nicht gewählten Klemmdioden (24) mit dem Bezugspotential;
• d) bei Anlegen der vorgeschriebenen Vorspannung an die Vorspannungsleitung (28) bringen die Bauelemente (34) die andere Elektrode der gewählten Klemmdioden (22, 26) im wesentlichen auf das Bezugspotential;
• e) bei Anlegen der Bezugsspannung an die Vorspannungs­ leitung (28) schalten die Bauelemente (34) eine von der Basis-Emitterstrecke des Bauelements (34) gebildete Diode gleichsinnig in Reihe zu jeder gewählten Klemmdiode (22, 26).