JP3659981B2 - ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 - Google Patents
ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 Download PDFInfo
- Publication number
- JP3659981B2 JP3659981B2 JP15229593A JP15229593A JP3659981B2 JP 3659981 B2 JP3659981 B2 JP 3659981B2 JP 15229593 A JP15229593 A JP 15229593A JP 15229593 A JP15229593 A JP 15229593A JP 3659981 B2 JP3659981 B2 JP 3659981B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- information
- wafer
- storage means
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の背景】
【0002】
【発明の分野】
この発明は一般に、半導体チップに関連する情報を保存するためのシステムに関し、より特定的には、半導体チップの製造の履歴に関する情報を保存するためのシステムに関する。
【0003】
【先行技術の履歴】
以下ダイと称す半導体チップは、半導体材料の一般に直径が5ないし6インチのウェハ上にバッチ形式で製造され、ウェハの各々はダイの二次元のアレイを含む。これらのウェハは、製造ロットと呼ばれるグループで処理される。所与のロットにおけるウェハは連続して番号を付され、このウェハのナンバーは独自の製造ロットナンバーとともに、ウェハ上のダイのアレイの外側の領域に刻まれる。したがって、最初の製造プロセスの間、ダイの各々はその製造ロットナンバー、ウェハナンバー、および以下ダイ位置ナンバーと称すダイのアレイ内のその場所等の、あるダイ特定情報によって独自に識別され得る。
【0004】
ダイの独自の識別は、通常の製品ダイの解析(たとえば顧客によって返却されたダイの解析)および非製品または開発ダイの解析(たとえばダイの特性、信頼性テスト)において重要な役割を果す。エンジニアは、ダイの電気的な特性に対する処理変数の影響を解析することによってダイを特徴付ける必要が頻繁にある。そうするために、エンジニアは典型的には製造中にロットをウェハのグループに分け、その特定の処理変数で処理されるべきグループの各々は異なる値に設定される。ダイが処理され、個々にパッケージされた後、ダイの各々の電気的なパラメータがテストされ、そのテスト結果がそのウェハナンバーおよびダイ位置ナンバーとともにセーブされる。このデータで、エンジニアはウェハのグループの性能を互いに比較することができ、したがってダイの性能への処理変数の影響を定めることができる。この情報によりまた、エンジニアは製造中でのダイのウェハ上のその位置に対応した電気的な性能を解析することができる。
【0005】
ダイの独自の識別は、ダイの信頼性テストにおいても同様の目的を果たす。その信頼性をテストするために、ダイは長時間、極端な温度または湿度といった状況下に置かれ得て、電気的にテストされ得る。ダイの各々の独自の識別により、エンジニアはテスト結果を解析し、ダイの信頼性を処理パラメータの関数として、またそのウェハ上の位置の関数として製造中に定めることができる。
【0006】
製造ロットナンバーは、顧客によって返却された欠陥のあるダイの解析においても重要な役割を果たす。特定のロットからのダイが、長期間にわたって多数の異なる顧客に売られているかもしれない。特定の製造ロットからの欠陥のあるダイが顧客によって返却されると、エンジニアは典型的には返却されたダイを解析し、機能不動作の原因を定める。エンジニアが、ダイがどの製造ロットから来ているかわかれば、将来顧客がその同じロットからのものを返却した場合に繰返し解析することを避けられ得る。
【0007】
現在当業者は、ダイの独自の識別をその耐用期間中ずっと保持することは時間がかかり、高価でエラーしやすいプロセスであると見ている。通常の製造中に、ウェハナンバーおよびダイ位置ナンバーはウェハが個々のダイに切断された後、失われる。新しい組立てロットナンバーがロットに割当てられ、ダイが組立てられるパッケージの各々の上に符号化される。製造ロットナンバーは、その組立てロットの紙の記録においてしか保持されない。したがって、顧客から返却されたダイに直面したエンジニアは、製造ロットナンバーを求めて組立てロットの記録を探さなくてはならない。これらの記録はしばしば置き忘れられたり、不完全であったり、一定期間を過ぎると処分されたりする。これらの記録からの情報なくして、エンジニアはダイがどの製造ロットから来たか定めることはできない。
【0008】
ダイの特性または信頼性テスト等の目的のためにダイの各々の独自の識別を保持するために、ウェハは、典型的にはダイがそれに組立てられる個々のパッケージの各々の上に情報を手書きすることによってダイの各々の識別を保持するように特殊な命令を持って非製品組立エリアへと送られる。このプロセスは自動化されておらず、ダイが混同され間違って識別される可能性が高い。ダイが正しく識別されることを確実にする方法はないので、ダイの特性または信頼性テストにおける信頼度は大きく減少する。
【0009】
前述より、ダイの各々の独自の識別が正しく記録され、ダイの耐用期間中保持されることを確実にすることがかなり所望され得ることがわかるであろう。またこれまでこれを達成するシステムまたは方法が開発されなかったことは先行技術の欠点および欠陥であることがわかるであろう。
【0010】
【発明の概要】
先行技術の欠点および欠陥を克服するために、この発明はダイ特定情報によって特徴付けられるダイを有するデバイスを提供し、そのダイは集積回路および識別セクションを含む。識別セクションは、情報を記憶するためのメモリセクションおよびダイ特定情報をメモリセクションにプログラムするための手段を含む。この発明のある局面において、メモリセクションは不揮発性メモリを含んでもよい。付加的に、不揮発性メモリはヒューズプログラム可能であってもよい。
【0011】
ある実施例において、プログラミングは集積回路をテストモードへと強いることによって可能にされる。さらに、プログラミングのための手段は、集積回路がテストモードにないときに他の機能を果たすデバイスピンをさらに含み得る。
【0012】
この発明の教示に従って、ダイの識別セクションはさらに記憶手段からダイ特定情報を読出すための手段を含み得て、この読出手段は記憶手段に電気的に接続されることができる。実施例において、読出は集積回路をテストモードへと強いることによって可能にされ得る。加えて、読出のための手段は、集積回路がテストモードにないときに他の機能を果たすデバイスピンをさらに含む。
【0013】
ある実施例において、ダイ特定情報は、特定のダイに関連する製造ロットナンバー、ウェハナンバー、およびダイ位置ナンバーを含み得る。
【0014】
この発明は、情報を記憶するための手段をダイに提供し、製造上の情報を記憶手段にプログラムすることによって、ダイ特定情報を保存する方法をも提供する。この発明の方法のある実施例において、記憶手段は、ある実施例ではヒューズプログラム可能であり得る不揮発性メモリを含んでもよい。
【0015】
この発明のある教示に従って、製造上の情報は集積回路をテストモードへと強いることによって記憶手段にプログラムされ得る。さらに、ダイ特定情報は、集積回路がテストモードにないときに他の機能を実行するデバイスピンを介してプログラムされ得る。
【0016】
ある実施例において、ダイ特定情報を保存するための方法は、情報を記憶する手段からダイ特定情報を電気的に読出すステップをさらに含み得る。さらに、ダイ特定情報は集積回路をテストモードへと強いることによって電気的に読出され得る。さらに、ダイ特定情報は、集積回路がテストモードにないときに他の機能を実行し得るデバイスピンを介して読出され得る。
【0017】
この発明のある教示において、前記ダイ特定情報をプログラムするステップは、ウェハソートテストの間に達成され、自動化されたテストプログラムによって実行され得る。
【0018】
この発明は、ダイ特定情報によって特徴付けられるダイに対して集積回路の工学解析を行なう方法も提供する。この方法は、ダイ特定情報をダイ上に記憶するステップと、ダイ特定情報をダイから読出すステップと、ダイ特定情報を集積回路に関連するデータに結び付けるステップと、ダイ特定情報に従ってデータをソートするステップとを含む。
【0019】
さらに、この発明は、ダイ上の集積回路の製造の履歴を辿る方法を提供する。この方法は、ダイ上にメモリを製造するステップと、製造の履歴に関連する情報をメモリセクションに記憶するステップと、その情報をメモリセクションから検索するステップとを含む。
【0020】
したがってこの発明の目的は、ダイ上にダイの製造の履歴を簡単にかつ正確に辿るために用いられ得る記憶手段を提供することである。
【0021】
この発明の別の目的は、安価で信頼できる識別手段を与える記憶手段をダイ上に提供することである。
【0022】
この発明の他の目的、利点および新しい特色は、添付の図面に関連して考慮されると、以下の発明の詳細な説明から明らかになるであろう。
【0023】
【詳細な説明】
示される要素は必ずしも一定の割合で示されない図面を参照すると、図1(A)において、ダイのアレイを有する単一のウェハが示され、これは包括的に参照番号10によって示され、このアレイは包括的に参照番号12によって示される。アレイ12は複数個のダイ14から成る。図1(B)からわかるであろうように、個々のダイ14の各々はこの発明の教示に従った識別セクション16および集積回路18を有する。識別回路16は、ダイ14上の、既存のレイアウトに簡単に挿入できるほど小さいが、デバイス全体の歩留りが悪影響されないような点にまで設計上の規則を強いるような、さほど小さくない領域を占めるように設計される。図1(B)に示されるこの発明の実施例において、識別セクション16は3つのセクション、すなわちメモリセクション20、プログラム回路22、および出力回路24を含む。
【0024】
メモリセクション20は、ダイ14を特徴付けるダイ特定情報を記憶するために用いられる。メモリセクション20は、好ましい実施例においては特に、ダイの耐用期間中ダイ特定情報を保存するために、不揮発性であってもよい。好ましい実施例において、不揮発性のメモリセクション20はヒューズプログラム可能であり得て、ダイ14が機能しなくなってさえもヒューズを目視的に(visually)デコードすることによってダイ特定情報の検索を可能にする。
【0025】
プログラム回路22は、ダイ14上に製造され、従来の手段によってメモリセクション20に電気的に接続される。図1(B)に示される実施例においては、プログラム回路22は、外部電気信号への電気的な接続を可能にするダイパッド23に電気的に接続される。ダイパッド23によって、ユーザはプログラム回路22にダイ特定情報をメモリセクション20にプログラムするように命令することが可能になる。ダイパッド23は、集積回路18の通常の動作においては他の機能を果たしてもよく、集積回路18をテストモードへと強いることによってメモリセクション20にプログラムするように用いられるために変換されてもよい。ダイパッド23のこのような二重の動作は、ある応用においては、デバイスピンの数を減じるために用いられ得るので、当業者には貴重であることがわかる。
【0026】
出力回路24は、ダイ14上に製造され、メモリセクション20に電気的に接続される。出力回路24はさらに、ダイパッド25に電気的に接続され、出力回路24を介してメモリセクション20に記憶された情報への外部アクセスを可能にする。デバイスパッド25は、集積回路18の通常の動作中に他の機能を果たしてもよく、集積回路18をテストモードへと強いることによってメモリセクション20から情報を読出すように使用するために変換されてもよい。ダイパッド23と同様、ダイパッド25の二重の動作は、デバイスピンの数を減じるためにこれが用いられ得ることから当業者には貴重であるとわかる。
【0027】
前述に基づいて、当業者は、本質的にこの発明がダイ特定情報が記憶され得るダイ上のメモリセクションを含むことが認められるはずである。この発明の実施例においてメモリセクションと関連するのはメモリへと情報を移す手段およびその情報を抽出する手段であり得る。これら後者2つの手段は、上述のプログラム回路22および出力回路24であってもよい。
【0028】
ダイ特定情報を、ダイ14上に位置される識別セクション16に保存することの重要性は、図2に示されるダイ特定情報を保存する先行技術の方法の使用と、図3に示されるダイ特定情報を保存するこの発明に教示される方法の使用と比較することによってわかるであろう。図2におけるフローチャートは、ダイ14の標準的な製品および非製品のフローの両方の典型的なステップを示す。ダイは単一のウェハ10上にバッチ形式で製造され、ウェハ10の各々はダイの二次元のアレイ12を有する(ステップ30)。上述の発明の背景の部分で述べたように、ダイ14の各々はその製造ロットナンバー、ウェハナンバー、およびダイ位置ナンバーによって独自に識別され得る。製造が一旦完了すると、ダイ14の各々は、ウェハフォーマットにまだある間にウェハソートステップ32で電気的にテストされる。ウェハソートステップ32の後、ダイ14は(矢印34によって示される)標準的な製品フローに入って最終的には顧客に分配されるか、または通常は工学解析のための(矢印36によって示される)非製品フローへと入る。
【0029】
標準的な製品フロー34において、ウェハ10は製品組立(ステップ38)に送られ、そこでウェハ10は刻まれ、ダイ14は互いに分離される。標準的な製品プロセスにおいてはこの時点で、ウェハナンバーおよびダイ位置ナンバーは失われて回復できない。ダイ14は独自の組立ロットナンバーを割当てられ、製造ロットナンバーはその組立ロットのための製造の記録に保存される。組立ロットナンバーは、ダイ14がそれに組立てられるパッケージの上に記される日付コードに符号化される。製品組立ステップ38に続くテストステップ40で、パッケージされたダイ14の各々は電気的にテストされ、テストに合格したユニットが分配業者へと転送され(ステップ42)、顧客に出荷される(ステップ44)。顧客がパッケージされたダイに欠陥があると定めると、顧客はその製造業者にダイを返却し(ステップ46に示される)、故障解析(ステップ48に示される)を行なうのが通例である。故障解析はしばしば、ダイが誤処理されたかどうかを定めることに係わり得る。ダイが誤処理されたかどうかを定めるために、当業者はダイ14が源を発する製造ロットを知ることが好都合であることを見出す。製造ロットナンバーは典型的には、デバイスのパッケージ上に示される組立ロットの製造の記録においてのみ見出され得る。包装されたダイは、顧客に出荷される前に長期にわたって分配業者の所に留まっていたことがあり得るので、ダイ14が欠陥があるとして返却されるときには、製造の記録はしばしば失われているかまたは取除かれている。その結果、製造業者はダイ14が誤処理されたか否かを定めるためにダイ14の製造ロットに辿ることができない。
【0030】
非製品フロールート36において、ダイ14は典型的にはエンジニアによって、デバイスの特徴または信頼性テスト等の工学解析のために用いられる。先の発明の背景の部分で述べたように、この工学解析はしばしば、製造ロットをグループに分割することに係わり、グループの各々は処理変数の異なるセッティングに従って製造される。このような状況において、ダイ14の各々の識別は特定のダイ14を特定の処理変数のセッティングに相関するための不可欠な機能を果たす。図2に戻って非製品フロールート36を参照すると、ウェハソートステップ32の後、ウェハ10はローカルアセンブリ(ステップ50)に送られ、ここで作業者はしばしば、ダイ14がそれに組立てられるパッケージの各々の上に情報を手書することによって製造ロットナンバー、ウェハナンバー、およびダイ位置ナンバー等のダイ特定情報を保存するように指示される。当業者(つまり、ダイを工学解析のために用いたいエンジニア)は、このステップを高価で過度にエラーしやすいと見ている。また、ローカルアセンブリステップ50の後、何らかの特定のパッケージ上に記されたダイ特定情報を確証する利用可能な手段がない。パッケージされたダイがテスト(ステップ52)のためにエンジニアに返却されると、ダイの各々のダイ特定情報はマニュアルでパッケージから読出され、そのダイのテスト結果とともに記録される。テストデータは次に、製造ロットナンバー、ウェハナンバーまたはダイ位置ナンバーに従ってソートされ、ダイの電気的な性能の、それぞれロットによる、ウェハによる、または位置によるばらつきを解析する。この解析は図2に示されるステップ54で行なわれる。テスト結果が予測したものから逸脱していれば、当業者は典型的にはダイの識別のエラーを疑い、新しい製造ロットでの実験を繰返す(ステップ56)。
【0031】
集積回路の製品および非製品フローにおけるこの発明の教示に従った識別セクション16の使用は、図3のフローチャートに示される。ダイ14の各々はプログラム可能な識別回路(たとえば図1(B)に示される回路16)を含むように製造される。この製造ステップは、図3においてステップ60に示される。ウェハソートステップ62で、ウェハ10上のダイ14の各々は、ダイ14の電気的な特性をテストする一連のルーチンを実行する自動テストマシンに電気的に接続され得る。テストマシンは、特定のダイに固有の製造ロットナンバー、ウェハナンバーおよびダイ位置ナンバーをそのダイ14の識別セクション16にプログラムし得る。そうするためには、テストマシンはダイ14をテストモードへと強い、情報がメモリセクション20に記憶されるように、プログラム回路22に接続されるダイパッド23に電気信号を与える。ダイ14上の過剰なパッドの必要性を除去するために、ダイの通常の動作の間他の機能を果たす既存のパッドは、ダイがテストモードにあるとき識別セクション16にアクセスする際に使用するために変換され得る。ダイ特定情報のプログラミングの後はいつでも、この情報はダイ14からダイ14をテストモードへと強い、識別セクション16に記憶された情報を読出すことによって電子的に、またはパッケージされたダイのカバーを取り識別セクション16のヒューズを目視的に調べることによって検索できる。他の検索手段もまた用いられ得る。
【0032】
(図3において矢印64によって示される)標準的な製品フローにおいて、ダイは次に製品組立ステップ68に入る。ダイ特定情報がダイ14の各々の識別セクション16にプログラムされるため、この情報は、ウェハ10が刻まれ、ダイ14が互いに分離される製品組立ステップ68で失われない。製品組立ステップ68に続き、パッケージされたダイは電子的にテストされ(ステップ70)、テストに合格したダイは分配ステップへと進み(ステップ72に示される)、最終的に顧客に出荷される(ステップ74)。顧客が包装されたダイを故障解析(ステップ78)のために製造業者に返却すると(ステップ76)、ダイが機能しているか否かにかかわらず、製造業者はそのダイ14の識別セクション16に保存されたダイ特定情報を読出すことによって、ダイを製造ロットにたどる。
【0033】
(図3において矢印66で示される)非製品フローにおいて、ダイ14はウェハソートテスト(ステップ62)の後、ローカルアセンブリ(ステップ80)に送られる。ダイ特定情報が、ダイ14の各々の上の識別セクション16に保存されるため、このステップ80で、マニュアルでダイ特定情報を辿ったりダイがそれに組立てられるパッケージの各々の上に情報を手書する必要はない。後に続くテストステップ82において、ダイ特定情報はダイ14から電子的に読出され得て、この情報はそのダイに対応するテストデータとともに記憶される(ステップ84)。データは次に、ダイの電気的な性能における、ロットによる、ウェハによる、または位置によるばらつきを定めるために解析され得る。ダイ特定情報を保存するために識別セクション16を使用することによって、エンジニアはダイが正しく識別されることを確信することができる。結果が予測した通りでなければ、エンジニアは包装されたダイから情報を電子的に読出すことによってダイ特定情報を確証し得る(ステップ86)。したがって、この発明の教示に従ったプログラム可能な識別回路の使用によって、エンジニアは少なくとも組立ステップ80で正しいダイの識別を保持する際のエラーの可能性を除去することができるかもしれない。
【0034】
上述に基づいて、この発明が、ダイ特定情報を保存するために用いられ得る、ダイ特定情報によって特徴付けられるダイ上の識別セクションを提供することが明らかなはずである。識別セクションはメモリセクションを含み、ある実施例においては、情報をメモリセクションに入力する手段を含み得て、さらに情報をメモリセクションから読出す手段をも含み得る。情報をメモリセクションに入力する手段は、図1(B)に示されるプログラム回路22であり得る。情報をメモリセクションから読出す手段は、図1(B)にも示される出力回路24であり得る。
【0035】
次に図4を参照して、ダイ特定情報を保存するために識別セクション16を用いることによって、ダイの電気的な性能に関するデータを解析する有利な方法を与えることがわかるであろう。(図4においてステップ90で示される)製造の間、ダイ14の各々はプログラム可能な識別セクション16が設けられている。(製造ロットナンバー、ウェハナンバー、およびダイ位置ナンバーを含み得る)ダイ特定情報は、ウェハソートテストステップ92においてまだウェハフォーマットにある間にダイの各々にプログラムされる。デバイステストステップ94で、自動テストマシンはデバイスに一連の電気的なテストを行なう。これらのテストの結果は、ディスク、テープまたは他の記憶手段上のファイルに記憶される(ステップ96)。テストステップ94において、自動テスタはダイをテストモードへと強い得て、それによってメモリセクション20からダイ特定情報にアクセスし得る。このダイ特定情報は次に、ディスク、テープ、または他の記憶手段に記憶され、その特定のダイのテスト結果に結び付けられる(ステップ96)。結び付けることは、データとの何らかの有用な関連がなされることを意味する。ステップ98で、記憶されたテストデータおよび記憶されたダイ特定データの両方が、データ処理のためのポストプロセッサへと読出される。テストデータは、製造ロットナンバー、ウェハナンバー、またはダイ位置ナンバー、またはそのいずれかの組合せに従ってソートされ得る。ソートされたテストデータは次に、ダイの電気的な性能におけるロットによる、ウェハによる、またはダイの位置によるばらつきを検出するために解析され得る。
【0036】
上述の説明は、この発明のある特定の実施例のみを示す。しかしながら、当業者は、多くの変形および変更が、この発明の精神および範囲から実質的に逸脱することなく成され得ることを認めるであろう。たとえば、ダイ特定情報は、マスクの修正、テストプログラムの修正、およびあるテストの結果等の、しかしこれに制限されない、他の情報をも含み得る。したがって、前掲の特許請求の範囲内で、この発明は上述に特定したのと他の方法で実施され得る。
【図面の簡単な説明】
【図1】(A)は、ダイのアレイを含む単一のウェハの上面図であり、
(B)は、図1(A)に示されるダイの1つの拡大図であり、この発明の教示に従った識別部分を含むダイを示す図である。
【図2】ダイ特定情報の保存を与えることを含む、ダイを扱う先行技術の方法のステップを示すフローチャートの図である。
【図3】この発明の教示を組入れる、ダイを扱う方法において取り得るステップを示すフローチャートの図である。
【図4】この発明の教示に従った、半導体装置の電気的な性能に関連するデータを解析する方法を示すフローチャートの図である。
【符号の説明】
14 ダイ
16 識別セクション
18 集積回路
20 メモリセクション
Claims (10)
- ダイであって、第1の集積回路部分と、
第2の集積回路部分とを備え、前記第1および第2の集積回路部分は前記ダイ上に互いに隣接して置かれ、前記第2の集積回路部分は、
少なくとも1つの双方向ダイパッドと、
前記少なくとも1つの双方向ダイパッドに接続されたプログラミング回路と、
前記プログラミング回路に接続され、ダイ特定情報を記憶するためのメモリセクションと、
前記メモリセクションおよび前記少なくとも1つの双方向ダイパッドに接続された出力回路とを含み、
前記プログラミング回路は、前記メモリセクションに前記ダイ特定情報をプログラミングする、ダイ。 - 単方向ダイパッドをさらに備え、前記単方向ダイパッドは、前記第1の集積回路部分および前記第2の集積回路部分の少なくとも1つに電気的に接続可能である、請求項1に記載のダイ。
- 前記メモリセクションが複数の不揮発性メモリセルを含む、請求項1に記載のダイ。
- 前記ダイ特定情報が製造ロットナンバーを含み、前記製造ロットナンバーは、そこから前記ダイが源を発する製造ロットを識別する、請求項1に記載のダイ。
- 前記ダイ特定情報がウェハナンバーを含み、前記ウェハナンバーはそこから前記ダイが源を発するウェハを識別する、請求項1に記載のダイ。
- 前記ダイ特定情報がダイ位置情報を含み、前記ダイ位置情報はそこから前記ダイが源を発するウェハ上のダイの位置に関する、請求項1に記載のダイ。
- 前記ダイ特定情報が、設計ルール情報およびプロセス履歴情報の少なくとも1つを含む、請求項1に記載のダイ。
- 半導体チップ上に配置された主回路に関する半導体プロセスおよびテスト情報をユーザに与えるためのデバイスであって、前記デバイスは、
前記半導体チップ上に配置され、前記半導体プロセスおよびテスト情報を記憶するための記憶手段を含み、前記記憶手段は、前記主回路から電気的に絶縁され、さらに
前記記憶手段の少なくとも1部分にアクセスするための入力手段と、
前記記憶手段の部分に前記半導体プロセスおよびテスト情報をプログラミングするためのプログラミング手段と、
前記記憶手段の部分がアクセスされたときに、前記半導体プロセスおよびテスト情報を表わす出力信号を与えるための出力手段とを含む、デバイス。 - 前記記憶手段が、複数の不揮発性メモリセルを含む、請求項8に記載のデバイス。
- 前記記憶手段が、複数の読出し専用メモリセルを含む、請求項8に記載のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US91113892A | 1992-07-09 | 1992-07-09 | |
US911138 | 1992-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697240A JPH0697240A (ja) | 1994-04-08 |
JP3659981B2 true JP3659981B2 (ja) | 2005-06-15 |
Family
ID=25429793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15229593A Expired - Fee Related JP3659981B2 (ja) | 1992-07-09 | 1993-06-23 | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5642307A (ja) |
EP (1) | EP0578410B1 (ja) |
JP (1) | JP3659981B2 (ja) |
DE (1) | DE69320433T2 (ja) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742526A (en) * | 1996-01-03 | 1998-04-21 | Micron Technology, Inc. | Apparatus and method for identifying an integrated device |
SG54995A1 (en) * | 1996-01-31 | 1998-12-21 | Texas Instr Singapore Pet Ltd | Method and apparatus for aligning the position of die on a wafer table |
KR0182926B1 (ko) * | 1996-06-29 | 1999-05-15 | 김광호 | 바-코드 시스템을 이용한 품질관리시스템 및 품질관리방법 |
US6078845A (en) * | 1996-11-25 | 2000-06-20 | Schlumberger Technologies, Inc. | Apparatus for carrying semiconductor devices |
IT1290156B1 (it) * | 1996-12-18 | 1998-10-19 | Texas Instruments Italia Spa | Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del |
US6100486A (en) | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
US5927512A (en) | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
US5844803A (en) * | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
US5915231A (en) * | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
US5856923A (en) * | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
US5959912A (en) * | 1997-04-30 | 1999-09-28 | Texas Instruments Incorporated | ROM embedded mask release number for built-in self-test |
US5984190A (en) * | 1997-05-15 | 1999-11-16 | Micron Technology, Inc. | Method and apparatus for identifying integrated circuits |
FR2764392B1 (fr) * | 1997-06-04 | 1999-08-13 | Sgs Thomson Microelectronics | Procede d'identification d'un circuit integre et dispositif associe |
US7120513B1 (en) | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
US5907492A (en) * | 1997-06-06 | 1999-05-25 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs |
US5835430A (en) * | 1997-07-25 | 1998-11-10 | Rockwell International Corporation | Method of providing redundancy in electrically alterable memories |
US6446017B1 (en) | 1997-08-21 | 2002-09-03 | Micron Technology, Inc. | Method and system for tracking manufacturing data for integrated circuit parts |
US6018686A (en) * | 1997-10-31 | 2000-01-25 | Cypress Semiconductor Corp. | Electrically imprinting a semiconductor die with identifying information |
US6154872A (en) * | 1997-11-20 | 2000-11-28 | Cypress Semiconductor Corporation | Method, circuit and apparatus for preserving and/or correcting product engineering information |
US6001662A (en) * | 1997-12-02 | 1999-12-14 | International Business Machines Corporation | Method and system for providing a reusable configurable self-test controller for manufactured integrated circuits |
US6052319A (en) * | 1997-12-04 | 2000-04-18 | Cypress Semiconductor Corp. | Apparatus and method for controlling experimental inventory |
US6148279A (en) * | 1997-12-04 | 2000-11-14 | Cypress Semiconductor Corporation | Apparatus for recording and/or reading program history |
US6049624A (en) * | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
US6209110B1 (en) | 1998-03-30 | 2001-03-27 | Cypress Semiconductor Corporation | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested |
US6181615B1 (en) | 1998-03-30 | 2001-01-30 | Cypress Semiconductor Corporation | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested |
US6047579A (en) * | 1998-04-17 | 2000-04-11 | The Minster Machine Company | RF tag attached to die assembly for use in press machine |
US6268228B1 (en) | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
US6253076B1 (en) | 1999-02-25 | 2001-06-26 | Ericsson Inc. | Manufacturing method for wireless communications devices employing potentially different versions of integrated circuits |
EP1093126B1 (en) * | 1999-04-27 | 2006-07-12 | Seiko Epson Corporation | Integrated circuit |
JP2001208795A (ja) * | 2000-01-28 | 2001-08-03 | Ando Electric Co Ltd | キャリア識別システム、キャリア識別方法および記憶媒体 |
JP2001230164A (ja) * | 2000-02-18 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置の製造履歴情報搭載方法およびその方法により製造された半導体装置 |
WO2001063670A2 (en) * | 2000-02-28 | 2001-08-30 | Ericsson Inc. | Integrated circuit package with device specific data storage |
US6492706B1 (en) | 2000-12-13 | 2002-12-10 | Cypress Semiconductor Corp. | Programmable pin flag |
US20020082746A1 (en) * | 2000-12-27 | 2002-06-27 | Honeywell International Inc. | Replaceable media with programmable device |
KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
DE10115280C2 (de) * | 2001-03-28 | 2003-12-24 | Infineon Technologies Ag | Verfahren zum Klassifizieren von Bauelementen |
JP3959264B2 (ja) * | 2001-09-29 | 2007-08-15 | 株式会社東芝 | 積層型半導体装置 |
DE10219346B4 (de) * | 2002-04-30 | 2010-10-07 | Osram Opto Semiconductors Gmbh | Verfahren zum Abbilden und Zuordnen von Eigenschaften von einer Mehrzahl auf einem Wafer angeordneter Funktionschips und Wafer mit einer Mehrzahl von Funktionschips und Referenzchips |
US7046536B2 (en) * | 2002-05-29 | 2006-05-16 | Micron Technology, Inc. | Programable identification circuitry |
US7131033B1 (en) * | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
AT412453B (de) * | 2002-07-01 | 2005-03-25 | Trumpf Maschinen Austria Gmbh | Fertigungseinrichtung, insbesondere abkantpresse, mit elektronischer werkzeugerfassung |
US6802447B2 (en) * | 2002-08-26 | 2004-10-12 | Icid, Llc | Method of authenticating an object or entity using a random binary ID code subject to bit drift |
DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
JP3736525B2 (ja) * | 2002-12-25 | 2006-01-18 | ソニー株式会社 | 半導体集積回路装置および回路基板 |
US6988314B2 (en) * | 2003-02-03 | 2006-01-24 | Honda Giken Kogyo Kabushiki Kaisha | Assembly, tolerance matching and post-manufacturing quality assurance method |
US6880140B2 (en) * | 2003-06-04 | 2005-04-12 | Lsi Logic Corporation | Method to selectively identify reliability risk die based on characteristics of local regions on the wafer |
US7415317B2 (en) * | 2004-02-25 | 2008-08-19 | Micron Technology, Inc. | Method and system for correlating and combining production and non-production data for analysis |
US7395130B2 (en) * | 2004-02-27 | 2008-07-01 | Micron Technology, Inc. | Method and system for aggregating and combining manufacturing data for analysis |
US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
WO2006064921A2 (en) * | 2004-12-13 | 2006-06-22 | Tokyo Electron Limited | Semiconductor chip with identification codes, manufacturing method of the chip and semiconductor chip management system |
US7531907B2 (en) * | 2005-04-29 | 2009-05-12 | Hitachi Global Storage Technologies Netherlands B.V. | System and method for forming serial numbers on HDD wafers |
US7883019B2 (en) * | 2005-09-02 | 2011-02-08 | Hynix Semiconductor Inc. | Integrated circuit with embedded FeRAM-based RFID |
US7787034B2 (en) * | 2006-04-27 | 2010-08-31 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Identification of integrated circuits using pixel or memory cell characteristics |
WO2009008151A1 (ja) * | 2007-07-09 | 2009-01-15 | Panasonic Corporation | 半導体装置及び半導体装置の特性の調整方法 |
JP2009021398A (ja) * | 2007-07-12 | 2009-01-29 | Seiko Epson Corp | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 |
US8482307B2 (en) | 2009-06-05 | 2013-07-09 | Hubbell Incorporated | Method and apparatus for the prevention of untested or improperly tested printed circuit boards from being used in a fire pump control system |
KR101700904B1 (ko) * | 2010-10-04 | 2017-01-31 | 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 | 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스 |
KR20120105828A (ko) * | 2011-03-16 | 2012-09-26 | 삼성전자주식회사 | 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법 |
TWI467574B (zh) * | 2011-11-01 | 2015-01-01 | Phison Electronics Corp | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 |
JP5337273B2 (ja) * | 2012-04-18 | 2013-11-06 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのidコード及び上位アドレスの書き込み方法、並びにテスタ装置、テスタ装置のためのテスト方法 |
IN2014DN07350A (ja) * | 2012-08-08 | 2015-04-24 | Varonis Sys Ltd | |
US9214211B2 (en) * | 2014-05-15 | 2015-12-15 | Winbond Electronics Corporation | Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package |
US10483213B2 (en) * | 2017-09-13 | 2019-11-19 | Stmicroelectronics S.R.L. | Die identification by optically reading selectively blowable fuse elements |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4055802A (en) * | 1976-08-12 | 1977-10-25 | Bell Telephone Laboratories, Incorporated | Electrical identification of multiply configurable circuit array |
GB1584343A (en) * | 1977-06-07 | 1981-02-11 | Tokyo Shibaura Electric Co | Apparatus for marking identification symbols on wafer |
US4150331A (en) * | 1977-07-29 | 1979-04-17 | Burroughs Corporation | Signature encoding for integrated circuits |
EP0057645A1 (en) * | 1981-02-04 | 1982-08-11 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Electrically coded identification of integrated circuit devices |
US4419747A (en) * | 1981-09-14 | 1983-12-06 | Seeq Technology, Inc. | Method and device for providing process and test information in semiconductors |
US4451903A (en) * | 1981-09-14 | 1984-05-29 | Seeq Technology, Inc. | Method and device for encoding product and programming information in semiconductors |
JPS59150464A (ja) * | 1983-02-15 | 1984-08-28 | Toshiba Corp | 半導体装置 |
US4510673A (en) * | 1983-06-23 | 1985-04-16 | International Business Machines Corporation | Laser written chip identification method |
ES2036758T5 (es) * | 1988-07-20 | 2004-05-16 | Siemens Aktiengesellschaft | Procedimiento para la diferenciacion de circuitos electronicos con memoria no volatil. |
US5031152A (en) * | 1989-09-29 | 1991-07-09 | Sgs-Thomson Microelectronics, Inc. | Test circuit for non-volatile storage cell |
US5079725A (en) * | 1989-11-17 | 1992-01-07 | Ibm Corporation | Chip identification method for use with scan design systems and scan testing techniques |
US5056061A (en) * | 1989-12-20 | 1991-10-08 | N. A. Philips Corporation | Circuit for encoding identification information on circuit dice using fet capacitors |
US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
KR920007535B1 (ko) * | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
-
1993
- 1993-06-23 JP JP15229593A patent/JP3659981B2/ja not_active Expired - Fee Related
- 1993-06-25 DE DE69320433T patent/DE69320433T2/de not_active Expired - Lifetime
- 1993-06-25 EP EP93304980A patent/EP0578410B1/en not_active Expired - Lifetime
-
1994
- 1994-06-30 US US08/268,719 patent/US5642307A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69320433T2 (de) | 1999-03-25 |
EP0578410A3 (en) | 1995-01-18 |
DE69320433D1 (de) | 1998-09-24 |
JPH0697240A (ja) | 1994-04-08 |
US5642307A (en) | 1997-06-24 |
EP0578410A2 (en) | 1994-01-12 |
EP0578410B1 (en) | 1998-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3659981B2 (ja) | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 | |
US6122563A (en) | Method of sorting a group of integrated circuit devices for those devices requiring special testing | |
US6274395B1 (en) | Method and apparatus for maintaining test data during fabrication of a semiconductor wafer | |
KR100430174B1 (ko) | 로트에 의거하지 않은 집적 회로 제조 방법 | |
US7054705B2 (en) | Method of manufacturing semiconductor devices | |
US6154714A (en) | Method for using wafer navigation to reduce testing times of integrated circuit wafers | |
US6018686A (en) | Electrically imprinting a semiconductor die with identifying information | |
US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
US9305664B2 (en) | Memory repair categorization tracking | |
US5550838A (en) | Method for testing characteristics of a semiconductor memory device in a series of steps | |
US6209110B1 (en) | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested | |
US6181615B1 (en) | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested | |
US5841713A (en) | Wafer test method capable of completing a wafer test in a short time | |
US6778933B2 (en) | Processing semiconductor devices having some defective input-output pins | |
JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
JPH10284564A (ja) | 半導体製造方法および半導体製造装置 | |
JPH1187198A (ja) | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 | |
JPS58178530A (ja) | 半導体集積回路装置の製造方法 | |
JP2001028406A (ja) | 半導体装置及びその製造方法並びにその製造装置 | |
JPH01134941A (ja) | ウェーハ試験方法 | |
JPS60247939A (ja) | 集積回路製造工程の自動化方法 | |
JPS61290734A (ja) | 半導体装置およびその製造方法 | |
JPH01286320A (ja) | 半導体チップ配列方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |