DE1499744B2 - Elektronisches speicherelement mit zwei transistoren - Google Patents

Elektronisches speicherelement mit zwei transistoren

Info

Publication number
DE1499744B2
DE1499744B2 DE19661499744 DE1499744A DE1499744B2 DE 1499744 B2 DE1499744 B2 DE 1499744B2 DE 19661499744 DE19661499744 DE 19661499744 DE 1499744 A DE1499744 A DE 1499744A DE 1499744 B2 DE1499744 B2 DE 1499744B2
Authority
DE
Germany
Prior art keywords
memory
transistor
elements
operating
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19661499744
Other languages
English (en)
Other versions
DE1499744A1 (de
Inventor
Wilbur David Pleasant VaI ley NY Pncer (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1499744A1 publication Critical patent/DE1499744A1/de
Publication of DE1499744B2 publication Critical patent/DE1499744B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Sewing Machines And Sewing (AREA)

Description

Die Erfindung betrifft ein elektronisches Speicherelement, das aus einem ersten und einem zweiten Transistor mit gemeinsamem Emitterwiderstand und einer direkten Kopplung zwischen der Basis des ersten und dem Kollektor des zweiten, im Kollektorkreis einen Arbeitswiderstand aufweisenden Transistor besteht und das zwischen zwei stabilen Zuständen mit leitendem erstem und gesperrtem zweitem oder mit gesperrtem erstem und leitendem zweitem Transistor umschaltbar ist.
Speicher sind ein wesentlicher Bestandteil der Datenverarbeitungsanlagen. In diesen Speichern werden binäre Informationen gespeichert. Die einzelnen Speicherelemente sind in den allermeisten Fällen in Form von Matrizen angeordnet. An derartige Speichersysteme werden einige wesentliche Forderungen gestellt. Neben der Betriebssicherheit wird vor allen Dingen eine hohe Speicherdichte (d. h., die einzelnen Speicherelemente dürfen nur einen geringen Raum einnehmen) und eine extrem hohe Geschwindigkeit der Schreib- und Leseoperationen gefordert.
Als bistabile Speicherelemente dienen vor allem Magnetkerne, da sie wesentliche Vorteile aufweisen. Unter anderem hat sich auch die Tunnel-Diode für diesen Zweck als brauchbar erwiesen.
Es ist auch eine große Anzahl bistabiler Schaltkreise mit Transistoren bekannt, die der Funktion nach als Speicherelement verwendbar sind. Derartige Schaltkreise bestehen mindestens aus zwei geeignet gekoppelten Transistorstufen und zusätzlichen passiven Schaltelementen. Außerdem sind sowohl Anschlüsse für die Betriebsspannungen als auch für die Steuerspannungen erforderlich. Als Speicherelement für Großspeicher sind derartige Schaltkreise bisher kaum anwendbar, da die erreichbare Speicherdichte im Vergleich zu anderen Speicherelementen viel zu gering ist. Außerdem ist die Zahl der erforderlichen Zuleitungen zu groß. Ein weiteres Hindernis ist der zu hohe Preis eines einzelnen Speicherelementes.
Um die Vorteile der seither für Speicherzwecke verwendeten Elemente zu erreichen oder zu überbieten, müssen aus Transistoren aufgebaute Speicherelemente in großer Zahl und mit möglichst geringem Raumbedarf herstellbar sein. Außerdem müssen extrem geringe Schaltzeiten erreicht werden.
Neuerdings bietet sich die integrierte Schaltungstechnik an, derartige Speicherelemente herzustellen und zu verwenden. Voraussetzung bleibt aber, daß eine geeignete Schaltung mit einem Minimum an passiven Schaltelementen und einem Minimum an Zwischenverbindungen und Zuleitungen gefunden wird.
Es ist die Aufgabe der Erfindung, ein derartiges, in integrierter Schaltungstechnik herstellbares Speicherelement mit zwei Transistoren anzugeben, das die geforderten Bedingungen voll erfüllt.
Gemäß der Erfindung wird ein elektronisches Speicherelement vorgeschlagen, das aus einem ersten und einem zweiten Transistor mit gemeinsamem Emitterwiderstand und einer direkten Kopplung zwischen der Basis des ersten und dem Kollektor des zweiten, im Kollektorkreis einen Arbeitswiderstand aufweisenden Transistors besteht und das dadurch gekennzeichnet ist, daß eine erste Betriebs- und Signalspannungsquelle an den Arbeitswiderstand und eine zweite Betriebs- und Signalquelle an die Basis des zweiten und ein Leseverstärker an den Kollektor des ersten Transistors angeschlossen ist und daß das Einschreiben und Auslesen durch Impulse der Betriebs- und Signalspannungsquellen erfolgt.
Es ist bereits an anderer Stelle eine elektronische Speicherzelle mit zwei als bistabile Stufe geschalteten Transistoren vorgeschlagen worden, bei der die Emitter miteinander verbunden sind und über einen Widerstand an einen emitterseitigen Anschluß gelegt sind, an den eine Vorspannung und eine emitterseitige Signalquelle angeschlossen sind. Die an eine
ίο solche Speicherzelle angelegten Ausgangsspannungen der zum Betrieb erforderlichen Signalquellen können dabei gemäß einem weiteren Vorschlag so bemessen sein, daß ein Ausgangssignal der emitterseitigen Signalquelle nur zusammen mit einem Ausgangssignal der kollektorseitigen Signalquelle ausreicht, die Speicherzelle umzuschalten, die Ausgangssignale einer einzigen Signalquelle hingegen für eine Umschaltung nicht ausreichen. Die oben angeführten, an anderer Stelle bereits vorgeschlagenen Maßnahmen sollen daher hier nicht Gegenstand des Patentschutzes sein. Insbesondere wird vorgeschlagen, daß zum Einschreiben des einen Schaltzustandes die erste Betriebs- und Signalspannungsquelle einen den ersten Transistor sperrenden und gleichzeitig die zweite Betriebs- und Signalspannungsquelle einen den zweiten Transistor leitend machenden Impuls abgibt und daß zum Einschreiben des anderen Zustandes lediglich die zweite Betriebs- und Signalspannungsquelle einen den zweiten Transistor sperrenden Impuls abgibt.
Weiterhin wird vorgeschlagen, daß zum Auslesen die zweite Betriebs- Signalspannungsquelle einen den zweiten Transistor sperrenden Impuls abgibt. Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Speicherelementes besteht darin, daß zum Auslesen ohne Löschung der Information der gemeinsame Emitterwiderstand mit einer dritten Betriebs- und Signalspannungsquelle verbunden ist, die einen Impuls abgibt, der bei leitendem erstem Transistor lediglieh eine kurzzeitige Änderung des Kollektorstromes dieses Transistors hervorruft.
Die Erfindung und ihre Vorteile sind in der nachstehenden Beschreibung eines in den Zeichnungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1 zeigt den schematischen Schaltungsaufbau eines erfindungsgemäßen elektronischen Speicherelements, und
Fig. 2 zeigt ein Blockschaltbild einer unter Verwendung des Speicherelementes aufgebauten Speichermatrix.
Das erfindungsgemäße Speicherelement besteht, wie die F i g. 1 zeigt, aus einem ersten Transistor 10 und einem zweiten Transistor 12 vom NPN-Typ. Die Basis 16 des Transistors 10 ist direkt mit dem KoI-lektor 24 des Transistors 12 über die Leitung 26 gekoppelt. Der Kollektor 24 des Transistors 12 steht über einen geeigneten Arbeitswiderstand 30, dessen Wert beispielsweise 2,8 Kiloohm beträgt, und über den Anschluß B mit einer Betriebs- und Signalspannungsquelle 40 in Verbindung. Der Kollektor 18 des Transistors 10 liegt über einen Anschluß A an einem Leseverstärker 50. Das den Anschluß A mit dem Leseverstärker 50 verbindende Leitungsstück ist mit Leseleitung und das den Anschluß B mit der Betriebs- und Signalspannungsquelle 40 verbindende Leitungssfück ist mit Bit-Leitung bezeichnet. Die Bezeichnung dieser Leitungen ergibt sich aus der anschließenden Beschreibung der Funktion.
Die Emitter 14 und 20 der Transistoren 10 und 12 beeinflußt worden. Das heißt, eine Erniedrigung des
sind miteinander verbunden und liegen über einen Potentials am Anschluß C von 0 Volt auf — 0,8 Volt
Widerstand 60, dessen Wert beispielsweise 1,8 Kilo- kann den Leitzustand des Transistors 12 nur
ohm beträgt, am Anschluß D. Der Anschluß D ist beeinflussen, wenn der Transistor 12 leitend war.
über eine mit LOL bezeichnete Leitung an eine Be- 5 Nur bei vorher leitendem Transistor 12 erscheint auf
triebs- und Signalspannungsquelle 70 angeschlossen. der Leseleitung (Anschluß A) eine Stromänderung,
Die Basis 22 des Transistors 12 ist an einen An- die vom Leseverstärker 50 abgefühlt wird.
Schluß C geführt, der über eine als Wortleitung be- Am Ende der beschriebenen Leseoperation ist
zeichnete Leitung an einer weiteren Betriebs- und Transistor 10 leitend. Zieht man eine Reihe gleicher
Signalspannungsquelle 80 angeschlossen ist. Die zwi- io Speicherelemente in Betracht, dann sind nach einer
sehen den Anschlüssen A, B, C und D liegende Schal- Leseoperation sämtliche dem Transistor 10 ent-
tung kann, was leicht einzusehen ist, ohne weiteres sprechende Transistoren leitend,
in monolithischer Bauweise ausgeführt werden. Das Beim Einschreiben einer Information wird dem
bedeutet, daß eine Vielzahl derartiger Schaltungen Speicherelement der F i g. 1 von der Betriebs- und
in einem einzigen Block aus Halbleitermaterial in 15 Signalspannungsquelle 80 ein Impuls zugeführt. Das
bekannter Weise hergestellt werden können. Über Potential des Anschlusses C wird dabei von 0 Volt
geeignete, auf die Oberfläche des monolithischen entweder auf + 3 Volt angehoben oder auf — 0,8 Volt
Blockes aufgebrachte Leitungen lassen sich die ge- abgesenkt.
meinsamen Betriebs- und Signalspannungsquellen 40, Soll eine binäre Eins eingeschrieben werden, dann 70 und 80 und die gemeinsamen Leseverstärker 50 20 liefert die Betriebs- und Signalspannungsquelle 80 mit den Anschlüssen A, B, C und D jedes Speicher- einen positiven Impuls, der das Potential des Anelementes leitend verbinden. Zur vereinfachten Dar- Schlußpunktes C auf + 3 Volt anhebt. Gleichzeitig stellung sind die Betriebsspannungsquellen und die liefert die Betriebs- und Signalspannungsquelle 40 Signalspannungsquellen kombiniert. Es können aber einen negativen Impuls, der das Potential des Anselbstverständlich getrennte Gleichspannungsquellen, 25 Schlußpunktes B von +3,8 Volt auf 2,2 Volt absenkt, wie beispielsweise Batterien, vorgesehen werden. Dadurch, daß das Potential des Anschlußpunktes C Beispielsweise kann am Kollektorwiderstand 30 des positiver und das Potential des Anschlußpunktes B Transistors 12 eine Batterie mit 3,8 Volt und am ge- negativer wird, leitet Transistor 12, und Transistor 10 meinsamen Emitterwiderstand 60 eine Batterie mit wird gesperrt. Nach dem Ende beider Impulse bleibt — 3 Volt angeschlossen sein. 30 Transistor 12 leitend, was der Speicherung eine binä-
Betrachtet man nun die Funktion des Speicher- ren Eins entspricht.
elementes im Ruhezustand, d. h., wenn die Signal- Soll eine binäre Null in das Speicherelement einspannungsquellen keine Impulse abgeben, so befindet geschrieben werden, so wird dem Anschluß B kein sich entweder der Transistor 10 oder der Transistor negativer Impuls zugeführt, d. h., er wird auf einem 12 im leitenden Zustand. Es sei angenommen, daß 35 Potential von +3,8 Volt gehalten, während dem Aneine binäre Null gespeichert ist, wenn sich der Tran- Schluß C ein negativer Impuls zugeführt wird. In sistor 10 im leitenden Zustand befindet, und daß eine diesem Falle leitet Transistor 12 nicht, während binäre Eins gespeichert ist, wenn sich der Transistor Transistor 10 leitend bleibt.
12 im leitenden Zustand befindet. Über die direkte Oft ist es beim Gebrauch von Speichereinrichtun-Kopplung des Kollektors 24 des Transistors 12 und 40 gen in hohem Maße erwünscht, daß die Speicher ausder Basis 16 des Transistors 10 wird der Transistor gelesen werden können, ohne Löschungen der Infor-10 bei leitendem Transistor 12 im nichtleitenden mation. Das Auslesen soll also auf eine Art und Zustand gehalten. Angenommen, der Transistor 12 Weise erfolgen, bei der der Zustand der Speicherist leitend, dann liegt am Anschluß E ein negativeres elemente ausgelesen wird, ohne daß er dabei verPotential als am Anschluß C, und der Transistor 10 45 ändert wird. Das erfindungsgemäße Speicherelement ist gesperrt. gemäß Fig. 1 kann in einfacher Weise mit Mitteln
Unter der Annahme, daß Transistor 12 leitend und versehen werden, die ein Auslesen ohne Löschung Transistor 10 nicht leitend ist, wird die Information gestatten. Im Normalfalle wird dem Anschlußpunkt D aus dem Speicherelement dadurch ausgelesen, daß an von der Spannungsquelle 70 lediglich eine feste Bedie Wortleitung ein ins negative gerichteter Impuls 50 triebsspannung zugeführt. Um jedoch ein Lesen ohne angelegt wird. Dazu liefert die Betriebs- und Signal- Löschung der Information zu erreichen, ist die Spannungsquelle 80 einen Impuls, der das Potential Quelle 70 als Betriebs- und Signalspannungsquelle am Anschluß C von 0 Volt auf — 0,8 Volt erniedrigt. ausgebildet, die bei einer Leseoperation durch einen Dadurch wird der Emitterstrom des Transistors 12 Impuls das Potential im Anschlußpunkt D kurzzeitig zu gering, um das Potential des Anschlusses E unter 55 erhöht oder erniedrigt, beispielsweise von — 3 Volt dem des Anschlusses C zu halten. Am Anschluß E auf — 2,2 Volt. Ist bei einer Leseoperation der Tranwird also das Potential positiver als am Anschluß C, sistor 10 leitend, d. h., ist eine binäre Null gespeichert, und der Transistor 10 beginnt zu leiten. Bei leitendem dann bewirkt ein Anheben des Potentials im AnTransistor 10 wird Transistor 12 schnell in den ge- schlußpunkt D eine Änderung des Stromes im Transperrten Zustand übergeführt, da das Potential des 60 sistor 10. Diese Stromänderung wird vom Lesever-Anschlusse E sich dem Potential des Anschlüsse B stärker 50 abgefühlt. Nach Beendigung des Impulses annähert, das bei + 3,8 Volt liegt. Das Potential auf fließt im Transistor 10 wieder der ursprüngliche der Wortleitung wird nun auf den Normalpegel zu- Strom. Das heißt, bei dieser Leseoperation wird der rückgeführt, d. h., das Potential des Anschlusses C Schaltzustand des Speicherelementes nicht geändert, wird 0 Volt. Der Transistor 10 bleibt leitend. 65 Ist andererseits bei einer derartigen Leseoperation
Hätte sich der Transistor 10 bereits ursprünglich eine binäre Eins gespeichert, d. h. also, Transistor 12
im leitenden Zustand befunden, so wäre dieser Zu- leitend und Transistor 10 nichtleitend, dann hat eine
stand nicht durch den Vorgang auf der Wortleitung kurzzeitige Veränderung des Potentials im Anschluß-

Claims (4)

  1. 5 6
    punkt D keinen Einfluß auf den Strom im Transistor das Speicherelement 200 in Spalte 1 gleichzeitig einen
    10, und der Leseverstärker 50 empfängt kein Signal. Impuls sowohl vom Wort-Treiber 340 als auch vom
    In F i g. 2 ist unter Verwendung des erfindungs- Bit-Treiber 350 empfängt, wird nur dieses Speichergemäßen Speicherelementes eine Speichermatrix mit element in den eine binäre Eins kennzeichnenden drei Speicherstellen dargestellt. Die Matrix besteht 5 Schaltzustand gebracht.
    aus einer Vielzahl miteinander verbundener Speicher- In entsprechender Weise erfolgt das Einschreiben
    elemente 200 bis 280. Die Speicherelemente 200, 210 einer binären Eins in die Speicherelemente 240 und
    und 220 sind so angeordnet, daß sie den Bits eines 280 durch gleichzeitige Zuführung von Impulsen des
    Wortes zugeordnet sind. Die Speicherelemente in den Wort-Treibers 341 und des Bit-Treibers 351 bzw.
    anderen Zeilen, also die Speicherelemente 230, 240, io des Wort-Treibers 342 und des Bit-Treibers 352. Die
    250 der zweiten Zeile und die Speicherelemente 260, restlichen Speicherelemente der Matrix bleiben im
    270, 280 in der dritten Zeile sind den Bits anderer einer binären Null zugeordneten Zustand.
    Wörter zugeordnet. Auch eine Leseoperation erfolgt in entsprechender
    Die in der Speichermatrix der F i g. 2 verwendeten Weise, wie bei dem einzelnen Speicherelement der Speicherelemente entsprechen dem in Fig. 1 darge- 15 Fig. 1. Um das Speicherelement200 auszulesen, liesteilten Speicherelement mit der vereinfachenden fert der Wort-Treiber 340 einen Impuls, so daß das Einschränkung, daß der Anschlußpunkt D lediglich Potential im Anschlußpunkt C des Speicherelementes an einer festen Betriebsspannung liegt und somit das auf — 0,8 Volt vermindert wird. Da im Speicher-Auslesen des Speichers ohne Löschung der Infor- element 200 eine binäre Eins gespeichert ist, also der mation nicht möglich ist. Es ist jedoch offensichtlich, 20 Transistor 12 sich im leitenden Zustand befindet, daß lediglich durch Hinzufügen einer weiteren Lei- empfängt der am Anschlußpunkt A des Speichereletung und Signalquelle für jede Zeile der Matrix auch mentes 200 angeschlossene Leseverstärker 330 einen dieser Fall berücksichtigt werden kann. Das Speicher- Impuls. An den Anschlußpunkten A der Speicher- ;f{S element 200 ist folgendermaßen in die Matrix ein- elemente 210 und 220 wird dagegen kein Impuls hergebaut: Der Anschlußpunkt A ist mit der Leseleitung 25 vorgerufen, den die zugeordneten Leseverstärker 331 300, der Anschlußpunkt B mit der Bit-Leitung 310 und 332 abfühlen könnten.
    und der Anschlußpunkt C mit der Wort-Leitung 320 Wenn in entsprechender Weise die Wort-Treiber
    verbunden. An der Leseleitung 300 liegen außerdem 341 und 342 erregt werden, wird lediglich von den
    die Anschlußpunkte A der Speicherelemente 230 und Leseverstärkern 331 und 332 ein Impuls empfangen,
    260, an der Bit-Leitung 310 die Anschlußpunkte B 3° da nur in den Speicherelementen 240 und 280 eine
    der Speicherelemente 230 und 260, während die binäre Eins gespeichert ist.
    Wort-Leitung 320 auch mit den Anschlußpunkten C Im vorstehenden wurde ein einzelnes Speicherder Speicherelemente 210 und 220 verbunden ist, die element, das lediglich aus zwei Transistoren und verschiedenen Bits des gleichen Wortes zugeordnet sind. zwei-Widerständen besteht, und eine unter Verwen-Die Leseleitungen 301 und 302 und die Bit-Leitun- 35 dung dieses Speicherelementes aufgebaute Speichergen 311 und 312 sind mit den Speicherelementen der anordnung beschrieben. Das Speicherelement und anderen Spalten verbunden. Die weiteren Wort- eine aus einer Mehrzahl dieses Speicherelementes Leitungen 321 und 322 stehen mit den Speicherele- aufgebaute Speichermatrix läßt sich ohne weiteres in menten ihrer Zeilen in Verbindung. einem einzelnen monolithischen Block aus Halbleiter-
    An die Leseleitungen 300, 301 und 302 sind die 40 material verwirklichen. Weiterhin ist hervorzuheben,
    Leseverstärker 330, 331 und 332 angeschlossen. Diese daß das Speicherelement sehr stabil ist, obwohl die
    Leseverstärker sind identisch mit dem aus der F i g. 1. Schaltung sehr einfach ist. Die zulässigen Toleranzen
    Mehrere Wort-Treiber 340, 341, 342, die identisch des Treiberstromes werden weitgehend durch die Be-
    mit der Betriebs- und Signalspannungsquelle 80 aus triebs- und Signalspannungen und weniger durch die
    der F i g. 1 sind, sind mit den zugeordneten Wort- 45 Transistor- und Widerstandsparameter bestimmt.
    Leitungen 320, 321, 323 verbunden. Mehrere Bit- Außerdem kann die Impedanz relativ hoch gehalten
    Treiber 350, 351, 352, die identisch mit der Betriebs- werden, so daß Spannungssteuerung in Frage kommt,
    und Signalspannungsquelle 40 aus F i g. 1 sind, liegen Das erfindungsgemäße, elektronische Speicherele-
    an zugeordneten Bit-Leitungen 310, 311 und 312. ment hat einen zusätzlichen Vorteil durch die ge-
    Um die Funktionsweise der Speichermatrix der 50 trennten Kollektoren. Diese können, wie an Hand
    F i g. 2 zu erläutern, sei beispielsweise angenommen, der Speichermatrix beschrieben, zu Oder-Glieder bil-
    daß eine Schreiboperation stattfinden soll, und zwar denden Schaltkreisen verbunden werden, so daß beim
    soll in die Speicherelemente 200, 240 und 280 jeweils Ansteuern die Toleranzen der einzelnen Schaltungen
    eine binäre Eins eingeschrieben werden. Das Spei- nicht beeinträchtigt werden. Auf diese Weise können
    cherelement 200 liegt in der ersten Spalte links und 55 daher große Signale entnommen werden. Wie bereits
    in der ersten Zeile oben, während die beiden anderen beschrieben, kann das Speicherelement ohne weite-
    Speicherelemente 240 und 280 in der zweiten Spalte, res zum Auslesen ohne Löschung der Information
    zweiten Zeile und in der dritten Spalte, dritten Zeile verwendet werden,
    angeordnet sind. Eine Abwandlung des erfindungsgemäßen Speicher-
    Wie bereits in entsprechender Weise an Hand der 60 elementes kann darin bestehen, daß der Kollektor-
    F i g. 1 beschrieben, liefert der Wort-Treiber 340 widerstand 30 durch einen Emitterfolger ersetzt wird,
    einen Impuls, so daß das Potential im Anschluß- Durch diese Maßnahme werden die Anforderungen
    punkt C der Speicherelemente 200, 210 und 220 auf an die Bit-Ansteuerung vermindert, aber der Tran-
    + 3 Volt angehoben wird. Da jedoch lediglich in das sistor 10 muß dann eine höhere Stromverstärkung
    Speicherelement 200 in der obersten Zeile eine binäre 65 aufweisen. PatentansDr"che·
    Eins eingeschrieben werden soll, liefert nur Bit-Trei- p
    ber 350 einen Impuls über die Bit-Leitung 310 an den 1. Elektronisches Speicherelement, das aus
    Anschlußpunkt B des Speicherelementes 200. Da nur einem ersten und einem zweiten Transistor mit
    gemeinsamem Emitterwiderstand und einer direkten Kopplung zwischen der Basis des ersten und dem Kollektor des zweiten, im Kollektorkreis einen Arbeitswiderstand aufweisenden Transistors besteht und das zwischen zwei stabilen Zuständen mit leitendem erstem und gesperrtem zweitem oder mit gesperrtem erstem und leitendem zweitem Transistor umschaltbar ist, dadurch gekennzeichnet, daß eine erste Betriebs- und Signalspannungsquelle (40) an den Arbeitswiderstand (30) und eine zweite Betriebs- und Signalspannungsquelle (80) an die Basis des zweiten und ein Leseverstärker (50) an den Kollektor des ersten Transistors (10) angeschlossen ist und daß das Einschreiben und Auslesen durch Impulse der Betriebs- und Signalspannungsquellen erfolgt.
  2. 2. Elektronisches Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß zum Einschreiben des einen Informationswertes, d. h. zum Erzeugen des einen Schaltzustandes die erste Betriebs- und Signalspannungsquelle (40) einen den ersten Transistor (10) sperrenden und gleichzeitig die zweite Betriebs- und Signalspannungsquelle (80) einen den zweiten Transistor (12) leitend machenden Impuls abgibt, und daß zum Einschreiben des anderen Informationswertes, d. h. zum Erzeugen des anderen Schaltzustandes lediglich die zweite Betriebs- und Signalspannungsquelle (80) einen den zweiten Transistor (12) sperrenden Impuls abgibt.
  3. 3. Elektronisches Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Auslesen und gleichzeitigen Löschen der Information die zweite Betriebs- und Signalspannungsquelle (80) einen den zweiten Transistor (12) sperrenden Impuls abgibt.
  4. 4. Elektronisches Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Auslesen ohne Löschung der Information der gemeinsame Emitterwiderstand mit einer dritten Betriebs- und Signalspannungsquelle (70) verbunden ist, die einen Impuls abgibt, der bei leitendem erstem Transistor (10) lediglich eine kurzzeitige Änderung des Kollektorstromes des ersten Transistors (10) hervorruft.
    Hierzu 1 Blatt Zeichnungen
    inp
DE19661499744 1965-12-27 1966-12-24 Elektronisches speicherelement mit zwei transistoren Withdrawn DE1499744B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US51630665A 1965-12-27 1965-12-27

Publications (2)

Publication Number Publication Date
DE1499744A1 DE1499744A1 (de) 1970-03-19
DE1499744B2 true DE1499744B2 (de) 1971-03-25

Family

ID=24054984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661499744 Withdrawn DE1499744B2 (de) 1965-12-27 1966-12-24 Elektronisches speicherelement mit zwei transistoren

Country Status (4)

Country Link
US (1) US3449727A (de)
DE (1) DE1499744B2 (de)
FR (1) FR1505823A (de)
GB (1) GB1157000A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732440A (en) * 1971-12-23 1973-05-08 Ibm Address decoder latch
DE2519323C3 (de) * 1975-04-30 1979-07-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Statisches Drei-Transistoren-Speicherelement
US5434816A (en) * 1994-06-23 1995-07-18 The United States Of America As Represented By The Secretary Of The Air Force Two-transistor dynamic random-access memory cell having a common read/write terminal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3067339A (en) * 1959-01-15 1962-12-04 Wolfgang J Poppelbaum Flow gating
US3189877A (en) * 1961-08-28 1965-06-15 Ibm Electronic memory without compensated read signal
US3354440A (en) * 1965-04-19 1967-11-21 Ibm Nondestructive memory array

Also Published As

Publication number Publication date
GB1157000A (en) 1969-07-02
FR1505823A (fr) 1967-12-15
DE1499744A1 (de) 1970-03-19
US3449727A (en) 1969-06-10

Similar Documents

Publication Publication Date Title
EP0012796B1 (de) Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE1817510A1 (de) Monolythischer Halbleiterspeicher
DE2925925C2 (de) Informationsspeicher
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2633879A1 (de) Halbleiterspeicherzelle
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2049076A1 (de) Kreuzpunkt Matnxgedachtnis
DE1295656B (de) Assoziativer Speicher
DE2101180B2 (de)
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren
DE1499744C (de) Elektronisches Speicherelement mit zwei Transistoren
DE1299035B (de) Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher
DE2246756C3 (de) Elektronischer Datenspeicher
DE1918667A1 (de) Datenspeicher mit Dioden
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
DE1268677B (de) Einrichtung zur Abfuehlung eines Festwertspeichers
DE1271178B (de) Schaltungsanordnung für eine asymmetrische bistabile Kippstufe
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
DE2310626A1 (de) Assoziativer speicher
DE2209426C3 (de) Speichereinrichtung willkürlicher Zugriffsmöglichkeit
DE1474015A1 (de) Adressenspeicher
DE1474443C (de) Wortorganisierter Speicher

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee