DE1271178B - Schaltungsanordnung für eine asymmetrische bistabile Kippstufe - Google Patents

Schaltungsanordnung für eine asymmetrische bistabile Kippstufe

Info

Publication number
DE1271178B
DE1271178B DE19671271178 DE1271178A DE1271178B DE 1271178 B DE1271178 B DE 1271178B DE 19671271178 DE19671271178 DE 19671271178 DE 1271178 A DE1271178 A DE 1271178A DE 1271178 B DE1271178 B DE 1271178B
Authority
DE
Germany
Prior art keywords
transistor
line
reset
collector
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19671271178
Other languages
English (en)
Other versions
DE1271178C2 (de
Inventor
Hyde Park N. Y. Robert Athanisus Henle (V. St. A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE1271178C2 publication Critical patent/DE1271178C2/de
Publication of DE1271178B publication Critical patent/DE1271178B/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
H03k
Deutsche KI.: 21 al - 36/18
1271178
P 12 71 178.3-31
20. Januar 1967
27. Juni 1968
Die Erfindung betrifft eine Schaltungsanordnung für eine asymmetrische bistabile Kippstufe, auch Flip-Flop genannt, bestehend aus zwei emittergekoppelten Transistoren gleichen Leitungstyps, wobei der erste Transistor an seinem Kollektor einen Belastungswiderstand aufweist und mit der Basis des zweiten Transistors verbunden ist.
Eine große Anzahl von Speicherelementarten sind bisher in Matrixanordnungen bei der Datenverarbeitung verwendet worden. Als Speicherelemente dieser Art sind insbesondere Magnetkerne, Kryotrone und Tunneldioden zu nennen. Ein wesentliches Kriterium für die Anwendung dieser Speicherelemente in Speichersystemen ist das, daß sie in der Lage sind, eine digitale Information bitweise zu speichern, d. h. entweder eine binäre »0« oder binäre »1«, nachstehend kurz als 0 oder 1 bezeichnet, je nach dem eingestellten elektrischen oder magnetischen Zustand des in Betracht kommenden Speicherelements.
Obgleich nun der übliche Flächentransistor ein weites Anwendungsgebiet in der elektronischen Schaltungstechnik gefunden hat, weil er die Vorteile geringer Größe, äußerst geringer Verlustleistung, mechanischer Festigkeit usw. aufweist, hat dieses Halbleiterbauelement bisher noch nicht Eingang gefunden bei der Anwendung größerer Speichervorrichtungen, wie sie Matrixanordnungen darstellen, weil er in bezug auf die Kosten pro Bit der gespeicherten Information zu aufwendig ist. Andere Gründe für die NichtVerwendung des üblichen Flächentransistors in Matrixanordnungen ergeben sich einfach aus der Tatsache, daß dieses Halbleiterbauelement an sich keine diskreten stabilen Schaltzustände besitzt, d. h. wohldefinierte, unterschiedliche elektrische Betriebsbedingungen. Um eine bistabile Betriebsweise herbeiführen zu können, ist es deshalb erforderlich, jeweils ein Paar dieser Flächentransistoren nach Art der Eccles-Jordan-Schaltung miteinander zu verbinden, um so die erforderlichen Rückkopplungsbedingungen herbeiführen zu können.
Neuere Entwicklungstendenzen auf dem Halbleitergebiet, die ein noch weiteres Anwendungsgebiet von Halbleiterbauelementen erschließen, ist die sogenannte integrierte Schaltungstechnik und hier insbesondere die Monolithtechnik, mit Hilfe derer es möglich geworden ist, eine sehr große Anzahl von Halbleiterbauelementen innerhalb eines monolithischen Blocks eines Halbleiters bereitzustellen. Durch Anwendung einer geeigneten Diffusionstechnik läßt sich so eine große Anzahl diskreter Halbleiterbauelemente durch aufeinanderfolgende Maskenverfahren in einem monolithischen Block herstellen, die
Schaltungsanordnung für eine asymmetrische
bistabile Kippstufe
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. R. Busch, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Robert Athanisus Henle,
Hyde Park, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 28. Januar 1966
(523 678)
jeweils voneinander elektrisch isoliert sind. Durch entsprechendes Anbringen von Schaltbrücken auf der Oberfläche des Monoliths lassen sich dann die erstellten diskreten Halbleiterbauelemente wie vorgesehen elektrisch miteinander verbinden.
Hierzu ist es aber für die Wirksamkeit solcher monolithischen Bausteine wesentlich, daß die aufzubringenden Schaltungen hinsichtlich der möglichen Packungsdichte solcher Halbleiterbauelemente auf einen Monolith hinreichend einfach ist, damit eine vorteilhafte Ausnutzung der gegebenen Möglichkeiten gewährleistet ist. Ohne eine gewisse Einfachheit im Schaltungsaufbau ist jedenfalls das elektrische Verbindungsproblem zwischen den einzelnen Halbleiterbauelementen so überragend, daß der Vorteil im Erreichen einer großen Packungsdichte von HaIbleiterbauelementen auf einen Monolith gänzlich verschwindet.
Die Aufgabe der Erfindung besteht nun darin, ein äußerst einfaches Speicherelement bereitzustellen, das sich mit Hilfe der Monolithtechnik herstellen läßt und ein Optimum in der Schaltgeschwindigkeit zum Zurückstellen des Speicherzustands eines Speicherelements zuläßt.
809 567/496
3 4
Erfindungsgemäß wird die Aufgabe unter Anwen- Fig. 2 ein Speicherelement mit gegenüber dem
dung einer asymmetrischen bistabilen Kippstufe der Ausführungsbeispiel nach F ig. 1 abgeänderter Schaleingangs beschriebenen Art dadurch gelöst, daß zum rung,
Zurückstellen der asymmetrischen Kippstufe ein F i g. 3 ein weiteres Ausführungsbeispiel der erfin-
dritter Transistor gleichen Leitungstyps mit seinem 5 dungsgemäßen Speicherzelle,
Emitter unmittelbar an die direkt miteinander ver- Fig. 4 eine Speichermatrix, die aus Speicher-
bundenen Emitter der beiden erstgenannten Tran- elementen gemäß F i g. 3 aufgebaut ist.
sistoren angeschlossen ist und über seine Basis an Das erste Ausführungsbeispiel der erfindungs-
die Rückstellsignalquelle angeschlossen ist. gemäßen Speicherzelle ist in der Speichermatrix nach
Asymmetrische Flip-Flops sind an sich bekannt, io Fig. 1 als Block 1 dargestellt, bei welcher die wie es z.B. aus dem Buch von K. Steinbuch, Speicherzellen 100, 200 und 300 jeweils den gleichen »Taschenbuch der Nachrichtenverarbeitung«, S. 537, Schaltungsaufbau besitzen. Die hierin gezeigten hervorgeht. Diese Schaltung weist aber den Nachteil Transistoren sind zwar vom N-P-N-Typ, sie können auf, daß relativ große Amplituden zum Rückstellen aber auch ebensogut vom P-N-P-Typ sein. Ein Beeiner solcherart aufgebauten Speicherstelle erforder- 15 lastungswiderstand 28 ist mit dem Kollektor eines lieh sind und daß die erforderliche Anzahl von ersten Transistors 12 verbunden, dessen Emitter zupassiven Schaltelementen relativ hoch ist, was für sammen mit dem Emitter des zweiten Transistors 10 eine Herstellung nach der Monolithtechnik eine über einen gemeinsamen Emitterwiderstand 30 an Erschwerung bedeutet. Im Gegensatz hierzu lassen einer negativen Potentialquelle liegt. Das emittersich mit der erfindungsgemäßen Schaltungsanordnung ao seitige Ende des Emitterwiderstandes 30 ist außerdem erheblich höhere Schaltgeschwindigkeiten gegenüber mit dem Emitter eines dritten Transistors· 32 verbundenen der beschriebenen Art erzielen, und außerdem den, der als Rückstelltransistor dient. Wie bereits sind die aktiven Halbleiterbauelemente direkt mit- gesagt, besitzen die übrigen Speicherelemente 100, einander verbunden, d. h., es sind keinerlei Impe- 200 und 300 ebenfalls jeweils drei Transistoren im danzen in den elektrischen Verbindungen zwischen 35 gleichen Schaltungsaufbau.
den Halbleiterbauelementen vorgesehen. Weiterhin ist der Kollektor des ersten Transistors
Bei einer vorteilhaften Verwendung der erfindungs- mit der Basis des zweiten Transistors und der Kolgemäßen Schaltung als Speicherelement in einer lektor des zweiten Transistors mit dem Kollektor des Matrixanordnung ist an die Basis des> ersten Tran- dritten Transistors verbunden. Die jeweils mit dem sistors die F-Leirung, an den Belastungswiderstand 30 Belastungswiderstand 28 verbundene Leitung 52 der des ersten Transistors die Z-Leitung, an den Kollek- Speichermatrix stellt die X- oder Wort-Leitung dar, tor des dritten Transistors die Abfühlleitung und an während die jeweils mit der Basis des ersten Trandessen Basis die Rückstelleitung angeschlossen. sistors 12 verbundene Leitung als Y- oder Bit-Leitung
Bei einer vorteilhaften Weiterbildung des erfin- dient. Die jeweils mit den Kollektoren der zweiten dungsgemäßen Speicherelements ist die X-Leitung 35 Transistoren 10 und dritten Transistoren 32 verbunan den Verbindungspunkt des Kollektors mit dem dene Leitung in der Speichermatrix ist die Abfühl-Belastungswiderstand über eine Diode angeschlossen. leitung 62, während die jeweils mit der Basis der Hierbei muß dann eine besondere Betriebsspannungs- dritten Transistoren 32 verbundene Leitung 54 als zuleitung an das andere Ende des Belastungswider- Rückstelleitung bezeichnet ist. Die weitere jeweils stands vorgesehen werden. 40 mit dem Emitterwiderstand 30 verbundene Leitung
Eine besonders vorteilhafte Ausführung des erfin- dient zur Zuführung der Emittervorspannung aller dungsgemäßen Speicherelements zur Anwendung in Transistoren einer Matrixzeile,
einer Matrixanordnung ergibt sich dann, wenn der Jeweils besondere Vorspannungs- und Signal-
Kollektor des zweiten Transistors mit dem Verbin- quellen 40, 42 und 44 sind mit der Y- oder Bitdungspunkt des Belastungswiderstandes und der 45 Leitung 50, mit der X- oder Wort-Leitung 52 bzw. Zuführungsleitung der Betriebspotential- bzw. Signal- mit der Rückstelleitung 54 verbunden. Die Vorspanquelle verbunden ist, während der Kollektor des nungs- und Signalquellen 42 und 44 sind in gleicher dritten Transistors allein an die Abfühlleitung ange- Weise mit anderen Bit-Stellen einer ein Wort darschlossen ist, so daß dann der Kollektorstromfluß stellenden Matrixzeile verbunden, d. h. im Ausfühdes dritten Transistors in die Abfühlleitung einge- 50 rungsbeispiel gemäß F i g. 1 mit dem entsprechenden speist wird. Da dieser Stromfluß nur während eines Anschluß des Speicherelements 100. In gleicher Bruchteils eines anliegenden Rückstellimpulses auf- Weise sind andere Vorspannungs- und Signalquellen tritt, gestattet eine solche Schaltungsanordnung die 64 und 66 über die Z-Leitung 68 und die Rückstell-Anwendung äußerst einfach aufgebauter Abfühl- leitung 70 mit den Speicherelementen 200 und 300 verstärker, die nur jeweils eine Abfühlschaltung für 55 des Ausführungsbeispiels verbunden, wobei diese einen fest vorgegebenen Schwellenwert benötigen. Speicherelemente zur Darstellung verschiedener Bits Ein dieserart gestaltetes Speicherelement gestattet in eines anderen Wortes, dienen. Eine weitere Vorspanvorteilhafter Weise den Aufbau eines bitorganisierten nungs- und Signalquelle 40 ist ebenfalls an das Speichers, bei dem eine einzige Abfühlleitung mit Speicherelement 200 angeschlossen, und zwar über allen Basen der dritten Transistoren der Matrix- 60 die Bit-Leitung 50, während der Abfühlverstärker 60 anordnung verbunden ist. über die Abfühlleitung 62 am Speicherelement 200
Weitere Vorteile der Erfindung ergeben sich aus liegt.
der nachfolgenden Beschreibung, die an Hand von In gleicher Weise sind die Vorspannungs- und
Ausführungsbeispielen mit Hilfe der aufgeführten Signalquelle 72 und der Abfühlverstärker 74 über die Zeichnungen die Erfindung näher erläutert, und aus 65 Leitung 76 bzw. die Leitung 78 mit den Speicherden Patentansprüchen. Es zeigt elementen 100 und 300 verbunden.
Fig. 1 ein Schaltungsbeispiel der erfindungs- Die Wirkungsweise der Anordnung nach Fig. 1
gemäßen Speicherzelle- als Matrixelement, soll nun der Einfachheit halber an Hand der Betriebs-
weise des Speicherelements 1 beschrieben werden, indem zur Ansteuerung der Diode 29 nur der Durchwobei die Y-Leitung 50 einen Ruhepegel von z. B. laßwiderstand wirksam ist. Bei nicht vorhandener F0VoIt haben soll. Die Rückstelleitung 54 besitzt Diode muß nämlich ein negativer Impuls auf der ebenfalls einen Ruhepegel, d. h. ein Potential, das X-Leitung 52 über den Widerstand 28 zusätzlich die etwas negativer ist als das Potential auf der Y-Lei- 5 Aufladung der Schaltkreiskapazität übernehmen, tung. Unter diesen Voraussetzungen zieht der Rück- Außerdem gestattet die Diode, daß das Potential an Stelltransistor 32 keinen Strom, so daß das Speicher- der Basis des Transistors 10 genau definiert ist. Ohne element ausgewählt werden kann, um ein Bit einzu- diese Diode bestimmt sich nämlich das Potential an schreiben. Ein negativer Impuls soll nun von der der Basis des Transistors 10 in seinem leitenden Vorspannungs- und Signalquelle 42 an die X- oder io Zustand aus dem Basisstromabfall über den WiderWort-Leitung 52 angelegt werden, wobei gleichzeitig stand 28. Der Basisstrom seinerseits ist vom Stromein positiver Impuls von der Vorspannungs- und verstärkungsfaktor/? des Transistors 10 abhängig, der Signalquelle 40 an die Y-Leitung 50 angelegt wird. im allgemeinen nicht einen auf einen exakten Wert Das hat zur Folge, daß die Basis des Transistors 12 einhaltbaren Parameter darstellt,
ein höheres positives Potential erhält als die Basis 15 In der Darstellung nach F i g. 2 wird zwar lediglich des Transistors 10 und damit der Strom vom nor- die Schaltung eines einzigen Speicherelements gezeigt, malerweise leitenden Transistor 10 auf den Tran- es versteht sich aber von selbst, daß dieses Schaltsistor 12 übernommen wird. Die Parameter sind element ebenfalls in einer Matrix Verwendung finden dabei so gewählt, daß ein entweder an die Y-Leitung kann. Natürlich muß dann jeweils eine zusätzliche 50 oder die Z-Leitung 52 angelegter Impuls die oben so Leitung angewendet werden, um eine positive Bebeschriebene Wirkungsweise nicht herbeizuführen triebsspannung zuführen zu können,
vermag. Typische Werte hierfür sind in F i g. 1 links Im übrigen ergibt sich mit der Schaltungsanord-
neben dem Speicherelement 1 angegeben. Unter dem nung nach F i g. 2 die gleiche Betriebsweise, wie es Ausdruck gleichzeitig soll hier verstanden werden, vorher im Zusammenhang mit dem Speicherelement 1 daß sich die Impulse sowohl überlappen können, als 35 der F i g. 1 beschrieben worden ist. Der Rückstellauch in ihrem zeitlichen Auftreffen exakt überein- transistor 32 kann so betrieben werden, daß er den stimmen können. gesamten Strom übernimmt, bis der Rückstellimpuls
Zum Rückstellen erhält die Rückstelleitung 54 ein abgeklungen ist, d. h. bis das Potential auf der Rückhöheres positives Potential als das auf der Y-Leitung stelleitung 54 wieder den Ruhepotentialpegel ein-50. Wird nun angenommen, daß das Potential auf 30 genommen hat und der Transistor 10 in den leitenden der Y-Leitung 50 etwa 0 Volt beträgt, dann wird das Zustand gelangt ist.
Potential auf der Rückstelleitung 54 auf einen Wert In den obenstehenden, den Rückstellvorgang begebracht, der eben geringfügig größer ist als OVoIt. treffenden Ausführungen ist angenommen worden, Ist nun der Transistor 12, wie oben beschrieben, im daß die Speicherbedingung vorgelegen hat, bei der leitenden Zustand gewesen, was bedeutet, daß im 35 der Transistor 12 leitend gewesen ist, d. h. bei der Speicherelement 1 eine 1 gespeichert gewesen ist, das Speicherelement eine 1 gespeichert hat. Jetzt soll dann hat der an die Rückstelleitung 54 angelegte nun angenommen werden, daß das Speicherelement Impuls zur Folge, daß eine Stromübernahme vom eine 0 gespeichert hat und damit der Transistor 10 Transistor 32 erfolgt. Tritt dies ein, dann wird das leitend ist. Der Potentialpegel zur Rückstellung ist Potential am Kollektor des Transistors 12 und damit 40 relativ zum Potential an der Basis des Transistors 10 auch an der Basis des Transistors 10 positiv. Gemäß so gewählt, daß entweder der Rückstelltransistor 32 einer Ausführung wird das Potential an der Basis nicht in den leitenden Zustand gelangen kann oder des Transistors 10 positiver als der an die Rückstell- daß das Potential am Rückstelleingang weiter ins leitung 54 angelegte Impuls, so daß der Rückstell- Positive gelangt als das an der Basis des Transistors transistor 32 in den nichtleitenden Zustand gelangt 45 10, so daß der Rückstelltransistor 32 infolge nun- und damit infolge Stromübernahme der Transistor 10 mehr eintretender Stromübernahme den gesamten leitend wird. Strom übernimmt und so der Transistor 10 nicht
Bei einem anderen Ausführungsbeispiel der Erfin- leitend wird. Allerdings, wenn der Rückstellimpuls dung wird zur Erhöhung der Schaltgeschwindigkeit abgeklungen ist und das Potential auf der Rückstelldes erfindungsgemäßen Speicherelements eine Diode 50 leitung 54 auf ein geringfügig negatives Potential in die Zuführung von der Z-Leitung geschaltet, wie zurückgeführt ist, wird der Transistor 10 wieder es in F i g. 2 gezeigt ist. Im übrigen ist die Schaltung leitend.
im wesentlichen die gleiche wie die des Speicher- In Abänderung des Basisschaltkreises des Speicherelements 1 gemäß F i g. 1, mit der Ausnahme aller- elements kann eine Abfühlschaltung unter Anwendings, daß die X-Leitung 52 mit der Kathode einer 55 dung einer festen Schwellenwertgleichspannung beDiode 29 in Verbindung steht. Die Anode der Diode nutzt werden. Ein solches Ausführungsbeispiel ist in 29 ist an den Kollektor des Transistors 12 ange- der Schaltung nach F i g. 3 gezeigt. Diese Schaltung schlossen. Die positive Betriebsspannung wird nach ähnelt in gewisser Weise der Schaltung des Speicherwie vor über den Belastungswiderstand 28 zugeführt, elements 1 in F i g. 1. In dieser Schaltung gemäß dessen anderes Ende mit dem Kollektor des Tran- 60 F i g. 3 sind jedoch die Kollektoren des Transistors 10 sistors 12 verbunden ist. Durch die Wirkung der und des Rückstelltransistors 32 getrennt, und der Diode 29 wird die Schaltgeschwindigkeit des erfin- durch den Rückstelltransistor 32 fließende Strom dungsgemäßen Speicherelements insofern erhöht, als wird in die Abfühlleitung abgeleitet, indem der einmal das Kollektorpotential des Transistors 12 auf Kollektor des Rückstelltransistors 32 mit der Abfühleinen vorgegebenen Wert begrenzt wird und zum 65 leitung verbunden ist. Der Kollektor des Transistors anderen ein Strompfad niedriger Impedanz zur 10 ist direkt mit der X-Leitung verbunden.
Ansteuerung des Kollektors des Transistors 12 und Da ein Stromfluß durch den Rückstelltransistor 32
der Basis des Transistors 10 bereitgestellt wird, lediglich während eines Bruchteils der Impulsdauer
7 8
des Rückstellimpulses fließen kann, läßt sich dieser Nachfolgende Symbole sind gewählt, um verschie-
Stromftuß in einfacher Weise durch die dadurch dene Potentialzustände auf den X-, Y- und i?-Leitunbedingten Verschiebungen des Gleichspannungspegels gen in der Matrix nach Fig. 4 zu kennzeichnen, auf der Abfühlleitung feststellen. Demzufolge kann
die erforderliche Abfühlschaltung gegenüber dem 5X = negatives Auswahlpotential auf der Z-Leitung, Teil vereinfacht werden, bei dem ein variabler χ = Ruhepotential auf der X-Leitung, Gleichstromnuß in der Abfühlleitung auftritt der γ = itiyes AuswaMpotential au{ der r-Leitung, vom jeweiligen Zustand der mit der Abfühlleitung ^i,, . , c , T, T ·
verbundenen Speicherelemente abhängig ist. Mit 7 = Ruhepotential auf der F-Lertung, anderen Worten, unter Zurückgreifen auf die Dar- io # = positives Auswahlpotential auf der Ä-Leitung, stellung nach Fig. 1 werden sich dort Gleichstrom- ~R~ — Ruhepotential auf der Ä-Leitung. flüsse variablen Werts in der Abfühlleitung ergeben,
z. B. auf der Abfühlleitung 62, je nachdem, wie groß Nachstehend aufgeführte Bedingungen müssen
die Anzahl der Speicherelemente ist, die den Speicher- auch eingehalten werden: zustand 0 aufweisen, bei dem nämlich die Tran- 15
sistorenlO leitend sind, deren Kollektoren ja an der 1· Das positive Auswahlpotential auf der Γ-Lei-Abfühlleitung 62 liegen. Im Gegensatz hierzu ist die tung muß das positive Auswahlpotential auf der
Schaltungsanordnung nach Fig. 3 so getroffen, daß i?-Leitung übersteigen.
nur dann ein Strom auf der Abfühlleitung auftreten 2. Das positive Potential an der Basis des Trankann, wenn der Rückstelltransistor 32 einen Strom 20 sistors 10, der im leitenden Zustand ist, muß abgibt. den Wert des positiven Auswahlpotentials R
Das Hinzufügen eines Rückstelltransistors 32 beim übersteigen.
erfindungsgemäßen Speicherelement hat nicht nur ein 3. Die Impulsdauer von R muß innerhalb der Erhöhen der Schaltgeschwindigkeit der Speicher- Impulsdauer für Y liegen,
elemente zur Folge, sondern gestattet auch, daß das 25
erfindungsgemäße Speicherelement in einem bit- Um den Speicherzustand eines Speicherelements
organisierten Speicher betrieben werden kann. Die zu ändern bzw. einen bestehenden Speicherzustand Erfordernisse zum Betrieb eines sogenannten bit- nicht zu beeinflussen, muß nachstehend aufgeführten organisierten Speichers sind nämlich die, daß das Bedingungen Genüge getan werden: Speicherelement die Möglichkeit gestattet, durch 30
X- und r-Koordinatenleitungen sowohl zum Lesen Umschaltung eines Speicherelements
als auch zum Schreiben ausgewählt zu werden. Sind in den Speicherzustand 1 X~R~Y
so bei integrierter Schaltungstechnik alle Speicher- Umschaltung eines Speicherelements
elemente auf einen Halbleiter z. B. angeordnet, dann in den Speicherzustand 0 XRY
würden alle Speicherelemente an einer Abfühlleitung 35 Nichtumschalten eines Speicherelements
angeschlossen sein und könnten über X- und Y-Ko- jn den Zustand 0 X RY
ordinatenleitungen adressiert werden. Das ergibt den
großen Vorteil, daß eine geringstmögliche Anzahl Um ein Speicherelement in den Zustand 1 umzu-
von Verbindungsleitungen erforderlich ist, um meh- schalten, wird wie vorher ein Impuls negativer rere Halbleiter dieser Art in einer Speichervorrich- 40 Polarität an die X-Leitung angelegt, während ein tung miteinander zu verbinden. Impuls positiver Polarität gleichzeitig an die Y-Lei-
Zur Erläuterung der vorerwähnten bitorganisierten tung angelegt wird. Hingegen bleibt die Rückstell-Speichertype soll das Ausführungsbeispiel des leitung auf Ruhepotential, das geringfügig unter 0 Speicherelements nach Fig. 3 herangezogen werden, liegt. Um ein bestimmtes Speicherelement in den das in einer 4 · 4-Matrix, wie in F i g. 4 gezeigt, 45 Speicherzustand 0 zu schalten, d. h. zurückzustellen, angeordnet ist. Diese dort gezeigte Matrix soll eine bleiben die X- und Y-Leitungen jeweils auf Ruheeinzelne Ebene in einer dreidimensionalen Speicher- potential, während nur die Rückstelleitung einen vorrichtung darstellen. Die Organisation einer drei- Impuls erhält, der natürlich von positiver Polarität dimensionalen Speichervorrichtung ist im allgemeinen ist und dessen Potential geringfügig über 0 liegt, derart, daß alle Speicherstellen in einer Ebene jeweils 50 Da jedoch eine Gruppe von Speicherelementen, die der gleichen Bit-Stelle in verschiedenen Worten ent- jeweils die gleiche Bit-Stelle in verschiedenen sprechen. Speicherebenen, also Worten, darstellen, alle an die
Zum Zwecke der größeren Übersichtlichkeit sind gleiche Rückstelleitung angeschlossen sind, ist es die Leitungen zur Zuführung der negativen Betriebs- erforderlich, nur ein einziges bestimmtes Speicherspannung nicht gezeigt, und es sind weiterhin die 55 element zum Rückstellen auswählen zu können. Desverschiedenen Vorspannungs- und Signalquellen halb muß die mit denjenigen Speicherelementen sowie die Abfühlverstärker fortgelassen worden. Es verbundene Γ-Leitung, welche nicht zurückgestellt sind lediglich die entsprechenden Zuführungsklem- werden sollen, einen Impuls positiver Polarität erhalmen bezeichnet. Die verschiedenen -ST-Leitungen sind ten. Dieser Vorgang wird unter dem Begriff »Nichtmit X1, X2, X3, X^ bezeichnet, während die verschie- 60 umschalten eines Speicherelements in den Speicherschiedenen F-Leitungen und Rückstelleitungen ent- zustand 0« verstanden.
sprechende Bezeichnungen aufweisen. Gegenüber Nun zurück zur Matrixanordnung gemäß F i g. 4;
vorher ist es bemerkenswert, daß die Matrixanord- wenn z. B. eine 1 in das Speicherelement 330 einnung gemäß F i g. 4 nur eine einzige Abfühlleitung geschrieben werden soll, dann wird ein Impuls aufweist, die mit allen Speicherelementen der Matrix- 65 negativer Polarität an die Leitung Z3 angelegt und anordnung verbunden ist und nicht, wie in der Dar- gleichzeitig ein Impuls positiver Polarität an die stellung nach Fig. i, für jede Spalte je eine be- LeitungY3. Durch diesen Vorgang ist dann allein sondere. das Speicherelement 330 betroffen. Soll nun jedoch
eine 0 ζ. B. in das Speicherelement 340 eingeschrieben werden, dann wird dies dadurch erreicht, daß dieses Speicherelement zurückgestellt wird; d. h., es muß ein Impuls entsprechender Polarität an die Rückstelleitung R3 angelegt werden. Aber durch einfaehes Anlegen eines Impulses an die Rückstellleitung R3 würden ebensogut die Speicherelemente 310, 320 und 330 betroffen, was ja nicht beabsichtigt ist. Um dies zu vermeiden, wird zunächst je ein Auswahlimpuls an die Leitungen Y1, Y2 und Y3 angelegt, oder, mit anderen Worten, ein Impuls positiver Polarität wird zunächst auf die Y-Leitungen zu den Speicherelementen 310, 320 und 330 angelegt. Daraufhin wird ein Impuls der Rückstelleitung R3 zugeführt, der dann das Speicherelement 340 in den Speicherzustand 0 bringt, aber die Speicherelemente 310, 320 und 330 unberührt läßt. Danach ist es erforderlich, den Impuls auf der Rückstelleitung R3 fortzunehmen und anschließend die vorher erwähnten Impulse, die den Leitungen Y1, Y2 und Y3 zugeführt worden sind, abklingen zu lassen.
Das Auslesen eines vorbestimmten Speicherelements in der Matrix gemäß Fig. 4 wird durchgeführt, indem nach der oben beschriebenen Rückstelloperation Maßnahmen getroffen werden, durch die lediglich ein ausgewähltes Speicherelement durch einen an die Rückstelleitung angelegten Impuls beeinflußt wird. Der Lesevorgang selbst erfolgt unter Zerstörung der gespeicherten Information, indem der Speicherzustand eines vorbestimmten Speicherelements vom Speicherzustand 1 in den Speicherzustand 0 gebracht wird. In diesem Zusammenhang sei daran erinnert, daß die Abfühlleitung mit allen Speicherelementen der Matrix gemäß Fig. 4 verbunden ist. Es sind Maßnahmen dafür getroffen, daß die Abfühlleitung nur dann ein Signal erhält, wenn ein vorbestimmtes Speicherelement vom Speicherzustand 1 in den Speicherzustand 0 gebracht wird. Dies wird erreicht, wie schon vorher erwähnt, durch die Wahl eines entsprechenden Rückstellpegels, der in Beziehung zum Potential an der Basis des Transistors 10 steht, so daß der Rückstelltransistor 32 nicht in den leitenden Zustand gelangen kann, wenn zum Zeitpunkt des Auslesens des entsprechenden Speicherelements das Speicherelement den Speicherzustand 0 besitzt, bei dem ja der Transistor 10 leitend ist. Nur wenn der Transistor 12 leitend ist, nämlich im Speicherzustand 1, und gleichzeitig der Rückstellimpuls zugeführt wird, gelangt der Rückstelltransistor 32 momentan in den leitenden Zustand, so daß hierdurch ein Ausgangsimpuls auf der Abfühlleitung entsteht.
Zusammenfassend läßt sich sagen, daß vorstehend ein einfach aufgebautes Speicherelement beschrieben worden ist, das durch Hinzufügen eines weiteren Transistors an einen grundlegenden Rückkopplungsstromübernahmeschalter, indem allen Emittern ein gemeinsamer Emitterwiderstand zugeordnet ist, mit Hilfe einer sehr geringen Spannungsamplitude zurückgestellt werden kann. Eine solche Schaltungsanordnung in erfindungsgemäßer Verwendung als Speicherelement gestattet bei dessen Rückstellen extrem hohe Schaltgeschwindigkeiten. Des weiteren ist ein Ausführungsbeispiel des erfindungsgemäßen Speicherelements beschrieben, das die Anwendung einer sehr einfachen Abfühlschaltung unter fester Schwellenwertgleichspannung gestattet, um den Speicherzustand eines vorgegebenen Speicherelements feststellen zu können. Schließlich ist eine Matrixanordnung gezeigt, bei der eine Vielzahl erfindungsgemäßer Speicherelemente in einer bitorganisierten Speicheranordnung eingesetzt sind.

Claims (6)

Patentansprüche:
1. Schaltungsanordnung für eine asymmetrische bistabile Kippstufe, bestehend aus zwei emittergekoppelten Transistoren gleichen Leitungstyps, wobei der erste Transistor an seinem Kollektor einen Belastungswiderstand aufweist und mit der Basis des zweiten Transistors verbunden ist, dadurch gekennzeichnet, daß zum Zurückstellen der asymmetrischen Kippstufe ein dritter Transistor (32) gleichen Leitungstyps mit seinem Emitter unmittelbar an die direkt miteinander verbundenen Emitter der beiden erstgenannten Transistoren (10,12) angeschlossen ist und über seine Basis an die Rückstellsignalquelle angeschlossen ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung als Speicherelement (1, 100, 200, 300) in einer Matrixanordnung (Fig. 1) an die Basis des ersten Transistors (12) die Y-Leitung (50), an den Belastungswiderstand (28) des ersten Transistors (12) die Z-Leitung (52), an den Kollektor des dritten Transistors (32) die Abfühlleitung (62) und an dessen Basis die Rückstelleitung (54) angeschlossen ist.
3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die X-Leitung (52) an den Verbindungspunkt des Kollektors mit dem Belastungswiderstand (28) über eine Diode (29) angeschlossen ist.
4. Schaltungsanordnung mindestens nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Kollektor des zweiten Transistors (10) direkt an den Kollektor des ersten Transistors (12) angeschlossen ist.
5. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß derKollektoi des zweiten Transistors (10) mit dem Verbindungspunkt des Belastungswiderstandes (28) und der Zuführungsleitung (X) zur Betriebspotentialbzw. Signalquelle verbunden ist, während der Kollektor des dritten Transistors (32) allein an die Abfühlleitung angeschlossen ist.
6. Schaltungsanordnung mindestens nach Anspruch 1, 2 und 5, dadurch gekennzeichnet, daß eine einzige Abfühlleitung mit allen Basen der dritten Transistoren (32) der Matrixanordnung (F i g. 4) verbunden ist.
Hierzu 1 Blatt Zeichnungen
809 567/496 6.68 © Bundesdruckerei Berlin
DE19671271178 1966-01-28 1967-01-20 Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements Expired DE1271178C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US52367866A 1966-01-28 1966-01-28

Publications (2)

Publication Number Publication Date
DE1271178C2 DE1271178C2 (de) 1974-04-11
DE1271178B true DE1271178B (de) 1974-04-11

Family

ID=24085979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671271178 Expired DE1271178C2 (de) 1966-01-28 1967-01-20 Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements

Country Status (4)

Country Link
US (1) US3441912A (de)
DE (1) DE1271178C2 (de)
FR (1) FR1508676A (de)
GB (1) GB1158674A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1173367A (en) * 1967-05-11 1969-12-10 Ibm Data Store
BE759562A (fr) * 1969-12-31 1971-04-30 Ibm Dispositif d'emmagasinage auxiliaire et methode mise en oeuvre
US3648254A (en) * 1969-12-31 1972-03-07 Ibm High-speed associative memory
US3699534A (en) * 1970-12-15 1972-10-17 Us Navy Cellular arithmetic array
DE2519323C3 (de) * 1975-04-30 1979-07-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Statisches Drei-Transistoren-Speicherelement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364362A (en) * 1963-10-07 1968-01-16 Bunker Ramo Memory selection system

Also Published As

Publication number Publication date
DE1271178C2 (de) 1974-04-11
GB1158674A (en) 1969-07-16
FR1508676A (fr) 1968-01-05
US3441912A (en) 1969-04-29

Similar Documents

Publication Publication Date Title
DE69101640T2 (de) Binäre speicherzelle.
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2460146C3 (de) Bipolare Leseschaltung für integrierte Speichermatrix
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2146905C3 (de) Datenspeicher, insbesondere monolithisch integrierter Halbleiter-Datenspeicher
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE1271178B (de) Schaltungsanordnung für eine asymmetrische bistabile Kippstufe
DE2031038B2 (de)
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1086463B (de) Matrix-Speicherschaltung
DE3242234C2 (de)
DE1524892B1 (de) Halbleiterspeicherzelle mit kreuzgekoppelten Multie mittertransistoren
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE2246756C3 (de) Elektronischer Datenspeicher
DE2021414A1 (de) Binaerspeicherschaltung
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
DE2626928C2 (de) Logisch gesteuerte Verriegelungsschaltung
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
DE2132560C3 (de)
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren
DE3004565A1 (de) Integrierte digitale halbleiterschaltung
DE1524774C (de) Elektronisches Speicherelement

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee