DE1474015A1

DE1474015A1 - Adressenspeicher

Info

Publication number: DE1474015A1
Application number: DE19641474015
Authority: DE
Inventors: Edward Lindell
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1963-02-28
Filing date: 1964-02-28
Publication date: 1969-01-02
Also published as: NL6401566A; DE1474015B2; GB1002296A; US3284640A

Description

Adressenspeicher

Die Erfindung "bezieht sich auf Digitalspeicher, insbesondere auf Adressiervorrichtungen, die den Zugriff zu adressierten Speicherplätzen in einem Speicher mit direktem Zugriff ermöglichen.

Die bekannten datenverarbeitenden Geräte, einschließlich der Digitalrechner verwenden Speicher mit direktem Zugriff, die eine Vielzahl von zwischengeschalteten Speicherelementen enthalten, beispielsweise Magnetkerne mit einer einzigen oder mehreren öffnungen, Tunnel-Dioden, Kryotronen usw.. Unbeschadet der besonderen verwendeten Speicherelemente ist es bei allen bekannten Speichern mit direktem Zügriff erforderlich, daß die Adresse einer speziellen Speicherstelle in

dem Speicher durch eine externe Vorrichtung, beispielsweise eine Digitalrechner-Steuerungseinheit geliefert wird, damit eine Information an einem bestimmten Speicherplatz eingeschrieben oder abgelesen wird. Die von der externen Anlage gelieferte Adresse wird im allgemeinen in einem Adresaenregister, das mit dem Speicher verbunden ist, gespeichert. Das Register besteht im allgemeinen aus einer Gruppe von auslösbaren binären Flip-Flops, die in direkter Einstell- oder Rückstellschaltung angeordnet sind. Die Ausgänge der Register Flip-Flops werden miteinander kombiniert und einer Dekodierschaltung zugeführt, die daraufhin einen Adressenspeicherplatz oder ein Wort in dem Speicher auswählt. Bei der Verwendung eines solchen Zugriffsystems tritt die Aufgabe auf, wie eine unzweideutige Auswahl in minimaler Zeit erhalten werden kann. Da die einzelnen Elemente des Adressenregisters (Flip-Flops) binärer Natur sind, tritt eine gewisse Hystereseerscheinung auf, wenn der Zustand eines Elementes gewechselt wird. Um einen eindeutigen Ausgangswert zu erhalten, ist ein bestimmtes Zeitintervall notwendig, damit die Elemente sich in ihre gewünschten Zustände einstellen können. Bei den meisten Geräten wird am Ende dieses Zeitintervalls, das im allgemeinen als Einstellzeit bezeichnet wird, ein Zeitsteuerungsimpuls ausgesandt, damit die in der

- 3 - U7A015

bezeichneten Speicherstelle gespeicherte Information abgegriffen wird· Ee ist naheliegend, daß die Not~ wendigkeit einer solchen Einstellzeit insofern unerwünscht ist, ale sie die Zugriffszeit beträchtlich verlängert und auf diese Weise die Anzahl der in der Zeiteinheit verarbeitbaren Daten begrenzt.

Es ist daher eine Aufgabe der Erfindung, einen Speicher zu schaffen mit einer Adressiervorrichtung, die die Zugriffinformation in kürzerer Zeit als bisher liefert, und zwar soll eine Vorrichtung entwickelt werden, die in einem Digitalspeicher verwendbar ist, und bei der das übliche Abwarten bis die Adressenregister Flip-Flops sich eingestellt haben, bevor der Zugriff in den Speicher vorgenommen wird, umgangen wird.

Die Erfindung beruht auf der Erkenntnis, daß die Verzögerungszeit, die üblicherweise zwischen dem Zeitpunkt, zu dem die entsprechenden Adressensignale durch eine externe Vorrichtung, beispielsweise durch eine Reohner-Steuereinheit, an das Adreesenregister des Speichers geliefert werden und dem Zeitpunkt zu dem die Information aus dem adressierten Speicherplatz erhalten werden kanr,- aiese Verzögerungszeit ist notwendig, um den Adresaenregister Flip-Flops ausreichend , Zeit für ihre Einstellung zu geben.- eliminiert werden

809901/0695

kann, wenn man die Ädressensignale zunächst einer Stromlenkschaltung zuführt, die die entaprechende Eingangsinformation den Flip-Flops zuführt, und zudem die Flip-Flops umgeht und die Information unmittelbar einer Dokodierschaltung zuführt.

Auf diese Weise können die Adressensignale unmittelbar dekodiert werden und man benötigt keine besondere Zeitspanne für die Einstellung der Flip-Flops. Nachdem eioh die Flip-Flops eingestellt haben, besteht keine Notwendigkeit mehr, die Signale unmittelbar dem Dekodierkreis zuzuführen, deshalb kann 4«* die Stromlenkschaltung von dem Dekodierkreis isoliert werden. Ferner können auch die Flip-Flops von der externen Vorrichtung isoliert werden. Dadurch wird erreicht, daß die Flip-Flops. die gespeicherten Adressensignale während des ganzen Speicherzyklusses halten. Bei Beendigung des Speicherzyklusses werden entsprechende Signale an die Flip-Flops geliefert, um diese in einen neutralen Zustand zu schalten und dadurch von dem Dekodierkreis zu isolieren und die Vorrichtung für nachfolgende Speicherzyklen bereit zu machen. Indem man die Flip-Flops in einem neutralen Zustand hält und dabei bewirkt, daß alle Ausgangsleitungen des Dekodierkreises ständig Blindleitungen sind, es sei denn es soll ein Speicherzugriff stattfinden, wird der

• -. 5 809901/0695

normalerweise erforderliche Zeitslaierungsimpuls für eine selektive Verbindung des Dekodierkreises mit dem Speicher vermieden.

Obwohl im weiteren insbesondere von dem Zugriff einer Information aus einem Speicher die Hede ist, soll jedoch darauf hingewiesen werden, daß alles ebenso auch für das Einschreiben einer Information in den Speicher anwendbar ist. D.h. die Erfindung bezieht sich auf die Auswahl eines bestimmten Speicherplatzes sei es zum Lesen oder zum Einschreiben.

Die erfindungsgemäße Vorrichtung läßt sich bei jedem Speicher mit willkürlichem Zugriff verwenden unabhängig von der speziellen Art der in diesem Speicher verwendeten Speicherelemente.

Einzelheiten der Erfindung ergeben sioh aus der nachfolgenden Beschreibung an Hand der Figuren·

Fig. 1 zeigt ein Blockdiagram» eines Speicher« unter ( Verwendung der erfindungegeaäflen Adreeeier-

* vorrichtung.

Fig. 2 leigt In «chenatiick·» Dmrettllu*e

heiten tiner Stufe «in·· trfl»4wifqjpalltsi Adressenregieters·

849901/0*91

Fig. 3 zeigt in sehematiecher Darstellung die Einzelheiten eines Dekodierkreises, das insbesondere in Verbindung mit der erfindungsgemäßen Adressiervorrichtung verwendbar ist.

Pig. 4 zeigt den Spannungsverlauf in Abhängigkeit von der Zeit an verschiedenen Punkten der Schaltungen nach Fig. 2 und 3·

Die Speicheradressiervorrichtung nach Fig. 1 enthält ein Adressenregister 10, das in Verbindung mit einer externen Vorrichtung 12 verwendet wird, die eine Digitalrechner-Steuereinheit enthalten kann,und dazu geeignet ist, Adressensignale auszusenden, die die Speicherplätze in einer Speichervorrichtung 14 mit willkürlichem Zugriff identifizieren. Ferner ist ein Dekodierkreis 16 dargestellt, der die Adresaensignale aus dem Adressenregister 10 empfängt und einen der Speicherplätze in dem Speicher 14 auswählt. Das Eingangs-* und Auegangsregister 18 ist mit der Speichervorrichtung 14 verbunden und ist dazu geeignet, eine Information au speichern, die an den von dem Ausgang des Dekodierkreieee 16 auegewählten Speicherplatz eingeechriebeA oder die von einem Speicherplatz, 4er

de» Auegang dee Dekodierkreises 16 auegewählt wurde, atgeleeen werden eoll.

- 7 -•09901/069S ^{BAD 0RIG!NAL}

-7- U74015

Die bekannten Adressenregister verwendeten zur Einspei sling des Auegangswertes der externen Vorrichtung 12 in den Eingang des Dokodierkreisee 16 im allgemeinen eine Vielzahl von Flip-Flops in direkter Einstell- und Rückstellschaltung. Das hier verwendete Adressenregister 10 enthält Vorrichtungen,mit Hilfe derer die Flip-Flops umgangen werden können, um die Adressen«

signale unmittelbar dem Dekodierer 16 zuzuführen. Auf diese Weise entfällt die Notwendigkeit einer Verzögerungszeit zwischen dem Zeitpunkt, zu dem die Adressensignale dem Adressenregister zugeführt werden,und dem Zeitpunkt, zu dem die Information «efage aus dem Speicherplatz in dem Speicher 14, der durch die Adressen signale bezeichnet wurde, in das Register 18 übernommen werden kann. Üblicherweise werden die Adressensignale in die Adressenregister Flip-Flops aufgespeichert und am Ende der Verzögerungezeit, die*erforderlich ist, damit sich die Flip-Flops einstellen können, wird ein Zeitsteuerungeimpuls ausgesandt, um die in den Flip-Flops gespeicherte Information, nämlich die Adressensignale an den Dekodierkreis 16 durchzulassen. Die Information muß in den Flip-Flops gehalten und fortwährend an den Dekodierkreis 16 während des SpeieherzykuQ-sees geliefert werden.

Das Flip-Flop Register 20 nach Fig. 1 in dem Adreesen-

809801/0681

register 10 .hat die Aufgabe, die Adressensignale aus der externen Vorrichtung 12 zu speichern und sie während eines vollen Speicherzyklusses an den Dekodierkreis 16 zu liefern. Neben dem Flip-Flop Register 20 sind noch entsprechende Umgehungs- oder Parallelleitungen vorgesehen, um die unmittelbare Zuführung der Adressensignale aus der externen Vorrichtung 12 an den Dekodierkreis 16 zu ermöglichen. D.h. über die anfänglich geschlossenen Schalter 22 werden die Bits des digitalen Adressensignale aus der externen Vorrichtung 12 sowohl an die Eingänge der Flip-Flops des Flip-Flop Registers 20 und zusätzlich unmittelbar an die Eingänge des Dekodierkreises 16 gelegt. Sehr schnell danach werden die Schalter 24 geschlossen und eine kurze Zeit danach die Schalter 22 geöffnet. Infolge dieser Aufeinanderfolge werden die Adressensignale sofort an den Dekodierkreis 16 gebracht, während die Flip-Flops in dem Flip-Flop Register 20 Zeit haben, um sich einzustellen. Haben sich die Flip-Flops in dem Flip-Flop Register 20 ein-' gestellt, dann können die Schalter 22 geöffnet werden, um das Flip-Flop-Register 20 von der externen Vorrichtung 12 elektrisch zu trennen. Als Folge davon, wird erreicht, daß das Flip-Flop-Registßr 20 die entsprechenden Adressensignale an den Dekodierkreis 16 während der vollen Dauer eines Speicherzyklusses liefert, ohne

— 9 — ORIGiMAL INSPECTED

809901/0695

-9- U74015

daß die Möglichkeit bestände, daß Signale aus der externen Vorrichtung 12 den Inhalt des Flip-Flop Registers 20 ändern* Am Ende des Speicherzyklusses werden die Schalter 24 wieder geöffnet.

Einzelheiten der erfindungsgemäßen Vorrichtung sind aus den Fig· 2 bis 4 ^zu erkennen. In Fig· 2 ist eine Stufe des Adressenregisters 10 der Fig. 1 dargestellt. In Fig. 1 wurde angenommen, daß die Adressensignale aus der externen Vorrichtung 12 aus drei binären Bits bestehen. Folglich muß das Adressenregister 10 drei Stufen enthalten. Verwendet man eine binäre Adresse aus drei Bits, so wird die Auswahl eines beliebigen Speicherplatzes von acht möglichen Speicherplätzen in dem Speicher 14 möglich. Fig. 2 zeigt eine Stufe des Adressenregisters, d.h. die Schaltung des Adressenregisters, die dazu dient, ein Bit einer binären Adresse aus drei Bits zu verarbeiten. Die erfindungsgemäße Vorrichtung ist selbstverständlich auch dazu geeignet, Adressen von beliebiger Bit-Anzahl zu verarbeiten. Der dreistufige Aufbau dient lediglich als Beispiel.

Jede Stufe des Adressenregistere 10 kann man sieh aus j zwei Unterabteilungen aufgebaut denken, nämlioh einem bistabilen Schaltkreis 30 und einer Schaltung 32 zur Stromlenkung· Jede Stufe kann so angesthtn werden ala

- 10 Ö09901/0695

habe sie eine einzige Eingangsleitung 34» die mit der externen Vorrichtung 12 verbunden ist, und zwei Ausgangsleitungen 36 und 38, die mit dem Dekodierkreis 16 verbunden sind.

Der bistabile Schaltkreis 30 enthält zwei Transistoren Q1 und Q2, die hier als NPN-Transistoren dargestellt sind. Der Kollektor des Transistors Q2 ist über die Spule 40 und den Widerstand 42 mit einer Spannungsquelle in Reihe geschaltet, die hier die positive Spannung von +26 Volt hat. Der Kollektor des Transistors Q2 liegt in Reihe mit den Dioden 44 und 46 und ist mit einer positiven Spannungsquelle, hier mit +3 Volt, verbunden. Die Leitung 48 überbrückt die Verbindung! zwischen den beiden Dioden 44 und 46 mit der Verbindung zwischen der Spule 40 und dem Widerstand 42. Der Kollektor des Transistors Q2 ist ferner über die Dioden 50 und 52 mit einer Steuerleitung 54 verbunden, an die das Zeitsteuerungssignal A, das in dem Diagramm von Pig. 4 dargestellt ist, angelegt wird. Ferner ist der Kollektor des Transistors Q2 mit der Ausgangsleitung 38 verbunden.

Ineoweit als die Bauelemente, die mit dem Transistor Q1 verbunden sind, übereinstimmen mit denen, die mit dem Transistor Q2 verbunden sind, werden sie durch

-"11 —

809901/0695

- 11 - U74015

gleiche Bezugszeiohen bezeichnet, jedoch werden die mit dem Transistor Q1 verbundenen Bauelemente mit einem Strich versehen.

Die Basis des Transistors Q2 ist über die Diode 56 mit dem Verbindungspunkt zwischen den Dioden 50* und 52' verbunden. Die Basis des Transistors Q2 liegt ferner über dem Widerstand 58 an einer negativen Spannungsquelle, hier an -3 Volt. Der Emitter des Transistors Q2 ist geerdet.

Die Stromlenksohaltung 32 enthält die Transistoren Q3 und Q4» hier ebenfalls als NPN-rTransistoren dargestellt. Die Basis des Transistors Q4 ist mit einem negativen Bezugspotential, hier -3 Volt, verbunden. Der Kollektor des Transistors Q4 ist über die Diode 60 mit der Ausgangsleitung 38 verbunden. Der Emitter des Transistors Q4 liegt über den Widerstand 62 an einer negativen Spannungsquelle, hier an -26 Volt.

Der Eingang 34, an dem die externe Vorrichtung 12 liegt, ist über die Diode 64 mit der Basis des Transistors Q3 verbunden. Ferner koppelt der Widerstand 66 die Basis des Transistors Q3 mit einer negativen Spannungsquelle, hier mit -26 Volt. Die Diode 68 verbindet die Emitter der beiden Transistoren Q3 und Q4

- 12 -

809901/0695

mit der Steuerleitung 70 an die, wie weiter unten noch beschrieben wird, ein Zeitsteuerungssignal B angelegt wird, wie es in Pig. 4 dargestellt ist.

Um die Wirkungsweise der Schaltung nach Fig. 2 zu verstehen, wird auf die Fig. 4 Bezug genommen, die in Zusammenhang mit dem Schaltdiagramm besprochen werden soll.

Das zunächst an die Steuerleitung 70 angelegte Zeitsteuerung 8 signal B beträgt 0 Volt. Folglich leitet die Diode 68 und in der Eeihenschaltung Diode 68 und Widerstand 62 fließt ein Strom. Die Spannung fällt an dem Widerstand 63 ab und hebt das Emitterpotential der Transistoren Q3 und Q4 auf ungefähr 0 Volt an. Das ist hoch genug, um beide Transistoren zu sperren. Fällt der Wert des Zeitsteuerungssignals B auf -6 Volt ab, dann fällt das Emitterpotential der Tranaistoren Q3 und Q4 ebenfalls ab und einer der Transistoren leitet. Wird zunächst ein binäres Signal mit dem Wert von -1 Volt an die Eingangsleitung 34 eingespeist, dann leitet der Transistor Q3, und es fließt ein Strom in der Reihenschaltung aus dem Widerstand 42·, der Spule 40', der Diode 60', dem Transistor Q3 und dem Widerstand 62'. Folglich steigt das Potential des Emitters des Transistors Q4 so hoch an, daß der Transistor Q4

• - 13 -

809901/0695 original mr^crzD

gesperrt bleibt. Gelangt ein binäres Signal von -4 Volt an die Eingangsleitung 34, dann fließt in der Reihenschaltung aus dem Transistor Q4, dem Widerstand 42, der Spule 40, der Diode 60 und dem Widerstand 42 ein Strom. Als. Folge davon, steigt das Potential des Emitters des Transistors Q3 so weit an, daß der Transistor Q3 gesperrt bleibt. Solange das an die Steuerleitung 70 angelegte Potential 0 Volt beträgt, leitet weder der Transistor Q3 noch der Transistor Q4· Wird jedoch ein negatives Potential von -6VoIt an die Steuerleitung 70 gelegt, dann leitet der Transistor Q3 und der Transistor Q4 wird gesperrt, im Falle das Potential an der Eingangsleitung 34 positiver als -3 Volt ist, d.h. positiver als das Bezugspotential an der Basis des Transistors Q4. Der Transistor Q4 leitet und der Transistor Q3 wird gesperrt, wenn das Poten-. tial an der Eingangsleitung 34, negativer als -3 Volt ist.

Leitet weder der Transistor Q3 noch der Transistor Q4, dann wird das Potential an beiden Ausgangsleitungen 36 und 38 durch die entsprechenden Reihenschaltungen aus dem Widerstand 42, der Spule 40, der Diode 44 und der Diode 46 erhalten. Auf Grund des Spannungsabfalls an den Dioden 44 und 46 betragen die Spannungen der Ausgangeleitungen 36 etwas weniger ale +3 Volt*

- 14 809901/0695

Leitet jedoch der Transistor Q4, dann fällt die Spannung am Ausgang 38 auf ungefähr 0 Volt; leitet der Traneistor Q3, dann fällt die Spannung am Ausgang 36 auf ungefähr 0 Volt. Die Spannung der Ausgangeleitung, die jeweils nicht mit dem leitenden Transitor verbunden ist, bleibt etwas unter 3 Volt.

Solange das Zeitsteuerungesignal A an der Steuerleitung 54 0 Volt beträgt, kann das Potential der Verbindungsstelle zwischen den Dioden 50 und 52 nicht über 0 Volt ansteigen« folglich muß das an die Basen der Transistoren Q1 bzw. Q2 gelegte Potential etwas unter 0 Volt haben infolge des Spannungsabfalls an der Diode 56 bewirkt durch den Strom in der Reihenschaltung aus der Diode 56 und dem Widerstand 58. Wenn das Zeitsteuerungssignal auf eine Spannung von +3 Volt steigt, dann steigt das Potential der Verbindungsstelle zwischen den Dioden 50 und 52 auf +3 Volt und reicht aus, um die beiden Transistoren Q1 und Q2 in einen leitenden Zustand zu bringen. Hierzu ist zu bemerken, daß das Zeitsteuarungssignal A von 0 auf +3 Volt ansteigt infolge des Abfalls des Zeitsteuerungssignals B von 0 auf -6 Volt. Folglich wird während der Zeit, in der das Zeitsignal A auf +3 Volt steigt, die Ausgangs- leitung 36 und 38 und demgemäß die Kollektoren der Transistoren Q1 und Q2 etwa auf einem 0 Volt Potential gehalten· Nimmt man beispielsweise einmal an, daß der

- 15 809901/0695

Transistor Q4 leitet und daß die Ausgangsleitung 38 auf ungefähr O Volt bleibt, während die Ausgangeleitung 36 «** ungefähr +3 Volt hat. Steigt das Zeitsteuerungsslgnal A von 0 auf 3 Volt, dann möchte auch die Spannung an der Verbindungsstelle zwischen den Dioden 50 und 52 und an der Verbindungsstelle zwischen den Dioden 50* und 52^! auf + 3VoIt steigen.

Das Potential an der Verbindungsstelle zwischen den Dioden 50 und 52 kann jedoch nicht wesentlich über 0 Volt ansteigen, wenn eine Spannung von Null Volt an der Ausgangsleitung 38 liegt. Folglich bleibt die Basis des Transistors Q1 im wesentlichen auf 0 Volt und der Transistor Q1 bleibt gesperrt. Die Spannung an der Basis des Transistors Q2 steigt dagegen auf ungefähr +1 Volt an und entsprechend kommt der Transistor Q2 in einen leitenden Zustand« Da der Transistor Q2 leitet, wenn das Zeitsteuerungasignal B von -6 Volt auf 0 Volt ansteigt, bleibt die Spannung an der Ausgangeleitung 38 auf 0 Volt als Folge der Leitung über den Transistor Q2.

Kehrt das Zeitsteuerungssignal B von -6 Volt auf 0 Volt zurück, dann werden beide Transistoren Q3 und Q4 gesperrt und isolieren den bistabilen Schaltkreis 30 von der externen Vorrichtung 12, die an der Eingangeleitung 34 · liegt. Folglich behält der bistabile Kreis 30 seinen

- 16 -

Zustand während des Speicherzyklussee solange, wie das Zeiteteuerungssignal A auf + 3 Volt bleibt. Am Ende des Speieherzyklusses sinkt die Spannung des Zeitsteuerungssignals A auf 0 ToIt, demzufolge wird der Transistor,entweder Q1 oder Q2, der sich im leitenden Zustand befand, gesperrt. Aus der voranstehenden Erklärung der Arbeitsweise der Adressenregister-r stufe nach Fig. 2 dürfte klar geworden sein, daß die Funktion der Zeitsignale A und B den Funktionen der Schalter 24- und 22 in Fig. 1 analog sind.

In Fig. 3 ist ein Blockdiagramm der externen Vorrichtung 12 und des Adressenregisters 10 dargestellt, und zwar in Verbindung mit einem S ehalt diagramm einer Dekodierschaltung, die insbesondere für eine Verwendung in Verbindung mit dem Adressenregister nach Fig. 2 geeignet ist. Wie bereits betont wurde, wird angenommen, daß die Adressensignale aus drei binären Bits bestehen, durch die einer von acht möglichen Speicherplätzen adressiert werden kann.

Die Ausgangsleitungen 36 und 38 jeder Stufe des Adressenregisters sind jeweils über Dioden 72 und 74 mit Steuertransistoren Q5 und 06 verbunden. Die Widerstände 76 und 78 verbinden die Basen der Transistoren Q5 und Q6 mit einer negativen Spannungsquelle, hier

' - 17 -

809901/0995 "orkbinal inspected

mit -26 Volt. Die Kollektoren der Transistoren Q5 und Q6 sind unmittelbar mit einer positiven Spannungsquelle, hier mit + 3 Volt verbunden. Die Emitter der Transistoren Q5 und Q6 der Stufe 3 des Adressenregisters sind mit den.Basen der Transistoren Q7 bzw. Q8 verbunden. Die Emitter von Q7 und Q8 sind mit der Leitung 82"verbunden, an der ein positives Potential, hier +1,5 Volt liegt. Der Kollektor des Transistors Q7 ist mit den Emittern der Transistoren Q9 und Q10 verbunden und der Kollektor des Transistors Q8 mit den Emittern der Transistoren Q11 und Q12. Der Emitter des Transistors Q5, der Stufe 2 des Adressenregisters ist mit den Basen der Transistoren Q9 und Q11 verbunden. Der Emitter des Transistors Q6 der Stufe 2 des Adressenregisters ist mit den Basen der Transistoren Q1O und Q12 verbunden. Der Kollektor des Transietors Q9 ist mit den Emittern Q13 und QH verbunden, der Kollektor des Transistors Q1Q mit den Emittern der ; Transistoren Q15 und Q16, der Kollektor des Transistors Q11 mit den Emittern der Transistoren Q17 und Q18 und der Kollektor des Transistors Q12 mit den Emittern der Transistoren Q19 und Q20. Der Emitter des Transietors Q5 der Stufe 1 des Adreesenregisters ist mit den Basen der Transistoren Q13» Q15» Q17 und Q19 verbunden und der Emitter des Transistors Q6 der Stufe 1 dee Agrees.enregisters mit den Basen der Transistoren Q14, Q16 und Q 20.

- 18 -

Die Kollektoren jeder der acht Transistoren Q13 "bis Q20 liegen über einen Widerstand 80 an einer negativen Spannungsquelle, hier an -26 Volt. Die Kollektoren der Transistoren Q13 bis Q20 bilden die Ausgangale itungen dea Dekodierkreisee 16, die mit dem Speicher 14 gekoppelt sind, um einen speziellen Speicherplatz für das Lesen und Schreiben auszuwählen.

Bei dem Betrieb, vor der Zeit tj, die in dem Diagramm nach Pig. 4 dargestellt ist, haben die Ausgangsleitungen 36 und 38 aller Stufen des Adressenregisters ungefähr +3 Volt. Polglich leiten alle Steuertran-. sistoren Q5 und Q6 aller Stufen des Adressenregisters. Dadurch ULrd jeder der Transistoren Q7 bis Q20 gesperrt, da ihre Basen gegenüber ihrem Emitter positiv sind. Polglich bleiben die Kollektoren der 8 Ausgangstransistoren Q13 "bis Q20 auf -26VoIt.

Zur Zeit t gelangt eine Information aus der externen Vorrichtung 12 4n das Adressenregister 10. Folglich sinkt eine der Ausgangsleitungen, entweder die Ausgangeleitung 36 oder 3ε»jeder Stufe des Adressenregisters von + 3 Volt auf 0 Volt ab und die Transistoren Q5 und Q6, an deren Basis 0 Volt liegen, sperren. Gewisse Transistoren der Transistoren Q7 Ms Q12 beginnen nun zu leiten, da ihre Basen nicht mehr positiv gegenüber ihren Emittern sind. Wird beispielsweise

- 19 809901/0695

einer der Transistoren Q7 und Q8 leitend, dann leiten auch zwei der Transistoren Q9 bis Q12 und vier der Transistoren Q13 bis Q20. Auf diese Weise wird ein eindeutiger Stromweg von der Leitung 82, an der das positive Potential liegt, über einen Transistor jeder Stufe des Transistorkodiernetzwerkes definiert· Folglich wird der Strom durch einen der Widerstände 60 gelenkt und bringt so das Potential des damit verbundenen Kollektors auf eine Spannung etwas unter + 1,5 Volt.

Die oben beschriebene Adressenvorrichtung für Speicher ist dazu geeignet, Adresseninformatiorßfeus einer externen Torrichtung 12 aufzunehmen und ein eindeutiges Signal an einem Ausgang eines Dekodierkreises 16 hervorzubringen, das einer Speichervorrichtung H zugeführt werden kann. Dieses erfindungsgemäße Adressenregister ermöglicht die unmittelbare Zuführung der Adresseneignale aus der externen Vorrichtung 12 an die Dekodierschaltung 16 ohne Zeitverzögerung, während sich die Adressenregister-Flip-Flops einstellen können· Die üblicherweise erforderliche Zeitverzögerung wird dadurch vermieden, daß neben den Flip-Flops des Adressenregisters Stromlenkschaltungen vorgesehen sind, die anfänglich die Information an den Dekodierkreis 16 liefern, während sich die Flip-Flops einstellen und

- 20 608901/0695

dann wieder von der externen Vorrichtung 12 abgeschaltet werden, um willkürliche oder unerwünschte Signale aus der externen Vorrichtung während des
Speichervorganges zu hindern, die in dem Adressenregister-Flip-Flops gespeicherte Information zu
beeinflussen. Es soll darauf hingewiesen werden, daß sich die Flip-Flops in einem neutralen Zustand befinden, wenn der Speicher nicht wirklich betätigt
wird, folglich sind alle Ausgangsleitungen des Dekodierkreises 16 Blindleitungen. Als Folge davon wird der normalerweise notwendige Zeitsteuerungsimpuls, der den Dekodierkreisausgang mit dem Speicher verbindet, vermieden.

ORIGINAL, INS⁰

609901/0695

Claims

Patentansprüche

· Speichervorrichtung mit einer Vielzahl von Speicherplätzen, gekennzeichnet durch eine externe Vorrichtung (12) zur Erzeugung einer Reihe verschiedener Adressensignale, deren jede einen toestimmten Speicherplatz kennzeichnet und duroh Vorrichtungen (10,16,14,18), die auf diese Signale zur Auswahl eines Speicherplatzes anspreohen, wobei diese Vorrichtungen einen Dekodierkreis (16) enthalten, dessen Ausgang mit einem Speioher (14) verbunden ist, ferner eine Reihe bistabiler Schaltungen (10) aufweisen, jede dazu geeignet eines der Signale zu speichern, denen Vorrichtungen (22,24) zugeordnet sind, über die ein Signaleatz sowohl an die bistabilen Schaltungen (20) als auch direkt an den ' Dekodierkreis (16) geschaltet wird und die darauffolgend lediglich den Ausgang der bistabilen Schaltungen (10) mit dem Dekodierkreis (16) verbinden.
2. Vorrichtung nach Anepruoh I₁ daduroh gekennzeichnet, daß Schaltmittel vorgesehen sind, die die bistabil·

809901/0895

U7A015

Schaltung (10) nach Einspeioherung der Signale aus der externen Vorrichtung (12) von dieser elektrisch abschalten.
3. Torrichtung nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß die bistabile Schaltung als Adressenregister (10) mit mehreren Stufen (1,2,3) ausgebildet ist, deren Anzahl der Zahl der Bits jedes Signalsatzes entspricht, daß jede Stufe (1,2£) eine bistabile Schaltung (30) und eine Stromlenkschaltung (32) aufweist, daß Schaltmittel (22,34) vorgesehen sind, um jedes Signal aus der externen Vorrichtung (12) einer entsprechenden Stufe (1,2,3) des Adressenregisters (10) zuzuführen und daß ferner Schaltmittel (22,24) in jeder Stufe (1,2,3) vorgesehen sind, die die Stromlenkschaltung (32) und die bistabile Schaltung (30) jeder Stufe (1,2,3) mit der externen Vorrichtung (12) zunächst verbinden und anschließend wieder abschalten.
4. Vorrichtung nach einem der vorhergehenden Ansprüche, daduroh gekennzeichnet, daß der Ausgang der Stromlenksohaltung (32) über Sohaltmittel (60,6O¹) mit der bistabilen Sohaltung (30) verbunden ist und die Ausgänge beider Schaltungen (32,30) gemeinsam über Zuführungen

809901/0696

U74015

(36,38) an dem Dekodierkreis (16) liegen.
5. Vorrichtung naoh einen der vorangehenden Aneprüohe, dadurch gekennzeichnet, dafl die Stromlenkeohaltung (32) so auegelegt iat, daß ein ihr über eine Zuführung (34) «ugeführtes AdreBseneignal je naoh dessen von zwei "nrögliehen Werten vorliegendem Wert an einem duroh diesen Wert bestimmten Ausgang (36,38) dieser Sohaltung (32) ein Signal erzeugt, das über Sohaltmittel (72) mit der genannten Dekodiersohaltung (16) verbunden ist·
6. Vorrichtung naoh Anspruoh 5, daduroh gekennzeichnet, daß die etromlenksohaltung (32) Sohaltmittel* (70,68) aufweist, die ggfs. einen solchen Einstellzuetant der etromlenksohaltung (32) bewirken« d&S sie auf ihr zugeführte Signale nioht ansprechen·

7· Vorrichtung naoh einem der vorangehenden Aneprüohe, daduroh gekennzeichnet, daß die Stromlenksohaltung (32) swei Transistoren (Q3,Q4) enthält, die so geschaltet sind, daß die Basis des einen Transistors (Q4) mit einer Bezugsspannung verbunden ist, und daß die Adressensignale der Basis des anderen Transistors (Q3) zugeführt werden, daß ferner Vorrichtungen (62) vorge-, sehen sind, die dazu bestimmt sind, denjenigen Transistor

-24-

609901/0695

U74015

In den Leitzustand au versetzen, dem die Adressenelgnale eingeepeiet werden, wenn der Wert der Aliesseneignale oberhalb der Bezugsspannung liegt, während der andere Transistor speert und diesen transistor in den leitenden Zustand zu bringen, wenn der Spannungswert des Adressensignals kleiner lit als die Bezugsspannung.

8· Toxriohtung nach einem der vorangehenden Ansprüche, daduroh gekennzeichnet, dafl die bistabile Schaltung (90) zwei Transistoren (Q1,Q2) enthftl^i die über Öehaltmittel (50*,56,50,56·) so miteinander verbunden sind, dafl der Kollektor des ersten transistors (Q1) mit der Basis des zweiten transistors (Q2) und der Kollektor des zweiten Transistors (Q2) mit der Basis des ersten Transistors (Q1) verbunden ist, und daß Sohaltmittel (60) vorgesehen sind, über die der Kollektor des Transistors (Q4), dessen Basis mit der Beeugsspannungsquelle verbunden ist, mit dem Kollektor des swelten Transistors (Q2) verbunden ist und weitere Sohaltmittel ($0*) vorgesehen sind, die den Kollektor des ersten Transistors (Q2) mit dem Kollektor des Transistors (Q3), dem die Adressensignale zugeführt werden, verbinden und daß Schaltmittel (36,38) jede der beiden Verbindungsstellen zwischen den genannten

-25-8fl9ä01/0695 ORIGINAL fN'SFECTED

U74015

Ko ϊΓθ lc to r en der Transistoren mit dem Dekodierkreii (16) verbinden.

Torrichtung naoh Anspruch 6, daduroh. gekennzeichnet, dafl die Schaltmittel (68,70) dasu geeignet sind, die Transietoren (Q3,Q4) der Stromlenksohaltung (32) Iu sperren·

10· Torrichjouxg-HomQir^inea der Ansprüche 6 oder 91 '"''' daduroh gekennzeichnet* daß die Sähaltmittel (68,70) dazu geeignet sind, solche Spannungewerte zu liefern, daS die Transistoren (Q3,Q4) der Stromlenkeohaltunf (32) in den Sperrzustand kommen.

11· Vorrichtung naoh einem der rorangehenden Ansprüche, daduroh gekennzeichnet, dai der Sekodierkreis (16) ^: mindestens einen ersten und einen aweiten Transistor (Q5,Q6) aufweist, von denen jeder mit einer der beiden Verbindungsstellen (36,38) zwischen je einem Kollektor der Transistoren (Q3,Q4) der Stromlenksohaltung (32) und einem Kollektor der Transistoren (Q1,Q2) der bistabilen Schaltung (30) verbunden ist, und deren Kollektoren mit den Basen γόη weiteren dritten und vierten Transistoren (Q7.Q8) des Dekodierkreise· verbunden sind, die an eine Stromquelle angeschlossen sind.

so 9 say 0$ 11

ORIGINAL INSPECTED