DE1774741A1

DE1774741A1 - Mehrstabile Speicherzelle

Info

Publication number: DE1774741A1
Application number: DE19681774741
Authority: DE
Inventors: Gardner Peter Alan Edward; Hallett Michael Henry; Titman Peter James
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1967-09-05
Filing date: 1968-08-24
Publication date: 1971-11-04
Also published as: US3543296A; GB1127270A; FR1581240A

Description

Amtliehes Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin: Docket UK 9-67-021

Mejar stabile. Speicherzelle

Die Erfindung betrifft eine mehrstabile Speicherzelle aus zwei bistabilen Kippstufen, die jeweils aus zwei kreuzgekoppelten Transistor-Schaltstufen bestehen und die mindestens drei Schaltzustände einnehmen kann.

Derartige Speicherzellen oder mehrstabile Schaltungen werden sowohl in Assoziativspeichern als auch in der Telegraphentechnik als Ersatzschaltuhgen für gepolte Telegraphenrelais mit Mittelstellung der Kontaktzunge verwendet.

Eine bekanntgewordene elektronische Ersatzschaltung eines gepolten Telegraphenrelais mit Mittelstellung enthält drei Transistoren und weist drei stabile Zustände auf. Jede der drei stabilen Lagen ist durch den Leitzu-

1 U U 8 4 5 / H G ;*

stand eines Transistor* üfc4 'ΐ*$ &p*tfzu$i&$ 4*?£ .^H4f# ülfff# sistoren gekehnzeieniiet;

i einer anderen vorgegejiiajse-iieii eiefct?öi4*$|iff die mehrere stabile Zustände einnehmen fcann - einander steuerbare bistabile Kippschaltungen vier stabilen Zustände dieecr Kippschaltung Eingangsimpulse erieiigii Üie Büidtä
"negativer Strom" *üt4 Avack
Kippstufe im Ein-£ü§ta»4 i*aü «lie K-i£$i*tüi§ züstand "kein Ström" dttrdi gleicfte' tage'» aiii· fen in der Ein- oder Aus'-Lage) gekennzeichnet; Ö«"i d*»r iü^rei genannten Schaltung findet be| Vertfenatjaig von Traneietdren keine ^ULvaniictie trennung zwischen Mn- und Äüsgaüg statt* ÖiÜ 4·* *Ad$fa& b«icfcfiebe'-nen Schaltung ndid dagegen eine galvanische Tf$£fta;tg yWifefiien &in- uttd Ausgang dadurch erreiqhti daÄ der Eingänge-Gleichstrom i» eine Wechselspannung umgeformt wird, diele über übeitr*ger attegeicrßff^U und verstärkt und anschließend wieder in eine GleichepÄitnutlg t^mg^wattdelt wird. Diese Schaltung hat jedoch den Nachteil, daß «ite fttr 3p«icher_Zw%cke in elektronischen Rechenmaschinen voilkomrae» uü|<peignei iit« da IiI einmal technisch viel zu aufwendig iit ued iüÄ i8i|#||# i||il|#it|fg^.r ttÖÄ" Kondensatoren beinhaltet* die in monolithischer Tectoiltj ih der die Speicher elektronischer Rechenanlagen wegen der gröÄen Speicherdichte und

1Ö984S/1483

UK 9-67-021

8AD ORIGINAL

nen Leistungsaufnahme hergestellt werden, nicht implementiert werden können.

Durch die deutsche Patentschrift 1 112 112 ist ein weiterer Umschalter mit drei stabilen Lagen bekannt geworden, der dadurch gekennzeichnet ist, daß im Steuerstromkreis zwei über Vor-Widerstände im niederohmigen Durchlaßbereich betriebene Tunneldioden gegensinnig parallel liegen und jeder Tunneldiode die Basis-Emitter-Strecke eines Transistors gleichsinnig parallelgeschaltet ist und daß der Arbeitspunkt der Tunneldioden durch die entsprechende Wahl der Vor-Widerstände und der Vorspannung so eingestellt ist, daß sich im Ruhezustand und Arbeitszustand nur jeweils ein Schnittpunkt der Widerstandsgeraden mit der Kennlinie der Tunneldiode ergibt.

Diese dreistabile Schaltungsanordnung hat jedoch den Nachteil, daß durch die Verwendung von Tunneldioden die Ausgangs signale der gesamten Schaltungsanordnung sehr klein sind, so daß in einem Zellenverband innerhalb eines Speichers eine zusätzliche Verstärkung der Ausgangs signale der einzelnen Zellen erforderlich wäre. Außerdem sind zur Ansteuerung dieser Schaltungsanordnung als wortorganisierte Speicherzelle zusätzliche Dioden und Widerstände erforderlich, die ohne nochmaligen Schaltungsaufwand die Schaltzeit der Speicherzelle beeinflussen. Ein zerstörungsfreies Auslesen von Informationen innerhalb eines Zellenverbandes

109845/UE3

UK 9-67-021

in einem Datenspeicher ist mit der in der genäaiitittt zeigten Schaltungsanordnung also nicht ohne wj&H&JHife möglich.'

Der Erfindung liegt deshalb die Aufgabe zu Grund*, eine Speicherzelle zu schaffen, die sich zur Herstellung in monolithischer Technik besonders eignet und die zur Verwendung in Spei eher anordnungen für elektronische Rechenanlagen oder dergleichen ein zerstörungsfreies Auslesest der gespeicherten Informationen bei großem Auegangepegel ermöglicht.

Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß jede M-stabile Kippstufe mindestens aus einem Transistor mit zwei Emittern und einem Transistor besteht, die miteinander kreuzgekoppelt sind, daß die beiden Einemitter-Transistoren miteinander verbunden sind, daß jeweils ein Emitter der beiden Doppelemitter-Transistoren mit der Wortleitung des Speichers verbunden ist und daß die beiden anderen Emitter der beiden Doppelemitter -Transistoren mit der Bit-Null-Leitung bzw. mit der Bit-L-Leitung des Speichers verbunden sind.

Der Vorteil der erfindungsgemäßen Speicherzelle besteht darin, daß die Aus gang s signale einer Speicherzelle innerhalb eines Speicherverbandes, insbesondere innerhalb eines Assoziativ-Speichers, direkt zur Einschal-, tung einer weiteren Speicherzelle benützt werden können. Außerdem zeichnet sich die erfindungsgemäße Speicherzelle durch sehr wenig

109845/UB3

UK 9-67-021

Platzbedarf des Lay-Out für das monolithische Herstellungsverfahren aus, da die darin verwendeten aktiven Bauelemente sehr wenig Platz benötigen und die passiven Bauelemente, wie Widerstände und insbesondere Kondensatoren, weitgehend vermieden wurden. Daraus ergibt sich bei der Herstellung von Speichermatrizen ein sehr hoher Integrationseffekt.

Die vorliegende Erfindung wird im folgenden anhand von Ausführungsbeispielen und den zugehörigen Zeichnungen näher erklärt. Es zeigen:

Fig. 1: eine schematische Darstellung/eines bekannten Assoziativ

speichers,

Fig. 2: eine Tabelle mit den tatsächlichen Stellungen der Daten

speicherzelle, die in dem in Fig. 1 gezeigten Assoziativspeicher verwendet wird,

Fig. 3: eine Tabelle der tatsächlichen Stellung der erfindungsge

mäßen Datenspeicherzelle,

Fig. 4: ein Schaltbild der erfindungsgemäßen Datenspeicherzelle,

Fig. 5: ein Schaltbild eines Teiles einer anderen erfindungsge-

109845/U63

UK 9-67-021

mäßen Datenspeicher zelle, !

Fig. 6: eine Modifikation von Fig. 5 und

Fig. 7: ein detailliertes Schaltbild einer Schaltung mit einer er-

findungsgemäßen Datenspeicherzelle.

Fig. 1 zeigt schematisch einen Teil eines allgemein bekannten Assoziativ- oder inhaltsadressierten Speichers. Das charakteristische Merkmal eines solchen Speichers ist die Wiedergewinnung eines Datenwortes aus dem Speicher durch Angabe mindestens eines Teiles der in dem Wort enthaltenen Daten im Gegensatz zum herkömmlichen Speicher, in dem ein Datenwort durch Angabe der Adresse wiedergewonnen wird, an der das Wort im Speicher steht. Der in Fig. 1 gezeigte Assoziativspeicher 10 umfaßt ein Eingangsregister 11 mit mehreren binären Datenspeicher zellen 12, ein Maskenregister 13 mit mehreren Maskierungeschaltungen 14, je eine für eine Stelle des Eingangsregisters 11 und eine Anzahl von Wortspeichern 15 mit mehreren Datenspeicherzellen 16. Wenn ein Wort in das Register 11 gegeben wird, wird das ganze Wort oder ein Teil davon mit dem Inhalt eines jeden Wortspeichers 15 verglichen. Wenn die verglichenen Daten miteinander identisch sind, wird an einem mit dem Wortspeicher 15 verbundenen Anschluß eine Übereinstimmung sanzeige gegeben. Eine fehlende Übereinstimmung wird am Anschluß 18

109845/1463

UK 9-67-021

angezeigt. Der Vergleich ist schematisch als eine Stromschaltoperation unter Steuerung der Stromschalter 20 dargestellt, von denen je einer für jede Speicherzelle 16 jedes Wortspeichers vorhanden ist. Der Strom wird auf einen Anschluß 19 gegeben. Wenn die in der Speicherzelle gespeicherte binäre Zahl gleich der Zahl ist, mit der sie verglichen wird, leitet der Schalter 20 der Zelle den Strom auf den Ubereinstimmungsanschluß 17. Bei ungleichen Zahlen leitet der Schalter 20 den Strom auf den Anschluß 18. Die zu vergleichenden Daten werden vom Eingangsregister 11 als Markierung auf eine von zwei Leitungen 21 gegeben, die von jeder Zelle 12 des Registers 11 kommen. Die Leitungen 21 sind mit der Zelle 16 in jedem Wortspeicher 15 im Assoziativspeicher 10 verbunden, die der Stelle in der Zeile 12 entsprechen, von der die Leitungen ausgehen.

Das Maskierungsregister 13 hat die Daten aus den Wortspeichern 15 im Register 11 zu maskieren, die nicht mit dem Inhalt der Wortspeicher verglichen werden sollen. Dementsprechend ist das Maskierungsregister 13 schematisch als Schalter 14 in jeder Leitung 21 dargestellt, die vom Eingangsregister 11 ausgeht. Wenn ein Schalter 14 dar stellung s gemäß geöffnet ist, erreicht das Signal auf der angeschlossenen Leitung 21 die Wortspeicher 15 nicht. Jeder Stromschalter 20 leitet durch seine Anordnung den Strom auf den Übe reinstimm ungsanschluß 17, wenn keine Eingangssignale auf den Schalter enthaltenden Leitungen 21 vorlie-

109845/1463

UK 9-67-021

gen, die an die Zelle 16 angeschlossen sind. Ein derartiges Eingangssignal auf den Leitungen 21 ist als Null-Eingang bekannt und hat oft die Form von abgeglichenen Signalen auf beiden Leitungen 21. Weitere Einzelheiten des Assoziativspeichers 10 haben keine Bedeutung für die Erfindung, Signale an den Anschlüssen 17 und 18 können jedoch zur Steuerung des Zugriffs bestimmter Wortspeicher verwendet werden.

Aus der obigen Beschreibung geht hervor, daß die in bekannten Assoziativspeichern verwendete Datenspeicherzelle die in Tabelle 2 gezeigten Stellungen einnimmt. Die äußerste linke Spalte der Tabelle zeigt die durch die Stellung der Speicherzelle dargestellte binäre Zahl, während die oberste Reihe die Abfrage signale darstellt, die über die Leitungen 21 auf die Zelle gegeben werden. Die Eintragungen in der Tabelle zeigen die Ansprache des Stromschalters 20 der Zelle auf die Abfrage signale.

Ein Nachteil der herkömmlichen Assoziativspeicher besteht darin, daß jeder Stand einer jeden Zelle in den Wortspeichern ohne das Masfcterungsregister wertdarstellend ist. Wenn für Vergleichs zwecke der Inhalt einer bestimmten Zelle ignoriert werden soll, muß das Maskierungsregister betätigt werden, wodurch mit Ausnahme der bestimmten Zelle alle Zellen in derselben Spalte des Assoziativspeichers verglichen werden. Diese Überlegung und die Forderung nach größerer Be-

109845/UB3

UK 9-67-021

weglichkeit in der Anwendung der Assoziativspeicher führten zu dem Schluß, daß eine Speicherzelle mit den in Fig. 3 gezeigten Zustandemöglichkeiten benötigt wird.

Jede Speicherzelle hat drei Stellungen, dargestellt durch 1, 0 und X. Wenn die Speicherzelle im X-Zustand steht, gibt sie auf jedes Abfragesignal hin ein Übereinstimmungs-Aus gangs signal ab. Bei dem erfindungsgemäßen Ausführungsbeispiel stellt eine Transistorschaltung eine Speicherstelle mit den Stellungen 1, 0 und X dar.

Ein Beispiel einer erfindungsgemäßen Transistor schaltung ist in Fig. gezeigt. Effektiv hat die dort gezeigte Zelle vier Stellungen, deren vierte Stellung, Y, bedeutet, daß die Zelle auf die Abfrage signale 1 oder 0 ein Aus gangs signal der Nichtübereinstimmung abgibt.

Die in Fig. 4 gezeigte Datenspeicherzelle umfaßt zwei bistabile Schaltungen mit je zwei kreuzgekoppelten Transistoren. Die Stellungen der Zelle sind alle charakterisiert durch zwei leitende Transistoren, von denen je einer in je einem Paar liegt. Eine bistabile Schaltung besteht aus einem Transistor Tl mit zwei Emittern, der direkt mit dem Transistor T2 kreuz gekoppelt ist. Der Kollektor des Transistors Tl ist an eine Versorgungsleitung für die Kollektor spannung 41 über die Reihen-

109845/US3

UK 9*7 -021

- ίο -

widerstände Rl und R3 angeschlossen. Der Kollektor dee Transistors T2 ist mit der Leitung 41 über die Widerstände R2 und R3 verbunden. Der Emitter des Transistors T2 ist direkt mit einer Bezugsspannungsquelle 42 verbunden, die als Erde dargestellt ist.

In der Praxis hängt der Wert der Bezugs spannung von den Merkmalen der Schaltung ab. Jede in dieser Beschreibung erwähnte Spannung ist relativ zur Bezugs spannung gemessen. Der Emitter Eil des Transistors Tl ist direkt mit einer Wort-Emitterleitung 43 verbunden, die die Signale für Übereinstimmung oder Nichtübereinstimmung gibt. Der Emitter E12 des Transistors Tl ist direkt mit der Null-Bitleitung 44 verbunden, dfren Funktion später erklärt wird. Die andere bistabile Schaltung besteht aus dem Transistor T3 und dem mit zwei Emittern versehenen Transistor T4, die auch kreuzgekoppelt sind. Die Kollektoren der Transistoren T3 und T4 sind mit der Kollektor-Spannungsleitung 41 über die Widerstandsschaltung R4 bis R6 verbunden, die mit der Schaltung Rl bis R3 identisch ist. Der Emitter des Transistors T3 ist direkt mit der Erdbezugsspannung 42 verbunden, während der Emitter 41 des Transietora T4 direkt mit einer Einer-Bitleitung 45 verbunden ist, deren Funktionen später beschrieben werden.

Verschiedene Schalter mit mechanisch bewegten Kontaktarmen sind in Fig. 4 schematisch dargestellt. In der Praxis werden diese Schalter,

109845/1463

UK 9-67-021

die Steuer Spannungen auf die Zelle leiten, als elektronische Schalter ausgeführt.

Die Schalter 46 bis 49 haben drei Anschlüsse. Die Schalter 46 und verbinden die Null-Bitleitung 44 bzw. die Einer-Bitleitung 45 mit -0,2V, OV (BezugsSpannung) oder +0,1V abhängig von der Schalterstellung. In ähnlicher Weise verbindet der Schalter 49 wahlweise die Wortemitterleitung 43 mit denselben Spannungen. Die Anschlüsse des Schalters 48 verbinden die Kollektor-Spannungsleitung mit Spannungen von 3, OV oder 2, OV.

Die vier Schaltstellungen der Speicherzelle in Fig. 4 sind

1. Schaltstellung T2 und T4 leitend

0 Schaltstellung Tl und T3 leitend

X Schaltstellung T2 ' und T3 leitend und

Y Schaltstellung Tl und T4 leitend.

Wenn Strom auf der Wort-Emitterleitung 43 fließt, wird dadurch keine Übereinstimmung angezeigt, wenn kein Strom fließt, wird eine Übereinstimmung angezeigt. Durch die Null- und Einer-Bitleitungen wird die Datenzelle in den gewünschten Stand gesetzt, ihr Stand ausgelesen und Abfrage signale werden zugeführt, die entsprechend der Tabelle in Fig.

109845/1463

UK 9-67-021

3 zu Übereinstimmungssignalen oder Signalen für keine Übereinstimmung auf der Leitung 43 führen, sowie zu Signalen für keine Übereinstimmung auf Grund von Einer- oder Null-Abfrage Signalen, wenn die Zelle in der Stellung Y steht.

Im Ruhezustand ist der Schalter 48 an die 3,0V Quelle angeschlossen und die Schalter 46, 47 und 49 sind mit den entsprechenden OV Klem*-. men verbunden.

Um die Zelle auf ein Übereinstimmungs -Aus gangs signal abzufragen, ohne ihren Zustand zu ändern, werden die Schalter 46 und 41 betätigt. Zur Abfrage auf Null-Stellung wird der Schalter 46 mit dem -0, 2V Anschluß verbunden und der Schalter 47 mit dem 40, IV Anschluß. Wenn die Zelle in Null-Stellung steht, ist der Transistor Tl leitend wuä die Reduzierung der Spannung auf der Leitung 44 läßt den ganzen Strom nur durch den Emitter E12 und die Leitung 44 fließen, so daß kein Strom auf die Wort-Ernitterleitung 43 gelangt. Der Transistor T4 ist nicht leitend und die Spannungsänderung auf der Leitung 45 beeinflußt ihn nicht, so daß kein Strom die Leitung 43 vom Transistor T4 her erreicht. Da auf der Leitung 43 kein Strom fließt, wird eine Übereinstimmung angezeigt. Wenn die Zelle in der Eins-Stellung Steht, ist der Transistor T4 leitend. Vom Transistor Tl erreicht die Leitung 43 kein Strom, die angehobene Spannung auf der Leitung 45 jedoch, läßt ohne

109845/1463

UK 9-67-021

Beeinflussung der Leiter stellung des Transistors T4 einen Strom im Emitter 41 und der Leitung 43 fließen, wodurch ein Signal "Keine Übereinstimmung" erzeugt wird. Wenn die Zelle in der X-Stellung steht, ist weder der Transistor Tl noch der Transistor T4 leitend, so daß kein Strom in der Leitung 43 fließt und eine Übereinstimmung angezeigt wird. Wenn die Zelle in der Y-Stellung steht, ist der Transistor T4 leitend und es fließt ein Strom auf der Leitung 43, so daß keine Übereinstimmung angezeigt wird. Zur Abfrage auf die Eins-Stellung wird der Schalter 47 mit dem -0, 2V Anschluß und der Schalter mit dem +0, IV Anschluß verbunden. Ähnlich wie bei der gerade beschriebenen Abfrage auf Null-Stellung wird der Strom auf die Wort-Emitterleitung 43 geleitet, wenn die Zelle in der Null- oder Y-Stellung steht und kein Strom fließt zur Leitung 43, wenn die Zelle in der Eins- oder X-Stellung steht. Für eine Null-Abfrage sind beide Schalter 46 und 47 an den -0, 2V Anschluß angeschlossen, so daß kein Strom die Leitung 43 erreichen kann, ungeachtet der Stellung der Zelle.

Um die Stellung der Zelle abzufragen, ohne diese zu verändern, wird der Schalter 49 an den +0, IV Anschluß angeschlossen und die Schalter 46 und 47 mit ihren OV Anschlüssen verbunden. Der Strom fließt dann auf keiner, beiden oder einer der Bitleitungen 44 und 45 je nach der Stellung der Zelle. Wenn der Transistor Tl leitend ist, fließt Strom

109845/U63

UK 9-67-021

über den Emitter E12 und die Leitung 44, während bei Leiterstellung des Transistors T4 der Strom über den Emitter E12 und die Leitung 45 fließt. So zeigt ein nur auf der Leitung 44 fließender Strom die Nullstellung der Zelle an, ein nur auf der Leitung 45 fließender Strom ihre Eins-Stellung und der Strom auf keiner der beiden Leitungen 44 und 45 die X-Stellung und Strom auf beiden Leitungen 44 und 45 die Y-Stellung der Zelle.

Das Schreiben in die in Fig. 4 dargestellte Zelle erfolgt durch Verbindung des Schalters 48 mit 2,0V und Anschließen des Schalters 49 an den 0, IV Anschluß, wodurch die Schaltschwelle der bistabilen Schaltung gesenkt wird und die Schalter 46 und 47 die entsprechenden Spannungen auf die Bitleitungen geben können. Da die Schaltschwelle durch obigen Vorgang gesenkt wurde, können dieselben Spannungen zum Umschalten der bistabilen Schaltungen verwendet werden, wie sie oben zum Abfragen benutzt wurden. Wenn der Transistor Tl leitend gemacht werden soll, wird der Schalter 46 an den -0,2V Anschluß angeschlossen.

Wenn der Transistor Tl nicht leitend werden soll, wird der Schalter 46 mit +0, IV verbunden. In ähnlicher Weise wird der Schalter 47 an -0,2V oder +0,1V angeschlossen, wenn der Transistor T4 leitend bzw. nicht leitend gemacht werden soll. Das Schreiben kann ohne Änderung

109845/1463

UK 9-67-021

des vorherigen Zustandes der Zelle erfolgen. So kann die Zelle in die X-Stellung gebracht werden, wenn die Transistoren Tl und T3 leitend sind, indem der Schalter 48 mit 2, OV, der Schalter 46 und Schalter 49 mit +0, IV verbunden wird, wodurch der Transistor Tl nichtleitend und der Transistor T2 leitend wird. Andererseits kann das Schreiben auch nach Löschen des vorherigen Standes der Zelle durch momentanes Schließen des Schalters 48 an den schwimmenden Anschluß erfolgen.

Darstellungsgemäß hat der Schalter 49 einen -0,2V Anschluß, wodurch die Datenzelle von den Bitleitungen getrennt werden soll, da bei geschlossenem Schalter Signale auf einer Bitleitung in diesem Anschluß unwirksam werden und kein Strom zwischen den Emittern der angeschlossenen Doppelemitter-Transistoren fließen kann oder die leitende Stellung des Widerstandes geändert werden kann. Eine derartige Isolierung ist erforderlich, wenn in eine Datenzelle geschrieben werden soll oder diese ausgelesen werden soll, die mit denselben Bitleitungen verbunden ist, wie die in Fig. 4 dargestellten.

Um Fehlerströme zu sperren, müssen die Transistoren außerhalb der Sättigung betrieben werden. Das führt zu Schwierigkeiten bei der Tolerierung der Signale auf den Bitleitungen, da diese Signale ausreichen müssen, um den Strom zwischen den Emittern der Doppelemitter-Transistoren zu schalten, ohne den Zustand der Zelle zu ändern. Eine Möglichkeit zur Er-

T0 984 5/U63

UK 9-67-021

zielung höherer Schaltschwellenwerte, während die Transistoren außerhalb des Sättigungsbereiches gehalten w^eden, ist in Fig. 5 gezeigt, die nur eine erfindungsgemäße bistabile Schaltung einer Zelle zeigt. Die in den Fig. 4 und 5 auftretenden gleichen Elemente sind wie in Fig. 4 bezeichnet. Die Emitter-Folgeschaltungen T5 und R7 sowie T6 und R8 sind in einer Kollektor-Basis-Kreuzverbindung der bistabilen Schaltung verbunden. Die Emitter-Folgeschaltungen erfordern höhere Spannungen auf der Bitleitung 44 zum Umschalten der bistabilen Schaltung, als diese mit derselben Spannung auf der Leitung 41 ohne diese Emitter-Folge schaltung erforderlich wären. Die Emitter-Folge schaltungen sind außerdem zur Kreuzverbindung der Transistoren der anderen bistabilen Schaltung der Datenzelle vorgesehen.

Fig. 6 zeigt eine andere Ausführung der in Fig. 5 gezeigten Schaltung. Der Klarheit halber sind in Fig. 6 die beiden bistabilen Schaltungen mit der Datenzelle dargestellt. Der Schalter 48 in der Kollektor -Spannungsleitung wird durch einen Schalter 61 ersetzt, dessen Schaltarm zwischen einem OV Anschluß bzw. einem negativen Spannungsanschluß beweglich ist und mit den zusammengeführten Enden der Emitterwider stände, z. B. R7 und R8, verbunden ist, die von den Emitter-Folgetransistoren, z.B. T5 und T6, getrennt sind. Die Kollektoren der Emitter-Folgetransistoren T5 und T6 der bistabilen Schaltung mit den Transistoren Tl und T2 sind zusammengeführt und zwischen die in Reihe gelegten Widerstände

109845/1463

UK 9-67-021

R3a und R3b gelegt, die den Widerstand R3 der Fig. 4 und 5 ersetzen. Die Kollektoren der Emitter-Folgetransistoren der anderen bistabilen Kippschaltung, die die Datenzelle umfassen, sind in ähnlicher Weise zwischen die Widerstände R6a und R6b gelegt, die den Widerstand R6 ersetzen.

Die Schaltung der Fig. 6 gestattet eine wahlweise Veränderung des Schaltschwellenwertes der bistabilen Schaltung, so daß die Signale auf den Bitleitungen 44 und 45 entweder zum Abfragen der S ehalt stellung der Daten- ^ zelle oder zum Schreiben neuer Informationen in die Zelle benutzt werden können. Wenn der Kontaktarm des Schalters 61 mit dem OV Anschluß verbunden ist, wird ein Strom zwischen den Emittern der Doppel-Emittertransistoren Tl und T4 hervorgerufen, jedoch schalten die bistabilen Schaltungen nicht um. Unter diesen Umständen arbeiten die Emitter-Folgeschaltungen mit sehr kleinem Stromverlust. Durch Verbindung des Schalters 61 mit dem negativen Anschluß wird der Strom über die Widerstände R3b und R6b reduziert und der Strom durch die Emitterwiderstände M erhöht. Dadurch werden die bistabilen Schaltungen für die Signale auf den Leitungen 44 und 45 empfindlicher und Signale mit demselben Spannungspegel wie die Abfrage signale schalten die bistabilen Schaltungen um.

Fig. 7 zeigt eine genaue Schaltung für eine erfindungsgemäße Datenzelle. Die Zelle besteht aus Doppelemitter-Transistoren T7 und T8 und einem

109845/1463

UK 9-67-021

herkömmlichen Transistor T9. Die Kollektoren der Transistoren T8 und T9 sind mit der Basis des Transistors T7 über die Widerstände R9 bzw. RIO verbunden und außerdem mit der aus dem Transistor TlO und dem Widerstand RIl bestehenden Emitter -Folgeschaltung. Die Kollektoren der Transistoren T9 und T7 sind über die Widerstände Rl2 bzw. Rl3 mit der Basis des Transistors T8 und der aus dem Transistor TU und dem Widerstand R14 bestehenden Emitter-Folge schaltung verbunden. Die Kollektoren der Transistoren T7 und T8 sind über die W Widerstände Rl 5 bzw. R16 mit der Basis des Transistors 9 und der

aus dem Transistor T12 und dem Widerstand R17 bestehenden Emitter-Folge schaltung verbunden. Der Emitter E 71 des Doppel -Emitter transistors T7 ist direkt mit der Bit-0-Leitung 71 und der Emitter E81 des Doppelemitter-Transistors E8 mit der Eins-Bitleitung 71 verbunden. Der Emitter E72 des Transistors E7 und Emitter E82 des Transistors T8 ist direkt mit der Wort-Emitterleitung 73 verbunden.

fe Die Abfrageverfahren für den Zustand der Datenzelle in Fig. 7 und das

Auslesen sowie Einschreiben der Zelle sind ähnlich wie die im Zusammenhang mit Fig. 4 beschriebenen und bringen die wahlweise Verbindung der Bit- und Wort-Emitterleitungen 71 bis 73 mit den verschiedenen Spannungsquellen mit sich. Diese Verbindungen werden 4ur-ch Schalter hergestellt, die in Fig. 4 dargestellt sind und der Klarheit halber in Fig. 7 weggelassen wurden.

109845/1463

UK 9-67-021

Die in Fig. 7 gezeigte Datenzelle hat drei stabile Zustände, von denen jeder durch die Leitung eines der drei Transistoren gekennzeichnet ist. Die Null-Stellung ist gekennzeichnet durch die Leitung des Transistors T7, die Eins-Stellung durch Leitung des Transistors T8 und die X-Stellung durch Leitung des Transistors T9.

Die in Fig. 7 gezeigte Schaltung umfaßt drei Schwellwertschaltungen, die entsprechend durch die Widerstände R9 und RIO sowie den Transistor T7, die Widerstände R12, R13 und den Transistor T8 und die Widerstände Rl5, Rl6 und den Transistor T9 gebildet werden. Die zwischen die Widerstände und die Basis des mit den Widerständen verbundenen Transistors gelegten Emitter-Folge schaltungen dienen wie bei den in Fig. 5 und 6 gezeigten Ausführungen, der Anhebung des Gleichstrompegels an der Basis und verhindern so die Sättigung der Transistoren T7, T8 und T9.

Jede Schwellwertschaltung ist so ausgelegt, daß die Spannung an der Basis des Transistors, so z.B. T7, mit dem die Widerstände verbunden sind, diesen leitend hält, nur wenn die beiden Transistoren, z.B. T8 und T9, deren Kollektoren direkt mit den Widerständen, z.B. R9 und RIO, verbunden sind, nicht leitend sind. Daraus folgt, daß nur einer der Transistoren T7 bis T9 zu einem Zeitpunkt leitend ist und

109845/U63

UK 9-67-021

daß der Transistor T9 wahlweise leitend oder nichtleitend gemacht werden kann durch Steuerung der Leitung der Transistoren T7 und T8, mittels geeigneter Spannungen auf den Bitleitungen 71 und 72 und der Wort-Emitterleitung 73.

Die Abfrage auf die Nullstellung erfolgt, wie für die Zelle in Fig. 4, durch Anlegen solcher Spannungen an die Bitleitungen 71, 72, daß ein im Transistor T7 fließender Strom über den Emitter 71 auf die Null-Bitleitung gegeben wird, wogegen ein Strom im Transistor T8 über den Emitter E82 auf die Wort-Emitterleitung 73 gegeben wird und dadurch keine Übereinstimmung anzeigt. Die Abfrage auf die Ejfner-Stellung erfolgt ähnlich mit umgekehrter Spannung auf den Bitleitungen.

Wenn bei irgendeiner Abfrage die Schaltung in der X-Stellung steht und T 9 leitend ist, kann kein Strpm die Wort-Emitterleitung 73 erreichen und eine Übereinstimmung wird angezeigt. Eine Null-Abfrage erfolgt durch Anlegen solcher Spannungen a uf die Bitleitungen, daß kein Wertdarstellender Strom die Wort-Emitterleitung erreichen kann, auch wenn T7 oder T8 leitend ist.

Das Auslesen erfolgt durch Anlegen einer Spannung an die Wort-Emitterleitung 73 derart, daß bei einem Stromfluß im Traneistor T7 oder T8 der Strom auf die zugehörige Bitleitung 71 oder 72 gegeben wird,

109845/U63

UK 9-67-021

wodurch die Stellung der Zelle angezeigt wird. Wenn T9 leitend ist, erscheint kein Strom auf einer Bitleitung. Das Schreiben erfolgt durch Anlegen einer Spannung an die Wort-Emitterleitung 73, durch die der Schaltschwellwert der Transistoren T7 und T8 gesenkt wird, während durch Anlegen von Spannungen auf die Bitleitungen der gewünschte Transistor leitend oder nichtleitend gemacht wird.

1 Ü 9 8 A 5 / H 6 3

UK 9-67-021

Claims

- 22 - Böblingen, 21. 8. 1968 ru-hn PATENTANSPRÜCHE

1. Mehr stabile Speicherzelle aus zwei bistabilen Kippstufen, die

jeweils aus zwei kreuzgekoppelten Transistoren bestehen, dadurch gekennzeichnet, daß jede bistabile Kippstufe mindestens aus einem Transistor (Tl oder T4) mit zwei Emittern (z.B.

^ Eil und E12) und einem Transistor (T2 oder T3) besteht, die

miteinander kreuz gekoppelt sind, daß die beiden Einemitter-Transistoren (T2 und T3) miteinander verbunden sind, daß jeweils ein Emitter (Eil bzw. E41) der beiden Doppelemitter Transistoren (Tl und T4) mit der Wort-Leitung (43) des Speichers verbunden ist und daß die beiden anderen Emitter (E 12 und E42) der beiden Doppelemitter-Transistoren (Tl und T4) mit der Bit-0-Leitung (44) bzw. mit der Bit-L-Leitung (45)

P des Speichers verbunden sind.

2. Mehrstabile Speicherzelle nach Anspruch 1, dadurch gekennzeich

net, daß innerhalb einer Stufe einer Speicherzelle zwischen dem Doppelemitter-Transistor (Tl) und den Einemitter-Transistor (T2) zwei weitere Einemitter-Transistoren angeordnet sind, deren Basis mit den Kollektoren der beiden erstgenannten Transi-

109845/1463

UK 9-67-021

stören verbunden ist und deren Emitter einmal an negativem Potential anliegen und zum anderen so mit den Basen der beiden erstgenannten Transistoren (Tl und T2) verbunden sind, daß der Doppelemitter-Transistor (Tl) und der andere die bistabile Schaltung bildende Einemitter-Transistor (T2) über die beiden zusätzlichen Transistoren (T5 und T6) kreuzgekoppelt sind.

3. Mehrstabile Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß alle Emitter der Zusatz-Transistoren (T5 und T6) beider Stufen (Tl und T2 bzw. T3 und T4) einer Speicherzelle mit einer Sammelleitung verbunden sind, die mit einem Schalter (61) verbunden ist, der die Emitter der genannten Transistoren von OV auf ein negatives Potential und umgekehrt umschalten kann, um ein zerstörungsfreies Auslesen der Speicherzelle zu ermöglichen.

4. Speicherzelle nach den Ansprüchen 1 und 2, dadruch gekennzeichnet, daß die Kollektoren der Doppelemitter-Transistoren (T7 und T8) und des Einemitter-Transistors (T9) mit der Basis von Zusatz-Transistoren (TlO, TlI und T12) verbunden sind, deren Emitter mit negativem Potential verbunden sind und mit der Basis der Doppelemitter-Transistoren (T 7 und T8) und des Einemitter-Transistors (T9) zur Kreuzkopplung verbunden sind.

109845/1463

UK 9-67-021

Leerseite