DE2061990B2 - Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen - Google Patents
Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere FernsprechvermittlungsanlagenInfo
- Publication number
- DE2061990B2 DE2061990B2 DE2061990A DE2061990A DE2061990B2 DE 2061990 B2 DE2061990 B2 DE 2061990B2 DE 2061990 A DE2061990 A DE 2061990A DE 2061990 A DE2061990 A DE 2061990A DE 2061990 B2 DE2061990 B2 DE 2061990B2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- mos
- transistors
- flip
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
- Semiconductor Memories (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Logic Circuits (AREA)
Description
55 trixleitungen angeschlossen ist und von denen das
andere η Stufen aufweist und an die horizontalen
Die Erfindung betrifft eine Schaltungsanordnung Matrixleitungen angeschlossen ist. Um das Schließen
für einen elektronischen Koppelpunkt aus MOS-FeId- oder das Öffnen der Koppelpunktanordnung Xjk voreffekt-Transistoren,
die von ihnen zugeordneten Rip- zubereiten, werden die in der Stufe / des ersten
J1 flop-Schaltungen gesteuert werden, für Fernmelde-, 60 Schieberegisters vorgesehene Flipflop-Schaltung und
Vi insbesondere Fernsprechvermittlungsanlagen. Eine die in der Stufe k des zweiten Schieberegisters vor-H
derartige Schaltungsanordnung ist durch die franzö- gesehene Flipflop-Schaltung in den Schaltzustand 1
sischen Patentschriften 1555 813 und 94 440 be- gebracht. Der Ausführungsbefehl wird danach durch
kanntgeworden. . Anlegen eines Signals über eine der für das öffnen
Feldeffekttransistoren und insbesondere solche ,mit 65 und Schließen des Koppelpunktes vorgesehenen zwei
isolierter Steuerelektrode, die kurz als »MOS-Tran- Steueradern gegeben. In einer Koppelmatrix dieses
sistoren« bezeichnet werden, weisen bei der Verwen- Typs werden also m ■ η Halte-Ripflop-Schaltungen
ι f3 dung als Schaltelemente interessante Kennlinien auf. und m + η Stufen der Schieberegister benötigt.
Grundsätzlich hängt der Preis einer monolithischen integrierten Großschaltung von zwei Parametern ab:
von der Größe des Chips und von der Zahl der Kon-L-Lknerungen.
Wird ein Koppelfeld bzw. eine Koppelmatrix auf einem einzigen Chip untergebracht, so beträgt
die. notwendige. Oberfläche. fü.:. dl·;. Ko'ipkuerungen
ein Vielfaches der notwendigen Oberfläche für die MOS-Transistoren. Daher hängt die Chipgröße vor allem von der Zahl der Kontaktierungen
ab. Die Chipgröße hängt selbstverständlich auch, wenn auch in einem geringeren Maß, von der Zahl
der aufzubringenden MOS-Transistoren ab. Die Effektivität einer monolithischen, integrierten Großschaltung
für ein Koppelfeld kann durch das Verhältnis der Zahl der Koppelpunkte zur Zahl der Kontaktierungen angegeben werden.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung der eingangs erwähnten Art zu
schaffen, bei der diese Effektivität größer als bei den genannten bekannten Schaltungsanordnungen ist.
Dies wird gemäß der Erfindung dadurch erreicht, daß jeder Koppelpunkttransistor große Kristallabmessungen
und eine dementsprechend große Steuerelektroden-Substrat-Kapazität aufweist, daß
seine. Steuerelektrode mit einer der Elektroden der gesteuerten Strecke eines ihm individuell zugeordneten,
kleine Kristallabmessungen aufweisenden und normalerweise leitend gesteuerten MOS-Transistors
verbunden ist, daß die andere Elektrode der gesteuerten Strecke dieses MOS-Transistors über eine Steuerader
an den 1-Ausgang der zugeordneten Flipflop-Schaltung angeschlossen ist und daß der MOS-Transistor
für eine solche Dauer sperrbar ist, daß in ihr die Aufrcclitcrhaltung des vor der Sperrung angetroffenen
Schaltzustands des zugeordneten Koppelpunkttransistors durch die Ladung der Steuerelektroden-Substrat-Kapazität
dieses Koppelpunkt-Transistors gewährleistet ist.
Eine weitere Ausbildung der Erfindung ist dadurch gekennzeichnet, daß die Steuerelektroden aller zwischen
Koppelpunkttransistoren und Flipflop-Schaltungen
angeordneter MOS-Transistoren an eine gemeinsame Steuerader angeschlossen sind, daß die
Flipflop-Schaltungen ein Schieberegister bilden, welches bei einer Koppelpunktneueinstellung seine gespeicherte
Information einem Markierer übergibt und nach Veränderung dieser Information im Markierer
die geänderte Information wieder speichert, und daß die genannten MOS-Transistoren für die Dauer der
Informationsausspeicherung, -verarbeitung und -einspeicherung mittels eines entsprechenden Potentials
auf der gemeinsamen Steuerader gesperrt werden.
Sofern die Verbindungsleitung mehrere Adern aufweist, die durchzuschalten sind, wird jeder dieser
Adern ein Koppelpunkttransistor mit großen Kristallabmessungen zugeordnet. Die einem Koppelpunkt zugeordneten
Koppelpunkttransistoren werden dann mit ihren Steuerelektroden mit der betreffenden Elektrode
eines einzelnen MOS-Transistors verbunden, welcher mit seiner gesteuerten Strecke zwischen diesen
Steuerelektroden und der betreffenden Flipflop-Schaltung angeordnet ist.
Bei der vorliegenden Erfindung weist die aus MOS-Transistoren bestehende Koppelpunktanordnung nur
die zur Durchschaltung der Verbindungsleitung verwendeten Koppelpunkttransistoren und einen zusätzlichen
MOS-Transistor auf; die Auswahlfunktion ■wird durch ein einzelnes Schieberegister erfüllt, welches
m · η Stufen aufweist. Jede Stufe ist einer Koppelpunktanordnung
zugeordnet, und der Schaltzustand 1 oder 0 einer solchen Stufe verursacht die
Durchschaltung oder Sperrung der Koppelpunkttransistoren sowie den Verbleib der Koppelpunkttran-
^Uloven . :n>, DuiorscpaUi- >j.er ^c>;r!-yu(starjö... ^-vv
Schieberegister gewährleistet das Halten des Durchschalte- oder Sperrzustandes während derjenigen
Zeit, in der überhaupt keine Veränderungen der ίο Schaltzustände der Koppelpunkttransistoren in der
Koppelmatrix erfolgen oder erfolgen sollen.
Wenn jedoch der Zustand eines Koppelpunktes geändert werden muß, dann wird die im Schieberegister
gespeicherte Zustandsinformation zu einem Markierer übertragen, wo sie verarbeitet wird; die veränderte
Zustandsinformation wird dann zum Schieberegister zurück übertragen. Das Halten des Durchschalte-
oder Sperrzustandes der Koppelpunkte wird während dieser Änderungsphase durch die in der
Steuerelektroden - Substrat - Kapazität der Koppelpunkttransistoren gespeicherten Ladung übernommen.
Es sei darauf hingewiesen, daß der Wert dieser Kapazität verhältnismäßig groß ist, weil die Kristallabmessungen
der Koppelpunkttransistoren eine solas ehe Größe aufweisen, daß niedrige Übergangswiderstände
der durchgcschalteten gesteuerten Strecken der Koppelpunkttransistorcn erreicht werden.
Die Erfindung wird nun an Hand eines Ausführungsbeispieles näher erläutert. Es zeigt
F i g. 1 die einem Koppelpunkt zugeordneten Schaltungen,
Fig. 2 das Symbol für eine Koppelpunktanordnung,
F i g. 3 eine Koppelmatrix,
F i g. 4 a und 4 b Taktsignale und
F i g. 4 a und 4 b Taktsignale und
F i g. 5 die Schaltungsanordnung für eine Stufe eines statischen Schieberegisters.
Vor der Beschreibung der Erfindung werden kurz die Haupteigenschaften des MOS-Transistors und
seine Funktionsweise beschrieben.
MOS-Feldeffekt-Transistoren sind fast völlig symmetrisch;
die Kollektorelektrode und die Emitterelektrode können vertauscht werden, ohne daß die
Arbeitsweise in logischen Schaltungen geändert wird. Bei der Beschreibung der Funktion eines MOS-Feldeffekt-Transistors
(im folgenden kurz MOS-Transistor genannt) werden folgende Spannungsbezeichnungen verwendet:
Durchbruchsspannung K7-, Kollektorspannung V0,
Steuerspannung V0. Die Spannungen V0 und V0 werden
gegen das Emitterpotential Vs = 0 gemessen und sind negativ. Die Durchbruchsspannung VT ist ein
innerer Parameter des Transistors und für einen MOS-Ph-Transistor negativ.
Ein Transistor dieses Typs wird gesperrt, wenn V0
> VT ist. In diesem Zustand besitzt er einen
Kollektor-Emitter-Widerstand RDS von fast unbegrenzter
Höhe (etwa 107Ohm). Ein MOS-Ph-Transistor
leitet, wenn V0 < V7 ist (das Zeichen »<«
bedeutet hier »negativer als«). In diesem Zustand arbeitet er als passiver Widerstand mit dem Wert
wobei K ein Proportionalitätsfaktor ist. In diesem Fall können zwei Schaltzustände unterschieden werden:
1. Der Schaltzustand mit niederohmigem Widerstand (nicht gesättigter Bereich), wenn
0> F0 >
VG — V7 ist; in diesem Zustand hat
der Kollektor-Emitter-Widerstand RDS Werte
zwischen 50 und 400 Ohm; im folgenden wird der Schaltzustand, den ein Transistor in diesem
Bereich hat, als niederohmiger Ein-Zustand bezeichnet;
2. der Schaltzustand mit Tiochohmigem Widerstand
(gesättigter Bereich), wenn VD <
V0 — VT <0
ist, wobei der Kollektor-Emitter-Widerstand RDS
verhältnismäßig groß ist.
Wenn ein MOS-Ph-Transistor eine Durchbruchsspannung von VT = —4 V hat und wenn eine Spannung
VG = 0 an die Steuerelektrode angelegt wird,
dann wird der Transistor gesperrt. Wenn andererseits eine Spannung V0 = —24 V und eine Spannung VD
zwischen 0 und —20 V an die entsprechenden Elektroden angelegt werden, dann gerät der Transistor
in den niederohmigen Ein-Zustand. Will man eine gute Linearität des Widerstandes RDS erreichen, so
muß man die kleineren Werte der Spannungen VD wählen. Der Widerstand RDS erreicht dann seinen
Geringstwert, und der Transistor gewährleistet dann einen doppelt gerichteten Fluß von Analoge oder Digitalsignalen
zwischen dem Kollektor und dem Emitter.
MOS-Transistoren können auch Widerstände ersetzen, so daß reine monolithische integrierte Schaltungen
entstehen. Die MOS-Transistoren können al; passive Elemente vom negativen oder positiven Leitfähigkeitstyp
sein. Wenn beispielsweise ein Transistoj durch eine geeignete, dauernd angelegte Vorspannung
(VD^>
Vq — VT) in den niederohmigen Ein-Zustand
gesteuert und in Reihe mit einem invertierenden Transistor geschaltet ist, dann erscheint am
gemeinsamen Verbindungspunkt beider Transistoren die Spannung V0 oder eine leicht negative Spannung
ίο VM, was davon abhängt, ob der genannte invertierende
Transistor gesperrt (V0 > F7-) oder leitend
(V0 < F7-) ist. Wenn in diesem letzten Fall VM>
V7 ist, kann ein anderer MOS-Transistor ohne jede Schwierigkeit gesteuert werden; im folgenden wird
as zur Vereinfachung angenommen, daß VM — 0 ist.
In den verschiedenen Figuren der Zeichnungen tragen die MOS-Transistoren die Bezeichnung »ß«,
wenn sie aktive Elemente sind, und die Bezeichnung »R«, wenn sie als Laslwiderstände benutzt werden.
Es ist klar, daß die Verwendung der MOS-Transistoren als Lastwiderstände nur einen Sinn bei integrierter
Bauweise hat, wo sich Vorteile vom Gesichtspunkt der Herstellung ergeben. Selbstverständlich
kann jeder MOS-Transistor, der das Bezugszeichen
»2?« trägt und der somit als Widerstand verwendet
wird, durch einen üblichen Widerstand mit gleichem
Wert ersetzt werden. -,
Die an die Schaltungen gemäß den Fig. 1, 4a,
4 b, 5 angelegten Spannungen sind in der folgenden
Tabelle wiedergegeben: '
Symbol
Vj
Wert
(Spannung)
(Spannung)
Erläuterung
— 4" Durchbruchsspannung des MOS-Transistors
— 20 hoher Wert der den Transistoren zugeführten Spannungen und der logischen Signale (EN, H, H, DI, DO usw.)
VM 2^0 niedriger Wert der den Transistoren zugeführten Span
nungen und der logischen Signale
— 28 Vorspannung an der Steuerelektrode des als Widerstand
betriebenen MOS-Transistors (R2, R3, R4, Fig. 5,
und R11, Fig. 1)
und R11, Fig. 1)
2ü|l,5| Potentialdifferenz zwischen den Adern H'k (H"k) und
Vj(Vj)
Ed,Es Q>ES>—10 an die horizontalen und vertikalen Matrixleitungen angelegte
Spannungen
Bemerkung: »<« bedeutet hier »negativer als«.
F i g. 1 zeigt diejenigen Schaltungen, die einem Kreuzpunkt zugeordnet sind; dieser Kreuzpunkt wird
durch die Schnittpunkte der horizontalen Matrixleitungen H'k, H"k und der vertikalen Matrixleitungen
Vj und V"j gebildet; an die horizontalen Matrixleitungcn
H'k, H"k wird das Potential Ed angelegt, während den vertikalen Matrixleitungen Vj und V"j
das Potential E5 zugeführt wird (s. Tabelle). Jedes
dieser Matrixleitungspaare H'k, Vj und H"k, V"j ermöglicht die Übertragung von Informationen in
einer Richtung, wie in der französischen Patentschrift 1 555 813 geschildert worden ist.
Die Schaltungen in F i g. 1 enthalten:
1. Die Koppelpunktanordnung Xjk mit den MOS-Ph-Transistoren
Q' und Q", die für die Verbindung der Matrixleitungspaare vorgesehen sind,
und mit dem Steuertransistor Q1, der vom selben
Typ ist;
1/2. die Halte-Flipflop-Schaltung Wjk, die an ihrem
Jj . Ausgang 1 ein großes Signal oder ein kleines Si Signal abhängig davon abgibt, ob sie sich im
•| Zustand 1 oder im Zustand 0 befindet; der Aus- χ
Ii gang dieser Flipflop-Schaltung ist über die Ader j l' wjk mit dem Transistor Q1 verbunden; ;'
3. den Inverter (Umkehrstufe) N 2 mit den Transistoren
β 11 und RW, welcher über die Ader e
zur Steuerung des Transistors Ql ein kleines oder großes Signal abgibt;
4. den Transistor QO, dessen Rolle im folgenden
erläutert wird.
Alle diese Schaltungen sind so ausgeführt, daß sie in einer monolithischen integrierten Schaltung (auf
als
.eititor
•an-ϊίη-tieam
;ren
ung
tieend
VT
ede
rird
.eititor
•an-ϊίη-tieam
;ren
ung
tieend
VT
ede
rird
ung
ien;.
ran-nte-
htslich
hen
idest
iein
ien;.
ran-nte-
htslich
hen
idest
iein
ranler e
:ines
:ines
sie
(auf
(auf
einem einzigen Chip) mit einem gemeinsamen, Erdpotential führenden Substratanschluß angeordnet
werden können.
In der Koppelpunktanordnung Xjk haben die Transistoren Q und Q" verhältnismäßig große Dimensionen,
um einen niedrigen Widerstand RDS im
niederohmigen Ein-Zustand zu gewinnen, so daß die Kapazität Cg! zwischen der Steuerelektrode und dem
Substratanschluß einen ziemlich hohen Wert hat. Daraus ergibt sich, daß bei der Sperrung des Steuertransistors
Ql während einer gewissen Zeitspanne die Kapazität Cgt die Steuerspannung aufrechterhält,
welche an die Transistoren Q' und Q" vor der Blokkierung angelegt war. Bekanntlich ist die Kollektor-Emitter-Strecke
eines MOS-Transistors äquivalent mit zwei Dioden, die in Reihe und gegeneinander
geschaltet und beide gesperrt sind, wobei der gemeinsame Verbindungspunkt dieser beiden Dioden durch
den Substratanschluß gebildet wird. Der Transistor Q1 hat jedoch kleine Kristallabmessungen (mit einem
verhältnismäßig hohen Kollektor-Emitter-Widerstand), so daß der Sperrstrom der Kollektor-Substrat-Diode
sehr klein ist und sich die Kapazität Cgt praktisch
nicht während der Sperrung des Transistors Q1 entlädt, wenn er vorher auf ein Potential U aufgeladen
worden ist.
Es wird nun die Funktionsweise der Koppelpunktanordnung Xjk in Abhängigkeit vom Zustand des
Transistors Q1 beschrieben. Wenn die Ader e Erdpotential
führt, wird der Transistor Ql, dessen Kollektor und dessen Emitter gleiches oder etwas negativeres
Potential (O und U) als die Steuerelektrode führen, gesperrt; die .Steuerelektrodenspannung der
Transistoren Q' und Q" wird in diesem Fall durch die in der Kapazität Cs, gespeicherte Ladung aufrechterhalten.
Wenn die Ader e das Potential U führt, können zwei Fälle unterschieden werden, wobei als Ausgangselektroden
der Kollektor und der Emitter des Transistor Q1 gelten:
1. Die Ausgangselektroden haben dasselbe Potential, wobei diese Potentiale durch die Ladung
der Kapazität CRt und durch den Zustand der
Flipflop-Schaltung Wjk festgehalten werden: Es fließt daher kein Strom im Transistor Ql, ganz
gleich, ob dieser leitend oder gesperrt ist;
2. die Ausgangselektroden haben unterschiedliche Potentiale, O und U: Der Transistor Ql ist
dann leitend, es fließt kein Kollektorstrom, und die geerdete Elektrode arbeitet als Kollektor.
Die Kapazität C1, wird dann auf eine Spannung
aufgeladen, die an der Ader wjk liegt. VVenn die Flipflop-Schaltung Wjk sich im Zustand 1 befindet,
sind die Transistoren Q' und Q" leitend, und die Information wird über die Matrixleitungen
Vj, H'k und V"j, H"k übertragen. Wenn die Flipflop-Schaltung Wjk sich im Zustand 0
befindet, werden diese Transistoren gesperrt, und die Verbindung zwischen den Matrixleitungspaaren
wird aufgetrennt.
Die Koppelpunktanordnung Xjk ist in F i g. 2 symbolisch dargestellt. In dieser Figur sind die Matrixleitungen
Vj, V"j (H'k, H"k) durch eine einzelne Leitung Vj (Hk) dargestellt, während die Adern e
und wjk die gleichen geblieben sind. ' F i g. 3 stellt eine Koppelmatrix dar, welche beispielsweise
16 Koppelpunktanordnungen ZIl, X21
.. . X 41, X12, X 22 . .. aufweist. Die Halte-Flipflop-Schaltungen
(beispielsweise Wjk, Fi g. 2) dieser Koppclpunktanordnungen
sind in einem Schieberegister R W zusammengefaßt, welches in vier Abschnitte
RHI, RHI, RH3, RH4 aufgeteilt sein kann; diese
Abschnitte sind den Horizontalen Hl, Hl, H3, HA
individuell zugeordnet. Dieses Register RW ist ein statisches Schieberegister in MOS-Technik, welches
ίο Weiterschaltsignale H und Ή empfängt, und an das
Informationssignale über den Anschluß Dl angelegt werden.
Die in der Fig. 4a dargestellten SignaleH werden
von einer Taktschaltung geliefert; ein Inverter Nl liefert die komplementären Signale Ή (Fig. 4 b).
Im Normalbetrieb ist der Eingang EN der Koppelmatrix geerdet, so daß der MOS-Transistor QO gesperrt
ist und das Register RW keine Weiterschaltsignale empfängt. Dieses Signal EN wird durch die
Schaltung N1 invertiert, so daß die Ädere, die für
alle Koppelpunktanordnungen gemeinsam vorgesehen ist, das Potential U führt und alle Transistoren Q1
leitend sind, wobei die Steuerelektroden der Transistoren Q! und Q" auf das Potential des Ausgangs 1
der entsprechenden Halte-Flipflop-Schaltung gebracht
werden. In jedem Abschnitt RHI bis RH4 kann eine Stufe im Zustand 1 (Flipflop-Schaltung Wjk in
Fig. 1) sein, wodurch das Halten der entsprechenden Koppelpunktanordnung im geschlossenen Zustand
gewährleistet ist. Alle anderen Koppelpunktanordnungen sind offen.
Wenn eine Änderung des Zustands einer Koppelpunktanordnung veranlaßt werden soll, so wird der
Eingang EN der Koppelmatrix auf das Potential U gebracht, so daß der Transistor QO leitend ist und
alle Transistoren Q1 der Koppelmatrix gesperrt sind. Wie vorher schon erwähnt, hält die Kapazität C„t
(Fig. 1) die Steuerelektroden der Transistoren Q' und Q" auf einem Potential, welches vor ihrem Sperren
angelegt worden ist. Der Zustand der Koppelpunktanordnungen wird dann aufrechterhalten, und
das Register RW empfängt die Weiterschaltsignale H und Ή. Die Stellung des Registers RW wird dann
über den Ausgang DO zum Markierer übertragen.
Wenn die Datenverarbeitung in dieser Schaltung abgeschlossen ist, werden die neuen Daten dem Register
RW über den Eingang DI zugeführt; der Eingang ETv* wird dann wieder geerdet. Hieraus folgt,
daß der Eingang EN auf das Potential U während der Dauer der Änderung gebracht wird.
F i g. 5 gibt ein ausführliches Ausführungsbeispiel für eine Stufe RH des Registers RW an, welches aus
MOS-Ph-Transistoren aufgebaut ist. Diese Stufe weist die Inverter Q2-i?2, Q3-R3, Q 4-2? 4 und Transistoren
Q 5 (gesteuert durch die Signale H), Q 6 und Ql (gesteuert durch die Signale77) auf. Diese Stufe
weist ferner einen Eingang DV und einen Ausgang DO' auf. Der logische Zustand 1 (0) einer solchen
Stufe ist dadurch gekennzeichnet, daß am Ausgang DO' ein Potential U (O) auftritt. Die Steuerelektroden-Substrat-Kapazitäten
Cl und C3 der Transistoren Q 2 und Q 3 sind symbolisch durch die Kondensatoren
Cl und C 3 dargestellt. Es sei zunächst angenommen, daß der Kondensator Cl entladen ist
und daß die Steuerelektrode des Transistors Q 2 geerdet ist.
Wenn die vorhergehende Stufe RH (p—l) sich im Zustand 1 befindet, erscheint ein Signal H, wodurch
409 518/210
der Transistor β 5 in den leitenden Zustand gerät
Damit wird eine Spannung U an die Steuerelektrode des Transistors Ql gelegt, der somit leitend wird.
Dadurch wird ein Punkt A praktisch geerdet, so daß der Transistor Q 3 gesperrt wird. Ein Punkt B am
Transistor β 3 führt somit das Potential U. Am Ende des Signals H halten die Steuerelektroden-Substrat-Kapazitäten
Cl und C3 der Transistoren Ql und
Q 3 die Spannungen an den Steuerelektroden bis zum Auftreten des Signals Ή aufrecht, welches den Transistor
Q 6 durchsteuert. Das Potential U des Punktes B wird somit zur Steuerelektrode des Transistors
Q 2 übertragen, wodurch eine Verriegelung der Stufe in demjenigen Zustand veranlaßt wird, in dem die
Stufe mit dem Signal H gesteuert worden war. Dieses Signal Ή steuert ebenfalls den Transistor β 7 in den
leitenden Zustand, so daß das Potential des Punktes A (Erdpotential) zur Steuerelektrode des Transistors
β 4 gelangt. Dadurch wird der Transistor Q 4 gesperrt, so daß während des Auftretens des Signals Ή
der Ausgang DO' und die Ader wjk (s. Fig. 1) das
Potential U führen: Der Zustand 1 der Stufe RH (p—l) ist somit auf den Ausgang der Stufe RH
während eines Schrittes des Taktgebers übertragen. Selbstverständlich wird dann der Zustand 0 der
Stufe RH (p— 1) in ähnlicher Weise auf die Stufe RH übertragen, wenn der Kondensator Cl auf das Potential
U aufgeladen ist.
Zusammenfassend kann folgendes gesagt werden: Je Registerabschnitt (Zeile) darf höchstens eine Registerstufe
im Arbeitszustand (1) sein. Daher muß bei einer Belegung einer noch freien ZeDe zunächst geprüft werden, welche Spalte noch frei ist (sofern die
Koppelmatrix als Freiwähler arbeitet). Daher wird der gesamte Registerinhalt in eine Datenverarbdtungseinrichtung
(Markierer) ausgespeichert, verarbeitet und die neue Information wieder in das Schieberegister
eingespeichert. Diese Aus- und Einspeicherung erfolgt Bit für Bit durch Weiterschieben der
Information im Register. Die einzelnen Stufen sind
ίο dabei bezüglich ihrer Informationseingänge und -ausgänge
(DI', DO') in Reihe geschalter und bezüglich der Takteingänge (H) parallel geschaltet. Damit während
einer derartigen Aus- und Einspeicherung des Registerinhalts die Zustände der Koppelpunkttransistoren
Q nicht verändert werden, denn die Registerstufen können bei dieser Aus- und Einspeicherung
die beiden logischen Zustände 1 und 0 abwechselnd einnehmen, werden die Koppelpunkttransistoren Q
mittels der Transistoren ßl vom Register getrennt,
ao wobei der ursprüngliche Schaltzustand der Koppelpunkttransistoren
durch ihre Kapazitäten Cgl aufrechterhalten
bleibt. Die Sperrung der Transistoren Q1 und damit das Signal U am Eingang EN bleiben
so lange bestehen, bis eine der Anzahl der Register-
«5 stufen entsprechende Anzahl von Taktimpulsen H
zum Register gelangt ist. Erst dann nämlich sind die unveränderten Informationen im Register wieder auf
ihren alten Plätzen, so daß die entsprechenden Koppelpunkttransistoren
ihren Zustand auch nach dem Wiederleitendsteuern der Transistoren ßl beibehalten.
Claims (3)
- ■'f ^ ' ' ■ "■ ■■· '"■■ v1 2Der Widerstand der die Schaltstrecke bildenden KoI-] Patentansprüche: Iektor(drain)-Emitter(source)-Strecke eines MOS-j| Transistors wird ohne Strom nur durch die Steuer-,A 1. Schaltungsanordnung für einen elektroni- spannung gesteuert, wobei eine ausgezeichnete Tren-'! sehen Koppelpunkt aus MOS-Feldeffekt-Tran- 5 nung der Steuerschaltung von der gesteuerten Schal-, {;| sistoren, die von ihnen zugeordneten Flipflop- tung erreicht wird. Nebenbei bemerkt, ist der Wider-^ Schaltungen gesteuert werden, für Fernmelde-, stand der Kollektor-Emitter-Strecke bei einem Tran-~| insbesondere Fernsprechvermittlungsanlagen, da- sistor dieses Typs in seinem gesperrten Zustand grö-'\ durch gekennzeichnet, daß jeder Kop- ßer als 107Ohm, während er im durchgeschalteten.1 pelpunkttransistor (Q) große Kristallabmessungen 10 Zustand zwischen 10 und 300 Ohm beträgt. Dadurch1^ und eine dementsprechend große Steuerelektro- wird eine geeignete Arbeitsweise erzielt, wobei aller-den-Substrat-Kapazität (Cgi) aufweist, daß seine dings einige Vorsichtsmaßnahmen ergriffen werden Steuerelektrode mit einer der Elektroden der ge- müssen. Ein weiterer Vorteil eines Koppelfeldes mit steuerten Strecke eines ihm individuell zugeord- Koppelpunkten aus MOS-Transistoren besteht darin, neten, kleine Kristallabmessungen aufweisenden 15 daß die Auswahl- und Steuerschaltungen ebenfalls und normalerweise leitend gesteuerten MOS- mit MOS-Transistoren aufgebaut werden können, Transistors (Ql) verbunden ist, daß die andere was die aktiven Elemente und die Widerstände be-Elektrode der gesteuerten Strecke dieses MOS- trifft. Daraus ergibt sich, daß Koppelmatrizen mit Transistors (Q 1) über eine Steuerader (w) an den einer Größe von 4 · 2, 4 · 4, 4 · 8 usw. Koppelpunk-1-Ausgang der zugeordneten Flipflop-Schaltung so ten in der Form monolithischer integrierter Schal- (W) angeschlossen ist und daß der. MOS-Tran- tungen aufgebaut werden können, die bekanntlich sistor (Q 1) für eine solche Dauer sperrbar ist, einige Hundert MOS-Transistoren aufweisen können, daß in ihr die Aufrechterhaltung des vor der Im französischen Patent 1555 813 (entsprichtSperrung angetroffenen Schaltzustandes des züge- deutscher Nachanmeldung P 18 13 580.3) ist eine ordneten Koppelpunkttransistors durch die La- 35 Schaltungsanordnung für ein elektronisches Koppeldung der Steuerelektroden-Substrat-Kapazität feld mit Koppelpunkten aus MOS-Feldeffekt-Trandieses Koppelpunkttransistors gewährleistet ist. sistoren beschrieben, die von ihnen zugeordneten
- 2. Schaltungsanordnung für eine elektronische Flipflop-Schaltungen derart gesteuert werden, daß Koppelmatrix nach Anspruch 1, dadurch gekenn- bei Rückstellung einer Flipflop-Schaltung an einem zeichnet, daß die Steuerelektroden aller zwischen 30 ihrer Eingänge in den Ruhezustand mittels eines Koppelpunkttransistoren und Flipflop-Schaltun- Durchschaltesignals der entsprechende Transistor zügen angeordneter MOS-Transistoren (Q 1) an eine nächst sperrbar ist und dann bei Ansteuerung eines gemeinsame Steuerader (e) angeschlossen sind, anderen Eingangs der Flipflop-Schaltung über eine daß' die Flipfiop-Schaltungen (Wjk) ein Schiebe- Verknüpfungsschaltung der Transistor durchschaltregister (RW) bilden, welches bei einer Koppel- 35 bar ist, wobei diese Verknüpfungsschaltung das die punktneueinstellung seine gespeicherte Informa- Durchschaltung bewirkende Signal abhängig vomJ tion einem Markierer übergibt und nach Verän- gleichzeitigen Empfang eines den Freizustand der zu, J derung dieser Information im Markierer die ge- belegenden Verbindungsleitung kennzeichnenden Si-' ' '* änderte Information wieder speichert, und daß gnals, eines Auswahlsignals und des verzögerten·* die genannten MOS-Transistoren (Q 1) für die 40 Durchschaltesignals abgibt.Dauer der Informationsausspeicherung, -verarbei- Im französischen Zusatzpatent 94 440 zu dem ge-tung und -einspeicherung mittels eines entspre- nannten französischen Patent ist eine Koppelmatrixchenden Potentials auf der gemeinsamen Steuer- mit m vertikalen und η horizontalen Matrixleitungen„ ; ader (e) gesperrt werden. gezeigt. An jeden Kreuzpunkt einer vertikalen Ma-
- 3. Schaltungsanordnung nach Anspruch 1 45 trixleitung / und einer horizontalen Matrixleitung k oder 2, dadurch gekennzeichnet, daß die durch- ist eine Koppelpunktanordnung Xjk aus MOS-Tranzuschaltende Verbindungsleitung mehr als eine sistoren angeordnet, die Schaltelemente (Koppel-Ader aufweist, daß jeder Ader ein Koppelpunkt- punkttransistoren) zur Herstellung einer Verbindung transistor mit großen Kristallabmessungen züge- zwischen einer Vertikalen und einer Horizontalen ordnet ist und daß jeweils die Steuerelektroden 50 und eine Flipflop-Schaltung aufweist, welche diese aller je Koppelpunkt vorgesehener Koppelpunkt- Schaltelemente im geschlossenen oder offenen Zutransistoren mit der betreffenden Elektrode eines stand hält. Für die Auswahl der Koppelpunkte köneinzelnen MOS-Transistors (Q 1) verbunden sind. nen zwei Schieberegister vorgesehen sein, von denendas eine m Stufen aufweist und an die vertikalen Ma-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR6944164A FR2071181A6 (de) | 1969-12-19 | 1969-12-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2061990A1 DE2061990A1 (de) | 1971-06-24 |
DE2061990B2 true DE2061990B2 (de) | 1974-05-02 |
DE2061990C3 DE2061990C3 (de) | 1974-11-21 |
Family
ID=9044881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2061990A Expired DE2061990C3 (de) | 1969-12-19 | 1970-12-16 | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
Country Status (12)
Country | Link |
---|---|
US (1) | US3651467A (de) |
JP (1) | JPS5032161B1 (de) |
AT (1) | AT317309B (de) |
BE (1) | BE760443R (de) |
CH (1) | CH548721A (de) |
DE (1) | DE2061990C3 (de) |
ES (1) | ES386580A1 (de) |
FR (1) | FR2071181A6 (de) |
GB (1) | GB1287374A (de) |
IT (1) | IT993515B (de) |
NL (1) | NL7018472A (de) |
ZA (1) | ZA707783B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2608171A1 (de) * | 1975-02-28 | 1976-09-16 | Hitachi Ltd | Sprechweg-anordnung |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2155120A5 (de) * | 1971-10-08 | 1973-05-18 | Labo Cent Telecommunicat | |
DE2163721C3 (de) * | 1971-12-22 | 1982-03-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Ansteuerschaltung für ein Koppelvielfach mit matrixförmig in Zeilen und Spalten angeordneten MOS-Transistoren als Halbleiter-Koppelpunkte |
NL7408823A (de) * | 1974-07-01 | 1974-09-25 | ||
US4075606A (en) * | 1976-02-13 | 1978-02-21 | E-Systems, Inc. | Self-memorizing data bus system for random access data transfer |
DE3534181C2 (de) * | 1985-09-25 | 1994-07-14 | Siemens Ag | Schalter-Chip und Anwendung des zwei Schalter aufweisenden Schalter-Chip |
LU86660A1 (de) * | 1986-02-14 | 1987-05-04 | Siemens Ag | Breitbandsignal-raumkoppeleinrichtung |
LU87566A1 (de) * | 1989-03-22 | 1990-01-08 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
DE4141183A1 (de) * | 1991-12-13 | 1993-06-17 | Stefan Ulreich | Elektronische koppelfeldanordnung |
US5760603A (en) * | 1996-10-10 | 1998-06-02 | Xilinx, Inc. | High speed PLD "AND" array with separate nonvolatile memory |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1167397A (en) * | 1967-07-21 | 1969-10-15 | Telephone Mfg Co Ltd | Improvements in or relating to Control Means for Transistor Switching Circuits |
-
1969
- 1969-12-19 FR FR6944164A patent/FR2071181A6/fr not_active Expired
-
1970
- 1970-11-18 ZA ZA707783A patent/ZA707783B/xx unknown
- 1970-12-03 US US94839A patent/US3651467A/en not_active Expired - Lifetime
- 1970-12-16 IT IT33066/70A patent/IT993515B/it active
- 1970-12-16 DE DE2061990A patent/DE2061990C3/de not_active Expired
- 1970-12-17 BE BE760443A patent/BE760443R/xx active
- 1970-12-17 CH CH1869570A patent/CH548721A/de not_active IP Right Cessation
- 1970-12-17 GB GB59932/70A patent/GB1287374A/en not_active Expired
- 1970-12-18 NL NL7018472A patent/NL7018472A/xx not_active Application Discontinuation
- 1970-12-18 JP JP45113168A patent/JPS5032161B1/ja active Pending
- 1970-12-18 AT AT1140870A patent/AT317309B/de not_active IP Right Cessation
- 1970-12-18 ES ES386580A patent/ES386580A1/es not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2608171A1 (de) * | 1975-02-28 | 1976-09-16 | Hitachi Ltd | Sprechweg-anordnung |
Also Published As
Publication number | Publication date |
---|---|
AT317309B (de) | 1974-08-26 |
JPS5032161B1 (de) | 1975-10-18 |
IT993515B (it) | 1975-09-30 |
ES386580A1 (es) | 1973-03-16 |
CH548721A (de) | 1974-04-30 |
US3651467A (en) | 1972-03-21 |
ZA707783B (en) | 1971-08-25 |
FR2071181A6 (de) | 1971-09-17 |
BE760443R (fr) | 1971-06-17 |
NL7018472A (de) | 1971-06-22 |
GB1287374A (en) | 1972-08-31 |
DE2061990C3 (de) | 1974-11-21 |
DE2061990A1 (de) | 1971-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE1817510A1 (de) | Monolythischer Halbleiterspeicher | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2018473A1 (de) | Binär logischer Schaltkreis, insbesondere zur Durchführung einer programmierten Fo Igeschaltung | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE1474457B2 (de) | Speicher mit mindestens einem binaerspeicherelement in form einer bistabilen schaltung | |
EP1174882A1 (de) | MRAM-Anordnung | |
DE2432684B2 (de) | ||
DE2061990C3 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE1474388B2 (de) | Schieberegisterspeicherstufe mit feldeffekttransistoren | |
DE1813580C3 (de) | Schaltungsanordnung für einen elektronischen Koordinatenkoppler in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
DE2329009A1 (de) | Logische schaltung aus bistabilen widerstaenden | |
DE2163721C3 (de) | Ansteuerschaltung für ein Koppelvielfach mit matrixförmig in Zeilen und Spalten angeordneten MOS-Transistoren als Halbleiter-Koppelpunkte | |
DE3004565C2 (de) | Integrierte digitale Halbleiterschaltung | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE1918667A1 (de) | Datenspeicher mit Dioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |