DE2454427C2 - Assoziativspeicher - Google Patents

Description

Die Erfindung betrifft einen Assoziativspeicher unter Verwendung vor. Speicherzellen mit Feldeffekt-Transistoren nach dem Oberbegriff des PA 1

Ein Assoziativspeicher zur Speicherung digitaler Daten unterscheidet sich von einem herkömmlichen Speicher dadurch, daß beim letzteren ein Datenwort durch die Angabe der Adresse der Speicherzelle adressiert wird, wohingegen in einem Assoziativspeicher ein Datenwort durch die Angabe wenigstens eines Teils eines Kennworts bzw. des Wortinhaltes adressiert wird. Ein derartiger Assoziativspeicher ist z.B. im Taschenbuch der Nachrichtenverarbeitung von K Steinbuch auf Seite 653 im Prinzip beschrieben. Bei der üblichen Form eines Assoziativspeichers wird das Suchwort in die Bitpositionen eines Eingangsregisters

■*5 gesetzt, die den Bitpositionen der Kennworte im Speicher entsprechen, wonach das Suchwort mit den Kennworten entweder parallel oder in Serie verglichen wird. Die Datenwörter, die an den entsprechenden Bitpositionen mit den Suchwftrtern übereinstimmen.

V) werden markiert und nachträglich einzeln (eines nach dem anderen) in ein Ausgangsregister ausgelesen Da bei Assoziativspeichern eine sogenannte Suchoperation stattfindet, die mi! einer Vergleichsoperation unmittelbar verbunden ist. sollte eine as.ioziative Speicherzelle normalerweise eine derartige Suchoperation ermöglichen, ohne, daß der gespeicherte Inhalt gestört oder zerstört wird.

Eine Speicherzelle, die nun dafür geeignet ist und drei stabile Zustände einnehmen kann, ist in der britischen Patentschrift 11 27 270 beschrieben. Der Aufwand dieser darin beschriebenen Speicherielle ist jedoch sehr hoch, so daß eine praktische Anwendung im allgemeinen nicht attraktiv ist, Um diesen Aufwand zu verringern, ist bereits in der deutschert Öffenlegungsschrift 20 57 124 eine assoziative Speicherzelle Vorgeschrieben, die mindestens aus einem Ein-Emittertransi· stör, der direkt kreuzgekoppelf mit einem DoppeU Emittertransistor ist, besteht. Diese Speicherzelle kann

in einen sogenannten ^-Zustand versetzt werden, wenn der genannte Ein-Emittertransistor leitend ist. Aus dieser genannten Offenlegungsschrift ist auch noch bekannt, die Assoziativspeicherzellen aus zwei direktkreuzgekoppelten Doppel-Emittertransistoren aufzubauen. Auch diese Version ist jedoch zu aufwendig, um praktisch eingesetzt werden zu können. Hinzu kommt noch, daß diese Schaltungen den Nachteil haben, daß das Übereinstimmungssigtial bei der Suchoperation relativ stark gestört ist, weshalb an die Leseverstärker extrem hohe Anforderungen gestellt werden.

Es wurde deshalb durch die deutsche Offenlegungsschrift 21 55 983 eine weitere assoziative Speicherzelle bekannt, die keine Doppel-Emitterstrukturen aufweist und dadurch charakterisiert ist, daß die Basis des einen kreuzgekoppelten Transistors mit dem Emitter eines Transistors verbunden ist, dessen Kollektor mit der Wortsuchleitung und dessen Basis mit der Suchleseleitung verbunden ist, mit denen emitterseitig jeweils ein weiterer Transistor verbunden ist. Auch diese Speicherzelle weist einen zu hohen Aufwand an Schaltmitteln auf, um für den praktischen Einsaiz in Assoziativspeichern interessant zu sein.

Bei nichtassoziativen Speichern, d. h. Speichern, die mit X-Y-Adressen adressiert werden, hat sich in letzter Zeit die sogenannte kapazitive Ein-FET-Speicherzelle durchgesetzt, weil sie einen extrem niedrigen Platzbedarf in integrierter Technik aufweist. Diese Speicherzelle ist durch die deutsche Patentschrift 17 74 482 bekannt geworden. Gemäß dieser Patentschrift besteht jede Speicherzelle aus einem Feldeffekt-Transistor und einem Kondensator, der mit dem Anschluß desselben Feldeffekt-Transistors verbunden ist. Die Torelektrode ist mit der Wortleitung, der Quellenanschluß mit der Bitleitung und der Trägerschichtanschluß mit einer Bezugsspannungsquelle verbunden und die Bitleitung dient beim Lesevorgang als Abfrageleitung. Diese Speicherzelle weist vor allem den Vorteil auf. daß in integrierter Technik der Platzbedarf äußerst gering ist und daß trotz notwendiger Regenerierung des Speicher-Inhalts wegen der abnehmenden Ladung in der Kapazität die Lese-Schreibzyklen sich im Bereich von 120 Nanosekunden bewegen.

Der Erfindung liegt die Aufgabe zugrunde, einen Assoziativspeicher mit Speicherzellen aus Feldeffekt Transistoren mit in Reihe liegendem Kondensator zu schaffen und zwar so, daß der geringe Platzbedarf von den bisher bekannt gewordenen Speicher/eilen dieses Typs auch bei assoziativer Betriebsweise erhalte» bleibt.

Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichendes Patentanspruchs I.

Der Vorteil der vorliegenden Lösung besteht vor allem darin, daß einmal bereits hergestellte Speicherebenen mit kapazitiven Ein-FET-Speicherzellen nicht geändert zu werden brauchen, wenn sie als Assoziativspeicher eingesetzt werden, obwohl sie dafür /unärhst nicht vorgesehen waren. Außerdem wird eine Kleinheit der Speicherzelle erreicht, die bisher bei assoziativen Speicherzellen für nicht möglich gehalten wurde

Die Erfindung wird nun anhand von in den

Zeichnungen dargestellten Ausführungsbeisp'den naher beschrieben, Es zeigen

Fig; IA bis IC Schaltbilder, anhand denen die Operation gemäß der vorgeschlagenen Lösung erklärt wird (A Zellenanordnung, B Abfrage nach »0«, C Abfrage nach»i«);

F ί g. 2A ^2C eine spezielle Schaltungsanordnung, mit der die Wiedereinschrt/bzeit halbiert wird (A Zeilenanqrdnung, B Abfrage nach »0«, C Abfrage noch »!«).

F i g. 3 ein weiteres Ausführungsbeispiel eines assoziativen Speichers und

Fig.4 ein Ausführungsbeispiel mit nur einem Feldeffekt-Transistor für ein gespeichertes Bit

Die in Fig. 1 dargestellte Schaltung stellt einen Ausschnitt aus einem Speicher dar, dessen Speicherzellen aus integrierten Feldeffekt-Transistoren bestehen, die mit jeweils einem Kondensator in Reihe geschaltet sind. Für eine assoziative Operation dieses Speicher bilden jeweils zwei Feldeffekt-Transistoren eine Speicherzelle, d.h., daß sie mit den zugehörigen Kondensatoren entweder eine Eins oder eine Null speichern können. Wie aus der Schaltung zu sehen ist, ist die Wortleitung WL(i) mit einer Elektrode jedes Feldeffekt-Transistors in einer Reihe des Speichers verbunden. Auf der rechten Seite dieser Wortleitung WL(i) liegt ein nicht dargestellter und an sich bekannter Abtastverstärker mit Verriegelungseigenschaft, d. h, daß eine von dieser Schaltung abgefühlte Information verstärkt und dann verriegek bz" festgehalten wird. Um die in Fig.! dargestellte S«.hs'tungsanordnung assoziativ betreiben zu können, sind für eine Bitposition (j) zwei Abfrageleitungen QQ und Q\ vorgesehen. Somit bilden die zwei linken Feldeffekt-Transistoren in der Fig. IA eine Speicherzelle und die zwei rechten Feldeffekt-Transistoren eine weitere Speicherzelle für die Bitposition (j+ I).

Da angenommen wird, daß am gezeigten Knotenpunkt zwischen Feldeffekt-Transistoten und Kondensatoren beim linken Feldeffekt-Transistor für die Bitposition (j) 8 Volt vorliegen und am Knotenpunkt des rechten Feldeffekt-Transistors für diese Bitposition 0 Volt, soll dies im vorliegenden Beispiel bedeuten, daß in dieser Speicherzelle eine Null gespeichert ist. D>e Knotenpunkte der beiden Transistoren der Bitposition (7+1) sind gerade umgekehrt aufgeladen, d.h.. am Knotenpunkt des linken Feldeffekt-Transistors liegen Null Volt und am Knotenpunkt des rech'en Fr'deffekt-Transistors liegen 8 Volt, was einer gespeicherten Eins entspricht. Die Schaltungsanordnung nacn Fig. IA b-nötigt zur Speicherung eines Bits deshalb zwei Tranisstoren, um beim Suchen und Auslesen die gespeicherte Information nicht zu zerstören.

Vor jeder Suchoperation mit Hilfe der Abfrageleitungen QO und Q\ werden die Wortleuungen WlJt) auf ein neutrales Potential V„ gebracht, das im vorliegenden Beispiel bei etwa 4 Volt liegt. Dies ist gleich der Hälfte des Poteniials K min. das dem minimalen Potential an einem Kondensator für eine gespeicherte Eins entspricht

Fur eine Suchoperation an einer Bitstelle mit einem Schlüsselwort oder Konnwortwert von 0 bis 1 wird die entsprechende Abfrageleitung QO oder Q\ auf das Porential V_n gepulst. Nur in dem Falle, in dem eine Eins gespeichert ist ukI das Abfragebit ist eii.o Null, odor in dem eine Null gespeichert ist und das Abfragebit ist enc Plins, wird einer der der Zelle zugehörigen Feldeffekt Transistoren leitend und damit die Wortleitutig entladen. Das c.idurch hervorgerufene Absinken des PotentiaL· auf der Wortleitung W/(ι) zeigt an. daß das abgefragte Wort an dieser Bitstelle nicht mit dem Schlüssel- oder Kennwort übereinstimmt. Stimmt hingegen das eingespeicherte und abzufragende Wort mit dem Schlüssel- oder Kennwort überein, dann tritt auf der zugehörigen Wovtleitung WL(i) kein Absinken der Spannung ein. Der bereits genannte und nicht dargestellte Abfühlverstärkur kann dieses Absinken

zu entladen. Die Regeneration der linken Zelle und das Wiedereinsehreiben der rechten Zelle kann zu demselben Zyklus erfolgen. So ist es möglich, mit der Schaltung nach den Fig.2A bis 2C die erforderlichen Regenerations-Operationen in einer assoziativ betriebenen Speicheranordnung nur in B Zyklen durchzuführen.

In Fig.3 ist ein weiteres Ausführungsbeispiel für einen assoziativen Speicher, der zur Speicherung eines Bits zwei Feldeffekt-Transistoren mit in Reihe geschalteten Kondensatoren verwendet, dargestellt.

Wie aus der linken Speicherzelle in Fig.3 zu sehen ist, liegen die Knotenpunkte zwischen den Kondensatoren und Feldeffekt-Transistoren bei einer gespeicherten Null für eine Speicherzelle auf folgenden Potentialen:

Der Knotenpunkt am linken Transistor liegt auf 8 Volt und der Knotenpunkt am rechten Transistor auf 0 Volt. Für eine gespeicherte Eins wie in der rechten Speicherzelle in F i g. 3 liegt der linke Knotenpunkt auf 0 Volt und der rechte Knotenpunkt auf 8 Volt. Zum Unterschied zu den Schaltungsanordnungen nach Fig. 1 und 2 sind die zwei einer Speicherzelle zugehörigen Feldeffekt-Transistoren nicht an einer gemeinsamen Wortleitung angeschlossen, sondern an zwei Wortleitungen, die ein Paar bilden. Außerdem ist die Steuerelektrode eines jeden Feldeffekt-Transistors mit einer Abfrageleitung, nämlich der Abfrageleitung Q 0 oder Q1 verbunden.

Außerdem sind die beiden genannten Wortleitungen an zw-ii verschiedene Anschlüsse des Abfühlverstärkers mit Verriegelungseigenschaft angeschlossen.

Ähnlich wie in F i g. 1 wird die Suchoperation dadurch durchgeführt, daß entweder die Leitung QO (wenn das Schlüssel- oder Kennwortbit »0«) oder die Leitung Q1 (wenn das Schlüssel- oder Kennwortbit »1« ist) auf V₁.

gepulst und wie in der Schaltung nach Fi g. 2 wird das Pulsen der Leitungen QO und Q\ zu verschiedenen Zeiten durchgeführt. Das Regenerieren nach einer Suchoperation kann dadurch erfolgen, daß der mit den zwei Wortleitungen verbundene Abfühlverstärker mit Verriegelungseigenschaft diese beiden dann komplementär treibt. Von jeder Zelle wird die nicht abgefragte Zellenhälfte zuerst ausgelesen und anschließend werden die beiden Zellenhälften wieder eingeschrieben.

Es hat sich jedoch herausgestellt, daß es auch Fälle der Anwendung gibt, wo gewöhnlich nur ein und derselbe Schlüssel bzw. ein Kennwort für eine Abfrage verwendet wird. Daraus ergibt sich, daß es für solche Fälle nicht erforderlich ist, ein Wiedereinschreiben der Informationen zum Regenerieren des Speicherinhalts

so nach einer Abfrage der Zellen vorzunehmen. In diesem Fall ist es möglich, auch bei der assoziativen Operation eine Speicherzelle mit nur einem Feldeffekt-T'insistor mit in Reihe geschaltetem Kondensator für ein gespeichertes Bit zu verwenden Diese Möglichkeit ist in F i g. 4 dargestellt.

Um die Verwendung von nur einem Feldeffekt-Transistor mit in Reihe geschaltetem Kondensator pro Bit in einer assoziativen Speicheranordnung zu ermöglichen, ist es erforderlich, eine spezielle Methode für das Einschreiben von Daten in den Speicher anzuwenden. Die Bits einer Bitposition aller Wörter werden gleichzeitig eingeschrieben und die Bitpositionen werden nacheinander angesteuert Außerdem wird für eine Bitposition, die später mit einem Schlüssel- oder

55 Kennwortbit »1« abgefragt wird, der wahre Wert des Bits angelegt. Für eine Bitposition, die mit einem Schlüsse!- bzw. Kennwortbk des Wertes »0« abgefragt dargestellten Abfühlverstärker entweder zu laden oder wird, wird der Komplementwert des Bits angelegt. Die

bzw. Nichtabsinken des Wortleitungspotentials erkennen und die nachgeschaltete Verriegelungsschaltung entsprechend einstellen. Wie in Fig. IB und Fig. IG gezeigt, für die Abfrage einer »0« bzw. einer »1« wird ein von 0 auf V_n (Av) gehender Impuls an die Abfragclcitung QO bzw. Q 1 gelegt. Die Kreuzchen und die Pfeile zeigen den Zustand der Transistoren während der Abfrage. Die Kreuzchen bedeuten den weiterhin gesperrten Zustand und die Pfeile bedeuten eine Entladung der Wortleilung, d. h. einen Stromfluß durch den entsprechenden Feldeffekt-Transistor zum Kondensator.

Nach der Suchoperation ist es erforderlich, für die Kondensatoren der abgefragten Speicherzellenhälfte die ursprüngliche Ladung wieder herzustellen. Dies wird für jede Bitposition in zwei Zyklen durchgeführt: ein Zyklus für das Auslesen des gespeicherten Inhalts aus der nicht abgefragten Zellenhälfte und ein zweiter Zyklus für das Wiedereinsehreiben der Information in die Zeile. Für eine asso7'at'^ve Sppirhprnnnrdniing mit IVWorten zu je B Bitpositionen, die aus zweimal IVx B FET-Transistoren und Kondensatoren aufgebaut ist. werden zum Wiedereinschreiben 2 χ B-Zyklen benötigt.

Um diese Zeit auf die Hälfte zu reduzieren, wird im nachfolgenden ein weiteres Ausführungsbeispiel der Speicherzellenanordnung anhand der Fig. 2A bis 2C beschrieben. Die Schaltung nach F i g. 2 benützt, wie in Fig. 1, zur Assoziativbetriebsweise wieder zwei Transistoren pro Bitpositionen, jedoch sind beim Speicher nach den F i g. 2A bis 2C drei senkrechte Leitungen B. Q und P pro Bitspalte vorgesehen. Die Leitung B dient zum normalen Lesen und Schreiben der linken Zellenhälfte, die Leitung Q dient für die Abfrage und das Lesen sowie das Wiedereinsehreiben der rechten Hälfte und die Leitung P dient zum Pulsen. Im Gegensatz zu Fig. 1 liegen an den Knotenpunkten der beiden Speicherzellenhälften gleiche Potentiale. z.B. OV für »0« oder8 V für»!«.

Im Normalzustand befinden sich die Leitungen B, Q und P auf einem Pegel von 0 Volt. Vor einer Abfrage wird die entsprechende Wortleitung auf V_n, im vorliegenden Fall 4 Volt gebracht (siehe Fig. 2B und 2C). Während der Abfrage wird die Leitung Q auf 1,5 χ V_n gepulst, was einer Spannung von 6 Volt in dem Ausführungsbeispiel nach F i g. 2 entspricht Die Leitung P wird auf + V_n. im vorliegenden Beispiel auf 4 Volt, getrieben, wenn das Schlüssel- oder Kennwortbit »0« ist oder auf - V₀, im vorliegenden Beispiel -4 Volt wenn das Schlüssel- oder Kennwortbit »1«ist. Dabei ist darauf zu achten, daß das Pulsen für die Nullabfrage und für die Einsabfrage zu separaten Zeiten erfolgt Wie aus Fig. 2B und 2C zu ersehen ist wird im Falle einer Obereinstimmung des gespeicherten Bits mit dem entsprechenden Bit des Schlüssel- oder Kennworts die Wortleitung auf V_n bleiben, während im Falle einer Nichtübereinstimmung ein positives oder ein negatives Signal auf der Wortleitung auftritt Der nicht dargestellte Abfühiverstärker an der Wortleitung WL(i) empfängt das Übereinstimmungs- oder Nichtübereinstimmungssigna] und stellt davon abhängig sich selbst oder daran angeschlossene Verriegelungsschaltungen, die nicht dargestellt sind, entsprechend ein. Nach der Abfrage wird zur Regeneration der Speicherzelle erst die nicht abgefragte linke Zellenhälfte ausgelesen. Durch Pulsen der Leitung Q wird der rechte Speicherzellen-Feldeffekt-Transistor eingeschaltet, um den rechten Kondensator gleichzeitig mit dem linken über den nicht

Abfrageoperation wird darin gem. Fig.4 dadurch erreicht, daß die Leitungen Q aller abzufragenden Bilposilioneii auf V_n gesetzt werden- Nur bei völliger ÜbcreinstimriiUiig des Schlüssel' bzw. Kennwortes mit den abgefragten Bits wird auf der Wörtleitung kein Signal auftreten. Dies wird von dem nicht dargestellten angeschlossenen Abfühlverslärker entsprechend ausgewertet.

Es soll noch darauf hingewiesen werden, daß es auch

möglich ist, ein Wort in einen Speicher dadurch einzuschreiben, daß die Wortleilung auf ganz normale Art und Weise, d. h. nicht assoziativ, sondern normal adressiert wird. Die adressierte Wortleitung wird sequentiell mit »I« und »0« (8 Volt und 0 Volt) geladen und die Schlüssel- bzw. Kennworfbits »I« und «0« werden den Abfrageleitungen Q\ und QO ebenfalls in dieser Folge zugeführt.

Hierzu 3 Blatt Zeichnungen

»0 217/241

Claims (9)

Patentansprüche:

1. Assoziativspeicher unter Verwendung von Speicherzellen mit Feldeffekttransistoren, die in Kreuzungspunkten von Wortleitungen und zwei Abfrageleitungen liegen, die heim Suchvorgang mit Impulsen beaufschlagt werden, die den an dem Assoziativspeicher anliegenden Schlüssel- oder Kennwort-Bits entsprechen, und bei dem eine Signaländerung auf der zugehörigen, pro Wort vorhandenen Übereinstimmungs-Anzeigeleitung als Anzeige für eine Obereinstimmung oder Nichtübereinstimmung mit dem (den) gespeicherten Bit(s) hervorgerufen wird, dadurch gekennzeichnet,

daß die Speicherzellen zur Speicherung eines Bits aus mindestens einem Feldeffekttransistor mit in Reihe geschaltetem Kondensator aufgebaut sind,
daß die dem Kondensator entgegengesetzte Elektrode des Feldeffekttransistors mit der Wortleitung (WL(i)) verbunden ist, daß die Torelektrode dieses Feldeffekttransistors mit einer der Abfrageleitungen (Q 0 oder Q1) verbunden ist

2. Assoziativspeicher nach Anspruch 1, dadurch gekennzeichnet, daß pro Bitposition zwei Transistoren mit jeweils einem in Reihe geschalteten Kondensator vorhanden sind, die einen zueinander inversen Zustand haben.

3. Assoziativspeicher nach Anspruch 2, dadurch gekennzeichnet, daß Torelektroden der Feldeffekt-Transistoren mit der Abfrageleitung (Q) und deren nicht mit dem Kondensator . .rbundene Elektroden mit einer Wortleiiung fWL(i)) verbunden sind und daß die Abfrageleitungen (Q) ils Null-Abfrageleitung (QQ) und als Eins-Abfrageleitung (Cl) ausgeführt sind und daß an den Knotenpunkten zwischen den Kondensatoren und den Feldeffekt-Transistoren in der Speicherzelle jeweils unterschiedliche Potentiale (8 V und 0 V) anliegen.

4. Assoziativspeicher nach Anspruch 3. dadurch gekennzeichnet, daß dem Abfragezyklus ein Regenerationszyklus folgt.

5 Assoziativspeicher nach Anspruch 1. dadurch gekennzeichnet, daß die Speicherzelle aus zwei Feldeffekt-Transistoren mit jeweils in Reihe geschalteten Kondensatoren gebildet wird, wobei der eine Kondensator mit seinem anderen Ende an einem festen Potential (z. B. Masse) liegt und der andere Kondensator an einer gepulsten Leitung (P) angeschlossen ist, daß der zu diesem Kondensator gehörende Feldeffekt-Transistor mit seiner Torelektrode an der Abfrageleitung (Q) angeschlossen ist Und daß der andere Feldeffekt-Transistor mit seiner Torelektrode an einer dritten Leitung (B) angeschlossen ist und daß die mit dem Kondensator nicht In Verbindung stehenden Elektroden beider Transistoren mit der Wortleitung 'Wi/^verbunden sind.

6 Assoziativspeicher nach Anspruch 1. dadurch gekennzeichnet, daß die beiden eine Speicherzelle bildenden Feldeffekt-Transistoren mit einem zu einem Wort gehörenden Wortleitungspaar (Fig,3) verbunden sind und zwar so, daß jeder der die Speicherzelle bildenden Feldeffekt-Transistoren mit einem der iriversen Anschlußpunkte eines Abfühl-Verstäfkefs (L) verbunden ist, daß die Torelektrode des einen Transistors mit der Null-Äbfnigeleililng und die Torelektrode des anderen Transistors mit

der Eins-Abfrageleitung verbunden ist und daß die Knotenpunkte zwischen den Kondensatoren und Feldeffekt-Transistoren einer Zelle auf unterschiedlichem Potential liegen.

7. Assoziativspeicher nach Anspruch 1, dadurch gekennzeichnet, daß für nichtzerstörungsfreies Auslesen nur ein Transistor mit in Reihe geschaltetem Kondensator für eine Bitposition vorhanden ist, daß die Transistor-Elektrode, die nicht mit dem Kondensator verbunden ist, mit der Wortleitung verbunden ist und die Torelektrode mit einer Abfrageleitung.

8. Assoziativspeicher nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß beim Einspeichern von Daten die Bits e^;ner Bitposition aller Wörter gleichzeitig eingeschrieben werden und die Bitpositionen nacheinander angesteuert werden.

9. Assoziativspeicher nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß beim Einspeichern von Daten die wahren Werte der Bits an einer Bitposition aller Wörter eingeschrieben werden, wenn diese Bitposition später mit einem Schlüsseloder Kennwonbit »1« abgefragt wird und daß die Komplementärwerte der Bits einer Bitposition aller Wörter eingeschrieben werden, wenn diese Bitposition mit »1« abgefragt wird.