DE2454427A1 - Assoziativspeicher - Google Patents

Assoziativspeicher

Info

Publication number
DE2454427A1
DE2454427A1 DE19742454427 DE2454427A DE2454427A1 DE 2454427 A1 DE2454427 A1 DE 2454427A1 DE 19742454427 DE19742454427 DE 19742454427 DE 2454427 A DE2454427 A DE 2454427A DE 2454427 A1 DE2454427 A1 DE 2454427A1
Authority
DE
Germany
Prior art keywords
line
field effect
associative memory
capacitor
search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742454427
Other languages
English (en)
Other versions
DE2454427C2 (de
Inventor
Claus Dr Ing Schuenemann
Frank Dr Ing Tsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2454427A priority Critical patent/DE2454427C2/de
Priority to FR7530580A priority patent/FR2291576A1/fr
Priority to US05/620,481 priority patent/US4023147A/en
Priority to JP50129393A priority patent/JPS5916359B2/ja
Publication of DE2454427A1 publication Critical patent/DE2454427A1/de
Application granted granted Critical
Publication of DE2454427C2 publication Critical patent/DE2454427C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Memories (AREA)

Description

Aktenzeichen der Anmelderin: GE 973 O32
!Assoziativspeicher
'Die Erfindung betrifft einen Assoziativspeicher unter Verwendung ',von Feldeffekt-Transistoren mit in Reihe geschaltetem Kondensator zur eigentlichen Informationsspeicherung.
'Ein Assoziativspeicher zur Speicherung digitaler Daten unterschei- ; jdet sich von einem herkömmlichen Speicher dadurch, daß beim letzter jren ein Datenwort durch die Angabe der Adresse der Speicherzelle
ι ■- - ■
!adressiert wird, wohingegen in einem Assoziativspeicher ein Da- : jtenwort durch die Angabe wenigstens eines Teils eines Kennworts : 'bzw. des Wortinhaltes adressiert wird. Ein derartiger Assoziativjspeicher ist z.B, im Taschenbuch der Nachrichtenverarbeitung von ;K. Steinbuch auf Seite 653 im Prinzip beschrieben. Bei der übIiichen Form eines Assoziativspeichers wird das Suchwort in die Bitjpositionen eines Eingangs registers gesetzt, die den Bitpositionen !der Kennworte im Speicher entsprechen, wonach das Suchwort mit den Kennworten entweder parallel oder in Serie verglichen wird. Die Datenwörter, die an den entsprechenden Bitpositionen mit den Suchwörtern übereinstimmen, werden markiert und nachträglich einzeln (ein nach dem anderen) in ein Ausgangsregister ausgelesen. Da bei Assoziativspeichern eine sogenannte Suchoperation stattfindet, die mit einer Vergleichsoperation unmittelbar verbunden ist, Rollte eine assoziative Speicherzelle normalerweise eine derartige uchoperation ermöglichen, ohne, daß der gespeicherte Inhalt ge-
609821/0533
245442?
stört oder zerstört wird.
Eine Speicherzelle, die nun dafür geeignet ist und drei stabile Zustände einnehmen kann, ist in der britischen Patentschrift i
1 127 270 beschrieben. Der Aufwand dieser darin beschriebenen Speicherzelle ist jedoch sehr hoch, so daß eine praktische Anwendung im allgemeinen nicht attraktiv ist. Um diesen Aufwand zu verringern, wurde bereits in der deutschen Offenlegungsschrift :
2 O57 124 eine assoziative Speicherzelle vorgeschlagen, die minder, stens aus einem Ein-Emittertransistor, der direkt kreuzgekoppelt i mit einem Doppel-Emittertransistor ist, besteht. Diese Spei eher ze 1-)· le kann in einen sogenannten X-Zustand versetzt werden, wenn der ' genannte Ein-Emittertransistor leitend ist. In dieser genannten ;Offenlegungsschrift wurde auch noch vorgeschlagen, die Assoziativ-; Speicherzellen aus zwei direktkreuzgekoppelten Doppel-Emittertran-j sistoren aufzubauen. Auch diese Version ist jedoch zu aufwendig, 1 ,um praktisch eingesetzt werden zu können. Hinzu kommt noch, daß j diese Schaltungen den Nachteil haben, daß das Match-Signal bei der1 Suchoperation relativ stark gestört ist, weshalb an die Leseverstärker extrem hohe Anforderungen gestellt werden. |
!Es wurde deshalb durch die deutsche Offenlegungsschrift 2 155 983
eine weitere assoziative Speicherzelle bekannt, die keine Doppel-■■Emitterstrukturen aufweist und dadurch charakterisiert ist, daß di$
j I
iBasis des einen kreuzgekoppelten Transistors mit dem Emitter eines (Transistors verbunden ist, dessen Kollektor mit der Wortsuchlei-Itung und dessen Basis mit der Suchleseleitung verbunden ist, mit j denen emitterseitig jeweils ein weiterer Transistor verbunden !ist. Auch diese Speicherzelle weist einen zu hohen Aufwand an
I Schaltmitteln auf, um für den praktischen Einsatz in Assoziativ- ', speichern interessant zu sein.
Bei nichtassoziativen Speichern, d.h. Speichern, die mit X-Y-jAdressen adressiert werden, hat sich in letzter Zeit die sogenannj te kapazitive Ein-FET-Speicherzelle durchgesetzt, weil sie einen extrem niedrigen Platzbedarf in integrierter Technik aufweist.
Diese Speicherzelle ist durch die deutsche Patentschrift 1 774 482
~ ""O"" Θ09 8 2 170 S 3 3 ~
!bekannt geworden. Gemäß dieser Patentschrift besteht jede Speicherzelle aus einem Feldeffekt-Transistor und einem Kondensator, j der mit dem Anschluß desselben Feldeffekt-Transistors verbunden 1ISt. Die Torelektrode ist mit der Wortleitung, der Quellenan-.Schluß mit der Bitleitung und der Trägerschichtanschluß mit einer •Bezugsspannungsquelle verbunden und die Bitleitung dient beim Lesevorgang als Abfrageleitung. Diese Speicherzelle weist vor al- !lern den Vorteil auf, daß in integrierter Technik der Platzbedarf Jäußerst gering ist und daß trotz notwendiger Regenerierung des Speicherinhalts wegen der abnehmenden Ladung in der Kapazität die Lese-Schreibzyklen sich im Bereich von 120 Nanosekunden bewegen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Assozia- !tiv-Speicher mit Speicherzellen aus Feldeffekt-Transistoren mit in •Reihe liegendem Kondensator zu schaffen und zwar so, daß der ge-I ringe Platzbedarf von den bisher bekannt gewordenen Speicherzellen {dieses Typs auch bei assoziativer Betriebsweise erhalten bleibt.
Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichen der Patentansprüche.
Der Vorteil der vorliegenden Lösung besteht vor allem darin, daß einmal bereits hergestellte Speicherebenen mit kapazitiven Ein-FET-Speieherzellen nicht geändert zu werden brauchen, wenn sie als Assoziativspeicher eingesetzt werden, obwohl sie dafür zunächst nicht vorgesehen waren. Außerdem wird eine Kleinheit der Speicherzelle erreicht, die bisher bei assoziativen Speicherzellen für nicht möglich gehalten wurde.
Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben. Es zeigen:
Fig. IA bis IC Schaltbilder, anhand denen die Operation gemäß der vorgeschlagenen Lösung erklärt wird (A Zellanordriung: B Abfrage nach "0", C Abfrage nach
GE 973 032 609821/0533 " "'"
245442?
Pig. 2Α - 2C eine spezielle Schaltungsanordnung,mit der die
Wiedereinschreibzeit halbiert wird (A Zellanord-Hung, B Abfrage nach "0", C Abfrage nach "1");
1^* ^ ein weiteres Ausführungsbeispiel eines assoziativen Speichers und
Fig. 4 ein Ausführungsbeispiel mit nur einem Feldeffekt-j
-Transistor für ein gespeichertes Bit !
Die in Fig. 1 dargestellte Schaltung stellt einen Ausschnitt aus ; einem Speicher dar, dessen Speicherzellen aus integrierten Feldeffekt-Transistoren bestehen, die mit jeweils einem Kondensator in Reihe geschaltet sind. Für eine assoziative Operation dieses Speicher bilden jeweils zwei Feldeffekt-Transistoren eine ι Speicherzelle, d.h., daß sie mit den zugehörigen Kondensatoren ! entweder eine Eins oder eine Null speichern können. Wie aus der Schaltung zu sehen ist, ist die Wortleitung WL(i) mit einer Elek- [ trode jedes Feldeffekt-Transistors in einer Reihe des Speichers verbunden. Auf der'rechten Seite dieser Wortleitung WL(i) liegt ein nicht dargestellter und an sich bekannter Abtastverstärker j mit Verriegelungseigenschaft, d.h., daß eine von dieser Schaltung abgefühlte Information verstärkt und dann verriegelt bzw. festgehalten wird. Um die in Fig. 1 dargestellte Schaltungsanordung assoziativ betreiben zu können, sind für eine Bitposition (j) zwei Abfrageleitungen QO und Ql vorgesehen. Somit bilden die zwei linken Feldeffekt-Transistoren in der Fig. IA eine Speicherzelle und die zwei rechten Feldeffekt-Transistoren eine weitere Speicherzelle für die Bitposition (j+1).
Da angenommen wird, daß am gezeigten Knotenpunkt zwischen Feldeffekt-Transistoren und Kondensatoren beim linken Feldeffekt-Transistor für die Bitposition (j) 8 Volt vorliegen und am Knoten-■ punkt des rechten Feldeffekt-Transistors für diese Bitposition 0 Volt, soll dies im vorliegenden Beispiel bedeuten, daß in die-
609821/0533
ser Speicherzelle eine Null gespeichert ist. Die Knotenpunkte der beiden Transistoren der Bitposition (j + 1) sind gerade umgekehrt aufgeladen, d.h., am Knotenpunkt des linken Feldeffekttransistors liegen null Volt und am Knotenpunkt des rechten Feldeffekt-Transistors liegen 8 Volt, was einer gespeicherten Eins entspricht. Die Schaltungsanordnung nach Fig. IA benötigt zur .Speicherung eines Bits deshalb zwei Transistoren, um beim Suchen und Auslesen die gespeicherte Information nicht zu zerstö- ' ren.
jVor jeder Suchoperation mit Hilfe der Abfrageleitungen QO und 01 werden die Wortleitungen WL(i) auf ein neutrales Potential !Vn gebracht, das im vorliegenden Beispiel bei etwa 4 Volt liegt. Dies ist gleich der Hälfte des Potentials V min, das dem minimalen Potential an einem Kondensator für eine gespeicherte Eins entspricht.
jFür eine Suchoperation an einer Bit stelle mit einem Schlüsselwort !oder KennwortWert von 0 bzw, 1 wird die entsprechende Abfragelei- |tung QO oder Qi- auf das Potential V gepulst. Nur in dem Falle, in dem eine Eins gespeichert ist und das Abfragebit ist eine Null, I oder in dem eine Null gespeichert ist und das Abfragebit ist eine Eins, wird einer der der Zelle zugehörigen Feldeffekt-Transistoren leitend und damit die Wortleitung entladen. Das dadurch hervorgeru-f fene Absinken des Potentials auf der Wortleitung WL(i) zeigt an, 'daß das abgefragte Wort an dieser Bitstelle nicht mit dem Schlüssel- oder Kennwort übereinstimmt. Stimmt hingegen das eingespeicherte und abzufragende Wort mit dem Schlussel-oder Kennwort überein, dann tritt auf der zugehörigen Wortleitung WL(I)- kein Absinken der Spannung ein. Der bereits genannte und nicht dargestellte Abfühlverstärker kann dieses Absinken bzw. Nichtabsinken des Wortjleitungspotentials erkennen und die nachgeschaltete Verriegelungs-I schaltung entsprechend einstellen. Wie in Fig, IB und Fig. IC gezeigt, für die Abfrage einer "0" bzw. einer "1" wird ein von 0 lauf Vn ( 4v) gehender Impuls an die Abfrageleitung QO bzw. Ql ge- |-legt. Die Kreuzchen und die Pfeile zeigen den Zustand der Transi-
ge 973 032 609821/0533
245442?
stören während der Abfrage. Die Kreuzchen bedeuten den weiterhin gesperrten Zustand und die Pfeile bedeuten eine Entladung der Wortleitung, d.h. einen Stromfluß durch den entsprechenden Feldeffekt-Transistor zum Kondensator.
Nach der Suchoperation ist es erforderlich, für die Kondensatoren \ der abgefragten Speicherzellenhälfte die ursprüngliche Ladung wie-' der herzustellen. Dies wird für jede Bitposition in zwei Zyklen durchgeführt: ein Zyklus für das Auslesen des gespeicherten In- j halts aus der nicht abgefragten Zellenhälfte und ein zweiter Zyklus für das Wiedereinschreiben der Information in die Zelle. Für : eine assoziative Speicheranordnung mit W Worten je B Bitpositionen^ die aus zweimal WxB FET-Transistoren und Kondensatoren aufgebaut ist, werden zum Wiedereinschreiben 2xB-Zyklen benötigt.
Um diese Zeit auf die Hälfte zu reduzieren, wird im nachfolgenden J ein weiteres Ausführungsbeispiel der Speicherzellenanordnung an- > hand der Figuren 2A bis 2C beschrieben. Die Schaltung nach Fig. 2 benützt, wie in Fig. 1, zur Assoziativbetriebsweise wieder zwei Transistoren pro Bitposition, jedoch sind beim Speicher nach den Figuren 2A bis C drei senkrechte Leitungen B, Q und P pro Bit- ■ spalte vorgesehen. Die Leitung B dient zum normalen Lesen und Schreiben der linken Zellenhälfte, die Leitung Q dient für die Abfrage und das Lesen sowie das Wiedereinschreiben der rechten 'Hälfte und die Leitung P dient zum Pulsen, Im Gegensatz zu Fig. 1
liegen an den Knotenpunkten der beiden Speicherzellenhälften gleiche Potentiale, z.B. OV für "0" oder 8V für "1".
Im Normalzustand befinden sich die Leitungen B, Q und P auf einem ^ Pegel von 0 Volt. Vor einer Abfrage wird die entsprechende Wort- !leitung auf V , im vorliegenden Fall 4 Volt gebracht (siehe Fig. 2B und 2C). Während der Abfrage wird die Leitung Q auf 1,5 x V gepulst, was einer Spannung von 6 Volt in dem Ausführungsbeispiel ^nach Fig. 2 entspricht. Die Leitung P wird auf +V, im vorliegenden Beispiel auf 4 Volt, getrieben, wenn das Schlüssel- oder Kenn-
GE 973 032 6 0 9 8 21/0533
245442?
;wortbit "O" ist oder auf -V , im vorliegenden Beispiel -4 Volt, jvtenn das Schlüssel- oder Kennwortbit "1" ist. Dabei ist darauf ;zu achten, daß das Pulsen für die Nullabfrage und für die Einsab-ίfrage zu separaten Zeiten erfolgt. Wie aus Fig. 2B und 2C zu ersehen ist, wird im Falle einer Übereinstimmung des gespeicherten :Bits mit dem entsprechenden Bit des Schlüssel- oder Kennworts i ■die Wortleitung auf V bleiben, während im Falle einer Nichtüber- ;
jeinstimmung ein positives oder ein negatives Signal auf der Wort-I leitung auftritt. Der nicht dargestellte Abfühlverstärker an der j
i I
I Wort leitung" WLCi) empfängt das Übereins timmungs- oder Nichtüber- · j einstimmungssignal und stellt davon abhängig sich selbst oder ;
j daran angeschlossene Verriegelungsschaltungen, die nicht darge- j I stellt sind, entsprechend ein. Nach der Abfrage wird zur Regene- j j ration der Speicherzelle erst die nicht abgefragte linke Zellen- ' hälfte ausgelesen, Durch Pulsen der Leitung Q wird der rechte ;
Speicherzellen-Feldeffekt-Transistor eingeschaltet, um den rechnen Kondensator gleichzeitig mit dem linken über den nicht dar- I gestellten Abfühlverstärker entweder zu laden oder zu entladen. Die Regeneration der linken Zelle und das Wiedereinschreiben der \ rechten Zelle kann zu demselben Zyklus erfolgen. So ist es möglich, mit der Schaltung nach den Figuren 2A bis 2C die erforderlichen Regenerations-Operationen in einer assoziativ betriebenen Speicheranordnung nur in B Zyklen durchzuführen.
In Fig. 3 ist ein weiteres Ausführungsbeispiel für einen assoziativen Speicher, der zur Speicherung eines Bits zwei Feldeffekt-Transistoren mit in Reihe geschalteten Kondensatoren verwendet, dargestellt.
Wie aus der linken Speicherzelle in Fig. 3 zu sehen ist, liegen die Knotenpunkte zwischen den Kondensatoren und Feldeffekt-Transistoren bei einer gespeicherten Null für eine Speicherzelle auf folgenden Potentialen: Der Knotenpunkt am linken Transistor liegt auf 8 Volt und der Knotenpunkt am rechten Transistor auf 0 Volt. Für eine gespeicherte Eins wie in der rechten Speicherzelle in
ge 973 032 609821/0S33
245442?
Fig. 3 liegt der linke Knotenpunkt auf 0 Volt und der rechte Knotenpunkt auf 8 Volt. Zum Unterschied zu den Schaltungsanordnungen nach Fig. 1 und 2 sind die zwei einer Speicherzelle zuge-
: hörigen Feldeffekt-Transistoren nicht an einer gemeinsamen Wort-
'. leitung angeschlossen, sondern an zwei Wortleitungen, die ein Paarj bilden. Außerdem ist die Steuerelektrode eines jeden Feldeffekt-
- Transistors mit einer Abfrageleitung, nämlich der Abfrageleitung ; QO oder Ql verbunden.
j Außerdem sind die beiden genannten Wortleitungen an zwei verschie dene Anschlüsse des Abfühlverstärkers mit Verriegelungseigenschaf ange s chlos s en.
Ähnlich wie in Fig. 1 wird die Suchoperation dadurch durchgeführt j daß entweder die Leitung QO (wenn das Schlüssel- oder Kennwortbit "0" ) oder die Leitung Ql (wenn das Schlüssel- oder Kennwortbit "1" ist) auf V gepulst und wie in der Schaltung nach Fig. 2 wird das Pulsen der Leitungen QO und Ql zu verschiedenen Zeiten durchgeführt. Das Regenerieren nach einer Suchoperation kann dadurch erfolgen, daß der mit den zwei Wortleitungen verbundene Abfühlverstärker mit Verriegelungseigenschaft diese beiden dann komplementär treibt. Von jeder Zelle wird die nicht abgefragte Zellenhälfte zuerst ausgelesen und anschließend werden die beiden Zellenhälften wieder eingeschrieben.
Es hat sich jedoch herausgestellt, daß es auch Fälle der Anwendung gibt, wo gewöhnlich nur ein und derselbe Schlüssel bzw. ein Kennwort für eine Abfrage verwendet wird. Daraus ergibt sich, daß es für solche Fälle nicht erforderlich ist, ein Wiedereinschreiben der Informationen zum Regenerieren des Speicherinhalts nach einer Abfrage der Zellen vorzunehmen. In diesem Fall ist es möglich, auch bei der assoziativen Operation eine Speicherzelle mit nur einem Feldeffekt-Transistor mit in Reihe geschaltetem Kondensator für ein gespeichertes Bit zu verwenden. Diese Möglichkeit ist in Fig. 4 dargestellt.
973 Ö32- 609821/0533
j λ -. - 9 -
I Um die Verwendung von nur einem Feldeffekt-Transistor mit in Reihe' j geschaltetem Kondensator pro Bit in einer assoziativen Speicheranordnung zu ermöglichen, ist es erforderlich, eine spezielle j Methode für das Einschreiben von Daten in den Speicher anzuwenden. I Die Bits einer Bitposition aller Wörter werden gleichzeitig ein- . { geschrieben und die Bitpositionen werden nacheinander angesteu- : ert. Außerdem wird für eine Bitposition, die später mit einem ; Schlüssel- oder Kennwortbit "1" abgefragt wird, der wahre Wert I des Bits angelegt. Für eine Bitposition, die mit einem Schlüssel- . ; bzw. Kennwortbit des Wertes "0" abgefragt wird, wird der Komple- ' i mentwert des Bits angelegt. Die Abfrageoperation wird dann gem. : j Fig. h dadurch erreicht, daß die Leitungen Q aller abzufragenden -j ; Bitpositionen auf V gesetzt werden. Nur bei völliger überein-I Stimmung des Schlüssel- bzw. Kennworts mit den abgefragten Bits ί wird auf der Wortleitung kein Signal auftreten. Dies wird von : ! dem nicht dargestellten angeschlossenen Abfühlverstärker entspre-, chend ausgewertet.
; Es soll noch darauf hingewiesen werden, daß es auch möglich ist, i ein Wort in einen Speieher dadurch einzuschreiben, daß die Wortleitung auf ganz normale Art und Weise, d.h. nicht assoziativ, sondern normal adressiert wird. Die adressierte Wortleitung wird sequentiell mit "1" und "0" (8 Volt und 0 Volt) geladen und die Schlüssel- bzw. Kennwortbits "1" und "0" werden den Abfrageleitungen Ql und QO ebenfalls in dieser Folge zugeführt.
GE ?JJ Ό32 — — -
609821/0533

Claims (1)

  1. - 10 PATENTANSPRÜCHE
    Assoziativspeicher unter Verwendung von Feldeffekt-Transistoren mit in Reihe geschaltetem Kondensator zur eigentlichen Informationsspeicherung, dadurch gekennzeichnet, daß zur Speicherung eines Bits mindestens ein Feldeffekt-Transistor mit in Reihe geschaltetem Kondensator vorhanden ist, daß die dem Kondensator entgegengesetzte Elektrode des Peldeffekt-Transistors mit einer Wortleitung (WL(i)) verbunden ist, daß die Torelektrode mit einer für einen
    : assoziativen Speicher an sich bekannten Abfrageleitung
    ' (QO oder Ql) verbunden ist, die beim Suchvorgang mit Impulsen entsprechend den an den Assoziativspeicher anliegenden
    '. Schlüssel- oder Kennwortbits beaufschlagt wird, und daß eine Spannung?änderung auf der zugehörigen Wortleitung (WL(i)) als Anzeige für eine Übereinstimmung oder Nichtübereinstim-
    ! mung mit dem gespeicherten Bit hervorgerufen wird,
    :2, Assoziativspeicher nach Anspruch 1, dadurch gekennzeichnet, daß pro Bitposition zwei Transistoren mit jeweils in j Reihe geschalteten Kondensatoren vorhanden sind, die einen zueinander inversen Zustand haben.
    Assoziativspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß in einer Speicherzelle zwei Feldeffekt-Transistoren mit jeweils nachgeschalteten Kondensaj toren angeordnet sind, deren Torelektroden mit der Suchoder Abfrageleitung (Q) verbunden sind, und deren nicht mit dem Kondensator verbundene Elektroden mit einer Wortleitung (WL(i)) verbunden sind und daß die Such- oder Abfrageleitungen (Q) als Nullsuch- oder Abfrageleitung (QO) und als Einssuch- oder Abfrageleitung (Ql) ausgeführt sind und daß an den Knotenpunkten zwischen den Kondensatoren und den Feldeffekt-Transistoren in der Speicherzelle jeweils unterschiedliche Potentiale (8V und OV) anliegen.
    GE 973 032 609821/0533
    - li -
    ; 4. Assoziativspeicher nach Anspruch 3, dadurch gekennzeich- \ net, daß dem Abfragezyklus ein Regenerationszyklus folgt.
    : 5· Assoziativspeicher nach Anspruch 1, dadurch gekennzeich-
    net, daß die Speicherzelle aus zwei Feldeffekt-Transistoren mit jeweils in Reihe geschalteten Kondensatoren gebildet wird, wobei der eine Kondensator mit seinem anderen Ende an einem festen Potential (z.B. Masse) liegt und der andere Kondensator an einer gepulsten Leitung (P) angeschlossen ist, daß der zu diesem Kondensator gehörende Feldeffekt-Transistor mit seiner Torelektrode an der Suchoder Abfrageleitung (Q) angeschlossen ist und daß der andere Feldeffekt-Transistor mit seiner Torelektrode an einer dritten Leitung (B) angeschlossen ist und daß die mit dem Kondensator nicht in Verbindung stehende Elektrode beider Transistoren mit der Wortleitung (WL(i) verbunden sind,
    6. Assoziativspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die beiden eine Speicherzelle bildenden Feldeffekt-Transistoren mit einem zu einem Wort gehörenden Wortleitungspaar (Fig. 3) verbunden sind und zwar so, daß jeder der die Speicherzelle bildenden Feldeffekt-Transistoren mit einem der inversen Anschlußpunkte eines Abfühlverstärkers (L) verbunden ist, daß die Torelektrode des einen Transistors mit der Nullsuch- bzw. Abfrageleitung und die Torelektrode des anderen Transistors mit der Einssuch- bzw, Abfrageleitung verbunden ist und daß die Knotenpunkte zwischen den Kondensatoren und Feldeffekt-Transistoren einer Zelle auf unterschiedlichem Potential liegen.
    7. Assozativspeicher nach Anspruch 1, dadurch gekennzeichnet, daß für nichtzerstörungsfreies Auslesen nur ein Transistor mit in Reihe geschaltetem Kondensator für eine Bitposition vorhanden ist, daß die Transistor-Elektrode, die nicht mit dem Kondensator verbunden ist, mit der Wortlei-
    GE 973 032 609821/0533
    leitung verbunden ist und die Torelektrode mit einer Suchoder Abfrageleitung.
    8. Assoziativspeicher nach Anspruch 1 oder 7> dadurch gekennzeichnet, daß beim Einspeichern von Daten die Bits einer Bitposition aller Wörter gleichzeitig eingeschrieben werden und die Bitpositionen nacheinander angesteuert werden.
    9. Assoziativspeicher nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß beim Einspeichern von Daten die wahren Werte der Bits an einer Bitposition aller Wörter eingeschrieben weir den, wenn diese Bitposition später mit einem Schlüssel- oder Kennwortbit "1" abgefragt wird und daß die Komplementärwerte der Bits einer Bitposition aller Wörter eingeschrieben werden^wenn diese Bitposition mit "1" abgefragt wird.
    609821/0533
DE2454427A 1974-11-16 1974-11-16 Assoziativspeicher Expired DE2454427C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2454427A DE2454427C2 (de) 1974-11-16 1974-11-16 Assoziativspeicher
FR7530580A FR2291576A1 (fr) 1974-11-16 1975-10-01 Memoire associative
US05/620,481 US4023147A (en) 1974-11-16 1975-10-06 Associative capacitive storage circuits
JP50129393A JPS5916359B2 (ja) 1974-11-16 1975-10-29 レンソウチヨゾウソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2454427A DE2454427C2 (de) 1974-11-16 1974-11-16 Assoziativspeicher

Publications (2)

Publication Number Publication Date
DE2454427A1 true DE2454427A1 (de) 1976-05-20
DE2454427C2 DE2454427C2 (de) 1982-04-29

Family

ID=5931022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2454427A Expired DE2454427C2 (de) 1974-11-16 1974-11-16 Assoziativspeicher

Country Status (4)

Country Link
US (1) US4023147A (de)
JP (1) JPS5916359B2 (de)
DE (1) DE2454427C2 (de)
FR (1) FR2291576A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT409198B (de) * 1989-04-19 2002-06-25 Jung Gmbh Albrecht Schaltmechanik für einen tastschalter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402868B2 (en) * 2004-11-01 2008-07-22 Spansion L.L.C. System and method for protecting semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD87604A (de) *
GB1127270A (en) * 1967-09-05 1968-09-18 Ibm Data storage cell
DE2057124A1 (de) * 1969-11-22 1971-06-03 Ibm Assoziativspeicher
DE2155983A1 (de) * 1970-11-16 1972-05-25 Ibm Assoziative Speicherzelle
DE1933935B2 (de) * 1968-07-15 1973-06-28 Assoziativer speicher
DE1774482C (de) * 1967-07-14 1973-09-06 International Business Machines Corp., Armonk, N.Y. (V.StA.) Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560764A (en) * 1967-05-25 1971-02-02 Ibm Pulse-powered data storage cell
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3701980A (en) * 1970-08-03 1972-10-31 Gen Electric High density four-transistor mos content addressed memory
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3750115A (en) * 1972-04-28 1973-07-31 Gen Electric Read mostly associative memory cell for universal logic
US3909631A (en) * 1973-08-02 1975-09-30 Texas Instruments Inc Pre-charge voltage generating system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD87604A (de) *
DE1774482C (de) * 1967-07-14 1973-09-06 International Business Machines Corp., Armonk, N.Y. (V.StA.) Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren
GB1127270A (en) * 1967-09-05 1968-09-18 Ibm Data storage cell
DE1933935B2 (de) * 1968-07-15 1973-06-28 Assoziativer speicher
DE2057124A1 (de) * 1969-11-22 1971-06-03 Ibm Assoziativspeicher
DE2155983A1 (de) * 1970-11-16 1972-05-25 Ibm Assoziative Speicherzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT409198B (de) * 1989-04-19 2002-06-25 Jung Gmbh Albrecht Schaltmechanik für einen tastschalter

Also Published As

Publication number Publication date
DE2454427C2 (de) 1982-04-29
FR2291576B1 (de) 1979-06-15
JPS5168739A (de) 1976-06-14
US4023147A (en) 1977-05-10
JPS5916359B2 (ja) 1984-04-14
FR2291576A1 (fr) 1976-06-11

Similar Documents

Publication Publication Date Title
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE3102799C2 (de) Halbleiter-Speichervorrichtung
DE3751171T2 (de) Ferro-elektrischer Speicher mit automatischer Wiederherstellung.
DE3886600T2 (de) Ferroelektrischer, latenter Bild-RAM-Speicher.
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
DE2946803C2 (de)
DE3903714C2 (de)
DE3687018T2 (de) Halbleiterspeicher, faehig eine logische operation auszufuehren.
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2548564A1 (de) Halbleiterspeicher mit wahlfreiem zugriff
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE2545313A1 (de) Dynamischer misfet randomspeicher in integrierter schaltung
DE69121801T2 (de) Halbleiterspeicheranordnung
DE2635028A1 (de) Auf einem halbleiterplaettchen integriertes speichersystem
DE2621654C3 (de) Speicheranordnung mit Feldeffekt- Transistoren
DE2608119A1 (de) Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers
DE2812657A1 (de) Speichersystem
DE2940500C2 (de)
DE69414459T2 (de) Dynamischer Speicher mit Referenzzellen
DE2707456B2 (de) Dynamischer RAM-Speicher
DE3236729C2 (de)
DE4014228A1 (de) Schreib-lese-speicher
DE3050253C2 (de) Verfahren zum Schreiben und lesen von Daten in bzw. aus Speicherzellen
DE2614297A1 (de) Mos-speicher

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee