DE3751171T2

DE3751171T2 - Ferro-elektrischer Speicher mit automatischer Wiederherstellung.

Info

Publication number: DE3751171T2
Application number: DE3751171T
Authority: DE
Inventors: S Sheffield Eaton
Original assignee: Ramtron International Corp
Current assignee: Ramtron International Corp
Priority date: 1987-02-12
Filing date: 1987-12-11
Publication date: 1995-07-27
Anticipated expiration: 2007-12-12
Also published as: EP0278167A3; EP0278167A2; JPS63201998A; AU7810187A; DE278167T1; DE3751171D1; JP2674775B2; US4873664A; EP0278167B1; AU581820B2

Description

Verschiedene ferroelektrische Materialien, beispielsweise Phase III-Kaliumnitrat, Bismuttitanat und die PZT-Familie der Bleizirkonat- und -titanatverbindungen, sind bekannt. Ein Charakteristikum derartiger Materialien ist eine Hysteresekurve oder -schleife der in Fig. 1 dargestellten Art, wobei die Abszisse die an das Material angelegte Feldspannung und die Ordinate die Polarisation des Materials angeben. Wenn aufgrund der Hysteresekurve ein Kondensator unter Verwendung eines ferroelektrischen Materials zwischen seinen Platten gebildet wird, hängt der Stromfluß durch den Kondensator von den vorangegangenen an die Vorrichtung angelegten Spannungen ab. Kurz gesagt, wenn ein ferroelektrischer Kondensator sich in einem anfänglichen Zustand befindet, bei dem null Volt angelegt ist, kann er beispielsweise eine Polarisation A entsprechend der Darstellung in Fig. 1 aufweisen. Eine physikalische Eigenschaft der Vorrichtung ist ihre sogenannte durch die gestrichelte Linie B dargestellte "Koerzitivspannung". Wenn an den Kondensator eine über der Koerzitivspannung B liegende positive Spannung angelegt wird, leitet der Kondensator Strom und bewegt sich zu einer neuen, durch den Punkt C dargestellten Polarisation. Wenn die Spannung auf Null gebracht wird, behält der ferroelektrische Kondensator die durch den Punkt D dargestellte, im wesentlichen gleiche Polarisation bei, anstatt daß er zu einer durch A dargestellten Polarisation zurückkehrt. Eine weitere positive Spannung bedingt eine relativ geringe Polarisationsänderung, wodurch es zu einer Bewegung in Richtung zu Punkt C hin oder darüber hinaus kommt.
Eine ausreichend hohe negative Spannung bedingt jedoch einen Polarisationswechsel, dargestellt durch den Punkt E. Wenn anschließend keine derartige negative Spannung mehr an den Kondensator angelegt wird, bleibt die Polarisation der Vorrichtung im wesentlichen dieselbe und bewegt sich zum Punkt A hin. Somit stellen die Punkte A und D zwei Zustände dar, die bei einer an den Kondensator angelegten Spannung von null Volt auftreten, jedoch von der vorangegangenen an die Vorrichtung angelegten Spannung abhängen.
Folglich kann ein ferroelektrischer Kondensator als Teil einer Speicherzelle verwendet werden. Punkt A kann eine logische "Null" darstellen, und Punkt D kann eine logische "Eins" darstellen. Typischerweise weist ein ferroelektrischer Kondensator metallische oder leitende Platten in einem typischen Abstand von 500 Å bis 100 Mikrometer mit einem ferroelektrischen Material, wie Kaliumnitrat, als dem Dielektrikum zwischen den Platten auf (vgl. beispielsweise Rohrer, US-PS-3 728 694 ("Thin Film Ferroelectric Device"), veröffentlicht am 17. April 1973, US-PS-4 195 355 ("Process For Manufacturing A Ferroelectric Device And Devices Manufactured Thereby"), veröffentlicht am 25. März 1980 sowie US-PS-3 939 292 ("Process For Stable Phase III Potassium Nitrate And Articles Prepared Therefrom"), veröffentlicht am 17. Februar 1976).
Zur Bestimmung des Zustandes eines ferroelektrischen Kondensators kann man einen Spannungsimpuls zuführen, den Strom, der fließt, beobachten und dadurch den Zustand bestimmen. Um in eine ferroelektrische Kondensatorzelle einzuschreiben, legt man eine positive oder negative Spannung an die Platten des Kondensators an, wodurch sich das ferroelektrische Material darin entlang seiner Hysteresekurve gemäß der Darstellung in Fig. 1 bewegt. Dadurch wird es in einen den Daten entsprechenden stabilen Zustand - eine binäre Eins oder eine binäre Null - gezwungen. Wenn zum Lesen eine positiver Impuls zugeführt wird und der Kondensator relativ wenig Strom abzieht oder Ladung bewegt, zeigt dies an, daß der Kondensator sich im Zustand D befand. Wenn merklich Ladung bewegt wird, zeigt dies an, daß der Kondensator sich im Zustand A befand.
Es ist selbstverständlich, daß, wenn eine Leseoperation abläuft und eine merkliche Menge Ladung bewegt wird, so daß sich der Kondensator von einem stabilen Zustand in den anderen entlang der Hysteresekurve bewegt, die Daten in der Zelle umkippen, da sich die Zelle in den entgegengesetzten stabilen Zustand, der die entgegengesetzte binäre Zahl darstellt, bewegt hat. Folglich ist üblicherweise eine Wiederherstellung erforderlich, wenn eine Speicherzelle unter Verwendung eines ferroelektrischen Kondensators als Speicherelement gelesen wird.
Ferroelektrische Kondensatoren als Speicherzellen wurden auf dem einschlägigen Fachgebiet verwendet. Die orthogonale Anordnung von Reihen und Spalten, wobei eine Speicherzelle jede Reihe mit jeder Spalte an mehreren Schnittstellen verknüpft, war übliche bekannte Praxis. Fig. 2 zeigt eine derartige Anordnung des Standes der Technik mit neun Speicherzellen, die in drei Spalten C0, C1 und C2, die sich mit drei Reihen R0, R1 und R2 schneiden, angeordnet sind. Jede Schnittstelle weist einen entsprechenden ferroelektrischen Kondensator, der eine Speicherzelle darstellt, auf. Es sei darauf hingewiesen, daß jeder Reihenleiter direkt mit einer der Kondensatorplatten verbunden ist, während jeder Spaltenleiter direkt mit den anderen Kondensatorplatten verbunden ist. Es wird angenommen, daß die Koerzitivspannung der ferroelektrischen Kondensatoren zwischen 3 und 4 Volt beträgt. Zur Auswahl einer Speicherzelle 10 wird eine positive Spannung (beispielsweise 5 Volt) an eine Reihe R0 und somit an die oberen Kondensatorplatten der Kondensatoren 10, 12 und 14 angelegt. An die anderen Reihen R1 und R2 wird null Volt angelegt. Ferner wird an die Spalte C0 (und folglich an die untere Platte des Kondensators 10) null Volt angelegt, so daß die Spannung am Kondensator 10 fünf Volt beträgt. Die Strommenge, die fließt, gibt die im Kondensator 10 gespeicherten Daten an. Um ein Lesen der anderen Zellen der Anordnung zu verhindern, wird die Spannung an einem Kondensator 16 so gesteuert, daß sie null Volt beträgt. Das bedeutet, sie ist niedriger als die Koerzitivspannung. Folglich verändert der Kondensator 16 seinen Zustand nicht. Wenn jedoch an die Spalte C1 oder C2 eine Spannung von null Volt angelegt wird, beträgt die Spannung an den Kondensatoren 12 und 14 in der Reihe R0 fünf Volt, d.h. sie ist größer als die Koerzitivspannung. Somit bestünde auf alle Zellen 10, 12 und 14 in Reihe R0 Ein Zugriff. Um dies zu verhindern, werden die Spalten C1 und C2 so gesteuert, daß sie die Hälfte der an sie angelegten vollständigen Lesespannung aufweisen. Somit wird an die Spalten C1 und C2 eine Spannung von 2,5 Volt angelegt, so daß die Gesamtspannung an den Kondensatoren 12 und 14 jeweils lediglich 2,5 Volt beträgt. Da eine Spannung von 2,5 Volt weniger als die Koerzitivspannung ist, sollten diese Zellen in dem stabilen Zustand, in dem sie am Anfang waren, verbleiben. Auf diese Weise kann lediglich die Zelle 10 am Schnittpunkt der Reihe R0 mit der Spalte C0 gelesen werden.
Nach einem Lesen der Speicherzelle 10 muß sie üblicherweise zurück in ihren ursprünglichen stabilen Zustand gebracht werden. Dies erfolgt durch Anlegen einer Spannung von fünf Volt an Spalte C0 und einer Spannung von null Volt an die Reihe R0. Die beiden Reihen R1 und R2 werden auf 2,5 V gebracht, während an die Spalten C1 und C2 null Volt angelegt werden.
Ein Schaltungsaufbau, der diese Spannungskombinationssequenzen bewerkstelligen kann, ist komplex, verhindert das Ziel einer Erreichung einer hohen Speichergeschwindigkeit und erfordert Raum. Aufgabe der vorliegenden Erfindung ist es folglich, eine einfachere Ausgestaltung oder Anordnung für ferroelektrische Kondensatorspeicherzellen anzugeben, die diese Notwendigkeit eines aufwendigen Schaltungsaufbaus zur Schaltung von Reihen und Spalten innerhalb der verschiedensten Spannungskombinationen zum Lesen und Wiederherstellen der Speicherzellen beseitigt.
Ein weiteres bei ferroelektrischen Informationsspeichern des Standes der Technik auftretendes Problem ist das Problem eines "Störsignals". Die meisten, wenn nicht alle ferroelektrischen Materialien weisen eine Koerzitivspannung auf, d.h. eine eine ausreichend lange Zeit an den Kondensator angelegte kleine Spannung kann zu einer Veränderung des Zustands des Kondensators führen. Wenn beispielsweise an einen ferroelektrischen Kondensator, der sich in einem Zustand A (Fig. 1) befindet, eine Spannung von 2,5 Volt während einer ausreichend langen Zeit angelegt wird, kann der Kondensator - selbst wenn die Koerzitivspannung zwischen drei und vier Volt liegt - in einen Zustand D übergehen. Eine weitere Aufgabe der vorliegenden Erfindung ist es, diese "Störspannungs" oder "Störungssignal"-Wirkungen zu verringern.
Das dritte Problem, auf das die vorliegende Erfindung gerichtet ist, besteht darin, daß üblicherweise davon ausgegangen wurde, daß, wenn ein ferroelektrisches Material keine deutliche Koerzitivspannung aufweist, es nicht in einem Informationsspeicher verwendet werden kann. Dieses Problem wird durch die vorliegende Erfindung auch gelöst.
Hingewiesen wird auf die DE-A-2 754 987, die eine flüchtige Speicherzelle mit einem nicht-flüchtigen Teil zur Speicherung von Information in einer nicht-flüchtigen Weise während einer (gewissen) Zeitdauer, ohne daß eine Stromzufuhr beibehalten werden muß, beschreibt. Der nicht-flüchtige Teil behält den Zustand der Zelle durch Einschluß von Ladung in den MIOS-Kondensatoren bei, wodurch die Schwellenspannungen der beiden Kondensatoren verändert werden. Die Kondensatoren können ferroelektrische Kondensatoren sein. Dieses Dokument beschreibt jedoch nicht, wie der Polarisationszustand eines einzelnen Kondensators in wirksamer Weise zur Speicherung von Daten in einer ferroelektrischen Speicherzelle verwendet werden kann.
Hingewiesen wird auch auf die US-A-4 477 886, die eine Speicheranordnung und ein Verfahren zum Lesen und Wiederherstellen von Daten darin beschreibt, jedoch nicht die Verwendung von ferroelektrischen Kondensatoren offenbart.
Gegenstand eines Aspekts der vorliegenden Erfindung ist eine nicht-flüchtige Speicherzelle mit einem Transistor und einem Kondensator, welche Speicherzelle mit einer Bitleitung, einer Wortleitung und einer Plattenleitung gekoppelt ist, wobei die Wortleitung zur Steuerung des Betriebs des Transistors angeschlossen ist und wobei der Kondensator ein ferroelektrischer Kondensator mit einem ferroelektrischen Material als Dielektrikum ist, dadurch gekennzeichnet, daß der Polarisationszustand des ferroelektrischen Materials den Datenzustand der Speicherzelle speichert, wobei der Transistor eine Bahn steuerbarer Leitfähigkeit hat, die zusammen mit dem ferroelektrischen Kondensator zwischen der Plattenleitung und der Bitleitung in Reihe geschaltet ist, so daß, wenn der Polarisationszustand des ferroelektrischen Materials der Speicherzelle gelesen wird, der ferroelektrische Kondensator mit der Bitleitung gekoppelt wird, um darauf eine Spannung im Ansprechen auf ein Lesesignal auf der Plattenleitung zu entwickeln, und daß wenn die Zelle eingeschrieben wird, ein Datenzustand durch Polarisation des ferroelektrischen Materials auf Basis der Kombination der Bitleitungs- und Plattenleitungsspannungen gespeichert wird.
Gegenstand eines weiteren Aspekts der vorliegenden Erfindung ist ein Verfahren zum speichern binärer Daten in einer nicht-flüchtigen Weise und zum Lesen der Daten, das das Speichern von Daten in einem Kondensator in einer Speicherzelle umfaßt, wobei der Kondensator ein ferroelektrischer Kondensator mit ferroelektrischem Dielektrikum zwischen einem Paar von Plattenelektroden ist, die Daten durch Steuerung von an den Kondensator angelegten Spannungen gespeichert werden und eine mit dem Kondensator gekoppelte Bitleitung gesteuert wird, wodurch das ferroelektrische Material entsprechend dem Datenzustand direkt polarisiert wird;
wobei das Lesen die Schritte umfaßt:
a) Zuführen eines Impulses zu einer der Plattenelektroden des Kondensators,
b) Erfassen der Daten von der Zelle über die mit der Zelle verbundene Bitleitung und
c) Beibehalten des Spannungsniveaus der Bitleitung, nachdem die Daten von der Speicherzelle gelesen wurden, zur Wiederherstellung irgendeines zerstörten Polarisationszustands des Kondensators, wenn der Impuls beendet ist.
Gegenstand eines weiteren Aspekts der vorliegenden Erfindung ist ein Verfahren zum Lesen von Daten aus und Einspeichern von Daten in einem ferroelektrischen Kondensator in einer nicht-flüchtigen Speicherzelle innerhalb einer Anordnung von Speicherzellen gemäß der Definition in Anspruch 24.
Vorzugsweise ist die Bitleitung durch die Quelle/Senke-Bahn eines Feldeffekttransistors mit einer Platte des ferroelektrischen Kondensators gekoppelt. Auf die andere Kondensatorplatte wird durch eine "Platten"-Leitung zugegriffen. Der Transistor ist durch eine Wortleitung getort. Wenn bei dieser Anordnung ein Impuls, beispielsweise ein Rechteckwellen-modulierter Einzelschuß, der Plattenleitung zugeführt wird, ändert sich die Spannung der mit dem ferroelek-trischen Kondensator verbundenen Bitleitung im Verhältnis zum Zustand der Speicherzelle, d.h. zum Zustand des Kondensators.
Eine derartige Speicherzelle kann vorzugsweise mit einer Leseverstärker- und Schein (dummy)-Speicherzellenanordnung kombiniert sein, bei der ein komplementäres Paar von Bitleitungen mit dem Leseverstärker gekoppelt ist. Die Schein (dummy)-Speicherzelle ist mit einer Seite des Leseverstärkers gekoppelt, wobei eine Betriebsspeicherzelle mit der anderen Seite gekoppelt ist. Vorzugsweise weist die durch Kombinieren eines Transistors mit einem ferroelektrischen Kondensator gebildete Schein (dummy)-Zelle eine Schein (dummy)- Wortleitung und eine Schein (dummy)-Plattenleitung auf. Die Betriebsspeicherzelle weist auch eine Wortleitung und eine Plattenleitung auf. Beispielsweise weist die Schein (dummy)- Speicherzelle eine größere Kapazität als die Betriebsspeicherzelle auf.
Um die Daten unter Verwendung dieser Anordnung zu lesen, werden die Bitleitungen vorzugsweise auf null Volt vorgeladen. Anschließend wird die Spannung der Wortleitung, der Plattenleitung, der Schein (dummy)-Wortleitung und der Schein (dummy)-Plattenleitung jeweils auf eine vorgewählte Spannung erhöht. Der Kondensator in der Betriebsspeicherzelle wird über seinen Zugangstransistor mit seiner Bitleitung gekoppelt, und der Schein (dummy)-Speicherzellenkondensator wird über seinen Transistor mit der komplementären Bitleitung gekoppelt. Wenn die in der Speicherzelle gespeicherten Daten eine logische Eins sind, bedingt der Schein (dummy)-Speicherzellenkondensator eine stärkere Erhöhung der Spannung auf der komplementären Bitleitung als die der Spannung auf der Bitleitung, da dieser einen stärkeren Kondensator besitzt als die Betriebsspeicherzelle. Wenn andererseits in der Betriebsspeicherzelle eine logische Null vorhanden ist, erfolgt der Spannungsanstieg der Bitleitung schneller als der Spannungsanstieg auf der komplementären Bitleitung.
Der Leseverstärker erfaßt, welche der beiden Bitleitungen einen schnelleren Spannungsanstieg zeigt, und steuert die Bitleitung auf einen der beiden Zustände gemäß dem herkömmlichen Betrieb von Leseverstärkern. Wenn folglich die Spannung an der Plattenleitung entfernt wird, stellt dann die durch den Leseverstärker auf dem Bitleitungspaar eingeprägte Spannung den geeigneten Zustand des Kondensators der Betriebsspeicherzelle wieder her. Folglich bedient sich diese Ausführungsform der vorliegenden Erfindung einer Bitleitung, einer Wortleitung und einer Plattenleitung für eine ferroelektrische Betriebszelle und eine ferroelektrische Schein (dummy)-Zelle.
In der ersten Ausführungsform weist die Schein (dummy)-Zelle eine größere Kapazität als die Betriebsspeicherzelle auf. Eine Modifikation kann in der Art erfolgen, daß beispielsweise die Schein (dummy)-Zelle und die Betriebsspeicherzelle dieselbe Größe besitzen, die Schein (dummy)-Zelle jedoch auf die Hälfte der Ladung der Betriebszelle beladen werden würde. Oder die Schein (dummy)-Zelle könnte die halbe Kapazität besitzen und mit derselben Spannung wie die Betriebszelle beladen sein.
Eine zweite Ausführungsform der vorliegenden Erfindung bedient sich keiner Schein (dummy)-Speicherzelle per se, sondern umfaßt zwei ferroelektrische Kondensatoren für jede Speicherzelle. Die beiden Kondensatoren einer jeden Zelle speichern komplementäre Daten. Jeweilige durch dieselbe Wortleitung getorte Zugangstransistoren koppeln die Kondensatoren der Zelle mit entsprechenden Teilen eines Bitleitungspaars, das mit einem Leseverstärker gekoppelt ist. Ein Satz von Kondensatorplatten ist mit einer Plattenleitung gekoppelt. Wenn die Spannung der Wortleitung und Plattenleitung auf eine vorgewählte Spannung erhöht wird, sind beide Speicherzellenkondensatoren mit ihren jeweiligen Bitleitungen gekoppelt. Während eines Lesens oder Einschreibens erfaßt der Leseverstärker die Spannungsdifferenz zwischen den Bitleitungen und steuert die Bitleitungen auf einen der beiden Zustände in Abhängigkeit von dem Speicherzellenzustand. Wenn die vorgewählte Spannung, die sich auf der Plattenleitung befindet, entfernt wird, schreibt die durch den Leseverstärker in die Bitleitungen eingeprägte Spannung den korrekten Zustand in jeden Speicherzellenkondensator ein oder stellt diesen bei jedem Speicherzellenkondensator wieder her.
Vorzugsweise sind die Speicherzellen in Reihen und Spalten, wobei jede Spalte ein Bitleitungspaar aufweist, angeordnet. In einer Anordnung umfassen die Reihen eine mit den Gateelektroden der Zugangstransistoren einer jeden Zelle gekoppelte Wortleitung. Die Plattenleitung liegt beispielsweise getrennt von der Wortleitung, jedoch parallel zu ihr vor. In einer zweiten Anordnung verläuft die Plattenleitung senkrecht zur Wortleitung. Dies liefert den Vorteil, daß lediglich eine Zelle aus der gesamten Zellenmatrix ausgewählt wird. Diese Kombinationen liefern einen sich selbst wiederherstellenden ferroelektrischen Informationsspeicher mit zahlreichen Vorteilen.
Es zeigen:
Fig. 1 eine Hysteresekurve für ein ferroelektrisches Material;
Fig. 2 eine Anordnung des Standes der Technik unter Verwendung eines ferroelektrischen Kondensators pro Speicherzelle;
Fig. 3 eine erste Ausführungsform der vorliegenden Erfindung, bei der ferroelektrische Speicherzellen mit einem Leseverstärker, Schein (dummy)-Speicherzellen,
Zugangstransistoren, einem Paar von Bitleitungen und einer gesteuerten Plattenleitung zusammenwirken;
Fig. 4 eine zweite Ausführungsform eines erfindungsgemäßen Informationsspeichers unter Verwendung zweier ferroelektrischer Kondensatoren pro Speicherzelle, jedoch ohne Schein (dummy)-Zelle;
Fig. 5 einen größeren Teil einer Speicheranordnung gemäß der in Fig. 4 gezeigten Ausführungsform der vorliegenden Erfindung;
Fig. 6 eine alternative Konfiguration einer erfindungsgemäßen Schaltung;
Fig. 7 einen Leseverstärker mit Eignung zur Verwendung in den Fig. 3, 4, 5 oder 6 und
Fig. 8 eine decodierende Schaltung.
Fig. 3 veranschaulicht einen Teil einer Speicheranordnung gemäß verschiedener Aspekte der vorliegenden Erfindung. Eine Speicherzelle 20a (manchmal als "Betriebsspeicherzelle" bezeichnet, um sie von einer im folgenden beschriebenen "Schein (dummy)-Speicherzelle" zu unterscheiden), die in gestrichelten Linien dargestellt ist, umfaßt einen ferroelektrischen Kondensator 22 und einen Zugangstransistor 24. Der Kondensator 22 ist mit einem Symbol für einen ferroelektrischen Kondensator angegeben und umfaßt ein Paar beabstandeter Kondensatorplatten mit einem ferroelektrischen Dielektrikum zwischen ihnen. Die obenerwähnten Patentschriften von Rohrer beschreiben beispielsweise hier verwendbare ferroelektrische Kondensatoren. Eine Platte des Kondensators 22 ist mit einem Transistor 24 gekoppelt. Beispielsweise besteht der Transistor 24 aus einem n-artigen Feldeffekttransistor, beispielsweise des hier als Schaltungsvorrichtung verwendeten Verstärkungstyps. Vorzugsweise koppelt die Quelle/Senke-Bahn des Transistors 24 eine Platte des Kondensators 22 mit einer Bitleitung 26. Eine komplementäre Bitleitung 28 ist mit der Bitleitung 26 verbunden, wobei beide mit einem Lese- und Wiederherstellungsverstärker 30 gekoppelt sind.
Eine Speicherzelle 20a ist auch mit einer Wortleitung 32 und einer Plattenleitung 34 gekoppelt. Insbesondere ist die Gateelektrode des Transistors 24 mit einer Wortleitung 32 und die andere Platte des Kondensators 22 mit der Plattenleitung 34 gekoppelt. Beispielsweise sind die Wortleitung 32 und die Wortleitung 34 in Fig. 3 und in der physischen Anordnung einer Speicheranordnung gemäß dieser Ausführungsform der vorliegenden Erfindung parallel.
Eine "Schein (dummy)"-Speicherzelle 36 ist mit der komplementären Bitleitung 28 gekoppelt und umfaßt ähnlich der Betriebsspeicherzelle 20a einen Zugangstransistor 38 und einen ferroelektrischen Kondensator 40. Diese sind in ähnlicher Weise mit einer Schein (dummy)-Wortleitung 42 und einer Schein (dummy)-Plattenleitung 44 gekoppelt. Gemäß dieser Ausführungsform der vorliegenden Erfindung ist zur Gewährleistung des gewünschten Betriebs des Leseverstärkers 30 die Kapazität des Kondensators 40 in der Schein (dummy)- Zelle 36 größer als die Kapazität des Kondensators 22, wobei vorzugsweise der Kondensator 40 mindestens zweimal so groß ist wie der Kondensator 22.
Es sei darauf hingewiesen, daß die vorliegende Anordnung eine Gesamtzahl von n Speicherzellen, die mit einem Verstärker 30 gekoppelt sind, darstellt. Von diesen sind i Speicherzellen 20a, 20b, 20c mit der Bitleitung 26 und die restlichen Speicherzellen 20d, 20e mit einer komplementären Bitleitung 28 gekoppelt. Darüber hinaus ist eine zweite Schein (dummy)-Zelle 46 mit der Bitleitung 26 gekoppelt.
Es sei darauf hingewiesen, daß die Verbindungen detailliert lediglich für die Speicherzelle 20a und die Schein (dummy)- Zelle 36 dargestellt und daß die restlichen Speicherzellen 20b, 20c, 20d, 20e und 46 in einer vereinfachten oder beispielhaften Weise veranschaulicht wurden. Es ist jedoch selbstverständlich, daß jede der Speicherzellen 20 ähnlich der Speicherzelle 20a aufgebaut, angeordnet und gekoppelt ist und daß die Schein (dummy)-Zelle 46 ähnlich der Schein (dummy)-Zelle 36 aufgebaut, angeordnet und gekoppelt ist.
Diese Ausführungsform der vorliegenden Erfindung weist eine logische, in die Schein (dummy)-Zelle während eines Initialisierungszyklus im Anschluß an ein Hochfahren der Leistung eingeschriebene Eins auf. Die Speicherzelle 20a enthält gespeicherte Daten, die herausgelesen werden sollen. Eine geeignete decodierende Schaltung (beispielsweise in Fig. 8 dargestellt) decodiert dem Speicherchip gelieferte adressierte Information und identifiziert die Speicherzelle 20a. Da sich die Schein (dummy)-Zelle 36 auf der rechten Seite des Leseverstärkers 30 befindet, entspricht sie der Schein (dummy)-Zelle irgendeiner beliebigen, auf der linken Seite befindlichen Speicherzelle, d.h. 20a, 20b, 20c, und agiert als solche. Die Bitleitungen 26, 28 sind auf null Volt vorgeladen. Bezüglich des weiteren anfänglichen Zustandes kann angenommen werden, daß in einer Speicherzelle 20a eine logische Eins gespeichert ist. Um zu Fig 1 zurückzukehren, bedeutet Zustand A eine logische Null und Zustand D eine logische Eins. Somit befindet sich in der Speicherzelle 20a der Kondensator 22 in einem Zustand D. In der Schein (dummy)-Zelle 36 weist der Kondensator 40 auch den Zustand D auf.
Anschließend werden ein Einschuß-Impuls 49a einer Plattenleitung 34 zugeführt und ein Einschuß-Impuls 49b einer Schein (dummy)-Plattenleitung 44 zugeführt. Ein weiterer Einschuß-Impuls 51 wird den Wortleitungen 32 und 42 zugeführt. Die ansteigenden Kanten der Impulse 49a, 49b und 51 sind simultan, wobei die Impulse eine Spannung, beispielsweise fünf Volt, auf die Kondensatoren 22, 40 übertragen und die Transistoren 24 und 38 einschalten. Da sich der Kondensator 22 im Zustand D befindet, fließt relativ wenig Strom durch ihn hindurch, während er sich entlang der Hysteresekurve zu einem Punkt C nach oben bewegt. Der Kondensator 40 in der Schein (dummy)-Zelle 36 befindet sich im selben Zustand D. Die an den Kondensator 40 angelegten fünf Volt führen ebenfalls zu einem gewissen Ladungsfluß, wenn das ferroelektrische Material darin sich von einem Zustand D zu einem Punkt C bewegt. Da jedoch die Kapazität des Kondensators 40 diejenige des Kondensators 22 übersteigt, zieht der Kondensator 40 mehr Strom als der Kondensator 22 ab. Als Ergebnis erhöht sich die Spannung auf der komplementären Bitleitung 28 mehr als die Spannung auf der Bitleitung 26. Ein durch ein im folgenden beschriebenes geeignetes Signal eingeschalteter Verstärker 30 erfaßt diesen Unterschied und steuert die Bitleitung 26 auf eine logische Null (beispielsweise null Volt) und die komplementäre Bitleitung 28 auf eine logische Eins (beispielsweise positive fünf Volt). Dieser Zustand der Bitleitungen kann durch Steuerungsverstärker weiter verstärkt werden und liefert den Datenoutput. Es kann beobachtet werden, daß der im Zustand D gestartete Kondensator 22 dort während der Leseoperation bleibt. Nachfolgend erscheint die nacheilende Kante des Impulses 49a vor der nacheilenden Kante des Impulses 51. Dies bedeutet, daß die Bodenplatte des Kondensators 22 auf ihr (aus der Plattenleitung 34) null Volt aufweist. Obwohl der Kondensator 22 mit der Bitleitung 26 während einer kurzen Zeit danach gekoppelt bleibt, befindet sich die Leitung 26 als Ergebnis der Leseoperation auch bei null Volt. Folglich tritt bei null Volt am Kondensator 22 keine Zustandsänderung auf. Daraus ist ersichtlich, daß, wenn eine Zelle 20a eine logische Eins speichert, keine Zustandsänderung bei ihrem Kondensator auftritt und somit bei ihr keine Wiederherstellung erforderlich ist.
Wenn eine Speicherzelle 20a anstelle einer logischen Eins eine logische Null gespeichert hat, tritt selbst, wenn die Zeitsteuerung der Signale dieselbe bleibt, eine unterschiedliche Abfolge der Ereignisse auf. Der Grund hierfür ist, daß, wenn der Plattenleitung 34 ein positiver Impuls (49a) zugeführt wird, das ferroelektrische Material im Kondensator 22 eine Zustandsveränderung von Zustand A zum Zustand D erfährt und dadurch mehr Ladung bewegt als der Kondensator 40. (Es sei daran erinnert, daß der Kondensator 40 von der Initialisierung her im Zustand D beginnt). Folglich kann die Bitleitung 26 durch den Leseverstärker 30 als Ergebnis der durch die beiden Speicherzellen 20a und 40 hervorgerufenen Spannungsdifferenz hoch und die komplementäre Bitleitung 28 niedrig gesteuert werden. Wenn die Spannung auf der Plattenleitung 34 auf den niedrigen Wert zurückgeführt wird, wobei die Spannung der Wortleitung 32 noch hoch ist (da die nacheilende Kante des Impulses 51 hinter der nacheilenden Kante des Impulses 49a zurückbleibt), führt die Kombination aus einer hohen Spannung auf der oberen Platte des Kondensators 22 (gekuppelt mit einer Bitleitung 26 über die Quelle/Senke- Bahn des Transistors 24) zusammen mit einer niedrigen Spannung auf der Bodenplatte (gekuppelt mit einer Plattenleitung 34) zu einer Wiederherstellung des ursprünglichen Zustandes, d.h. des Zustandes A, der für eine logische Null steht, beim ferroelektrischen Material des Kondensators 22.
Kurz gesagt, wenn unter Verwendung dieser Schein (dummy)- Zellenanordnung in der Betriebsspeicherzelle eine logische Eins gespeichert ist, erfährt diese Zelle selbst durch einen Lesevorgang keine Zustandsänderung. Wenn eine logische Null gespeichert ist, kippt die Zelle während des Erfassens um, wird jedoch durch Absenken der Plattenleitung auf einen niedrigen Wert, während der Kondensator kurz mit der Bitleitung gekoppelt bleibt, automatisch wiederhergestellt.
Es sei darauf hingewiesen, daß ein Impuls 49b dieselbe Zeitsteuerung wie die Impulse 51 aufweist, d.h. gleichzeitige ansteigende und nacheilende Kanten besitzt. Dies verhindert eine Veränderung des Zustands des Schein (dummy)-Zellenkondensators 40 während eines Erfassens oder Wiederherstellens.
Im Falle, daß sich die adressierte Speicherzelle auf der rechten Seite des Leseverstärkers 30 befindet, wird anstelle der Schein (dummy)-Zelle 40 die Schein (dummy)-Zelle 46 verwendet.
Fig. 4 veranschaulicht eine Speicherzelle 50 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Speicherzelle 50 speichert komplementäre binäre Daten in einem Paar von ferroelektrischen Kondensatoren 52, 54, die jeweils durch Quelle/Senke-Bahnen der jeweiligen Zugangstransistoren 56, 58 mit einem Paar von jeweils mit einem Lese- und Wiederherstellungsverstärker 64 gekoppelten Bitleitungen 60, 62 gekoppelt sind. Eine Wortleitung 66 ist mit den Gateelektroden der Transistoren 56, 58 gekoppelt. Eine Plattenleitung 68 ist beispielsweise mit den Bodenplatten der beiden Kondensatoren 52, 54 gekoppelt. Es ist ersichtlich, daß in der schematischen Darstellung die Plattenleitung 68 parallel zur Wortleitung 66 angeordnet ist. Diese Anordnung liegt auch im physischen Layout einer derartigen Konfiguration, bei der die Wortleitung 66 physisch parallel zu der Plattenleitung 68 verläuft, vor.
Wenn die zu speichernden binären Daten aus einer logischen "Eins" bestehen, liegen der Kondensator 52 in einem Zustand und der Kondensator 54 in dem anderen Zustand vor, wohingegen, wenn die binären Daten niedrig sind, die Kondensatoren in den entgegengesetzten Zuständen vorliegen. In jedem Fall liegen die Kondensatoren in komplementären Zuständen vor. Es sei angenommen, daß die Daten aus einer logischen Eins bestehen und sich der Kondensator 52 beispielsweise im Zustand D (Fig. 1) befindet. Gemäß dieses Aspekts der vorliegenden Erfindung liegt der Kondensator 54 in einem eine logische Null darstellenden Zustand A vor. Die anfängliche Spannung auf der Plattenleitung 58 ist Null. Die anfängliche Spannung auf den Bitleitungen 60, 62 ist auch Null. Folglich besteht kein Streuverlust, da keine Spannungen an den Kondensatoren angelegt sind.
Um eine Speicherzelle 50 auszuwählen und ihre gespeicherten Daten zu erfassen, wird an die Plattenleitung 68 ein positiver Impuls von beispielsweise fünf Volt (dargestellt bei 70) angelegt. Die Spannung an den Bodenplatten der Kondensatoren 52 und 54 wird so auf fünf Volt gebracht. Ferner wird die Spannung der Wortleitung beispielsweise durch einen Impuls 72 auf fünf Volt gebracht. Die Impulse 70, 72 weisen gleichzeitig ansteigende Kanten auf, der Impuls 72 besitzt jedoch eine längere Dauer, so daß seine nacheilende Kante der nacheilenden Kante des Impulses 70 nacheilt. Es ist günstig, sowohl die Plattenleitung als auch die Wortleitung zusammen zu decodieren. (Am Ende des Zyklus wird zuerst die Plattenleitung und anschließend die Wortleitung abfallen gelassen, worauf beide Bitleitungen auf Null vorgeladen werden.)
Als Ergebnis eines Hochfahrens der Impulse 70, 72 werden die Transistoren 56, 58 angeschaltet und eine Spannung von fünf Volt an die beiden Kondensatoren 52 und 54 angelegt. Der Kondensator 52 (wie bereits gesagt wurde) befindet sich im Zustand D, so daß, wenn die positiven fünf Volt an ihn angelegt werden, mit der Bewegung der Polarisation des ferroelektrischen Materials beispielsweise zum Punkt C hin relativ wenig Ladung fließt. Da sich der Kondensator 54 jedoch anfänglich im Zustand A befindet, wird bei Anlegen des fünf Volt-Signals an den Kondensator die Koerzitivspannung überschritten, und die Polarisation des ferroelektrischen Materials im Kondensator bewegt sich vom Zustand A zum Punkt C. Damit wird deutlich mehr Ladung (und Strom) abgezogen, als der Kondensator 52 abzieht. Die Bitleitung 60, die mit dem Kondensator 52 durch die Quelle/Senke-Bahn des Transistors 56 gekoppelt ist, verbleibt ungeachtet des an die untere Platte des Kondensators 52 angelegten fünf Volt-Signals relativ nahe bei null Volt. Da jedoch ein merklicher Strom durch den Kondensator 54 fließt, wenn dieser seine Polarisation vom Zustand A zum Punkt C hin verändert, steigt die Spannung auf der Bitleitung 62 an. Durch ein als Erfassen (Fig. 7) bezeichnetes geeignetes Signal wird ein Leseverstärker 64 angeschaltet, der den Spannungsunterschied zwischen den Bitleitungen 60, 62 erfaßt und die eine höhere Spannung aufweisende Leitung, die Bitleitung 62, beispielsweise auf plus fünf Volt steuert. Er steuert ferner die Bitleitung 60 auf die Grundspannung. Dieser Zustand erlaubt ein Erlesen der Daten über die Bitleitungen.
In diesem Zustand befinden sich die ferroelektrischen Materialien in den Kondensatoren 52, 54, beide ungeachtet ihres ursprünglichen Zustands im Zustand D. Um den ursprünglichen Zustand wiederherzustellen, wird gemäß einem weiteren Aspekt der vorliegenden Erfindung die Plattenleitungsspannung auf null Volt zurückgeführt, während die Spannung der Wortleitung noch hoch ist und die Bitleitungen durch den Leseverstärker 64 gesteuert werden. Dies erfolgt aufgrund des Nacheilens der nacheilenden Kante des Impulses 72 hinter der nacheilenden Kante des Impulses 70. Da die Spannung auf der Bitleitung 62 plus fünf Volt beträgt, beträgt die Spannung am Kondensator 54 im wesentlichen fünf Volt. Diese steuert die Polarisation des ferroelektrischen Materials im Kondensator 54 vom Punkt C über den Zustand D zum stabilen Zustand A, der eine logische Null darstellt. Dies ist der Zustand, von dem der Kondensator 54 ausgeht. Hierhin wird der Kondensator 54 wieder zurückgeführt. Die Polarisation des Kondensators 52 verändert sich andererseits nicht, wenn der Impuls 70 aufhört, da an ihn im wesentlichen null Volt angelegt ist. Es ist somit ersichtlich, daß diese Anordnung die Speicherzelle 50 in einer Leseoperation vollständig in ihren ursprünglichen Zustand zurückführt, so daß die Schaltung als "Selbstwiederherstellend" bezeichnet wird. Nachdem der Impuls 72 seine nacheilende Kante erreicht hat, wird der Leseverstärker 64 durch Rückführung des Signals Erfassen auf null Volt desaktiviert. Anschließend werden die Bitleitungen durch Kurzschließen der Bitleitungen gegen Erde über die Quelle/Senke-Bahnen weiterer Transistoren und ein Vorladung-Signal vorgeladen.
Ein weiterer Vorteil dieser Anordnung besteht darin, daß keine "Störungs"-Spannung, beispielsweise 2,5 Volt, während irgendeiner Zeitspanne an einen Kondensator angelegt wird, so daß keine Hauptbesorgnis darauf gerichtet werden muß, daß sich der Polarisationszustand eines Speicherzellenkondensators ändert, selbst obwohl die an ihn angelegte Spannung die Koerzitivspannung nicht übersteigt. Darüber hinaus ist es nicht notwendig, in den Kondensatoren 52, 54 der Anordnung in Fig. 4 eine genau definierte Koerzitivspannung zu haben. Des weiteren besteht die alleinige Notwendigkeit bei dieser Anordnung darin, daß eine geringe Hysteresewirkung vorhanden ist.
Aus Fig. 5, die eine Anordnung von Speicherzellen unter Verwendung der Konfiguration von Fig. 4 darstellt, ist ersichtlich, daß alle Speicherzellen in der durch eine Wortleitung 66a, b oder c und eine Plattenleitung 68a, b oder c mit jeweils einem Leseverstärker 64a, b, c oder d dargestellten Reihe durch diesen Vorgang gelesen werden, da die Spannungen sowohl der Wortleitung als auch der Plattenleitung 66, 68 anfänglich zusammen decodiert werden und entlang der Reihe dieselben Bedingungen erzeugen. Somit sind alle Leseverstärker 64a, b, c und d aktiv, wenn irgendeine Reihe decodiert wird. In Fig. 5 sind die Leseverstärker mit den Bitleitungspaaren 60a, 62a; 60b, 62b; 60c, 62c und 60d, 62d gekoppelt.;
Eine alternative erfindungsgemäße Ausführungsform überwindet dieses Problem, indem die Plattenleitung 68 senkrecht zur Wortleitung 66 verlaufen gelassen wird (vgl. Fig. 6). Vier Speicherzellen sind durch 80a, 80b, 80c und 80d dargestellt, wobei alle eine Konfiguration wie die Zelle 50 (Fig. 5) aufweisen. Somit umfaßt jede Zelle Transistoren 81 (81a, b, c oder d) und ferroelektrische Kondensatoren 83 (83a, b, c oder d). Die Zellen 80a und 80c befinden sich in einer Reihe und weisen eine Wortleitung 82 auf. Die Zellen 80b und 80d befinden sich in einer weiteren Reihe und weisen eine Wortleitung 84 auf. Die Zellen 80a und 80b befinden sich in der linken Spalte und weisen ein gemeinsames Bitleitungspaar 86, 88, das mit einem Leseverstärker 90 gekoppelt ist, auf. Die Zellen 80c und 80d in der rechten Spalte weisen gemeinsame Bitleitungen 92, 94 auf, die mit einem Leseverstärker 96 gekoppelt sind. Eine einzelne Plattenleitung 98 korrespondiert mit der linken Spalte, und eine einzelne Plattenleitung 100 korrespondiert mit der rechten Spalte. Somit weist jede Spalte ihre eigene jeweilige Plattenleitung auf. In der vorherigen Ausführungsform wies jede Reihe ihre eigene jeweilige Plattenleitung auf.
Diese Anordnung spart ungeheure Leistung ein, da zu der Zugangszelle 80a beispielsweise nur über die Wortleitung 82 und die Plattenleitung 98 ein fünf Volt-Signalimpuls zugeführt wird. Als Ergebnis erfolgt nur ein Zugang zu Zelle 80a und nicht zu den Zellen 80b, 80c oder 80d. Der Grund dafür ist, daß die Spannung auf der Wortleitung 82 alle Zugangstransistoren 81a, 81c in der oberen Reihe anschaltet, eine Plattenspannung aber nur an die (beiden) Kondensatoren 83a, 83b in der linken Spalte angelegt wird, d.h. an die Zelle 80a und nicht an die Zelle 80c angelegt wird. Somit erfolgt ein Zugang zur Zelle 80a in der oben beschriebenen Weise.
Auf die Zelle 80b in der zweiten Reihe wird nicht zugegriffen, da trotz Anlegens einer Plattenspannung an ihre beiden Kondensatoren 83b die Kondensatoren durch die Zugangstransistoren 81b, die in einem Aus-Zustand verbleiben, von den Bitleitungen isoliert sind. Somit zieht lediglich der Verstärker 90 und nicht der Verstärker 96 merklich Leistung bei der Leseoperation ab.
Fig. 6 veranschaulicht eine Vorladungsschaltung mit Eignung in den weiteren Figuren. Sie umfaßt Transistoren 102, 104, 106, 108, deren mit einer Quelle/Senke-Bahn koppelnde Bitleitungen 86, 88, 92, 94 jeweils geerdet sind, wenn derartige Transistoren durch ein mit den Gateelektroden gekoppeltes Vorladungssignal Vorladung auf einen An-Zustand getort sind (vgl. Darstellung).
Fig. 7 veranschaulicht einen typischen Leseverstärker mit Eignung zur Verwendung als die Verstärker 30, 64, 90 oder 96. Es kann auch jeder Differentialverstärker oder ein Verstärker, der zwischen zwei Bitleitungen einen "race"-Zustand erzeugt, wie er auf dem Gebiet der Halbleiterinformationsspeicher wohlbekannt ist, verwendet werden, oder es können andere Typen eingesetzt werden, die eine größere Spannung oder einen größeren Strom auf einer der beiden Leitungen erfassen. Diese Ausführungsform bedient sich eines kreuzgekoppelten Paares von p-Kanaltransistoren 110, 112, die eine geschaltete Quelle einer Betriebsspannung Erfassen mit Knotenpunkten 114 bzw. 116 koppeln. Derartige Knotenpunkte sind ferner kreuzweise mit Gateelektroden von n-Kanal-Transistoren 118, 120 gekoppelt, deren Quelle/Senke-Bahnen Knotenpunkte 114 bzw. 116 mit Erde koppeln. Die Knotenpunkte 114 und 116 sind mit dem in Verwendung befindlichen Bitleitungspaar, d.h. 26 und 28, 60 und 62, 86 und 88 oder 92 und 94, gekoppelt.
Es kann zweckmäßig sein, eine Vorlaufprogrammsteuerung für die Wortleitung einzubauen, um zu gewährleisten, daß die vollen fünf Volt an den Platten der ferroelektrischen Kondensatoren auftreten. Wenn die Koerzitivspannung jedoch niedrig ist, beispielsweise 0-5 V, sollten keine Vorlaufprogrammsteuerungen nötig sein.
Fig. 8 zeigt eine Decoderschaltung zum Decodieren der Wort- und Platte-Signale, die für alle Wortleitungen und Plattenleitungen in einem Informationsspeicher gemeinsam sind, zu einer durch eine einzigartige Kombination von in Fig.8 als A&sub0;, A&sub1;, A&sub2; dargestellten Adreßdaten identifizierten einzelnen Wort- und Plattenleitung. Ein p-Kanal-Transistor 130 koppelt normalerweise ein VCC-Signal mit einem Knotenpunkt 132. Ein Inverter 132 wird gekoppelt, um das Signal am Knotenpunkt 132 aufzunehmen und zu invertieren und es den Quelle/Senke-Bahnen der n-Kanal-Transistoren 134 und 136 zuzuführen. Der Transistor 134 ist mit der Gateelektrode eines Transistors 138 gekoppelt, dessen Quelle mit dem Wort- Signal gekoppelt ist. Die Senke ist zur Steuerung einer Wortleitung, beispielsweise einer Wortleitung 32 (Fig. 3) gekoppelt. In ähnlicher Weise tort der Transistor 136 einen Transistor 140 mit einer mit dem Plattensignal Platte gekoppelten Quelle und einer zur Steuerung einer Plattenleitung, beispielsweise einer Plattenleitung 34, gekoppelten Senke.
Da beschrieben wurde, wie das Lesen erfindungsgemäß erfolgt läßt sich das Einschreibverfahren ohne Schwierigkeiten verstehen. Ein Dateneingangspuffer (üblicherweise in gegenwärtigen dynamischen und statischen RAMS verwendet) koppelt die Bitleitungen mit dem Dateneingangsinput. Der Leseverstärker klinkt in den einzuschreibenden Zustand ein, wenn Erfassen ansteigt. Dies bringt die einzuschreibenden Daten in die Zellen.
Die Anordnung der vorliegenden Erfindung erfordert nicht, daß die Kondensatoren eine wohldefinierte Koerzitivspannung oder absolute Schaltungsschwelle aufweisen. Solange das Ferroelektrikum eine Hystereseschleife mit unterschiedlichen Bahnen aufweist, ist die vorliegende Konfiguration verwendbar. Darüber hinaus zerstört kein Störungsimpuls die Daten in einer Zelle, da selbst, wenn der Störungsimpuls einen der Kondensatoren unter Änderung seiner Polarisation aktivierte, die selbstwiederherstellende Natur dieser Konfiguration die Zelle in ihren ursprünglichen Zustand zurückführen würde.
Es sei darauf hingewiesen, daß es nicht nötig ist, daß die Daten zu entgegengesetzten Extremen auf der Hystereseschleife der Fig. 1 eingeschrieben werden. Eine logische Null kann bei null Volt bei einem Polarisationswert zwischen den Punkten A und D von Fig. 1 erfolgen. Ein derartiges Niveau wird durch Zuführen eines kurzen hohen Spannungsimpulses zu dem Kondensator, so daß er keine ausreichende Zeit besitzt, um die ganze Schleife vom natürlichen logischen Nullzustand (Punkt A) heraufzuwandern, eingeschrieben. Diese Art eines partiellen Hystereseschleifeschaltens erhöht die Geschwindigkeit, da nicht die ganze Bahn durchlaufen werden muß.

Claims

1. Nichtflüchtige Speicherzelle (20a; 50; 80) mit einem Transistor (24; 56, 58; 81) und einem Kondensator (22; 52, 54; 83), welche Speicherzelle mit einer Bitleitung (26, 28; 60, 62; 86 88; 92, 94), einer Wortleitung (32; 66; 82, 84) und einer Plattenleitung (34; 98, 100) gekoppelt ist, wobei die Wortleitung zur Steuerung des Betriebs des Transistors angeschlossen ist und wobei der Kondensator ein ferroelektrischer Kondensator mit einem ferroelektrischen Material als Dielektrikum ist,

dadurch gekennzeichnet,

daß der Polarisationszustand des ferroelektrischen Materials den Datenzustand der Speicherzelle speichert,

wobei der Transistor eine Bahn steuerbarer Leitfähigkeit hat, die, zusammen mit dem ferroelektrischen Kondensator, zwischen der Plattenleitung und der Bitleitung in Reihe geschaltet ist, so daß, wenn der Polarisationszustand des ferroelektrischen Materials der Speicherzelle gelesen wird, der ferrolektrische Kondensator mit der Bitleitung gekoppelt wird, um darauf eine Spannung im Ansprechen auf ein Lesesignal (70) auf der Plattenleitung zu entwickeln, und daß, wenn die Zelle eingeschrieben wird, ein Datenzustand durch Polarisation des ferroelektrischen Materials auf Basis der Kombination der Bitleitungs- und Plattenleitungsspannungen gespeichert wird.

2. Speicherzelle nach Anspruch 1, wobei der Kondensator eine erste und eine zweite Plattenelektrode hat und wobei die zweite Plattenelektrode mit der Plattenleitung verbunden ist und die erste Plattenelektrode mit dem Transistor (24; 56, 58; 81) verbunden ist.

3. Speicherzelle nach Anspruch 1 oder 2, die einen Leseverstärker (30; 64; 90, 96) enthält, der mit der Bitleitung gekoppelt ist, um die Bitleitung entsprechend dem Datengehalt der Speicherzelle derart zu steuern, daß das Spannungsniveau der Bitleitung beigehalten wird, nachdem die Daten der Speicherzelle gelesen wurden, und dadurch für wenigstens einen Datenzustand die Polarisation des Kondensators der Speicherzelle wiederhergestellt wird, wenn das die Plattenleitung steuernde Lesesignal (49a, 70) beendet ist.

4. Speicherzelle nach Anspruch 2 oder Ansprüchen 2 und 3, wobei der Transistor ein Feldeffekttransistor (24; 56, 58, 81) ist, dessen Gateanschluß elektrisch mit der Wortleitung (32; 66; 82, 84) gekoppelt ist und dessen Quelle- und Senkeanschlüsse zwischen der ersten Plattenelektrode des Kondensators (22; 52, 54; 83) und der Bitleitung (26; 60, 62; 86, 88; 92, 94) angeschlossen sind.

5. Speicherzelle nach Anspruch 1 oder 2, die zusätzlich einen zweiten Transistor (56, 58; 81) und einen zweiten ferroelektrischen Kondensator (52, 54; 83) mit zwei Plattenelektroden aufweist,

wobei eine zweite Bitleitung (60, 62; 86-94) mit der Speicherzelle verbunden ist;

wobei beide Bitleitungen mit einem Leseverstärker (64; 90, 96) gekoppelt sind; wobei der Polarisationszustand der beiden ferroelektrischen Kondensatoren komplementär ist und die in der Speicherzelle gespeicherten Daten darstellt;

wobei die Plattenleitung mit entsprechenden zweiten Plattenelektroden des ersten und des zweiten ferroelektrischen Kondensators der Speicherzelle gekoppelt ist;

wobei das Lesen der in der Zelle gespeicherten Daten die Polarisation eines der beiden Kondensatoren zerstört oder umkehrt; und

wobei der Leseverstärker (64; 90, 96) die Bitleitung entsprechend der zerstörten Polarisation gemäß dem Datengehalt der Speicherzelle steuert, um das Spannungsniveau der Bitleitungen, nachdem die Daten von der Speicherzelle gelesen wurden, zur Wiederherstellung der zerstörten oder umgekehrten Polarisation aufrechtzuerhalten, wenn das die Plattenleitung steuernde Lesesignal (70) aufgehört hat.

6. Speicherzelle nach Anspuch 1, 2, 3, 4 oder 5, die keine anderen aktiven Speicherelemente enthält.

7. Ferroelektrische Speicheranordnung, die eine Mehrzahl von Speicherzellen nach irgendeinem der Ansprüche 1 bis 4 aufweist, die in Reihen und Spalten angeordnet sind, wobei jede Spalte eine Mehrzahl von mit der Bitleitung (26; 86, 88; 92, 94) gekoppelten Speicherzellen aufweist, die Speicheranordnung eine Mehrzahl von Wortleitungen (32; 66; 82, 84) und von den Wortleitungen und Bitleitungen verschiedenen Plattenleitungen (34; 68; 98, 100) aufweist, jede Wortleitung zur Steuerung der Transistoren der Speicherzellen in einer gemeinsamen Reihe gekoppelt ist, und wobei jede Plattenleitung (34; 68; 98, 100) mit den zweiten Plattenelektroden der ferroelektrischen Kondensatoren einer Mehrzahl von Speicherzellen verbunden ist.

8. Speicheranordnung nach Anspruch 7, die mit einer Mehrzahl von jeweils zu den Bitleitungen der Speicheranordnung gehörenden Leseverstärkern (64a, b, c, d; 90, 96) gekoppelt ist.

9. Speicheranordnung nach Anspruch 8, die zusätzlich eine mit jedem Leseverstärker gekoppelte Schein(dummy)-Zelle (36) aufweist.

10. Speicheranordnung nach Anspruch 9, wobei die Schein(dummy)-Zelle einen zweiten Transistor (38) und einen zweiten ferroelektrischen Kondensator (40) aufweist, eine Plattenelektrode des zweiten ferroelektrischen Kondensators über den zweiten Transistor mit dem Leseverstärker (30) gekoppelt ist und die andere Plattenelektrode des ferroelektrischen Kondensators der Schein(dummy)-Zelle mit einer Schein(dummy)-Plattenleitung (44) gekoppelt ist.

11. Speicheranordnung nach irgendeinem der Ansprüche 7 bis 10, wobei die Plattenleitungen der Speicherzellen mit einem Dekodierer gekoppelt sind.

12. Speicheranordnung nach irgendeinem der Ansprüche 7 bis 10, wobei die Wortleitungen (66) und die Plattenleitungen (68) mit Reihen von Speicherzellen in der Anordnung verbunden sind.

13. Speicheranordnung nach irgendeinem der Ansprüche 7 bis 10, wobei die Wortleitungen (82, 84) mit Reihen von Speicherzellen in der Anordnung verbunden sind und die Plattenleitungen (98, 100) mit Spalten von Speicherzellen in der Anordnung verbunden sind.

14. Speicher mit einer Mehrzahl von Speicherzellen nach Anspruch 1, einer Mehrzahl von Bitleitungen, einer Mehrzahl von Wortleitungen und einer Mehrzahl von Plattenleitungen, welche Mehrzahl der Speicherzellen mit entsprechenden Bitleitungen, Wortleitungen und Plattenleitungen verbunden sind, wobei jede Plattenleitung mit einer Mehrzahl der Speicherzellen längs einer Reihe oder einer Spalte der Speicherzellen verbunden ist.

15. Speicher nach Anspruch 14, wobei jede Speicherzelle einen innerhalb der Speicherzelle angeordneten zugehörigen Transistor (24; 56, 58; 81) enthält, eine erste Plattenelektrode des Kondensators in jeder Zelle über den Transistor mit ihrer entsprechenden Bitleitung gekoppelt ist, der Transistor gekoppelt ist, um durch seine entsprechende Wortleitung gesteuert zu werden, und eine zweite Plattenelektrode des Kondensators in der Zelle mit ihrer entsprechenden Plattenleitung gekoppelt ist.

16. Speicher mit einer Mehrzahl von Speicherzellen nach irgendeinem der Ansprüche 2 bis 6, einer Mehrzahl von Bitleitungen, einer Mehrzahl von Wortleitungen und einer Mehrzahl von Plattenleitungen, welche Mehrzahl der Speicherzellen mit entsprechenden Bitleitungen, Wortleitungen und Plattenleitungen verbunden sind, wobei jede Plattenleitung mit einer Mehrzahl der Speicherzellen längs einer Reihe oder Spalte der Speicherzellen verbunden ist.

17. Verfahren zum Speichern binärer Daten in einer nichtflüchtigen Weise und zum Lesen der Daten, das das Speichern von Daten in einem Kondensator in einer Speicherzelle umfaßt, wobei der Kondensator ein ferroelektrischer Kondensator (22; 52, 54; 83) mit ferroelektrischem Dielektrikum zwischen einem Paar von Plattenelektroden ist, die Daten durch Steuerung von am Kondensator angelegten Spannungen gespeichert werden und eine mit dem Kondensator gekoppelte Bitleitung (26; 60, 62; 86, 88; 92, 94) gesteuert wird, wodurch das ferroelektrische Material entsprechend dem Datenzustand direkt polarisiert wird;

wobei das Lesen die Schritte umfaßt:

a) Zuführen eines Impulses (49a; 70) zu einer der Plattenelektroden des Kondensators,

b) Erfassen der Daten von der Zelle über die mit der Zelle verbundene Bitleitung, und

c) Beibehalten des Spannungsniveaus der Bitleitung, nachdem die Daten von der Speicherzelle gelesen wurden, zur Wiederherstellung irgendeines zerstörten Polarisationszustands des Kondensators, wenn der Impuls (49a; 70) beendet ist.

18. Verfahren nach Anspruch 17, bei dem der Impuls (49a; 70) einer Plattenelektrode des Kondensators über eine Plattenleitung (34; 68; 98, 100) zugeführt wird.

19. Verfahren nach Anspruch 17 oder 18, das die Steuerung einer Schalteinrichtung (24; 56, 58; 81) innerhalb der Speicherzelle zum Einschalten in Verbindung mit dem Schritt a) des Zuführens eines Impulses (49a; 70) zu der einen Plattenelektrode und das Steuern der Schalteinrichtung, eingeschaltet zu bleiben, nachdem der Impuls beendet ist, umfaßt, so daß die Bitleitungsspannung am Kondensator angelegt wird.

20. Verfahren nach Anspruch 19, bei dem die Schalteinrichtung (24; 56, 58; 81) durch einen Wortleitungsimpuls (51; 72) mit einer Anstiegskante gesteuert wird, die im wesentlichen mit einer Anstiegskante des der Plattenelektrode zugeführten Impulses (49a; 70) übereinstimmt.

21. Verfahren nach irgendeinem der Ansprüche 17 bis 19, bei dem der Aufrechterhaltungsschritt c) die Verwendung eines Leseverstärkers (30; 64; 90, 96) zur Aufrechterhaltung der Bitleitungsspannung umfaßt.

22. Verfahren nach irgendeinem der Ansprüche 17 bis 21, bei dem das Verfahren keinen Betrieb anderer aktiver Speicherelemente in der Speicherzelle enthält.

23. Verfahren nach irgendeinem der Ansprüche 17 bis 22, bei dem eine Mehrzahl von Zellen vorliegt und bei dem im Schritt a) ein Impuls (49a; 70) einer Mehrzahl von Kondensatoren der Mehrzahl von Zellen zugeführt wird.

24. Verfahren zum Lesen von Daten aus und Einspeichern von Daten in einem ferroelektrischen Kondensator in einer nichtflüchtigen Speicherzelle innerhalb einer Anordnung von in Reihen und Spalten ausgerichteten Speicherzellen, wobei jede Speicherzelle in der Anordnung einen zugehörigen ferroelektrischen Kondensator enthält, wo zwei Polarisationszustände des Kondensators bei einer Bezugsspannung zwei binären logischen Niveaus entsprechen, das die Schritte aufweist:

Zuführen eines Signals (51; 72) zu einer Wortleitung (32; 66; 82, 84) längs der der Speicherzelle entsprechenden Reihe zum Einschalten einer Schalteinrichtung (24; 56, 58; 81), die innerhalb der Speicherzelle angeordnet ist, und dadurch zum Koppeln einer Platte des Kondensators (22; 52, 54; 83) mit einer Bitleitung (26; 60, 62; 86, 88, 92, 94) entsprechend der Spalte, und zum Einschalten anderer schaltbarer Einrichtungen für andere Zellen längs der Wortleitung im gleichen Schritt;

Anlegen einer Nicht-Null-Spannung (49a, 70) an den Platten der Kondensatoren in einer Mehrzahl der Zellen längs der Reihe, während die Schalteinrichtungen in den Zellen eingeschaltet sind;

Vergleichen des auf der der Speicherzelle entsprechenden Bitleitung entwickelten Signals mit einem Vergleichssignal, um dadurch den logischen Zustand der Daten zu bestimmen; und

Beenden der Nicht-Null-Spannung und des Wortleitungssignals zu unterschiedlichen Zeiten, so daß das Wortleitungssignal endet, nachdem die Nicht-Null-Spannung endet;

wobei der Schritt des Anlegens einer Nicht-Null-Spannung das Zuführen eines Impulses (49a; 70) zur anderen Platte des Kondensators vorsieht, welcher Impuls an einer ersten nacheilenden Kante endet, wobei die Schalteinrichtung nach der ersten nacheilenden Kante leitend bleibt und wobei die Bitleitung zu einem Spannungsniveau gesteuert wird, das dem aus dem Kondensator gelesenen Daten entspricht, um dadurch einen ferroelektrischen Polarisationstand des Kondensators wiederherzustellen.

25. Verfahren nach Anspruch 24, bei dem das Vergleichssignal von einem zweiten ferroelektrischen Kondensator (40; 54; 83) entwickelt wird.

26. Verfahren nach Anspruch 25, bei dem der Vergleichsschritt einen Betrieb eines Leseverstärkers (30; 64; 90, 96) umfaßt, der einen mit der Bitleitung gekoppelten Eingang und einen anderen mit einer zweiten Bitleitung gekoppelten Eingang hat, die mit dem zweiten ferroelektrischen Kondensator gekoppelt ist.

27. Verfahren nach irgendeinem der Ansprüche 24 bis 26, bei dem die Schritte des Einschaltens einer schaltbaren Einrichtung und des Anlegens einer Nicht-Null-Spannung gleichzeitig beginnen.

28. Verfahren nach irgendeinem der Ansprüche 24 bis 27, bei dem der Lese- oder Wiederspeicherungsschritt weiter durch gleichzeitiges Einschalten der Wortleitung und einer mit den anderen Platten der ferroelektrischen Kondensatoren gekoppelten Plattenleitung und durch deren Ausschalten zu getrennten Zeiten gekennzeichnet ist.

29. Verfahren nach Anspruch 28, bei dem jede Plattenleitung mit einer Mehrzahl der Speicherzeilen längs einer Reihe oder einer Spalte der Speicherzellen verbunden wird.