DE69723182T2

DE69723182T2 - Ferroelektrischer speicher

Info

Publication number: DE69723182T2
Application number: DE69723182T
Authority: DE
Inventors: Hiroshige Hirano
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1996-03-25
Filing date: 1997-03-19
Publication date: 2004-01-08
Anticipated expiration: 2017-03-20
Also published as: DE69736080D1; WO1997036300A1; DE69736080T2; EP0829882A4; EP1320103A8; DE69723182D1; US5969979A; JP3753331B2; EP1320103A3; EP1320103A2; EP0829882B1; CN1183166A; EP0829882A1; KR100446120B1; EP1320103B1; KR19990021972A

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft eine fenoelektrische Speichervrrichtung gemäß dem Oberbegriff der Ansprüche 1 und 2.
STAND DER TECHNIK
Unlängst wurde unter Verwendung eines ferroelektrischen Materials in dem Kondensator einer Speicherzelle eine ferroelektrische Speichervorrichtung erfunden, die Nichtflüchtigkeit von gespeicherten Daten verwirklicht. Der ferroelektrische Kondensator besitzt eine Hysterese-Charakteristik, und wenn das elektrische Feld null ist, bleibt abhängig von der Hysterese eine Restpolarisation unterschiedlicher Polarität zurück. Indem die gespeicherten Daten durch die Restpolarisation des ferroelektrischen Kondensators ausgedrückt werden, wird eine nichtflüchtige Speichervorrichtung verwirklicht.
Die Beschreibung von US-Patent Nr. 4,873,664 offenbart zwei Typen von ferroelektrischen Speichervorrichtungen.
In einem ersten Typ besteht eine Speicherzelle aus einem Transistor und einem Kondensator pro Bit (1T1C), und ein ferroelektrischer Kondensator für eine Bezugsspeicherzelle wird z. B. in allen 256 ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen (normale Zellen) bereitgestellt.
In einem zweiten Typ, der keinen ferroelektrischen Kondensator für eine Bezugsspeicherzelle verwendet, besteht eine Speicherzelle aus zwei Transistoren und zwei Kondensatoren pro Bit (2T2C), wobei ein Paar komplementärer Daten in einem Paar ferroelektrischer Kondensatoren für die Hauptkörper-Speicherzelle gespeichert wird.
Für eine größere Speicherkapazität ist der 1T1C-Typ vorteilhaft, und gegenwärtig ist für Niederspannungsbetrieb und Betrieb für längere Lebensdauer die Konstruktion mit ferroelektrischem Kondensator für die Bezugszelle in dem ferroelektrischen Zellenkondensator für die Hauptkörper-Speicherzelle wichtig.
Als ferroelektrisches Material zum Bilden des Kondensators sind KNO₃, PbLa₂0₃-ZrO₂-TiO₂ und PbTiO₃-PbZrO₃ neben anderen bekannt. Nach PCT International Disclosure Nr. W093/ 12542 Veröffentlichung sind ferroelektrische Materialien mit im Vergleich zu PbTiO₃-PbZrO₃ extrem kleiner Ermüdung, die für ferroelektrische Speichervorrichtungen geeignet sind, ebenfalls bekannt.
EP-A-0 702 372 betrifft allgemein ferroelektrische Speicherzellen und Anordnungen solcher Zellen und insbesondere eine Spannungsreferenz für eine gemeinsame Leseverstärkeranordnung einen Ein-Transistor, Ein-Kondensator- (1T-1C) ferroelektrischen Speicher. Die Spannungsreferenz umfasst eine Bezugszelle ähnlich den in 7 gezeigten, die einen ferroelektrischen Speicher nach einem Stand der Technik darstellt.
Ein weiterer Stand der Technik wird in IEEE Journal of Solid-State Circults, Vol. SC-22, 5. Okt. 1987, New York, USA, MIYAMOTO et al,. : "A Fast 256kx4 CMOS DRAM with a Distributed Sense and Unique Restore Circuit" Seiten 861-867 offenbart. Ein besonderes Merkmal dieses DRAM ist, dass eine verteilte Lese- und einmalige Wiederherstellungsschaltung bereitgestellt wird, was eine kleine Chipgröße ergibt.
Die Zusammensetzung der herkömmlichen ferroelektrischen Speichervorrichtung des 1T1C-Typs wird unten kurz beschrieben.
7 ist ein Speicherzellen-Blockschaltbild, 8 ist ein Leseverstärker-Schaltbild und 9 ist ein Betriebs-Timing-Diagramm.
In 7 betreffen C00 bis C37 ferroelektrische Kondensatoren für Hauptkörper-Speicherzellen, CD00 bis CD31 sind ferroelektrische Kondensatoren für Bezugsspeicherzellen, CPD ist ein Zellenplattentreiber und REW0 und REW1 sind Bezugsspeicherzellen-Rückschreibsignalleitungen. Des Werteren sind SA0 bis SA3 Leseverstärker, und CP ist ein Zellenplattensignal. WL0 bis WL7 sind Wortleitungen, RWL0 und RWL1 sind Bezugswortleitungen, und BL0 bis BL3, /BL0 bis /BL3 sind Bitleitungen. In 8 und 9 ist BP ein Bitleitungs-Vorladesignal, und /SAP und SAN sind Leseverstärker-Steuersignale. Des Werteren ist VSS ein Erdungssignal, und VDD ist eine Versorgungsspannung.
In der Speicherzellen-Zusammensetzung, wie z. B. in den Zeichnungen gezeigt, sind Bitleitungen BL0 und /BL0 mit dem Leseverstärker SA0 verbunden. Außerdem ist ein ferroelektrischer Kondensator für die Hauptkörper-Speicherzelle C00 mit der Bitleitung BL0 über einen N-Kanal-MOS-Transistor Tr1, an dessen Gate die Wortleitung WL0 liegt, verbunden. Mit der Bitleitung /BL0 ist außerdem ein ferroelektrischer Kondensator für die Bezugsspeicher zelle CD00 über einen N-Kanal-MOS-Transistor Tr2, an dessen Gate die Bezugswortleitung RWL0 liegt, verbunden. Die ferroelektrischen Kondensatoren C00, CD00 sind mit der Zellenplatten-Signalleitung CP verbunden, die durch den Zellenplattentreiber CPD getrieben wird.
Die Bitleitungen /BL0 und /BL1 sind über einen N-Kanal-MOS-Transistor Tr3, an dessen Gate die Bezugswortleitung RWL0 liegt, verbunden. Die Bitleitung BL0 und der ferroelektrische Kondensator für die Bezugsspeicherzelle CD00 sind über einen N-Kanal-MOS-Transistor Tr5, an dessen Gate die Bezugsspeicherzellen-Rückschreibsignalleitung REW0 liegt, verbunden.
Wie in 8 gezeigt, wird der Leseverstärker SA0 durch Leseverstärker-Steuersignale ISAP, SAN gesteuert, und die Schaltung ist daher so aufgebaut, dass das Vorladen der Bitleitungen BL0 und /BL0 durch das Bitleitungs-Vorladesignal BP gesteuert wird.
Diese herkömmliche ferroelektrische Speichervorrichtung mit 1T1C-Zusammensetzung basiert auf einem Verfahren des Verwendens von zwei ferroelektrischen Kondensatoren fast gleicher Größe als den ferroelektrischen Kondensator für die Hauptkörper-Speicherzelle, des Auslesens einer N (hohen) Date und einer L (tiefen) Date und des Mittelns dieser zwei Daten (s. Japanische Offenlegungs-Patent Nr. 7-262768).
Die Arbeitsweise dieser herkömmlichen ferroelektrischen Speichervorrichtung mit 1T1C-Zusammensetzung wird mit Verweis auf 9 beschrieben, die hauptsächlich das Auswählen der Wortleitung WL0 betrifft.
Zuerst werden die Bitleitungen BL0 und /BL0 auf eine logische Spannung L vorgeladen, wenn das Bitleitungs-Vorladesignal BP H ist. Desgleichen werden die Bitleitungen BL1 und /BL1 auf die logische Spannung L vorgeladen.
Wenn das Bitleitungs-Vorladesignal BP auf die logische Spannung L gesetzt wird, werden folglich die Bitleitungen BL0 und /BL0 und die Bitleitungen BL1 und /BL1 in einen schwebenden Zustand gesetzt.
Als Nächstes werden die Wortleitung WL0 und die Bezugswortleitung RWL0 auf die logische Spannung H gesetzt, und die Zellenplatten-Signalleitung CP wird auf die logische Spannung H gesetzt. Der Potenzialpegel der logischen Spannung H der Wortleitung WL0 ist hierin eine Spannung, die über die Versorgungsspannung VDD angehoben wird. Da die Bezugswortlei tung RWL0 auf die logische Spannung H gesetzt ist, werden die N-Kanal-MOS-Transistoren Tr2 bis Tr4 eingeschaltet. In dieser Beschreibung bedeutet, wenn, wie oben erwähnt, z. B. die Wortleitung WL0 auf die logische Spannung H gesetzt wird, dass das Potenzial der Wortleitung WL0 auf die logische Spannung H gesetzt wird.
Zu diesem Zeitpunkt wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren C00, CD00, C10, CD10 einzeln angelegt, und jedes Potenzial wird durch das Kapazitätsverhältnis des ferroelektrischen Kondensators und der Bitleitungskapazität bestimmt. Ihre Potenziale werden aus den einzelnen Bitleitungen BL0, /BL0, BL1, /BL1 ausgelesen.
Zu diesem Zeitpunkt sind die Daten, die aus dem ferroelektrischen Kondensator für die Bezugsspeicherzellen CD00 und CD10 ausgelesen werden, gemittelte Daten (Potenzial) der zwei Daten, weil die N-Kanal-MOS-Transistoren Tr2 bis Tr4 eingeschaltet sind und folglich die Bitleitungen /BL0 und /BL1 elektrisch verbunden sind. Hierin werden H (hohe) Daten in dem ferroelektrischen Kondensator für die Bezugsspeicherzellen CD00 und CD01 und L (tiefe) Daten in dem ferroelektrischen Kondensator für die Bezugsspeicherzellen CD10 und CD11 aufgezeichnet.
Dann werden durch Setzen der Bezugswortleitung RWL0 auf logische Spannung L und Ausschalten der N-Kanal-MOS-Transistoren Tr2 bis Tr4 die Bitleitung /BL0 und die Bitleitung /BL1 elektrisch getrennt.
Folglich werden das Leseverstärker-Steuersignal /SAP auf logische Spannung L und des SAN auf logische Spannung N gesetzt, und der Lesenverstärker wird betätigt.
Die Folge ist, dass das in die Bitleitung ausgelesene Potenzial auf die Versorgungsspannung VDD und die Erdungsspannung VSS verstärkt wird.
Die Bezugsspeicherzellen-Rückschreibsignalleitung REW0 wird auf logische Spannung H gesetzt, sodass sie jetzt bereit ist, die Potenziale von H (hoch) und L (tief) für die nächste Leseoperation in die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00 und CD10 zu schreiben.
Zum Rückschreiben wird folglich das Zellenplattensignal CP auf logische Spannung L gesetzt. Danach wird das Bitleitungs-Vorladesignal BP auf logische Spannung H gesetzt, und die Bitleitungen BL0 und /BL0 werden auf logische Spannung L vorgeladen, und die Wortlei tung WL0 und die Bezugswortleitung RWL0 werden auf logische Spannung L gesetzt, um in den Ausgangszustand gesetzt zu werden.
Auf diese Weise ist in der herkömmlichen ferroelektrischen Speichervorrichtung des 1T1C-Typs, wenn die Wortleitung WL0 ausgewählt wird, das beim Auslesen der Potenziale der Bitleitungen BL0 und BI1 benutzte Bezugspotenzial das Mittel des ferroelektrischen Kondensators für die Bezugsspeicherzellen CD00 und CD10. Der Mittelwert wird aus den Bitleitungen (BL0 und /BL1 ausgelesen. Das beim Auslesen der Potenziale der Bitleitungen BL2 und BL3 benutzte Bezugspotenzial ist der Mittelwert des ferroelektrischen Kondensators für die Bezugsspeicherzellen CD20 und CD30. Der Mittelwert wird aus den Bitleitungen /BL0 und /BL1 ausgelesen.
Im Übrigen wird, wenn die Wortleitung WL1 ausgewählt wird, die Rolle des Bitleitungspaares umgekehrt, und die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen sind auch verschieden.
Das heißt, das beim Auslesen der Potenziale der Bitleitungen /BL0 und /BL1 benutzte Bezugspotenzial ist der Mittelwert des ferroelektrischen Kondensators für die Bezugsspeicherzellen CD01 und CD11. Der Mittelwert wird aus den Bitleitungen BL0 und BL1 ausgelesen. Das beim Auslesen der Potenziale der Bitleitungen /BL2 und /BL3 benutzte Bezugspotenzial ist der Mittelwert des ferroelektrischen Kondensators für die Bezugsspeicherzellen CD21 und CD31. Der Mittelwert wird aus den Bitleitungen BL0 und BL1 ausgelesen.
Bie dem in 7 gezeigten u für acht Wortleitungen WL0 bis WL7 gibt es daher vier Arten von Bezugspotenzialen.
Das Bezugsspeicherzellensystem der herkömmlichen ferroelektrischen Speicherzellenvorrichtung des 1T1C-Typs hatte jedoch die folgenden Probleme.
Das heißt, bisher waren zwei ferroelektrische Kondensatoren für Bezugsspeicherzellen, in die H (hohe) und L (tiefe) Daten geschrieben werden (z. B. ferroelektrische Kondensatoren für die Bezugsspeicherzellen DC00 und CD10), elektrisch verbunden, beide Potenziale wurden gemittelt, und der Mittelwert wurde als das Bezugspotenzial zum Auslesen der Daten benutzt. Die Folge war, dass infolge von Schwankungen dieser ferroelektrischen Kondensatoren für Bezugsspeicherzellen die Bezugspotenziale verändert wurden. Demnach wurde das ideale Bezugspotenzial, das immer den gleichen Wert haben sollte, nicht immer erhalten, und die Ausbeute der ferroelektrischen Speichervorrichtung wurde gesenkt.
Insbesondere standen solche Schwankungen der ferroelektrischen Kondensatoren für Bezugsspeicherzellen in enger Verbindung mit der Layout-Konfiguration, und wenn die Konfiguration der ferroelektrischen Kondensatoren für Bezugsspeicherzellen und die ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen voneinander entfernt war, konnte ein ideales Bezugspotenzial nicht erhalten werden.
Außerdem waren in dem Bezugsspeicherzellensystem der herkömmlichen ferroelektrischen Speicherzellenvorrichtung des 1T1C-Typs die N-Kanal-MOS-Transistoren und ferroelektrischen Kondensatoren für Bezugsspeicherzellen als Steuersignale und Steuerschalterlemente in jeder Bitleitung erforderlich, die eine größe Fläche im Layout belegten.
OFFENBARUNG DER ERFINDUNG
Angesichts der Probleme des Standes der Technik ist es demnach eine Aufgabe der Erfindung, eine ferroelektrische Speichervorrichtung vorzulegen, die imstande ist, die Schwankungen des Bezugspotenzials gegenüber dem herkömmlichen Pegel wesentlich zu verringern.
Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche erfüllt.
Eine ferroelektrische Speichervorrichtung zum Speichern nichtflüchtiger Daten in ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen umfasst: eine Vielzahl erster ferroelektrischer Speicherzellen, die im Wesentlichen Daten mit hohem Pegel speichert, eine Vielzahl zweiter ferroelektrischer Speicherzellen, die im Wesentlichen Daten mit tiefem Pegel speichert, eine Ausgleichsschaltungseinrichtung zum Mitteln der Potenziale, die aus den ersten und zweiten ferroelektrischen Speicherzellen ausgelesen werden, und eine Leseeinrichtung zum Auslesen der in den ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen gespeicherten Daten unter Verwendung des gemittelten Potenzials als ein Bezugspotenzial.
Eine Ausführung der vorliegenden Erfindung ist eine ferroelektrische Speichervorrichtung zum Speichern nichtflüchtiger Daten in ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen, wobei Wortleitungen zum Auswählen der ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen und Bitleitungen, die beim Lesen der Potenziale aus den ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen benutzt werden, in einer Matrix angeordnet sind, umfassend: eine ferroelektrische Bezugsspeicherzelle, die von den verschiedenen Wortleitungen geteilt wird, und eine Leseeinrichtung zum Auslesen der Daten der ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen unter Verwendung des Bezugspotenzials, das auf der Basis des Potenzials erhalten wird, das aus der ferroelektrischen Bezugsspeicherzelle ausgelesen wird.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Speicherzellen-Blockschaltbild, das zum Verstehen der vorliegenden Erfindung hilfreich ist.
2 ist ein Speicherzellen-Blockschaltbild einer ersten Ausführung der Erfindung.
3 ist ein Speicherzellen-Blockschaltbild einer zweiten Ausführung der Endung.
4 ist ein Speicherzellen-Blockschaltbild in einem anderen Beispiel der zweiten Ausführung der Erfindung.
5 ist ein Speicherzellen-Blockschaltbild, das keine Ausführung der Erfindung darstellt.
6 ist ein Speicherzellen-Blockschaltbild in einem anderen Beispiel.
7 ist ein Speicherzellen-Blockschaltbild in einer früheren Technik.
8 ist ein Leseverstärker-Schaltbild in einer früheren Technik.
9 ist ein Betriebs-Timing-Diagramm in einer früheren Technik.
VERWEISZEICHEN
C00-C37 Ferroelektrischer Kondensator für Hauptkörper-Speicherzelle
CD00-CD31 Ferroelektrischer Kondensator für Bezugsspeicherzelle
CPD Zellenplattentreiber
SA0-SA3 Leseverstärker
CP Zellenplattensignal
WL0-WL7 Wortleitung
RWK0, RWL1 Bezugswortleitung
REW0, REW1 Bezugsspeicherzellen-Rückschreibsignalleitung
EQ0, EQ1 Bezugspotenzial-Signalleitung
BL0-BL3, /BL0-/BL3 Bitleitung
BP Bitleitungs-Vorladesignal
/SAP, SAN Leseverstärker-Steuersignal
VSS Erdungssignal
VDD Versorgungsspannung
BESTE WEISE ZUR AUSFÜHRUNG DER ERFINDUNG
Mit Verweis auf die Zeichnungen werden im Folgenden Ausführungen der Erfindung beschrieben.
1 zeigt einen Aufbau einer ferroelektrischen Speichervorrichtung, der beim Verstehen der vorliegenden Erfindung hilfreich ist.
Die Leseverstärkerschaltung und das Betriebs-Timing-Diagramm sind dieselben wie in 8 und 9, die sich auf den Stand der Technik beziehen.
Wie in 1 gezeigt, sind C00 bis C37 ferroelektrische Kondensatoren für Hauptkörper-Speicherzellen, und CD00 bis CD31 sind ferroelektrische Kondensatoren für Bezugsspeicherzellen. Des Werteren ist CPD einen Zellenplattentreiber, und REW0 und REW1 sind Bezugsspeicherzellen-Rückschreibsignalleitungen. Es sei angenommen, dass in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD20 H (hohe) Daten und in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD10, CD30 L (tiefe) Daten aufgezeichnet werden. Weiter sei angenommen, dass in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD01, CD21 H (hohe) Daten und in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD11, CD31 L (tiefe) Daten aufgezeichnet werden.
Des Werteren sind EQ0 und EQ1 Bezugspotenzial-Signalleitungen, SA0 bis SA3 sind Leseverstärker, und CP ist eine Zellenplatten-Signalleitung. WL0 bis WL7 sind Wortleitungen, RWL0 und RWL1 sind Bezugswortleitungen, und BL0 bis BL3, /BL0 bis /BL3 sind Bitleitungen. Außerdem ist BP ein Bitleitungs-Vorladesignal, und /SAP, SAN sind Leseverstärker-Steuersignale. Daneben ist VSS eine Erdungsspannung, und VDD ist eine Versorgungsspannung. Die Bezugspotenzial-Signalleitungen EQ0 und EQ1 sind Signalleitungen zum Erzeugen des Bezugspotenzials, wenn die Bezugswortleitungen RWL0, RWL1 ausgewählt werden.
Wie in der Zeichnung gezeigt, sind die Wortleitungen zum Auswählen der ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen und die beim Lesen der Potenziale benutzten Bitleitungen in einer Matrixform angeordnet. Eine später beschriebene Speicherzellenanordnung besteht aus den ferroelektrischen Kondensatoren für Hauptspeicherzellen und anderen.
In der in 1 gezeigten Zusammensetzung der Speicherzellenanordnung sind die Bitleitungen BL0 bis BL3 und /BL0 bis /BL3 mit den Leseverstärkern SA0 bis SA3 verbunden. Mit den Bitleitungen BL0 bis BL3 sind ferroelektrische Kondensatoren für Hauptkörper-Speicherzellen C00, C10, C20, C30 über einen N-Kanal-MOS-Transistor, an dessen Gate die Wortleitung WL0 liegt, verbunden. Mit den Bitleitungen /BL0, /BL1, /BL2, /BL3 sind ferroelektrische Kondensatoren für Bezugsspeicherzellen CD00, CD10, CD20, CD30 jeweils über N-Kanal-MOS-Transistoren Tr2, Tr4, Tr7, Tr9, an deren Gates die Bezugswortleitung RWL0 liegt, verbunden.
Die Ausgleichsschaltung ist eine Schaltung, die aus N-Kanal-MOS-Transistoren Tr0, Tr3, Tr6, Tr8 usw. besteht. Das heißt, die Ausgleichsschaltung ist eine Schaltung zum Mitteln der Potenziale, wenn die in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30 gespeicherten Daten als Potenziale aus den Bitleitungen /BL0, /BL1, /BL2, /BL3 ausgelesen werden. Das durch die Ausgleichsschaltung gemittelte Potenzial ist ein Bezugspotenzial, das zum Verstärken der Daten benutzt wird, die durch den Leseverstärker aus dem ferroelektrischen Kondensator für die Hauptkörper-Speicherzelle ausgelesen werden.
Die ferroelektrischen Kondensatoren C00 bis C37, CD00 bis CD31 sind mit einer Zellenplattenleitung CP verbunden, die von einem Zellenplattentreiber CPD getrieben wird.
Die Bitleitung BL0 und der ferroelektrische Kondensator für die Bezugsspeicherzelle CD00 sind über den N-Kanal-MOS-Transistor Tr5, an dessen Gate die Bezugsspeicherzellen-Rückschreibsignalleitung REW0 liegt, verbunden. Die anderen Bitleitungen /BL0, BL2, /BL2 sind, wie die Bitleitung BL0, mit den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD10, CD20, CD30 über jeweilige N-Kanal-MOS-Transistoren verbunden.
Der Leseverstärker SA0 wird durch die Leseverstärker-Steuersignale /SAP, SAN gesteuert, und ist so aufgebaut, dass das Vorladen der Bitleitungen BL0 bis BL3 und /BL0 bis /BL3 durch das Bitleitungs-Vorladesignal BP gesteuert wird. Die Leseeinrichtung der Erfindung entspricht dem Leseverstärker SA0 usw.
In dieser ersten Ausführung, die vier ferroelektrische Kondensatoren fast gleicher Größe als die ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen verwendet, werden H-Daten aus zweien davon und L-Daten aus den anderen zwei ausgelesen, und diese Daten werden gemittelt.
Die Arbeitsweise der Vorrichtung wird unten beschrieben.
Das Betriebs-Timing der Vorrichtung ist dasselbe wie in dem in 9 gezeigten Stand der Technik.
Hierin werden hauptsächlich Punkte beschrieben, die sich vom Stand der Technik von 7 unterscheiden. Das heißt, beim Stand der Technik, wie oben beschrieben, der eine H-Date und eine L-Date benutzt, wurden diese gemittelt, um ein Bezugspotenzial zu gewinnen. In der Vorrichtung von 1, die eine Vielzahl von H-Daten und eine Vielzahl von L-Daten benutzt, werden sie hingegen gemittelt, um ein Bezugspotenzial zu erlangen, das sich wesentlich vom Stand der Technik von 7 unterscheidet.
Auf diese Weise ist in der ferroelektrischen Vorrichtung, wenn die Wortleitung WL0 ausgewählt wird, das beim Auslesen der Potenziale der Bitleitungen BL0, BL1, BL2, BL3 benutzte Bezugspotenzial der Mittelwert der ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30. Der Mittelwert wird aus den Bitleitungen /BL0, /BL1, /BL2, /BL3 ausgelesen.
Wenn die Wortleitung WL1 ausgewählt wird, ist andererseits die Rolle des Bitleitungspaares umgekehrt zu dem obigen Fall, und die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen sind ebenfalls verschieden.
Das heißt, das beim Auslesen der Potenziale der Bitleitungen /BL0, BL1, /BL2, /BL3 benutzte Bezugspotenzial ist der Mittelwert der ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD01, CD11, CD21 und CD31. Dieser Mittelwert wird aus den Bitleitungen BLO, BL1, BL2 und BL3 ausgelesen.
In der in 1 gezeigten Zusammensetzung für acht Wortleitungen WL0 bis WL7 gibt es daher zwei Arten von Bezugspotenzialen. Die erste ferroelektrische Speicherzelle der Erfindung entspricht z. B. den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD20, und die zweite ferroelektrische Speicherzelle entspricht den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD10, CD30.
Es ist ein Merkmal der in 1 gezeigten Vorrichtung, dass ein fast ideales Bezugspotenzial erhalten wird, wenn es eine Schwankung in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen gibt, weil eine Mehrzahl von H (hohen) Daten und eine Mehrzahl von L (tiefen) Daten gemittelt werden, sodass die Auswirkung klein ist.
Hierin werden vier ferroelektrische Kondensatoren für Bezugsspeicherzellen (CD00 bis CD30) gemittelt, aber nicht darauf begrenzt kann die Zahl zu mittelnder ferroelektrischer Kondensatoren für Bezugsspeicherzellen frei erhöht werden.
Es ist somit einleuchtend, dass die Auswirkung von Schwankungen der ferroelektrischen Kondensatoren für Bezugsspeicherzellen kleiner sein wird, wenn die Zahl zu mittelnder ferroelektrischer Kondensatoren für Bezugsspeicherzellen erhöht wird.
Vergleicht man z. B. den Mittelwert von 16 Stücken und den Mittelwert von 2 Stücken kann unter der Annahme, dass ein ferroelektrischer Kondensator, der H (hohe) Daten ausgeben soll, tatsächlich L (tiefe) Daten liefert, die Abweichung von dem idealen Bezugspotenzial auf 1/8 unterdrückt werden.
Auf diese Weise kann die Abweichung von dem idealen Bezugspotenzial auf einen kleinen Wert unterdrückt werden, und wenn ein bestimmter Betriebsspielraum in dem Leseverstärker bereitgestellt wird, wird daher eine ferroelektrische Speichervorrichtung, die normal sicherer arbeitet, erhalten werden.
(Ausführung 1)
2 ist ein Speicherzellen-Blockschaltbild einer ferroelektrischen Speichervorrichtung in einer ersten Ausführung der Erfindung, und der Aufbau und die Wirkungsweise der Ausführung werden mit Verweis auf die Zeichnung beschrieben.
Die Zusammensetzung der Ausführung ist im Grunde dieselbe wie in der Vorrichtung von 1, einschließlich der elektrischen Verbindung, mit Ausnahme der folgenden Punkte.
Das heißt, es ist ein Merkmal der Ausführung, dass die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00 bis CD31, die Bezugspotenzial-Erzeugungsschaltung, einschließlich der Ausgleichsschaltungen, und der Zellenplattentreiber CPD nahe der Mitte der Längsrichtung der Bitleitungen angeordnet sind, wie in 2 gezeigt.
Die Ausgleichsschaltung in der Ausführung besteht aus einer ersten Ausgleichsschaltung A und einer zweiten Ausgleichsschaltung B, wie in 2 gezeigt.
Das heißt, die erste Ausgleichsschaltung A ist eine Schaltung, die aus N-Kanal-MOS-Transistoren Tr0, Tr3, Tr6, Tr8 usw. besteht. Genauer, die Ausgleichsschaltung ist eine Schaltung zum Mitteln der Potenziale, wenn verschiedene Daten, die in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30 gespeichert sind, als Potenziale aus den Bitleitungen /BL0, /BL1, /BL2, /BL3 ausgelesen werden. Das gemittelte Potenzial wird in der Signalleitung EQ0 erzeugt.
So wie die erste Ausgleichsschaltung A wird die zweite Ausgleichsschaltung B bereitgestellt. Das heißt, die zweite Ausgleichsschaltung ist eine Schaltung zum Mitteln der Potenziale, wenn verschiedene Daten, die in den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD01, CD11, CD21, CD31 gespeichert sind, als Potenziale aus den Bitleitungen BL0, BL1, BL2, BL3 ausgelesen werden. Das gemittelte Potenzial wird in der Signalleitung EQ1 erzeugt.
Durch Anordnen der Bezugspotenzial-Erzeugungsschaltung nahezu in der Mitte der Längsrichtung der Bitleitungen, wie in der Zeichnung gezeigt, werden die folgenden Wirkungen hervorgebracht.
Das heißt, wenn es eine Abweichung in den Eigenschaften gibt, die vom Ort der ferroelektrischen Kondensatoren abhängt, können, da sich die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen nahe der Mitte der ferroelektrischen Kondensatorgruppe für die Hauptkörper-Speicherzellen befinden, die Auswirkungen minimiert werden.
Desgleichen werden durch Anordnen des Zellenplattentreibers CPD auf der rechten Seite der Bitleitung /BL3 und nahe der Mitte der Längsrichtung der Bitleitungen, wie in der Zeichnung gezeigt, die folgenden Wirkungen hervorgebracht.
Das heißt, die Wirkung von Verzögerungsunterschieden im Antriebs-Timing durch den Zellenplattentreiber CPD wird vermindert, und ein Hochgeschwindigkeitsbetrieb wird ermöglicht. Zum Beispiel kann zwischen dem Zeitpunkt des Auswählens des ferroelektrischen Kondensators für die Hauptkörper-Speicherzelle C00 und dem Zeitpunkt des Auswählens des ferroelektrischen Kondensators für die Hauptkörper-Speicherzelle C06 der Verzögerungsunterschied im Timing des Zellenplattensignals verringert werden. Genauer, in 2 ist der Timing-Verzögerungsunterschied etwa halb so groß wie der der in 1 gezeigten Struktur.
(Ausführung 2)
3 ist ein Speicherzellen-Blockschaltbild einer ferroelektrischen Speichervorrichtung in einer zweiten Ausführung der Erfindung, und der Aufbau und die Wirkungsweise der Ausführung werden mit Verweis auf die Zeichnung beschrieben.
Die Zusammensetzung der Ausführung ist im Grunde dieselbe wie in der ersten Ausführung, mit Ausnahme der folgenden Punkte.
Das heißt, es ist ein erstes Merkmal der Ausführung, dass ferroelektrische Kondensatoren für Bezugsspeicherzellen in einer Mehrzahl von Stellen in der Längsrichtung der Bitleitungen verstreut sind.
Genauer, die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD01, CD10, CD11 befinden sich nahe den Leseverstärkern SA0, SA1, und die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD20, CD21, CD30, CD31 befinden sich weg von den Leseverstärkern SA2, SA3.
Es ist ein zweites Merkmal, dass, wie in 3 gezeigt, eine Ausgleichsschaltung D nahe der Mitte der Längsrichtung der Bitleitungen angeordnet ist.
Durch solches Versteuen der ferroelektrischen Kondensatoren für Bezugsspeicherzellen kann die Wirkung der Abweichung von Eigenschaften der ferroelektrischen Kondensatoren im Layout verringert werden, und wenn die H (hohen) Daten und die L (tiefen) Daten gemittelt werden, kann die Wirkung infolge des Unterschieds im Zeitunterschied in der Längsrichtung der Bitleitungen des gemittelten Potenzials verrindert werden, und ist auch für Hochgeschwindigkeitsbetrieb wirkungsvoll.
Das heißt, wie in 3 gezeigt, die mit den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10 verbundene Zellenplatten-Signallleitung befindet sich dicht an der Zellenplatten-Treiberschaltung CPD, und das Potenzial erscheint folglich früh. Andererseits ist die mit den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD20, CD30 verbundene Zellenplatten-Signalleitung entfernt von der Zellenplatten-Treiberschaltung CPD, und das Potenzial erscheint folglich spät. Durch Mitteln dieser ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD10, CD20, CD30 wird die Erscheinungsgeschwindigkeit der Bezugspotenziale gemittelt. Die Wirkungen des Unterschieds in den Bezugspotenzialen infolge des Zeitunterschieds in der Längsrichtung der Bitleitungen können daher vermindert werden.
Hierin befinden sich die Bitleitungs-Ausgleichsschaltungen zum Erzeugen der Bezugspotenziale an einer Stelle nahe der Mitte der Längsrichtung der Bitleitungen, aber sie können sich auch auf der nahen Seite und der entfernten Seite der Leseverstärker befinden. Es ist ebenfalls möglich, die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen nahe der Mitte der Längsrichtung der Bitleitungen anzubringen.
Ein anderes, in 4 gezeigtes, Beispiel wird kurz beschrieben.
Was sich in diesem Beispiel, wie in der Zeichnung gezeigt, von der in 3 erklärten Struktur unterscheidet ist, dass der Zellenplattentreiber CPD sich im Wesentlichen in der Mitte der Anordnung einer Vielzahl von Bitleitungen und längs der Anordnung befindet. Der restliche Aufbau ist derselbe wie in 3 gezeigt, und seine Erklärung wird weggelassen.
Die Folge ist, dass die Länge von der Zellenplatten-Signalleitung CP zu jedem ferroelektrischen Kondensator für die Bezugsspeicherzelle gleichmäßig ist. Die Ortsabhängigkeit der Verzögerungszeit beim Treiben der Zellenplatten-Treiberschaltung CPD ist folglich klein, und der Zeitunterschied ist klein.
5 ist ein Speicherzellen-Blockschaltbild einer nicht-erfindungsgemäßen ferroelektrischen Speichervorrichtung, und der Aufbau und die Wirkungsweise derselben werden mit Verweis auf die Zeichnung beschrieben.
Es ist ein Merkmal dieser Vorrichtung, dass ein ferroelektrischer Kondensator für eine Bezugsspeicherzelle selektiv mit einer Mehrzahl von Bitleitungen verbunden wird, sodass die Layout-Fläche der ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Erzeugen von Bezugspotenzialen gespart werden kann.
In der Speicherzellen-Zusammensetzung, wie in 5 gezeigt, sind die Bitleitungen BL0 bis BL3 und /BL0 bis /BL3 mit Leseverstärkern SA0 bis SA3 verbunden. Mit den Bitleitungen BL0 bis BL3 sind ferroelektrische Kondensatoren für die Hauptkörper-Speicherzellen C00, C10, C20, C30 über einen N-Kanal-MOS-Transistor, dessen Gate die Wortleitung WL0 ist, verbunden. Mit den Bitleitungen /BL0 bis /BL3 sind ferroelektrische Kondensatoren für die Bezugsspeicherzellen CD00, CD10; CD20, CD30 über einen N-Kanal-MOS-Transistor, dessen Gate die Bezugswortleitung RWL0 ist, verbunden. Des Weiteren sind mit den Bitleitungen BL0 bis BL3 die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30 über einen N-Kanal-MOS-Transistor, dessen Gate die Bezugswortleitung RWL1 ist, verbunden. Das heißt, die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30 können mit sowohl den Bitleitungen BL0 bis BL3 auch den Bitleitungen /BI0 bis /BL3 verbunden werden.
Die ferroelektrischen Kondensatoren C00 bis C37, CD00 bis CD31 sind mit einer Zellenplatten-Signalleitung CP verbunden, die von einem Zellenplattentreiber CPD getrieben wird. Die Bitleitungen /BL0 bis /BL3 sind über einen N-Kanal-MOS-Transistor, dessen Gate die Bezugswortleitung RWL0 ist, verbunden. Die Bitleitungen BL0 bis BL3 und die ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30 sind über einen N-Kanal-MOS-Transistor, dessen Gate die Bezugsspeicherzellen-Rückschreibsignalleitung REW0 ist, verbunden.
Der Leseverstärker SA0 wird durch die Leseverstärker-Steuersignale /SAP, SAN gesteuert, und die Schaltung ist so aufgebaut, dass das Vorladen der Bitleitungen BL0 bis BL3 und /BL0 bis /BL3 durch das Bitleitungs-Vorladesignal BP gesteuert wird.
Auch in der Vorrichtung von 5 werden, wie in der ersten Ausführung, unter Verwendung von vier ferroelektrischen Kondensatoren fast gleicher Größe als die ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen H (hohe) Daten aus zweien davon und L (tiefe) Daten aus den anderen zwei ausgelesen, und diese Daten werden gemittelt.
In der ferroelektrischen Speichervorrichtung von 5 ist somit, wenn die Wortleitung WL0 ausgewählt wird, das beim Auslesen der Potenziale der Bitleitungen BL0, BL1, BL2, BL3 benutzte Bezugspotenzial der Mittelwert der ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD10, CD20, CD30. Dieser Mittelwert wird aus den Bitleitungen /BL0, /BL1, /BL2, /BL3 ausgelesen.
Wenn die Wortleitung WL1 ausgewählt wird, wird die Rolle des Bitleitungspaares umgekehrt, aber es werden die gleichen ferroelektrischen Kondensatoren für die Bezugsspeicherzellen wie oben verwendet.
In der in 5 gezeigten Zusammensetzung mit acht Wortleitungen WL0 bis WL7 gibt es daher eine Art von Bezugspotenzial. Die erste ferroelektrische Speicherzelle der Efindung entspricht z. B. den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD00, CD20, und die zweite ferroelektrische Speicherzelle entspricht den ferroelektrischen Kondensatoren für die Bezugsspeicherzellen CD10, CD30.
Hierin wird ein ferroelektrischer Kondensator für die Bezugsspeicherzelle von einem Paar aus zwei Bitleitungen geteilt, aber er kann auch von mehr Bitleitungen geteilt werden. Das Layout des Teilens durch ein Paar von zwei Bitleitungen ist in der Anzahl von Schichten klein und ist relativ einfach. Die Layout-Fläche beträgt, verglichen mit der ersten Ausführung, die Hälfte in der Anzahl von ferroelektrischen Kondensatoren für Bezugsspeicherzellen.
Im Übrigen können die Bezugspotenzial-Erzeugungsschaltung und die Bitleitungs-Ausgleichsschaltung zum Erzeugen des Bezugspotenzials auch nahe der Mitte der Längsrichtung der Bitleitungen angebracht werden.
Ein anderes, in 6 gezeigtes, Beispiel wird kurz beschrieben.
Wie in der Zeichnung gezeigt, ist dieses Beispiel ein anderes Beispiel der in 5 gezeigten Vorrichtung.
Das heißt, in 5 wird z. B. der ferroelektrische Kondensator für die Bezugsspeicherzelle CD00 von einem Paar von Bitleitungen geteilt (z. B. ein Paar von Bitleitungen BL0 und /BL0, das mit einem bestimmten Leseverstärker SA0 verbunden ist). Im Gegensatz dazu wird er in 6 zwischen verschiedenen Paaren von Bitleitungen geteilt. Zum Beispiel wird, wie in 6 gezeigt, der ferroelektrische Kondensator für die Bezugsspeicherzelle CD00 zwischen der Bitleitung /BL0 und der Bitleitung BL1 geteilt.
Nach 6 kann somit, da der ferroelektrische Kondensator für Bezugsspeicherzellen von verschiedenen Wortleitungen geteilt wird, die Anzahl der ferroelektrischen Kondensatoren für Bezugsspeicherzellen eingespart werden.
Wenn es Schwankungen in den ferroelektrischen Kondensatoren für Bezugsspeicherzellen gibt, kann daher ein fast ideales Bezugspotenzial erhalten werden.
Des Weiteren kann durch das Layout des ferroelektrischen Kondensators für die Bezugsspeicherzelle oder Ausgleichsschaltung ein idealeres Bezugspotenzial erhalten werden, und es ist wirksam, um eine ferroelektrische Speichervorrichtung für den Betrieb mit hoher Geschwindigkeit zu verwirklichen.
Außerdem kann die Layout-Fläche von ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Erzeugen von Bezugspotenzialen reduziert werden.
Wie aus der Beschreibung bis jetzt klar ist, sind nach einer Ausführung der Erfindung, da die Potenziale, die z. B. aus einer Vielzahl von ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Speichern von Daten mit hohem Pegel und einer Vielzahl von ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Speichern von Daten mit tiefem Pegel ausgelesen werden, gemittelt werden, wenn es Schwankungen in den ferroelektrischen Kondensatoren für Bezugsspeicherzellen gibt, die Auswirkungen klein, und ein Bezugspotenzial mit einer kleineren Schwankung als beim Stand der Technik kann erhalten werden. Da außerdem die Ausgleichsschaltung zwischen mehrere Bitleitungen geschaltet ist, ist es wirksam, um die Layout-Fläche von ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Erzeugen von Bezugspotenzialen einzusparen.
Nach einer anderen Ausführung der Erfindung können z. B. durch Schalten der Ausgleichsschaltung zwischen mehrere Bitleitungen und Anordnen nahe der Mitte der Längsrichtung der Bitleitungen Auswirkungen durch die Lage des Ausgleichszustands der Bitleitungen verringert werden, und ein fast ideales Bezugspotenzial kann an jeder Stelle der Bitleitungen erhalten werden.
Nach einer werteren Ausführung der Erfindung können z. B. durch Verbinden des ferroelektrischen Kondensators für eine Bezugsspeicherzelle mit einer Mehrzahl von Bitleitungen und Anordnen nahe der Mitte der Längsrichtung der Bitleitungen Auswirkungen infolge der Stellen der ferroelektrischen Kondensatoren für Bezugsspeicherzellen und der ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen vermindert werden, und wenn es Schwankungen zwischen den ferroelektrischen Kondensatoren für Bezugsspeicherzellen gibt, sind die Auswirkungen klein, und ein fast ideales Bezugspotenzial kann erhalten werden.
Nach noch einer anderen Ausführung der Erfindung werden z. B. durch Verbinden des ferroelektrischen Kondensators für eine Bezugsspeicherzelle mit einer Mehrzahl von Bitleitungen und Anordnen nahe der Mitte der Längsrichtung der Bitleitungen Auswirkungen infolge der Stellen der ferroelektrischen Kondensatoren für Bezugsspeicherzellen und der ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen verringert, und wenn es Schwankungen zwischen den ferroelektrischen Kondensatoren für Bezugsspeicherzellen gibt, sind die Auswirkungen klein, und ein nahezu ideales Bezugspotenzial kann erhalten werden.
Nach noch einer anderen Ausführung der Erfindung können z. B. Auswirkungen des Verzögerungsunterschieds im Antriebs-Timing durch den Zellenplattentreiber verringert werden, und es wird ein Hochgeschwindigkeitsbetrieb verwirklicht.
Nach noch einer anderen Ausführung der Erfindung kann ein fast ideales Bezugspotenzial erhalten werden, sodass es zum Verwirklichen einer ferroelektrischen Speichervorrichtung wirksam ist, die imstande ist, bei hoher Geschwindigkeit zu arbeiten.
Nach noch einer anderen Ausführung der Erfindung wird z. B. durch Verbinden eines bestimmten ferroelektrischen Kondensators für eine Bezugsspeicherzelle mit einer Mehrzahl von Bitleitungen durch ein Schalterelement die Layout-Fläche der ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Erzeugen von Bezugspotenzialen kleiner als beim Stand der Technik. Ferner sind mit einer der oben erörterten Ausführungen Auswirkungen von Schwankungen von ferroelektrischen Kondensatoren für Bezugsspeicherzellen klein, und ein fast ideales Bezugspotenzial wird erhalten, während die Layout-Fläche eingespart wird.
Nach einer weiteren Ausführung der Erfindung ist z. B. durch Verbinden eines ferroelektrischen Kondensators für eine Bezugsspeicherzelle mit einem Paar von zwei Bitleitungen, das durch Schalterelemente mit Leseverstärkern verbunden ist, die Layout-Fläche der ferroelektrischen Kondensatoren für Bezugsspeicherzellen zum Erzeugen von Bezugspotenzialen kleiner als beim Stand der Technik. In diesem Fall ist verglichen mit dem obigen Beispiel, da nur der ferroelektrische Kondensator für die Bezugsspeicherzelle von einem Paar von zwei Bitleitungen geteilt wird, die Benutzungshäufigkeit des ferroelektrischen Kondensators für die Bezugsspeicherzelle niedrig, was für die Lebensdauer von Vorteil ist. Es ist nur erforderlich, Schalterelemente zwischen einem Paar von gegenüberliegenden Bitleitungen anzubringen, und die Layout-Fläche ist folglich klein.
INDUSTRIELLE ANWENDBARKEIT
Wie hierin beschrieben, umfasst die ferroelektrische Speichervorrichtung der Erfindung z. B. eine Vielzahl erster ferroelektrischer Speicherzellen, die im Wesentlichen Daten mit hohem Pegel speichern, eine Vielzahl zweiter ferroelektrischer Speicherzellen, die im Wesentlichen Daten mit tiefem Pegel speichern, eine Ausgleichsschaltungseinrichtung zum Mitteln der Potenziale, die aus den ersten und zweiten ferroelektrischen Speicherzellen ausgelesen werden, und eine Leseeinrichtung zum Auslesen der in den ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen gespeicherten Daten unter Verwendung des gemittelten Potenzials als ein Bezugspotenzial, und Schwankungen des Bezugspotenzials können daher verglichen mit dem Stand der Technik weiter unterdrückt werden.

Claims

Ferroelektrische Speichervorrichtung zum Speichern nichtflüchtiger Daten in ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen (C00-C37) mit einer Vielzahl von Wortleitungen (WL0-WL7) zum Auswählen der ferroelektrischen Kondensatoren für die Hauptkörper-Speicherzellen (C00-C37) und einer Vielzahl von Bitleitungen (BL0-BL3) zum Lesen von Potenzialen aus den ferroelektrischen Kondensatoren für die Hauptkörper-Speicherzellen (C00-C37), wobei die Hauptkörper-Speicherzellen (C00-C37) in einer Matrix angeordnet sind und die ferroelektrischen Kondensatoren enthalten, die umfasst: eine Vielzahl erster ferroelektrischer Bezugs-Speicherzellen (CD00, CD01, CD20, CD21), eine Vielzahl zweiter ferroelektrischer Bezugs-Speicherzellen (CD10, CD11, CD30, CD31), Ausgleichsschaltungseinrichtungen zum Mitteln der Potenziale, die aus der Vielzahl erster und zweiter ferroelektrischer Bezugs-Speicherzellen ausgelesen werden, und Leseeinrichtungen (SA0-SA3) zum Auslesen der in den ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen gespeicherten Daten unter Verwendung des gemittelten Potenzials als ein Bezugspotenzial, dadurch gekennzeichnet, dass: die Vielzahl erster ferroelektrischer Bezugs-Speicherzellen (CD00, CD01, CD20, CD21) im Wesentlichen Daten mit Hochpegel-Restpolarisation speichern; die Vielzahl zweiter ferroelektrischer Bezugs-Speicherzellen (CD10, CD11, CD30, CD31) im Wesentlichen Daten mit Niedrigpegel-Restpolarisation speichern; und die ersten und die zweiten ferroelektrischen Bezugs-Speicherzellen (CD00-CD31) an mehreren Positionen in einer Längenrichtung der Bitleitungen (BL0-/BL3) verteilt sind.
Ferroelektrische Speichervorrichtung zum Speichern nichtflüchtiger Daten in ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen mit einer Vielzahl von Wortleitungen (WL0-WL7) zum Auswählen der ferroelektrischen Kondensatoren für die Hauptkörper-Speicherzellen (C00-C37) und einer Vielzahl von Bitleitungen (BL0-BL3) zum Lesen von Potenzialen aus den ferroelektrischen Kondensatoren für die Hauptkörper-Speicherzellen (C00-C37), wobei die Hauptkörper-Speicherzellen (C00-C37) in einer Matrix angeordnet sind und die ferroelektrischen Kondensatoren enthalten, die umfasst: eine Vielzahl erster ferroelektrischer Bezugs-Speicherzellen (CD00, CD01, CD20, CD21), eine Vielzahl zweiter ferroelektrischer Bezugs-Speicherzellen (CD10, CD11, CD30, CD31), Ausgleichsschaltungseinrichtungen zum Mitteln der Potenziale, die aus der Vielzahl erster und zweiter ferroelektrischer Bezugs-Speicherzellen ausgelesen werden, und Leseeinrichtungen (SA0-SA3) zum Auslesen der in den ferroelektrischen Kondensatoren für Hauptkörper-Speicherzellen gespeicherten Daten unter Verwendung des gemittelten Potenzials als ein Bezugspotenzial, dadurch gekennzeichnet, dass: die Vielzahl erster ferroelektrischer Bezugs-Speicherzellen (CD00, CD01, CD20, CD21) im Wesentlichen Daten mit Hochpegel-Restpolarisation speichern; die Vielzahl zweiter ferroelektrischer Bezugs-Speicherzellen (CD10, CD11, CD30, CD31) im Wesentlichen Daten mit Niedrigpegel-Restpolarisation speichern; und die ersten und die zweiten ferroelektrischen Bezugs-Speicherzellen (CD00-CD31) mit einem Teil oder der Gesamtheit der Bitleitungen von der Vielzahl von Bitleitungen (BL0-/BL3) verbunden sind und im Wesentlichen in der Nähe einer Mitte einer Längsrichtung der Bitleitungen (BL0-/BL3) angeordnet sind.
Ferroelektrische Speichervorrichtung nach Anspruch 1 oder 2, wobei die Ausgleichsschaltungseinrichtungen mit einem Teil oder der Gesamtheit der Bitleitungen von der Vielzahl von Bitleitungen (BL0-/BL3) verbunden sind.
Ferroelektrische Speichervorrichtung nach Anspruch 3, wobei die Ausgleichsschaltungseinrichtungen im Wesentlichen in der Nähe einer Mitte einer Längsrichtung der Bitleitungen (BL0-/BL3) angeordnet sind.
Ferroelektrische Speichervorrichtung nach Anspruch 1 oder 2, die des Weiteren umfasst: eine Zellenplatten-Ansteuereinrichtung (CPD), die ein vorgegebenes Potenzial an die ferroelektrischen Kondensatoren für die Hauptkörper-Speicherzellen (C00-C37) anlegt.
Ferroelektrische Speichervorrichtung nach Anspruch 5, wobei die Zellenplatten-Ansteuereinrichtung (CPD) in der Nähe einer Mitte einer Längsrichtung der Bitleitungen (BL0-/BL3) angeordnet ist.
Ferroelektrische Speichervorrichtung nach Anspruch 5, wobei die Zellenplatten-Ansteuereinrichtung (CPD) im Wesentlichen in der Nähe einer Mitte der Anordnung der Vielzahl von Bitleitungen (BL0-/BL3) angeordnet ist.
Ferroelektrische Speichervorrichtung nach Anspruch 1 oder 2, wobei jede der ferroelektrischen Bezugs-Speicherzellen (CD00, CD10, CD20, CD30) von verschiedenen Wortleitungen geteilt wird und über Schaltelemente verbunden ist, die einem Paar von zwei Bitleitungen entsprechen, die mit der Leseeinrichtung verbunden sind.
Ferroelektrische Speichervorrichtung nach Anspruch 1 oder 2, wobei jede der ferroelektrischen Bezugs-Speicherzellen (CD00, CD10, CD20, CD30) von verschiedenen Wortleitungen geteilt wird und über Schaltelemente verbunden ist, die einer eines Paars von zwei Bitleitungen entsprechen, die mit einer ersten Leseeinrichtung verbunden ist, sowie einer weiteren eines Paars von zwei Bitleitungen, die mit einer zweiten Leseeinrichtung verbunden ist.