KR100601928B1

KR100601928B1 - 강유전체랜덤액세서메모리의비휘발성유지장치및방법

Info

Publication number: KR100601928B1
Application number: KR1019960020607A
Authority: KR
Inventors: 정일섭
Original assignee: 삼성전자주식회사
Priority date: 1996-06-10
Filing date: 1996-06-10
Publication date: 2006-10-04
Also published as: JPH1069790A; US5892705A; KR980004952A; JP3844559B2

Abstract

본 발명은 불안정한 전원 공급 상태에서도 기록된 정보를 그대로 유지할 수 있는 강유전체 랜덤 액세서 메모리(FRAM; ferroelectric random access memory)의 비휘발성 유지 장치 및 방법에 관한 것으로, 읽기시 읽기 직전의 원래 정보를 복구하기 위한 되쓰기를 수행하는 제어 수단을 구비하여 된 강유전체 랜덤 액세서 메모리의 비휘발성 유지장치에 있어서, 전원 전압에 이상이 생길 경우 이를 감지하여 상기 제어 수단이 완전한 되쓰기 사이클을 수행하도록 하는 전원 이상 신호를 상기 제어 수단에 제공하는 전원 전압 감지 수단을 구비하고, 상기 전원 전압 감지 수단은 상기 전원 전압을 기준 전압과 비교하여 전원 전압의 이상 유무를 판별하여 주는 전원 감시 수단; 및 상기 전원 감시 수단의 출력 신호에 따라 상기 전원 이상 신호를 만들어 주는 전원 이상 신호 발생 수단을 구비하고, 상기 전원 이상 신호 발생 수단은 상기 전원 감시 수단의 출력 신호에 따라 복수개의 싱글 샷 클럭들을 발생시키는 싱글 샷 펄스 발생 수단; 상기 복수개의 싱글 샷 클럭들을 각각 지연시키기 위한 복수개의 지연 수단들; 및 상기 복수개의 지연 수단들에서 각각 지연된 상기 복수개의 싱글 샷 클럭들의 논리곱을 구하기 위한 앤드 게이트를 구비하여 된 것을 특징으로 한다.

Description

강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치 및 방법

본 발명은 불안정한 전원 공급 상태에서도 기록된 정보를 그대로 유지할 수 있는 강유전체 랜덤 액세서 메모리(FRAM; ferroelectric random access memory)의 비휘발성 유지 장치 및 방법에 관한 것이다.

일반적으로 FRAM은 단위 메모리 셀의 구성 형태에 따라 2트랜지스터와 2캐패시터 구조의 2T-2C와 1트랜지스터와 1캐패시터 구조의 1T-1C가 있고, 이와 같이 서로 상이한 구조를 가진 FRAM일지라도 그 구성 요소의 하나인 강유전체 캐패시터는 동일한 원리로 동작이 된다. 그리고, 이러한 강유전체 랜덤 액세서 메모리에는 기록된 비휘발성이라는 장점이 있다. 이것은 전원 공급이 없는 상태에서도 강유전체 물질이 분극 상태를 유지하기 때문이며, 분극 상태는 외부에서 인가된 전장의 방향에 따라 달라진다. 이 인가된 전장의 방향에 따른 분극 상태는 제1도에 잘 나타나 있다. 즉, 강유전체는 전원이 인가되지 않은 상태에서 +Pr과 -Pr의 2가지 분극 상태가 있으며, 이 두 가지 상태는, 제2도 및 제3도에 도시된 바와 같이, 바로 전에 캐패시터에 인가된 전압의 극성에 따라 달라진다. 따라서, FRAM은 다른 기억 소자들과 동작 방식이 다르다. 그 중에서도 가장 중요한 차이점은 캐패시터의 한 쪽 전극에 분극변별을 위한 읽기 펄스를 인가한다는 사실이다. 이러한 방식으로 동작하는 FRAM은 읽기가 종료된 후 분극 상태가 반전되는 경우가 생긴다.

이를 좀 더 상세하게 살펴보면 다음과 같다.

강유전체는 바로 전에 공급된 전압의 극성에 따라 전원이 공급되지 않는 상태에서, 제1도에 도시된 바와 같이, +Pr과 -Pr의 2가지 분극 상태을 가질 수 있으며, 이러한 분극 상태를 나타내는 분극도는, 제2도 및 제3도에 도시된 바와 같이, 바로 전에 캐패시터에 인가된 전압의 극성에 따라 서로 다른 이력 곡선으로 나타난다. 예를들면, 강유전체가 이력 곡선의 상부(+Pr)에 분극되어 있다면 이것은 제2도에 도시된 바와 같이, 캐패시터의 상부 전극이 하부 전극에 대하여 +전압이 인가된 경우이고, 반대로 히스테리시스 루프의 하부(-Pr)에 분극된 경우는 제3도에 도시된 바와 같이, 캐패시터의 하부 전극이 상부 전극에 대하여 +전압이 가해진 경우에 해당된다.

이와 같은 강유전체 캐패시터에 분극 상태를 기록하기 위해서는 캐패시터 양단의 극성을 변화시킴으로써, 제1도에 도시된 바와 같은 이력곡선에 있는 2개의 분극 상태 중 한 곳의 분극 상태와 같은 분극이 되도록하고, 또한 이와 같은 강유전체 캐패시터에 기록된 분극 상태를 변별하기 위해서는 캐패시터의 하부 전극에 읽기 펄스를 인가하여야 한다.

그 읽기 과정를 보면 다음과 같은 두 가지 경우가 있다.

먼저, 강유전체 캐패시터의 하부 전극에 쓰기 펄스 전압 극성과 같은 극성의 읽기 펄스를 인가하면, 읽기 펄스에 의한 분극의 변화는 제4도에 도시된 바와 같이, 좌표 하반부의 이력곡선을 따라 -Pr에서 -Ps까지 움직이는 비스위칭의 경우가 있다. 이 경우 이력 곡선을 따라 일어나는 분극 변화는 전극의 양단에 전하량으로 나타난다. 이러한 분극 변화로 인한 전하량의 변화를 분별함으로서 기억 소자로 이용한 것이 FRAM이며, 전원이 공급되지 않는 상황에서도 분극이 유지되므로 비휘발성을 갖는다.

또한, 강유전체의 하부 전극에 쓰기 펄스의 극성과 반대 극성의 읽기 펄스를 인가하면, 읽기 펄스에 의한 분극의 변화는 제5도에 도시된 바와 같이, 좌표 하반부에서 상반부에 이르는 이력곡선을 따라 -Pr에서 +Ps 까지 움직이는 스위칭의 경우가 있다. 이러한 스위칭의 경우가 파괴적 읽기(destructive readout)에 해당하는 경우로 분극의 상태가 바뀌게 되어 기록된 정보가 소실된다. 이와 같이 분극 상태의 변화를 동반하는 파괴적 읽기의 경우에는 반드시 분극 상태를 원래의 상태로 되돌리는 되쓰기(writeback) 과정이 필요하게 된다. 이 되쓰기(writeback) 과정이 완료되지 않으면 분극 상태의 복구가 이루어지지 않아서 정보를 잃어버리게 된다. 현재 FRAM의 회로 구성이나 읽는 방식의 변경이 없는 한 되쓰기(writeback)는 FRAM 소자의 동작을 위해 필수적인 과정이된다. 이와 같이, 쓰기시 인가된 펄스의 극성과 읽기시 인가된 펄스의 극성이 상이한 경우에 생기는 분극 반전 때문에 Ramtron사가 개발한 FRAM 소자의 동작 회로는 2개의 펄스가 플레이트 라인에 인가되도록 되어 있다. 즉, Ramtron사가 개발한 회로 구성에 의하면 읽기 사이클 동안 2개의 펄스가 플레이트 라인에 인가되는데, 이 2개의 펄스 중 첫 번째는 읽기 펄스로서 강유전체의 분극 상태를 변별하고, 두 번째 펄스는 읽기전 데이터 상태의 복귀를 위한 되쓰기(writeback)를 진행키는 목적으로 사용된다(예를 들면, 제8도의 P1 신호의 첫 번째 펄스는 읽기용이고 두 번째 펄스는 되쓰기용이다). 그러나, 강유전체 메모리에 있어서, 이러한 되쓰기를 위한 회로상의 구성도, 전원 공급의 이상에 대해서 별다른 안전 장치를 지니지 않기 때문에, 전원 공급이 되쓰기(writeback)를 하는 도중에 중단되면, 원래 분극 상태가 완전히 복구되지 않아서 파괴적 읽기가 행해지므로 데이터의 유실이 발생된다. 이러한 에러는 회복이 불가능한 것으로 기억 소자에 있어서는 치명적인 결함이 된다. 즉, 이러한 전원 공급의 중단에 의한 되쓰기 장애는 FRAM의 장점인 비휘발성(즉, 전원 공급이 없는 상태에서 데이터를 유지할 수 있는 장점)을 사라지게 한다. 물론 전원의 이상이 되쓰기를 하는 도중에 발생할 확율은 적다고 할 수 있지만 제품의 신뢰성 측면에서 중대한 결함이 된다.

본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 전원 공급에 갑작스런 이상이 발생되더라도 되쓰기 과정을 완료하여 기록된 정보를 원래 상태로 유지할 수 있는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치 및 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치는,

읽기시 읽기 직전의 원래 정보를 복구하기 위한 되쓰기를 수행하는 제어 수단을 구비하여 된 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치에 있어서,

전원 전압에 이상이 생길 경우 이를 감지하여 상기 제어 수단이 완전한 되쓰기 사이클을 수행하도록 하는 전원 이상 신호를 상기 제어 수단에 제공하는 전원 전압 감지 수단을 구비한 것을 특징으로 한다.

본 발명에 있어서, 상기 전원 전압 감지 수단은,

상기 전원 전압을 기준 전압과 비교하여 전원 전압의 이상 유무를 판별하여 주는 전원 감시 수단; 및

상기 전원 감시 수단의 출력 신호에 따라 복수개의 싱글 샷 클럭들을 발생시키되 상기 복수개의 싱글 샷 클럭들 중 첫 번째 싱글 샷 클럭을 제외한 나머지 싱글 샷 클럭들을 바로 앞의 싱글 샷 클럭을 상기 전원 감시 수단에 피드백시켜 생성된 상기 전원 감시 수단의 출력 신호에 따라 순차적으로 발생시키는 싱글 샷 펄스 발생 수단; 상기 복수개의 싱글 샷 클럭들을 각각 지연시키기 위한 복수개의 지연 수단들; 및 상기 복수개의 지연 수단들에서 각각 지연된 상기 복수개의 싱글 샷 클럭들의 논리곱을 구하기 위한 앤드 게이트;를 구비하여 전원 이상 신호를 만들어 주는 전원 이상 신호 발생 수단;을 구비하여 된 것이 바람직하다.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법은,

읽기 동작후에는 반드시 되쓰기를 수행하여 비휘발성을 유지하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법에 있어서,

(가) 전원 전압과 기준 전압을 비교하여 전원 전압의 이상 유무를 판별하는 단계; 및

(나) 상기 전원 전압의 이상 유무 판단 단계에서 전원 전압의 이상이 감지되면, 일단 읽은 정보의 복구를 완료하고 이후의 읽기 사이클을 중단하도록 제어하는 단계;를

포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 (나) 단계는,

상기 전원 전압의 이상이 감지되면 복수개의 싱글 샷 클럭들을 발생시키되, 상기 복수개의 싱글 샷 클럭들 중 첫 번째 싱글 샷 클럭을 제외한 나머지 싱글 샷 클럭들은 바로 앞의 싱글 샷 클럭을 전원 감시 수단에 피드백시켜 생성된 상기 전원 감시 수단의 출력 신호에 따라 순차적으로 발생시키는 복수개의 싱글 샷 클럭들을 발생시키는 서브 단계;

상기 복수개의 싱글 샷 클럭들을 각각 지연시키는 서브 단계;

상기 지연된 복수개의 싱글 샷 클럭들의 논리곱을 구하여 전원 이상 신호를 생성하는 서브 단계;

상기 전원 이상 신호에 따라 진행 중인 되쓰기 동작의 사이클을 완전하게 수행하는 서브 단계; 및

상기 되쓰기 동작 이후의 읽기 사이클을 중단시키는 서브 단계;를 포함하는 것이 바람직하다.

이하 도면을 참조하면서 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치 및 방법을 설명한다.

제6도는 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치의 개략적 블록도이다. 도시된 바와 같이, 본 발명의 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치는 크게 2개의 부분 즉, 전원 전압 감지부(100) 및 제어부(200)를 구비하여 이루어진다.

전원 전압 감지부(100)는, 본 발명의 특징부로서, 전원 전압(Vpp)과 기준 전압(Vref)을 비교하여 전원 전압의 이상 유무를 감지하는 전원 감지기(110) 및 전원 감지기(110)에서 형성된 신호를 이용하여 전원 이상 신호를 발생시키는 전원 이상 신호 발생기(120)을 구비하여, 전원 공급의 이상을 미리 감지하여 전원 전압이 차단되더라도 일단 진행된 되쓰기는 완전하게 수행하도록 하여주는 제어 신호(전원 이상 신호)를 제어부(200)에 제공한다.

제어부(200)는 칩인에이블(CE; chip enable) 신호 내부 칩들을 인에이블시키는 기존의 ICE칩(internal chip enable; 210) 및 행 전단 디코더(RPDEC; row pre-decoder, 220), 열 전단 디코더(CPDEC: column pre-decoder, 230) 및 전압 기준(voltage reference)블럭(240)을 구비하고, 전원 전압 감지부(100)에서 생성된 제어 신호(전원 이상 신호)에 따라 전원 전압이 차단되더라도 일단 진행된 1 사이클의 되쓰기를 완전하게 수행한다.

이상과 같이 구성된 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치에서 본 발명의 특징부인 전원 전압 감지부(100)의 실제 회로 구성과 동작을 제7도 내지 제9도를 참조하여 설명한다.

전원 전압 감지부(100)에 있어서, 전원 감시 수단으로서의 전원 감지기(110)의 역할은 앞서 설명한 바와 같다. 전원 이상 신호 발생기(120)는, 제7도에 도시된 바와 같이, 복수개(3개)의 싱글 샷 펄스 발생기(single shot pulse genegrator; 121), 복수개(3개)의 지연기(122), 앤드 게이트(AND gate; 123) 및 RS 플립플롭(124)을 구비한다. 여기서, 3개의 싱글 샷 펄스 발생기(121)는 전원 감지기(110)의 신호에 따라 각각 싱글 샷 클럭(SSC; single shot clock)들을 순차적으로 발생시킨다(이 순차적 발생 과정에 대해서는 뒤에서 설명한다). 이 싱글 샷 클럭(SSC)들은 지연기(122)에 의해 각각 조금씩 지연되어, 제8도에 도시된 바와 같은, 싱글 샷 클럭(S1,S2,S3)들을 발생시킨다. 앤드 게이트(123)는 3개의 싱글 샷 클럭(S1,S2,S3)들의 논리곱(AND)을 제8도에 도시된 바와 같은 전원 이상 신호(PF: power failure)로서 발생시킨다. 그리고 RS 플립플롭(124)은 전원 이상 신호를 받아서 실제의 제어 신호(CS)를 생성하여 제어부(200)의 ICE칩(210)에 제공하여 ICE 신호를 "1"로 세트(set)시킨다.

이와 같이 구성된 전원 이상 신호 발생기(120)는 다음과 같이 동작한다.

본 발명의 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치는, 제9도에 도시된 바와 같은 기억 소자의 모든 회로를 안전하게 동작시킬 수 있는 최소 전압(Vmin) 보다 다소 높은 전압(Vref)을 기준으로 이 전압(Vref) 이하로 감지되면 나머지 어드레스 사이클 중 1사이클 만 동작후 더 이상의 읽기가 수행되지 못하도록 제어 신호를 발생시키는 회로이다. 이 회로에서 전원 전압 감지부(100)의 전원 이상 신호 발생기(120)는 그 성격상 신뢰성을 높이기 위하여 한 번 센싱하는 방법보다 멀티플 샘플링을 채택하여 전원 회로의 변동으로 인한 거짓 신호가 발생되는 것을 최대한 억제하도록 구성된다. 이를 좀 더 상세하게 설명하면, 기준전압(Vref) 보다 낮은 전원 전압(Vpp)이 전원 감지기(110)에 인가되면, 전원 감지기(110)에서는 전원 공급의 이상을 감지하여 싱글 샷 펄스 발생기(121)를 통하여 멀티플 샘플링을 함으로써 3개의 싱글 샷 클럭(SSC)들을 순차적으로 발생시킨다. 이러한 순차 발생 과정을 제7도의 피드백 경로와 제8도의 S1,S2,S3신호를 참조하여 설명한다.

제8도의 타이밍도는 전반적으로 첫 번째 CE신호 사이클 중에 전원 공급의 이상이 감지되어 1사이클 만 진행시키고 나머지 어드레스(세번째 CE 사이클 이후) 신호에 대해서는 디스에이블시킨 경우를 나타내고 있으나, 싱글 샷 클럭(S1,S2,S3)들을 중심으로 설명하면, 첫 번째 CE 사이클이 진행되는 동안 전원 감지기(110)에서 전원의 이상이 감지되어 싱글 샷 펄스 발생기(121)에서 싱글 샷 클럭 S1 을 발생시키고, S1 의 출력은 다시 전원 감지기(110)에 피드백되어 전원에 이상이 있을 경우 싱글 샷 클럭 S2를 출력한다. S2의 출력은 다시 전원 감지기(110)에 피드백되어 전원에 이상이 있을 경우 싱글 샷 클럭 S3를 출력한다. 제8도의 타이밍 다이어그램은 3번 샘플링을 하는 경우를 나타내는 것으로 각각의 순차적 샘플링은 S1,S2,S3 신호로 나타난다. 이같은 방식은 전원 이상과 유사한 현상으로 인한 어드레스 락(address lock)을 방지하기 위한 것으로 소자 동작의 신뢰성 측면에서 대단히 중요하다. 전원 감지기(110)에서 전원전압의 이상을 감지하여 제어 신호(전원 이상 신호)를 만들기 위해서는 먼저 전압 이상에 관한 특성이 고려되어야 한다. 제9도에 도시된 바와 같이, 전압 이상이 발생되면 처음에는 임계 전압(Vmin) 까지 천천히 떨어지다가 임계 전압(Vmin)에 이르면 급격히 떨어진다. 이러한 전압 특성을 고려하여 전원 이상을 감지할 기준 전압(Vref)을 설정한다. 이 경우 가급적 낮은 전압이 바람직하나 제어부(200)에서의 안전 동작을 위해 필요한 시간 및 전압 마진을 고려하여 설정한다. 이외에 신뢰성 측면에서 고려사항은 실제로 존재하는 전압상의 변동으로 인한 오신호의 생성 가능성이다. 이런 문제를 해결하기 위해서는 전원의 이상에 의한 특성과 전원의 변동을 분별할 수 있도록 조치되어야 한다. 전원 전압의 변동은 일반적으로 짧은 시간에 발생되는 반면 전원 전압의 변동이 메모리에 악영향을 미치는 전원 전압의 이상에 이르기 까지는 비교적 긴 시간이 걸린다. 이런 차이점을 이용하여 짧은 시간에 일어나는 전원 전압의 변동은 여러 차례 샘플링함으로써 실제의 전원 전압의 이상과 구별할 수 있다. 다시말해서 세번의 샘플링 과정에서 감지된 전원 전압이 기준 전압 보다 모두 낮은 경우에 한해서만 제어 신호가 발생되고 그 이외의 경우에는 전원 이상과 유사한 현상으로 인한 것으로 멀티플 샘플링을 통해 제거된다. 하지만 샘플링 횟수는 전원 이상 특성에 의한 가용 시간에 의해서 우선적으로 제한된다. 샘플링 횟수가 많으면 많을수록 좋지만 신뢰성, 가용 시간 및 안전 동작을 위한 마진 등을 고려하여 3-4회 샘플링이 바람직하다. 이렇게 여러 차례 샘플링한 결과가 모두 일치하면 제어 신호(전원 이상 신호; 제7도의 PF)를 만들어서 어드레스 디스에이블시킨다. 물론, 이 전원 이상 신호(제어 신호)는 동작 가능한 시간 이내에 제어를 마칠 수 있도록 충분한 시간적 여유가 배려되어야 한다. 따라서 전원 전압 변동을 감지하기 위한 기준 전압 및 감지 시간은 신속하면서 완벽한 동작이 가능하도록 고려되어야 한다. 회로를 꾸미는데 가장 먼저 고려되어야 할 요소는 전원 전압의 변동이 감지되어 제어 신호(전원 이상 신호)가 발생한 후 이 제어 신호에 의해서 기억 소자의 회로가 동작될 수 있는 최소 전압(Vmin) 까지 떨어지는데 소요되는 시간(t1~t3)과 제어 회로가 동작되어 어드레스가 디스에이블될 때 까지 지연 시간(t2~t3)을 생각해야 한다. 동작 전압(Vpp)은 최소 동작 전압(Vmin)에서 지연 시간이 충분히 고려된 점에 설정한다. 동작 전압이 결정되면 제9도의 전원 이상 특성 곡선에서 전원 이상을 감지하기 위한 기준 전압(Vref)을 설정한다. 이 경우 앞서 기술한 바와 같이, 신뢰성 확보를 위해서 가용한 시간 이내에 멀티플 샘플링(3번 이상)이 가능하도록 기준 전압과 동작 전압 간의 차이를 크게 선정한다. 제9도에서 점1은 전원 이상을 감지하기 위한 기준 전압(Vref)을 나타내며, 점3은 제어 회로가 동작하여 어드레스의 1사이클을 안전하게 종료하기 위해 필요한 최소 동작 전압(Vmin)을 표시한다. 점3의 최소 동작 전압에서회로 작동시 일어나는 지연 시간을 고려한 실제 동작 전압(V₀)은 점2로 표시되어 있다. 기준 전압에서 동작 전압 까지의 시간(t1~t2) 안에 전원의 이상 감지 및 제어 신호 인가가 이루어져야 한다. 실제 전원 회로의 이상 특성을 고려하면 이 가용 시간은 약 수백 ms(약 200~400 ms)인 것으로 알려져 있다. 이 가용 시간을 나누어서 전반부에 전원의 이상을 감지하고 후반부에 제어 신호를 이용하여 최소한 1 어드레스 사이클이 완료되게 한다. 이 경우에 후반부 동작에 필요한 시간을 고려하여 최소한의 시간을 안배하고 나머지 대부분의 가용 시간은 전원 이상 감지의 신뢰성을 중진시키기 위하여 멀티플 센싱에 할당한다. 예를 들어 사이클 타임이 100ns라고 하면 되쓰기를 포함한 안전한 1 읽기 사이클에 소요되는 시간이 최소한 100ns가 필요하다. 사이클 타임에 제어 회로가 동작될 시 요구되는 동작 시간과 지연 시간이 합해지면 후반부 동작에 소요되는 시간(t2~t3)이 된다. 전반부의 경우 전원 감지에 소요되는 시간에 멀티플 센싱으로 인한 소용 시간이 합쳐진 경우이다(t1~t2). 시간의 배분을 보면 4.3V에서 3.8V까지 전압 강하에 소요되는 시간을 약 200ms라 하면 1 사이클 읽기 동작에 필요한 시간은 실제로 수 ms 정도면 충분하므로 100~150ms를 감지부분에 안배하여 제어 신호의 신뢰성을 증진시킨다. 만약에 100ms가 전원 감지를 위해 할당된다면 약 30ms 주기 마다 센싱을 하면 100ms 동안 3번 센싱이 가능하다.

그리고, 이렇게 출력된 S1,S2,S3의 싱글 샷 클럭들은 지연기(121)에서 각각 지연되어 제8도에 도시된 바와 같은 지연된 SSC(S1,S2,S3)들이 출력된다. 이들 S1, S2 및 S3 신호들이 앤드게이트(123)에서 동시에 감지될 때에 전원 전압에 이상이 있다고 판단하여 전원 이상 신호(PF)를 발생시킨다. 결국, 싱글 샷 클럭 S1,S2,S3 는 AND 게이트(123)에서 전원 이상(POWER FAILURE)을 의미하는 전원 이상 신호(PF)로 만들어지고, 이 PF 신호가 RS 플립플롭(124)을 거쳐 제어신호(CS)로서 ICE칩(210)에 공급되어 하강 에지(falling edge) ICE 신호의 생성을 억제하게 된다. 즉, 제8도에 도시된 바와 같이, 1사이클이 더 진행된 후(두 번째 CE 사이클)에 세 번째 CE 신호가 떨어지는 지점에서 동기되어 CE 신호가 리세트되어 상승 에지가 생기지 않는다. 이 상승 에지가 생기지 않으면 ICE 신호에서 동기될 셀 액세서 신호들의 동기가 이루어지지 않아서 셀은 액세서되지 않는다. 이와 같은 과정에 의해 발생된 전원 이상 신호(PF)가 RS 플립플롭(124)를 통하여 제어부(200)에 제공되면 되쓰기를 포함하는 1사이클을 완료하게 하고 나머지 어드레스 사이클들은 진행되지 않도록 한다. 이러한 기능을 보충함으로써, 데이터의 유실이 발생하지 않게되어 기억 소자로서의 기능을 유지하게 된다. 이와 같이, 전원 전압 감지부(120)의 전원 이상 신호 발생기(122)에서 사이클 제어용으로 만들어진 전원 이상 신호(PF)는 제어부(200)를 통하여 1사이클 읽기만 진행하게 하고 나머지 어드레스 사이클을 진행시키지 않는 중요한 역할을 한다. 따라서, 그 신뢰도가 높아야 하므로, 앞서 설명한 바와 같이 전원 전압에 이상이 생길 경우 멀티플 샘플링을 함으로써, 만약에 어떤 기준 전압에 대하여 한 번 샘플링한 결과로부터 제어 신호를 만들면 실제 전원회로에서 흔히 발생하는 스파이크(spike), 플럭튜에이션(fluctuation) 등과 구별이 용이하지 않은 거짓 제어 신호에 의해 발생될 수 있는 오류를 줄이고, 신뢰성을 높임으로서 전원 전압의 이상 유무 판정의 오류를 극소화할 수 있다.

이러한 전원 이상 신호(PF)에 의한 제어부(200)에서의 복구 과정은 다음과 같다.

앞서 설명한 바와 같이, 오류의 발생 빈도가 희박한 PF 신호는, 제9도에 도시된 바와 같이 전원 전압(Vpp)이 Vref에서 Vmin으로 떨어지는 도중의 안전한 동작 전압을 유지하는 시간 내에 최소한 1사이클의 되쓰기를 보장함으로서 파괴적 읽기를 방지하는데 그 과정은, 먼저 제어부(200)에서는 전원 전압 감지부(100)에서 만들어진 제어 신호(전원 이상 신호; PF)를 기존의 회로에 접목시켜 안전하게 1사이클을 진행시킨 후 더 이상의 읽기 사이클을 진행시키지 않도록 기존의 동작회로에 접목 제어하는 과정이다. 즉, 전원 전압의 이상이 감지되어 전원 이상 신호(PF)가 제어부(200)의 ICE칩(210)에 인가되면 되쓰기를 포함하는 1사이클을 완료하게 하고 나머지 어드레스 사이클들은 진행되지 않도록 하는 과정이다.

이를 좀 더 상세하게 설명하면, 일반적인 기억 소자의 회로 구성 및 동작을 바탕으로 한 제6도의 FRAM의 동작은, 우선 칩의 외부에서 어드레스 패드(APAD; address pad)를 통하여 인가되는 어드레스 신호를 제어하는 칩 동작을 가능하게 하는, 제8도에 도시된 바오 같은, 칩 인에이블(CE) 신호가 ICE칩(210)에 인가됨으로서 시작된다. 이 CE신호로서 내부 회로를 제어할 목적으로 제8도에 도시된 바와 같은 내부 칩 인에이블(ICE: internal chip enable) 신호를 만들어 낸다. ICE 신호는 ICE칩(210)의 동작을 위해 동기 제어 방식을 이용하여 행 전단 디코더(220; RPDEC), 열 전단 디코더(230; CPDEC) 등에 공급되어 셀 선택을 위한 신호 생성에 쓰인다(워드 라인 및 비트 라인 신호). 따라서, ICE 신호가 만들어지지 않으면 외부에서 어드레스 신호가 들어와도 셀의 액세서가 이루어지지 않아서 어드레스 디스에이블 상태로 존재한다. 전원 이상 신호(PF)는 이와 같은 ICE 신호가 만들어지지 않게 함으로써 최소한 기억 상태의 보전이 가능하고 전원이 재공급되어 기억 상태를 다시 읽어도 오정보를 읽을 염려는 없다. 따라서, 전원 전압의 이상시에도 읽기에 의한 정보의 유실이 되쓰기 사이클을 거쳐서 복구될 수 있으므로, FRAM 본연의 장점인 비휘발성이 확보된다.

제7도를 참조하여 이상 설명한 전체 동작을 간략하게 설명하면 다음과 같다.

전원 전압은 기준 전압과 비교되어 이상이 있을시 싱글 샷 펄스를 출력하고 그 출력은 지연 회로에서 다음 번 샘플링에 의한 출력들과 비교하기 위하여 일정 시간 동안 지연되어 AND 회로에서 세 번의 샘플링 신호들이 모두 일치할 경우 전원 이상 신호(PF)를 발생한다. 이 전원 이상 신호(PF)는 ICE칩(210)에 공급되어 외부에서 공급되는 CE 신호에 의해 동기되어 출력되는 ICE 신호를 리세트시킨다. ICE 신호의 리세트는 ICE 신호가 상승 에지(rising edge)를 만드는 것을 억제하여 셀을 호출하기 위한 종열 및 횡열 신호의 생성을 막음으로써 외부 어드레스 신호를 내부적으로 디스에이블시킨다.

이상 설명한 바와 같이, 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치는 기준 전압 보다 낮은 전압이 발생되는 전원의 이상 현상을 감지하여 제어 신호를 만드는 전원 전압 감지부 및 발생된 제어 신호를 이용하여 진행중인 어드레스 사이클 중 1사이클만 완전히 진행되도록 기존의 메모리 회로로 구성된 제어부를 구비하여, 전원 전압 감지부로 전원 전압의 이상을 사전에 탐지하여 제어 신호를 만들고, 이 제어 신호를 제어부에 제공하여 제어부에서 되쓰기 사이클이 완전히 진행되게 함으로써 비휘발성 기억 소자의 기능을 보장하게 하는 것이다. 이와 같이 전원 이상시 생길 수 있는 비휘발성 기억 소자의 고유기능 상실을 방지함으로써 제품의 신뢰성을 높이는 효과가 있다.

제1도는 일반적인 강유전체의 히스테리시스 곡선,

제2도 및 제3도는 제1도의 히스테리시스 곡선에서 강유전체 캐패시터의 전극에 공급된 전압의 극성과 강유전체의 분극 상태를 나타내는 설명도,

제4도 및 제5도는 읽기 펄스의 극성에 따른 분극 상태의 이력 곡선상의 이동 경로를 나타내는 설명도,

제6도는 본 발명에 따른 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치의 개략적 블럭도,

제7도는 제6도의 장치의 실제 회로 구성을 나타내는 블럭도,

제8도는 제6도의 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치의 동작 신호의 파형도,

그리고 제9도는 전원 차단시 강유전체 캐패시터에서의 시간에 따른 전압의 변화를 나타내는 특성 곡선이다.

*도면의 주요부분에 대한 부호의 설명

100. 전원 전압 감지부 110. 전원 감지기

120. 전원 이상 신호 발생기 121. 싱글 샷 펄스 발생기

122. 지연기 123. AND 게이트

124. RS 플립플롭 200. 제어부

210. ICE칩 220. 행 전단 디코더

230. 열 전단 디코더 240. 기준 블럭

Claims

읽기시 읽기 직전의 원래 정보를 복구하기 위한 되쓰기를 수행하는 제어 수단을 구비하여 된 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치에 있어서,

전원 전압에 이상이 생길 경우 이를 감지하여 상기 제어 수단이 완전한 되쓰기 사이클을 수행하도록 하는 전원 이상 신호를 상기 제어 수단에 제공하는 전원 전압 감지 수단을 구비하고,

상기 전원 전압 감지 수단은,

상기 전원 전압을 기준 전압과 비교하여 전원 전압의 이상 유무를 판별하여 주는 전원 감시 수단; 및

상기 전원 감시 수단의 출력 신호에 따라 상기 전원 이상 신호를 만들어 주는 전원 이상 신호 발생 수단을 구비하고,

상기 전원 이상 신호 발생 수단은,

상기 전원 감시 수단의 출력 신호에 따라 복수개의 싱글 샷 클럭들을 발생시키는 싱글 샷 펄스 발생 수단;

상기 복수개의 싱글 샷 클럭들을 각각 지연시키기 위한 복수개의 지연 수단들; 및 상기 복수개의 지연 수단들에서 각각 지연된 상기 복수개의 싱글 샷 클럭들의 논리곱을 구하기 위한 앤드 게이트를 구비하여 된 것을 특징으로 하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치.
제1항에 있어서,

상기 싱글 샷 펄스 발생 수단은 상기 복수개의 싱글 샷 클럭들 중 첫 번째 싱글 샷 클럭을 제외한 나머지 싱글 샷 클럭들을 바로 앞의 싱글 샷 클럭을 상기 전원 감시 수단에 피드백시켜 생성된 상기 전원 감시 수단의 출력 신호에 따라 순차적으로 발생시키는 것을 특징으로 하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치.
읽기 동작후에는 반드시 되쓰기를 수행하여 비휘발성을 유지하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법에 있어서,

(가) 전원 전압과 기준 전압을 비교하여 전원 전압의 이상 유무를 판별하는 단계; 및

(나) 상기 전원 전압의 이상 유무 판단 단계에서 전원 전압의 이상이 감지되면, 일단 읽은 정보의 복구를 완료하고 이후의 읽기 사이클을 중단하도록 제어하는 단계를 포함하되,

상기 (나) 단계는,

상기 전원 전압의 이상이 감지되면 복수개의 싱글 샷 클럭들을 발생시키는 서브 단계;

상기 복수개의 싱글 샷 클럭들을 각각 지연시키는 서브 단계;

상기 지연된 복수개의 싱글 샷 클럭들의 논리곱을 구하여 전원 이상 신호를 생성하는 서브 단계;

상기 전원 이상 신호에 따라 진행 중인 되쓰기 동작의 사이클을 완전하게 수행하는 서브 단계; 및

상기 되쓰기 동작 이후의 읽기 사이클을 중단시키는 서브 단계로 이루어진 것을 특징으로 하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법.
제3항에 있어서,

상기 전원 전압의 이상 유무를 판별하는 단계에서 전원 전압이 상기 기준 전압 이하로 떨어질 때를 전원 전압의 이상으로 판단하는 것을 특징으로 하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법.
제3항에 있어서,

상기 복수개의 싱글 샷 클럭들을 발생시키는 서브 단계에서 상기 복수개의 싱글 샷 클럭들 중 첫 번째 싱글 샷 클럭을 제외한 나머지 싱글 샷 클럭들은 바로 앞의 싱글 샷 클럭을 전원 감시 수단에 피드백시켜 생성된 상기 전원 감시 수단의 출력 신호에 따라 순차적으로 발생시키는 것을 특징으로 하는 강유전체 랜덤 액세서 메모리의 비휘발성 유지 방법.