NO315959B1

NO315959B1 - Fremgangsmåter til lagring av data i et ikke-flyktig minne

Info

Publication number: NO315959B1
Application number: NO20021792A
Authority: NO
Inventors: Lars Sundell Torjussen; Christer Karlsson
Original assignee: Thin Film Electronics Asa
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2003-11-17
Also published as: ATE331987T1; KR100603671B1; DK1497730T3; DE60306510D1; US6822890B2; EP1497730A1; KR20040105870A; AU2003230468B2; ES2266812T3; CA2481492A1; WO2003088041A1; RU2004131638A; CN1329830C; EP1497730B1; JP2005522811A; AU2003230468A1; NO20021792L; CN1647045A; RU2278426C2; US20030218925A1

Description

Den foreliggende oppfinnelse angår fremgangsmåte til lagring av data i et ikke-flyktig ferroelektrisk randomaksessminne (FRAM), spesielt et minne som omfatter et minnemateriale i form av en ferroelektrisk polymer, hvor minnet omfatter minnesteder anordnet som elementer i en matrise, hvor minnesteder aksesseres via elektroder som utgjør ord- og bitlinjer i matrisen, og hvor utlesningen av data fra minnesteder skjer destruktivt og etterfølges av tilbakeskrivningsoperasjoner til samme.

Ferroelektriske minner er blitt kommersielt viktige fordi de er ikke-flyktige, kan fremstilles med relativt lav kostnad og leses og skrives ved spenninger fra 1 til 5 volt og med hastigheter i størrelsesorden 10-100 ns, noe som er typisk for konvensjonelle DRAM- og SRAM-datamaskinminner.

Når ferroelektrisk materiale plasseres mellom platene til en kondensator på et halvledersubstrat, viser kondensatoren en minneeffekt i form av en ladningspolarisasjon. Når kondensatoren er ladet med feltlinjer som strekker seg i én retning over kondensatorplatene, vil det has en restladningspolarisasjon etter at ladningen er fjernet fra kondensatorplatene. Hvis en motsatt ladning plasseres på kondensatorplaten, fås det en motsatt, gjenværende restpolarisasjon. Et plott av den påtrykte feltspenning over platene til kondensatoren mot polarisasjonen av det ferroelektriske materiale mellom kondensatorplatene viser en klassisk hysteresekurve som vist på fig. 1. Ps og -Ps er de spontane polarisasjonsverdier, mens Pr og -Pr er den remanente polarisasjon som angir polarisasjonen i det ferroelektriske materialet ved en feltverdi på null. I et ideelt ferroelektrisk materiale skal Ps være lik Pr, men disse verdier er forskjellige i relevante ferroelektriske materialer på grunn av lineær dielektrisk og ikke-lineær ferroelektrisk oppførsel.

Ferroelektriske minner benytter en ferroelektrisk kondensator som lagringsmedium, og et elektrisk felt må legges over lagringskondensatoren for å lese den. En puls påtrykkes den ferroelektriske kondensator, og mengden av resulterende ladning er enten lav om pulspolariteten er den samme som den foregående, eller den resulterende ladning er høyere om ladningspolariteten lagt på kondensatoren er av en polaritet motsatt den som sist ble lagt over kondensatorplatene. Denne lille forskjell mellom ladning som var i samsvar med den foregående polarisasjonsladning og en motsatt ladning, kan måles for å avgjøre hva den foregående polarisasjon på den ferroelektriske kondensator var når den sist ble skrevet. Det elektriske felt benyttet til lesing, endrer i mange tilfeller minnecellens tilstand. Dette betyr at ferroelektriske minner er destruktivt leste minner som derfor må innbefatte en tilbakeskrivingsfunksjon i hvilken utleste data gjenopprettes i minnecellen etter at den ble lest. Tilbakeskrivingsoperasjonen tar tid, og hvis minnefunksjonen blir avbrutt, f.eks. ved et strømbrudd enten mens eller straks etter en celle leses og før tilbakeskrivingssykelen kan fullføres, vil dataene i cellen gå tapt. Slike datatap er ikke akseptable for ikke-flyktige minner.

Et ferroelektrisk randomaksessminne (RAM) som benytter ferroelektriske minneceller til lagring av data er vist i US patent nr. 5 682 344. Det ferroelektriske minnet er et statisk minne hvor data som lagres i de ferroelektriske minneceller, kan ødelegges under leseoperasjoner. Minnet innbefatter kretser som låser en foreliggende minneadresse under en aksessoperasjon og forhindrer minnet fra å hoppe til en ny minneadresse før de ødelagte data er erstattet. Minnet innbefatter også kretser som kan detektere en overgang i adressedata levert på adresseinnganger.

En krets som innbefatter en ferroelektrisk kondensator som kan benyttes til lagring av nodeverdiene til flyktige, logiske elementer i en logisk krets, er vist i US patent nr. 5 815 431. På denne måte kan tilstanden til en kompleks logisk krets, såsom en CPU eller en inn/ut-innretning lagres i ikke-flyktige, ferroelektriske kondensatorer. Etter et tilfeldig eller planlagt strømavbrudd, kan de ikke-flyktige, ferroelektriske kondensatorer benyttes til å gjenopprette nodeverdiene. I tillegg kan et planlagt strømbrudd benyttes til å redusere effektforbruket i kretser som er følsomme overfor strømforbruket.

Et apparat og en fremgangsmåte for å opprettholde ikke-flyktighet i et ferroelektrisk randomaksessminne er vist i US patent nr. 5 892 705. Apparatet for å opprettholde ikke-flyktighet innbefatter en kontrollseksjon for en tilbakeskrivingsfunksjon, en deteksjonsseksjon for å detektere et brudd i strømkildens spenning og levere et strømbruddsignal til kontrollseksjonen, slik at kontrollseksjonen fullfører en tilbakeskrivingssyklus før strømbrudd. Deteksjonsseksjonen for strømkildens spenning genererer et kontrollsignal ved å detektere en svikt i denne spenningen og skaffer et strømbruddsignal til kontrollseksjonen, slik at tilbakeskrivingsprosessen fullføres før strømbrudd, hvorved ikke-flyktighet opprettholdes i minneanordningen.

I US patent nr. 6 201 731 er det vist et ferroelektrisk minnesystem med destruktiv utlesing og som omfatter en strømkilde, en minnematrise som innbefatter minneceller og en logisk krets for å levere signal til minnematrisen. Når det detekteres lav eller fallende effekt i strømkilden, forhindrer en krets som beskytter mot forstyrrelser, utilsiktede spenninger på grunn av laveffekttilstanden fra å forstyrre minnecellen. Kretsen som beskytter mot forstyrrelse stopper også driften av den logiske krets i et tidsrom som er tilstrekkelig til at en tilbakeskrivingssyklus kan fullføres og hindrer derved tap av data som tilbakeskrives.

I US patent nr. 6 211 710 er det vist en krets for å sikre stabilisert konfigurasjonsinformasjon ved oppstart. I en utførelse innbefatter en halvlederinnretning konfigurasjonsinformasjon lagret i en rekke ikke-flyktige lagringselementer («fuse bits»). En strøm-på-tilbakestillingskrets for konfigurasjon genererer et signal for å låse konfigurasjonsdataene i flyktige konfigurasjonsregistre ved oppstart. Konfigurasjonsdatasignalene genereres som respons på en strøm-på-tilbakestillings (POR-)-puls og låses ikke før opphør av en forhåndsbestemt forsinkelse etter POR-pulsen. Den forhåndsbestemte forsinkelse gir datasignalene fra lagringselementene tid til å «stabilisere» seg. Påfølgende POR-pulser vil ikke resultere i en annen låseoperasjon.

I europeisk patentsøknad EP 0 803 813 Al er det vist et datagjenopprettingsapparat for et halvlederminne, spesielt et ikke-flyktig halvlederminne, f.eks. av typen EEPROM (elektrisk utviskbart programmerbart leseminne). Hensikten med dette apparatet er å hindre at data går tapt eller blir ukorrekte dersom en skriveroperasjon utilsiktet avbrytes, f.eks. hvis strømmen slår seg av under en skriveoperasjon. Halvlederminnet har en rekke minnesteder som lagrer variabelverdier. En skriveenhet skriver en verdi til en rekke minnesteder i minnet én etter én og en leseenhet leser verdiene fra disse minnesteder. Det benyttes så en anordning til å bestemme koinsidens, slik at det kan avgjøres hvorvidt mer enn halvparten av de leste verdier fra minnestedene i minnet er identiske, og en tilordningsanordning bestemmer så en koinsidensverdi dersom koinsidensbestemmelsesanordningen har funnet at mer enn halvparten av de leste verdier er identiske. Dermed kan en bestemt koinsidensverdi tilordnes hver variabel.

Hensikten med den foreliggende oppfinnelse er å skaffe fremgangsmåter som sikrer en ikke-flyktig lagring av data i matriseadresserbare minner, spesielt ferroelektriske minner og opprettholder integriteten til de lagrede data ved å detektere bitfeil i utlesningsdataene slik at disse kan korrigeres.

Denne hensikt så vel som ytterligere trekk og fordeler realiseres i henhold til oppfinnelsen med en første fremgangsmåte som er kjennetegnet ved påfølgende trinn for

(a) å lagre en rekke identiske kopier av dataene i en rekke minnesteder, idet de nevnte minnesteder ikke har noen felles ordlinjer; (b) å lese en første ordlinje i sin helhet, idet den første ordlinje omfatter minst en første kopi av de nevnte identiske kopier av dataene, skrive de fra den første ordlinje leste data tilbake til den første ordlinje, og overføre de fra den første ordlinje leste data til en kontrollogikkrets for minnet; (c) å lese en etterfølgende ordlinje i sin helhet, idet den etterfølgende ordlinje omfatter minst en etterfølgende kopi av de nevnte identiske kopier av dataene, skrive de fra den påfølgende ordlinje leste data tilbake til den påfølgende ordlinje, og overføre de fra den påfølgende ordlinje leste data til kontrollogikkretsen; (d) å gjenta trinn (c) inntil de nevnte data lest fra ordlinjene som inneholder nevnte identiske kopier av dataene, er blitt overført til kontrollogikkretsen; (e) å detektere eventuelle bitfeil ved å sammenligne de nevnte data lest fra ordlinjene som inneholder kopier av de nevnte identiske kopier av dataene bitvis i minnekontrollogikkretsen; og (f) å skrive de korrigerte data til minnecellene i de nevnte minnesteder som rommer bitfeil dersom bitfeil er blitt detektert i trinn (e). Denne samme hensikt så vel som ytterligere trekk og fordeler realiseres i henhold til den foreliggende oppfinnelse med en annen fremgangsmåte som er kjennetegnet ved påfølgende trinn for (a) å lagre en rekke identiske kopier av dataene i en rekke minnesteder, idet de nevnte minnesteder hverken har felles ordlinjer eller felles bitlinjer; (b) å lese et segment av en første ordlinje, idet segmentet av den første ordlinje omfatter minst en kopi av de nevnte identiske kopier av dataene, skrive de fra segmentet av den første ordlinje leste data tilbake til segmentet av den første ordlinje, overføre dataene lest fra segmentet av den første ordlinje til et første segment av datalåser, og holde dataene lest fra det første

segment av den første ordlinje i det første segment av datalåsene; (c) å lese et segment av en påfølgende ordlinje, idet segmentet av den påfølgende ordlinje omfatter minst en påfølgende kopi av de nevnte identiske kopier av dataene, skrive de fra segmentet av den påfølgende ordlinje leste data til segmentet av den påfølgende ordlinje, overføre de fra segmentet av den påfølgende ordlinje leste data til et påfølgende segment av datalåser, og holde de fra segmentet av den påfølgende ordlinje leste data i det påfølgende segment av datalåser; (d) å gjenta trinn (c) inntil de nevnte identiske kopier av dataene er blitt overført til segmentene av datalåser; (e) å overføre dataene holdt i segmentene av datalåser til en kontrollogikkrets i minnet; (f) å detektere eventuelle bitfeil ved å sammenligne de nevnte identiske kopier av dataene bitvis i kontrollogikkretsen; og (g) å skrive korrigerte data til minnecellene i de nevnte minnesteder som rommer bitfeil dersom bitfeil er blitt detektert i trinn (f).

I begge fremgangsmåter i henhold til oppfinnelsen er foretrukket dataene tidsstyringsdata for kontroll av lese- og tilbakeskrivingsoperasjonene eller redundante data for å identifisere redundante minneceller.

I begge fremgangsmåter i henhold til oppfinnelsen kan den bitvise sammenligning i trinn (e) fordelaktig erstattes med å detektere eventuelle bitfeil ved å innbefatte en feilkorreksjonskode (ECC) med de nevnte data.

Den foreliggende oppfinnelse skal nå forklares mer detaljert med omtale av eksemplifiserende utførelser og med henvisning til den ledsagende tegning på hvilken

fig. 1 viser en hysteresekurve for en ferroelektrisk kondensator som kjent i teknikken og omtalt ovenfor,

fig. 2 et blokkdiagram av en minnekrets hvor fremgangsmåtene i henhold til den foreliggende oppfinnelse kan implementeres,

fig. 3a et skjematisk blokkdiagram av en matrise lik den på fig. 3a og omfattende ferroelektriske minneceller som er forbundet med deteksjonsforsterkere og som kan benyttes med fremgangsmåtene i henhold til oppfinnelsen,

fig. 3b et skjematisk blokkdiagram av en matrise lik den på fig. 3 med dioder mellom elektrodene i elektrodekrysningene,

fig. 4 to skjematiske diagrammer for en ferroelektrisk tynnfilmkondensator som benyttet i ferroelektriske minneinnretninger,

fig. 5 et flytkart for en første fremgangsmåte i henhold til oppfinnelsen,

fig. 6 et flytkart for en annen fremgangsmåte i henhold til oppfinnelsen, og fig. 7 et diagram av en minnematrise som benyttet med en foretrukket utførelse av den annen fremgangsmåte i henhold til oppfinnelsen.

Den foreliggende oppfinnelse angår to beslektede fremgangsmåter som imidlertid uttrykker den samme oppfinnelsestanke. Disse fremgangsmåter skal nå forklares i tilknytning til foretrukne utførelser.

Fig. 2 viser et blokkdiagram en minnekrets hvorpå både den første og den annen fremgangsmåte kan implementeres og denne minnekrets skal nå omtales nærmere. En minnemakro 210 omfatter en minnematrise eller minnegruppe 200, rad- og søyledekodere 22; 202, deteksjonsforsterkere 206, datalåser 208 og redundante ord- og bitlinjer 204; 24. Rad- og søyledekoderne 22; 202 dekoder adressene til minnesteder eller minneceller som befinner seg ved krysningspunktene til minnematrisens elektroder, dvs. ordlinjene som utgjør radene i minnematrisen og bitlinjene som utgjør søylene i minnematrisen. Utlesning av data lagret i minnecellene utføres med deteksjonsforsterkere 206 forbundet med bitlinjene. Datalåsene 208 holder dataene inntil en del av disse eller samtlige er overført til minnekontrollogikken 220. Dataene lest fra minnemakroen 210 vil ha en viss bitfeilrate (BER) som kan reduseres ved å skifte ut defekte ord- og bitlinjer i minnematrisen med redundante ord- og bitlinjer 204; 24. For å utføre feildeteksjon må minnemakroen 210 ha datafelt som rommer informasjon om feilkorreksjonskode (ECC).

En modul for minnekontrollogikken 220 skaffer et digitalt grensesnitt for minnemakroen 210 og styrer lesing og skriving av minnematrisen 200. Minneinitialisering og logikk for å skifte ut defekte ord- og bitlinjer med redundante ord og bitlinjer 204; 24 vil likeledes være anordnet i minnekontrollogikken 220.

Kontrollinnretningen 230 forbinder minnekontrollogikken 220 med eksterne bus standarder. En ECC-enhet 240 utfører feilkorreksjon på den samlede minnematrise 200. Den kan være en enkel feildeteksjon eller også innbefatte feilkorreksjon. Ladningspumper 242 genererer noen av spenningene som er nødvendige for å skrive og lese minnecellene. En separat klokkeinngang fra kontrollenheten 230 via en ikke vist oscillator vil benyttes av ladningspumpene 242 under ladning for å være uavhengig av bitraten til applikasjonen som benytter minnemakroen 210. Fig. 3a viser en ferroelektrisk minneinnretning som inneholder en matrise eller gruppe av ferroelektriske minnesteder eller minneceller 302. Hver minnecelle er vist omfattende en ferroelektrisk kondensator og en aksesskontrolltransistor, men den kan også være dannet med to kondensatorer og to transistorer. I det første tilfelle utgjør da minnemakroen en aktiv, matriseadresserbar ferroelektrisk minneinnretning av typen 1T-1C, mens i det andre tilfelle er den av typen 2T-2C. En minnecelle 302 aksesseres av en åpningsordlinje 310 og blir deretter lest av en pulsdrivlinje 312. Deteksjonsforsterkere 206 anordnet ved enden av hver bitlinje 314 genererer datautgangssignaler. Deteksjonsforsterkerne 206 innbefatter også dataregenereringskretser for tilbakeskriving av data til de ferroelektriske minneceller 302. En raddekoder 22 dekoder en del av de innkommende adressesignaler til ordlinjeseleksjonssignaler, og minnekontrollogikken 220 genererer en sekvens av tidsstyringssignaler som er nødvendige for å drive minnematrisen 200. Fig. 3b viser en minnematrise 200 som omfatter adresseringselektroder i form av ordlinjer 310 og bitlinjer 314 anordnet henholdsvis innbyrdes ortogonale. Et ferroelektrisk og derfor dielektrisk materiale er anordnet mellom disse elektrodene som derfor ikke er forbundet elektrisk eller fysisk. Det ferroelektriske materiale kunne også imidlertid være anordnet over elektrodene, dvs. ord- og bitlinjene, i kontakt med disse, men samtidig som ord- og bitlinjene ellers vil være innbyrdes elektrisk isolert av et ikke-ferroelektrisk dielektrikum. - Ved hver krysning 320 mellom ordlinjene 310 og bitlinjene 314 genereres det dioder 322 som vist. Det ferroelektriske materiale utgjør sammen med ord- og bitlinjene 310; 314 ferroelektriske kondensatorer eller minneceller 315 hvor ord- og bitlinjene 310; 314 danner kondensatorenes plater. Fig. 4 viser skjematisk den typiske struktur til en ferroelektrisk kondensator 315 og det vanlig benyttede symbol for en ferroelektrisk tynnfilmkondensator. Dette symbolet er også benyttet i figur 3a som ovenfor omtalt. En ferroelektrisk kondensator av denne art har typisk ledende plater av metall adskilt med fra 50 nm til 100 um av et ferroelektrisk materiale som da utgjør kondensatorens dielektrikum.

I et ikke-flyktig, passivt matriseminnesystem som beskrevet ovenfor, vil noen data, f.eks. konfigurasjonsdata, være meget viktige, og det vil være nødvendig å beskytte dem mot et strømbrudd. Tids styringsdata for å styre lese- og tilbakeskrivingsoperasjoner så vel som redundansdata for å identifisere redundante minneceller er eksempler på dette, og som dersom disse data går tapt, kunne det gjøre hele minnet ubrukbart. Slike data kunne lagres permanent i f.eks. smelteforbindelser som f.eks. smeltes med laser, men dette medfører forholdsvis store arealkostnader. Følgelig kan viktige data derfor uansett lagres i destruktivt leste minneceller, gitt at andre tiltak gjøres for å opprettholde deres sikkerhet.

Fig. 5 gjengir flytdiagrammet for den første fremgangsmåte i henhold til den foreliggende oppfinnelse og løser problemet med å hindre at viktige data slettes, f.eks. av et strømbrudd. I trinn 500 lagres dataene som det skal tas spesielt hensyn til i en rekke steder i minnematrisen 200. Hvis noen av disse stedene er defekte, benyttes de redundante ord- og bitlinjer 204; 24. Hver gang dataene skal benyttes, eller på en regelmessig basis, leses ordlinjene 310 hvor disse dataene er lagret, etterfulgt av en tilbakeskriving som skjer automatisk i de fleste tilfeller, og overføres til minnekontrollogikken 220 i trinnene 502 og 504. Antallet forekomster av de nevnte data vil være rundt 4-10, og en eller annen form for teller vil i trinn 506 sørge for at alle forekomster leses. Tre kopier er innlysende for lite, da et strømbrudd i kombinasjon med en bitfeil ville kunne forårsake ubotelig skade. De forskjellige forekomster av dataene sammenlignes i trinn 508 bit for bit. En annen mulighet er å benytte en ECC-enhet 204 som krever at ECC-data skal lagres sammen med dataene selv. Endelig blir i trinn 510 deler av dataene, som ble funnet å være ukorrekte, korrigert og skrevet til minnecellene 302; 315 som rommer de defekte data.

Mengden av data som behøver å beskyttes på denne måte, kan være svært begrenset og ordlinjene 310 som benyttes til sikkerhetslagring kan være meget lange. Dette fører til en ineffektiv utnyttelse av minnegruppen 200. For å avbøte dette problemet kan fordelaktig den annen fremgangsmåte i henhold til oppfinnelsen benyttes. Denne er vist i flytdiagrammet på fig. 6 og sørger, sammenlignet med den første fremgangsmåte i henhold til oppfinnelsen, for det første at mindre deler av dataene som anses som viktige, overføres, og for det andre at disse deler overføres til datalåser 208 i trinnene 602 og 604. Følgelig vil minnecellene 302; 315 være ledig for lagring av andre data da hele ordlinjer 310 ikke lenger behøver å romme identiske data. Trinnene 606, 608 og 610 svarer til trinnene 506, 508 og 510 på fig. 5 bare med den forskjell at det håndteres mindre datamengder. Imidlertid må et trinn 607 settes inn mellom trinnene 606, 608 for å sørge for at data som er lagret i datalåsene 208, overføres til minnekontrollogikken 220. Følgelig behøver ikke minnecellene i minnekontrollogikken 220 å lagre så store datamengder da det ikke foregår noen dataoverføring i trinnene 602 og 604. Dermed reduseres arealkostnaden og likeledes kravet til databehandlingskapasitet for å utføre feildeteksjon.

Bitlinjene 314 kortsluttes undertiden, og data blir da lagret i minneceller på redundante bitlinjer 24. Et uventet kapasitetsproblem kan føre til at viktige data slettes. Selv om dette utgjør et mindre problem, kan det avbøtes ved å lagre de viktige data i minneceller på forskjellige bitlinjer 314 så vel som på forskjellige ordlinjer 310. Denne variant av den annen fremgangsmåte i henhold til oppfinnelsen er skjematisk gjengitt på fig. 7 som viser ordlinjer 700 og bitlinjer 702 for minneceller 704 som lagrer viktige data. Disse kopiene av viktige data utgjør datablokker 706 og overføres til lagringselementer så som datalåsene 208 i samsvar med den annen fremgangsmåte i henhold til oppfinnelsen som omtalt ovenfor i tilknytning til fig. 6.

Fagfolk vil innse at fremgangsmåtene i henhold til oppfinnelsen kan benyttes på så vel aktive som passive, matriseadresserbare ferroelektriske minneinnretninger og kan ta hånd om bitfeil som oppstår ved adresseringsoperasjoner på begge typer, men da utlesningsoperasjonen er destruktiv og derfor krever en tilbakeskriving, vil det uansett være av særlig viktighet å hindre at datainnhold går tapt på grunn av bitfeil som oppstår i tilbakeskrivingsoperasjonen som er nødvendig for å gjenopprette de destruktivt utleste data.

Claims

1. Fremgangsmåte til lagring av data i et ikke-flyktig ferroelektrisk randomaksessminne (FRAM), spesielt et minne som omfatter et minnemateriale i form av en ferroelektrisk polymer, hvor minnet omfatter minnesteder anordnet som elementer i en matrise, hvor minnesteder aksesseres via elektroder som utgjør ord- og bitlinjer i matrisen, hvor utlesningen av data fra minnesteder skjer destruktivt og etterfølges av tilbakeskrivningsoperasjoner til samme, og hvor fremgangsmåten er karakterisert ved påfølgende trinn for (a) å lagre en rekke identiske kopier av dataene i en rekke minnesteder, idet de nevnte minnesteder ikke har noen felles ordlinjer; (b) å lese en første ordlinje i sin helhet, idet den første ordlinje omfatter minst en første kopi av de nevnte identiske kopier av dataene, skrive de fra den første ordlinje leste data tilbake til den første ordlinje, og overføre de fra den første ordlinje leste data til en kontrollogikkrets for minnet; (c) å lese en etterfølgende ordlinje i sin helhet, idet den etterfølgende ordlinje omfatter minst en etterfølgende kopi av de nevnte identiske kopier av dataene, skrive de fra den påfølgende ordlinje leste data tilbake til den påfølgende ordlinje, og overføre de fra den påfølgende ordlinje leste data til kontrollogikkretsen; (d) å gjenta trinn (c) inntil de nevnte data lest fra ordlinjene som inneholder nevnte identiske kopier av dataene, er blitt overført til kontrollogikkretsen; (e) å detektere eventuelle bitfeil ved å sammenligne de nevnte data lest fra ordlinjene som inneholder kopier av de nevnte identiske kopier av dataene, bitvis i minnekontrollogikkretsen; og (f) å skrive de korrigerte data til minnecellene i de nevnte minnesteder som rommer bitfeil dersom bitfeil er blitt detektert i trinn (e).

2. Fremgangsmåte i henhold til krav 1, karakterisert ved at dataene er tidsstyringsdata for styring av lese-og tilbakeskrivingsoperasj onene eller redundante data for å identifisere redundante minneceller.

3. Fremgangsmåte i henhold til krav 1, karakterisert ved å erstatte den bitvise sammenligning i trinn (e) ved å detektere eventuelle bitfeil ved å innbefatte en feilkorreksjonskode (ECC) med de nevnte data.

4. Fremgangsmåte til lagring av data i et ikke-flyktig ferroelektrisk randomaksessminne (FRAM), spesielt et minne som omfatter et minnemateriale i form av en ferroelektrisk polymer, hvor minnet omfatter minnesteder anordnet som elementer i en matrise, hvor minnesteder aksesseres via elektroder som utgjør ord- og bitlinjer i matrisen, hvor utlesningen av data fra minnesteder skjer destruktivt og etterfølges av tilbakeskrivningsoperasjoner til samme, og hvor fremgangsmåten er karakterisert ved påfølgende trinn for (a) å lagre en rekke identiske kopier av dataene i en rekke minnesteder, idet de nevnte minnesteder hverken har felles ordlinjer eller felles bitlinjer; (b) å lese et segment av en første ordlinje, idet segmentet av den første ordlinje omfatter minst en kopi av de nevnte identiske kopier av dataene, skrive de fra segmentet av den første ordlinje leste data tilbake til segmentet av den første ordlinje, overføre dataene lest fra segmentet av den første ordlinje til et første segment av datalåser, og holde dataene lest fra det første segment av den første ordlinje i det første segment av datalåsene; (c) å lese et segment av en påfølgende ordlinje, idet segmentet av den påfølgende ordlinje omfatter minst en påfølgende kopi av de nevnte identiske kopier av dataene, skrive de fra segmentet av den påfølgende ordlinje leste data til segmentet av den påfølgende ordlinje, overføre de fra segmentet av den påfølgende ordlinje leste data til et påfølgende segment av datalåser, og holde de fra segmentet av den påfølgende ordlinje leste data i det påfølgende segment av datalåser; (d) å gjenta trinn (c) inntil de nevnte identiske kopier av dataene er blitt overført til segmentene av datalåser; (e) å overføre dataene holdt i segmentene av datalåser til en kontrollogikkrets i minnet; (f) å detektere eventuelle bitfeil ved å sammenligne de nevnte identiske kopier av dataene bitvis i kontrollogikkretsen; og (g) å skrive korrigerte data til minnecellene i de nevnte minnesteder som rommer bitfeil dersom bitfeil er blitt detektert i trinn (f).

5. Fremgangsmåte i henhold til krav 4, karakterisert ved at dataene er tids styringsdata for kontroll av lese- og tilbakeskrivingsoperasjonene eller redundante data for å identifisere redundante minneceller.

6. Fremgangsmåte i henhold til krav 4, karakterisert ved å erstatte den bitvise sammenligning i trinn (e) med å detektere eventuelle bitfeil ved å innbefatte en feilkorreksjonskode (ECC) med de nevnte data.