DE60306510T2 - Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern - Google Patents

Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern Download PDF

Info

Publication number
DE60306510T2
DE60306510T2 DE60306510T DE60306510T DE60306510T2 DE 60306510 T2 DE60306510 T2 DE 60306510T2 DE 60306510 T DE60306510 T DE 60306510T DE 60306510 T DE60306510 T DE 60306510T DE 60306510 T2 DE60306510 T2 DE 60306510T2
Authority
DE
Germany
Prior art keywords
data
memory
word line
segment
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60306510T
Other languages
English (en)
Other versions
DE60306510D1 (de
Inventor
Sundell Lars TORJUSSEN
Christer Karlsson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensurge Micropower ASA
Original Assignee
Thin Film Electronics ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Electronics ASA filed Critical Thin Film Electronics ASA
Application granted granted Critical
Publication of DE60306510D1 publication Critical patent/DE60306510D1/de
Publication of DE60306510T2 publication Critical patent/DE60306510T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/74Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

  • Die vorliegende Erfindung betrifft Verfahren zum Speichern von Daten in nicht-flüchtigen ferroelektrischen Direktzugriffsspeichern (FRAM), insbesondere ein Speicher, bei dem ein ferroelektrisches Speichermaterial ein ferroelektrisches Polymer ist, wobei Speicherstellen vorgesehen sind als Elemente einer Matrix und auf die über Elektroden zugegriffen wird, die Wort- und Bitzeilen(-leitungen) der Matrix bilden, und wobei auf zerstörende Ausleseoperationen auf die Speicherstellen Umschreiboperationen (Wiederbeschreiboperationen) folgen.
  • Ferroelektrische Speicher werden im Handel wichtig, weil sie nicht-flüchtig sind, zu relativ niedrigen Kosten hergestellt werden können und auf sie geschrieben und von ihnen ausgelesen werden kann bei Spannungen von 1 bis 5 Volt und bei Geschwindigkeiten in der Größenordnung von 10 bis 100 Nanosekunden, was typisch ist für konventionelle DRAM- und SRAM-Computerspeicher.
  • Das Platzieren von ferroelektrischem Material zwischen den Platten eines Kondensators auf einem Halbleitersubstrat bewirkt, dass der Kondensator einen Speichereffekt in der Form von Ladungspolarisation aufweist. Wenn der Kondensator mit den Feldlinien aufgeladen wird, welche in eine Richtung über die Kondensatorplatten laufen, bleibt eine restliche Ladungspolarisation übrig, nachdem die Ladung von den Kondensatorplatten entfernt wurde. Wenn eine entgegengesetzte Ladung auf den Kondensatorplatten platziert wird, bleibt eine entgegengesetzte restliche Polarisation übrig. Ein Graph der angewendeten Feldspannung über die Platten des Kondensators, aufgetragen gegenüber der Polarisation des ferroelektrischen Materials zwischen den Platten des Kondensators, weist eine klassische Hysterese-Kurve auf, wie in 1 gezeigt. Ps und -Ps sind die spontanen Polari sationswerte, wobei Pr und -Pr die restlichen Polarisationswerte sind, welche die Polarisation in dem ferroelektrischen Material bei einem Wert des Feldes von null andeuten. In einem idealen Ferroelektrikum sollte Ps gleich Pr sein, aber diese Werte unterscheiden sich in wirklichen Ferroelektrika aufgrund des linearen dielektrischen und nicht-linearen ferroelektrischen Verhaltens.
  • Ferroelektrische Speicher benutzen einen ferroelektrischen Kondensator als das Speichermedium, und ein elektrisches Feld muss über den Speicherkondensator gelegt werden, um ihn auszulesen. Ein Puls wird auf den ferroelektrischen Kondensator angewendet, und die Menge der resultierenden Ladung ist entweder niedrig, wenn die Pulspolarität mit der vorhergehenden übereinstimmt, oder die resultierende Ladung ist höher, wenn die Ladung, welche auf dem Kondensator platziert wird, von entgegengesetzter Polarität zu der zuletzt platzierten über den Platten des Kondensators ist. Diese genaue Differenz zwischen Ladung, welche mit der vorherigen Speicherladung übereinstimmte, und einer entgegengesetzten Ladung kann gemessen werden zum Bestimmen, was die vorherige Polarisation auf dem ferroelektrischen Kondensator war, als er zuletzt beschrieben wurde. Das elektrische Lesefeld verändert den Zustand der Speicherzelle in vielen Fällen. Das heißt, dass die ferroelektrischen Speicher zerstörende Auslesespeicher sind, welche eine Umschreibfunktion enthalten müssen, bei welcher die ausgelesenen Daten wieder in der Speicherzelle gespeichert werden, nachdem sie ausgelesen wurden. Die Umschreiboperation benötigt Zeit, und wenn die Speicherfunktion beschränkt ist, z.B. durch einen Energieverlust, während oder direkt nachdem eine Zelle gelesen wurde und bevor der Umschreibzyklus vollendet werden kann, gehen die Daten dieser Zelle verloren. Solche Datenverluste sind in nicht-flüchtigen Speichern nicht akzeptabel.
  • Ein ferroelektrischer Direktzugriffsspeicher (RAM), welcher ferroelektrische Speicherzellen benutzt zum Speichern von Daten, ist in US-Patent Nr. 5,682,344 offenbart. Der ferroelektrische Speicher ist ein statischer Speicher, in welchem in den ferroelektrischen Speicherzellen gespeicherte Daten während Leseoperationen zerstört werden können. Der Speicher umfasst eine Schaltung, welche eine gegenwärtige Speicheradresse während einer Zugriffsoperation verriegelt und verhindert, dass der Speicher an eine neue Speicheradresse springt, bis die zerstörten Daten ersetzt wurden. Der Speicher beinhaltet auch eine Schaltung, welche einen Übergang von Adressdaten, welche an Adresseingängen bereitgestellt werden, detektieren kann.
  • Eine einen ferroelektrischen Kondensator einschließende Schaltung, welche benutzt werden kann zum Speichern des Wertes von Knotenpunkten von flüchtigen, logischen Elementen in einer Logikschaltung, ist in US-Patent Nr. 5,815,431 offenbart. Auf diese Weise kann der Zustand einer komplexen Logikschaltung, wie ein Prozessor (CPU) oder ein Eingangs/Ausgangs- (I/O-)Gerät, in den nichtflüchtigen ferroelektrischen Kondensatoren gespeichert werden. Nach einem unbeabsichtigten oder geplanten Energieausfall können die nicht-flüchtigen ferroelektrischen Kondensatoren benutzt werden zum Wiederherstellen der Werte an den Knotenpunkten. Zusätzlich kann ein geplanter Energieverlust benutzt werden zum Speichern von Systemenergie in Schaltungen, welche energieverbrauchssensitiv sind.
  • Eine Vorrichtung und ein Verfahren zum Erhalten von Nichtflüchtigkeit in einem ferroelektrischen Direktzugriffsspeicher sind in US-Patent Nr. 5,892,705 offenbart. Die Vorrichtung zum Erhalten von Nichtflüchtigkeit beinhaltet einen Steuerabschnitt für die Zurückschreibfunktion, eine Stromquellenspannungssensoreinheit zum Wahrnehmen eines Fehlers in der Stromquellenspannung und Bereitstellen eines Energiefehlersignals an den Steuerabschnitt, so dass der Steuerabschnitt einen Zurückschreibzyklus vor dem Energieausfall vollendet. Die Stromquellenspannungssensoreinheit erzeugt ein Steuersignal durch Wahrnehmen eines Fehlers in der Stromquellenspannung und stellt ein Energieausfallsignal an den Steuerabschnitt bereit, so dass ein Zurückschreibprozess vor dem Energieausfall vollendet wird, wobei Nichtflüchtigkeit des Speichergeräts erhalten wird.
  • In US-Patent Nr. 6,201,731 beinhaltet das ferroelektrische, zerstörende Auslesespeichersystem eine Stromquelle, ein eine Speicherzelle einschließendes Speicherfeld und eine Logikschaltung zum Anwenden eines Signals auf das Speicherfeld. Wann immer ein niedriger Energiezustand in der Stromquelle detektiert wird, verhindert eine Störunterdrückungsschaltung, dass nicht-beabsichtigte Spannungen aufgrund des niedrigen Energiezustandes die Speicherzelle stören. Die Störunterdrückungsschaltung stoppt auch die Operation der Logikschaltung für eine Zeit, welche ausreichend ist, um einem Umschreibzyklus zu erlauben, vollendet zu werden, wodurch ein Verlust der Daten, welche umgeschrieben werden, verhindert wird.
  • In US-Patent Nr. 6,211,710 wird eine Schaltung zum Gewährleisten von stabilisierten Konfigurationsinformationen beim Hochfahren offenbart. In einer Ausführungsform beinhaltet ein Halbleitergerät eine Konfigurationsinformation, welche in einer Anzahl von nicht-flüchtigen Speicherelementen (Sicherungsbits) gespeichert ist. Eine Konfigurations-Hochfahr-Zurücksetzschaltung erzeugt ein Signal zum Verriegeln der Konfigurationsdaten in flüchtige Konfigurationsregister beim Hochfahren. Die Konfigurationsdatensignale werden erzeugt als Antwort auf einen Hochfahr-Zurücksetz- (POR- (Power-on Reset-))Puls und werden nicht verriegelt, bis eine vorbestimmte Verzögerung nach dem POR-Puls beendet ist. Die vorbestimmte Verzögerung stellt Zeit zur Verfügung, damit die Datensignale von den Sicherungsbit sich „beruhigen" können. Nachfolgende POR-Pulse ergeben keinen weiteren Verriegelungsvorgang.
  • Die europäische Patentanmeldung EP 0 803 813 A1 offenbart eine Datensicherungsvorrichtung für Halbleiterspeicher, insbesondere einen nicht-flüchtigen Halbleiterspeicher, z.B. vom Typ EEPROM (elektrisch löschbarer Nur-Lesespeicher) (Electrical Erasable Read Only Memory). Der Zweck dieser Vorrichtung ist es, einen Datenverlust oder inkorrekte Daten zu verhindern, wenn eine Schreiboperation unbeabsichtigt unterbrochen wird, z.B. wenn der Strom während einer Schreiboperation abgeschaltet wird. Der Halbleiterspeicher hat eine Vielzahl von Speicherstellen, welche Werte von Variablen speichern. Eine Schreibeinheit schreibt einen Wert an eine Vielzahl von Speicherstellen in dem Speicher eine nach der anderen, und eine Leseeinheit liest die Werte von diesen Speicherstellen. Ein Übereinstimmungsbestimmungsmittel wird benutzt zum Entscheiden, ob mehr als die Hälfte der Lesewerte von den Speicherstellen in dem Speicher identisch sind, und Zuweismittel bestimmen dann einen Übereinstimmungswert, wenn das Übereinstimmungsbestimmungsmittel herausgefunden hat, dass mehr als die Hälfte der Werte identisch sind. Daher kann jeder Variablen ein bestimmter Übereinstimmungswert zugewiesen werden. Die Aufgabe der vorliegenden Erfindung ist es, Verfahren bereitzustellen, welche eine nicht-flüchtige Speicherung von Daten in matrixadressierbaren Speichern, insbesondere ferroelektrischen Speichern, gewährleisten und die Integrität der gespeicherten Daten erhalten durch Detektieren von Bitfehlern in den Auslesedaten und Bewirken einer Korrektur davon.
  • Diese Aufgabe ebenso wie andere Merkmale und Vorteile werden nach der vorliegenden Erfindung realisiert mit einem ersten Verfahren, welches durch die aufeinanderfolgenden Schritte charakterisiert ist zum
    • (a) Speichern einer Vielzahl von identischen Kopien der Daten an einer Vielzahl von Speicherstellen, wobei die Speicherstellen keine gemeinsamen Wortzeilen haben;
    • (b) Lesen einer ersten Wortzeile in ihrer Gesamtheit, wobei die erste Wortzeile wenigstens eine erste Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von der ersten Wortzeile zurück in die erste Wortzeile gelesen wurden, und Übertragen der Daten, die von der ersten Wortzeile in eine Speichersteuer-Logikschaltung gelesen wurden;
    • (c) Lesen einer anschließenden Wortzeile in ihrer Gesamtheit, wobei die anschließende Wortzeile wenigstens eine anschließende Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von der anschließenden Wortzeile zurück in die anschließende Wortzeile gelesen wurden, und Übertragen der Daten, die von der anschließenden Wortzeile in die Speichersteuer-Logikschaltung gelesen wurden;
    • (d) Wiederholen des Schrittes (c) bis die Daten, die von Wortzeilen, die Kopien der identischen Kopien der Daten umfassen, gelesen wurden, zu der Speichersteuer-Logikschaltung übertragen worden sind;
    • (e) Erkennen von beliebigen Bitfehlern durch bitweises Vergleichen der Daten, die von den Wortzeilen, die Kopien der Vielzahl von identischen Kopien der Daten umfassen, gelesen wurden in der Speichersteuer-Logikschaltung oder durch Beinhalten eines Fehlerkorrekturcodes (ECC) (Error Correction Code) mit den Daten; und
    • (f) Schreiben der korrigierten Daten in die Speicherzellen an den Speicherstellen, die Bitfehler enthalten, wenn Bitfehler in Schritt (e) detektiert wurden.
  • Die gleiche Aufgabe ebenso wie weitere Merkmale und Vorteile werden nach der vorliegenden Erfindung realisiert mit einem zweiten Verfahren, welches durch die aufeinanderfolgenden Schritte charakterisiert ist zum
    • (a) Speichern einer Vielzahl von identischen Kopien der Daten in einer Vielzahl von Speicherstellen, wobei die Speicherstellen weder gemeinsame Wortzeilen noch gemeinsame Bitzeilen haben;
    • (b) Lesen eines Segments einer ersten Wortzeile, wobei das Segment einer ersten Wortzeile wenigstens eine erste Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von dem Segment einer ersten Wortzeile zurück in das Segment einer ersten Wortzeile gelesen wurden, Übertragen der Daten, die von dem Segment einer ersten Wortzeile in ein anschließendes erstes Segment von Datensignalspeichern gelesen wurden, und Zurückhalten der Daten, die von dem Segment einer ersten Wortzeile in das erste Segment der Datensignalspeicher gelesen wurden;
    • (c) Lesen eines Segments einer anschließenden Wortzeile, wobei das Segment einer anschließenden Wortzeile wenigstens eine anschließende Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von dem Segment einer anschließenden Wortzeile zurück in das Segment einer anschließenden Wortzeile gelesen wurden, Übertragen der Daten, die von dem Segment einer anschließenden Wortzeile in ein anschließendes erstes Segment von Datensignalspeichern gelesen wurden, und Zurückhalten der Daten, die von dem Segment einer anschließenden Wortzeile in das anschließende Segment der Datensignalspeicher gelesen wurden;
    • (d) Wiederholen des Schrittes (c), bis die identischen Kopien der Daten zu den Segmenten der Datensignalspeicher übertragen wurden;
    • (e) Übertragen der Daten, die in den Segmenten der Datensignalspeicher zurückgehalten werden, an eine Speichersteuer-Logikschaltung
    • (f) Erkennen beliebiger Bitfehler durch bitweises Vergleichen der identischen Kopien der Daten in der Speichersteuer-Logikschaltung oder durch Beinhalten eines Fehlerkorrekturcodes (ECC) mit den Daten; und
    • (g) Schreiben der korrigierten Daten in die Speicherzellen an den Speicherstellen, die Bitfehler enthalten, wenn Bitfehler in Schritt (f) detektiert wurden.
  • Bei beiden Verfahren gemäß der Erfindung sind die Daten vorzugsweise Zeitsteuerungsdaten zum Steuern der Lese- und Umschreiboperationen oder Redundanzdaten zum Identifizieren von Redundanzspeicherzellen.
  • Die Erfindung soll nun detaillierter beschrieben werden mit Diskussionen von beispielhaften Ausführungsformen und in Hinblick auf die beigefügten Zeichnungsfiguren, von denen
  • 1 eine Hystere-Kurve eines ferroelektrischen Kondensators zeigt, wie aus dem Stand der Technik bekannt und wie oben erwähnt;
  • 2 ein Blockdiagramm einer Speicherschaltung, wobei die Verfahren gemäß der Erfindung implementiert werden können,
  • 3a ein schematisches Blockdiagramm von einem Feld von ferroelektrischen Speicherzellen, welche verbunden sind mit Leseverstärken, und welche benutzt werden können mit den Verfahren gemäß der Erfindung,
  • 3b ein schematisches Blockdiagramm eines Feldes ähnlich zu dem in 3a und welches ferroelektrische Speicherzellen mit Dioden zwischen den Elektroden in den Kreuzungen davon umfasst,
  • 4 zwei Diagramme eines ferroelektrischen Dünnschichtkondensators wie in ferroelektrischen Speichergeräten benutzt,
  • 5 ein Flussdiagramm eines ersten Verfahrens gemäß der Erfindung,
  • 6 ein Flussdiagramm eines zweiten Verfahrens gemäß der Erfindung und
  • 7 ein Diagramm eines Speicherfeldes wie mit einer bevorzugten Ausführungsform des zweiten Verfahrens gemäß der Erfindung benutzt.
  • Die vorliegende Erfindung betrifft Verfahren, welche die gleiche erfindungsgemäße Idee ausdrücken. Diese Verfahren werden nun hinsichtlich bevorzugter Ausführungsformen beschrieben werden.
  • 2 stellt ein einfaches Blockdiagramm dar, welches die Elemente des Speichers wie mit beiden Verfahren gemäß der Erfindung benutzt veranschaulicht. Das Speichermakro 210 umfasst eine Speichermatrix oder Feld 200, Zeilen- und Spaltendekodierer 22, 202, Leseverstärker 206, Datensignalspeicher 208 und redundante Wort- und Bitzeilen 204, 24. Die Zeilen- und Spaltendekodierer 22, 202 dekodieren die Adressen von Speicherstellen oder Speicherzellen, welche an den Kreuzungen der Speicherfeldelektroden angeordnet sind, d.h. die Wortzeilen (abgekürzt WL) bilden die Zeilen des Speicherfeldes und die Bitzeilen (abgekürzt BL) bilden die Spalten der Speichermakros. Das Auslesen der in den Speicherzellen gespeicherten Daten wird von den Leseverstärkern 206 ausgeführt, welche mit den Bitzeilen verbunden sind. Die Datensignalspeicher 208 halten die Daten, bis ein Teil davon oder alle zu der Speichersteuerlogik 220 übertragen wurden. Die Daten, welche von dem Speichermakro 210 gelesen werden, sollen eine bestimmte Bitfehlerrate (BER) haben, welche vermindert werden kann durch Ersetzen von fehlerhaften Wort- und Bitzeilen in dem Speicherfeld 200 durch redundanten Wort- und Bitzeilen 204, 24. Um Fehlerdetektion auszuführen, muss der Speichermakro 210 Datenfelder aufweisen, welche Fehlerkorrekturcode- (ECC-) Informationen enthalten.
  • Ein Modul für die Speichersteuerlogik 220 stellt eine digitale Schnittstelle für das Speichermakro 210 bereit und steuert das Lesen und Schreiben des Speichefeldes 200. Speicherinitialisierung und Logik zum Ersetzen von fehlerhaften Wort- und Bitzeilen mit redundanten Wort- und Bitzeilen 204, 24 findet sich auch in der Speichersteuerlogik 220.
  • Die Gerätesteuerung 230 verbindet die Speichersteuerlogik 220 mit externen Busstandards. Die ECC-Einheit 240 führt Fehlerkorrektur auf dem vollen Speicherfeld 200 aus. Es kann eine einfache Fehlerdetektion sein oder auch Fehlerkorrektur beinhalten. Die Ladungspumpen 242 erzeugen einige der Spannungen, welche benötigt werden zum Lesen und Schreiben der Speicherzellen. Eine separate Takteingabe, welche von der Gerätesteuerung 230 über einen Oszillator (nicht gezeigt) zur Verfügung gestellt wird, wird von den Ladungspumpen 242 benutzt werden zum Ladungspumpen, um unabhängig von der Bitrate der Anwendung zu bleiben unter Benutzung des Speichermakros 210.
  • 3a zeigt ein ferroelektrisches Speichergerät 300, welches eine Matrix oder ein Feld von ferroelektrischen Speicherzellen 302 umfasst. Jede Speicherzelle umfasst einen ferroelektrischen Kondensator und einen Zugriffssteuertransistor, aber es kann auch Anordnungen mit zwei Kondensatoren und zwei Transistoren geben. In dem ersten Fall ist das Speichermakro dann ein aktives matrixadressierbares Speichergerät vom Typ 1T-1C, während es in dem anderen Fall vom Typ 2T-2C ist. Eine Speicherzelle 302 wird abgerufen durch eine einschaltende Wortzeile 310 und wird anschließend von einer pulsenden Treiberleitung 312 gelesen. Leseverstärker 206, welche am Ende von jeder Bitzeile 314 bereitgestellt werden, erzeugen Datenausgangssignale. Die Leseverstärker beinhalten auch Datenregene rationsschaltungen zum Umschreiben von Daten auf die ferroelektrischen Speicherzellen 302. Ein Zeilendekodierer 22 dekodiert einen Teil der ankommenden Adresssignale in Wortzeilenauswahlsignale, und die Speichersteuerlogik 220 erzeugt eine Folge von Zeitsteuerungssignalen, welche zum Betreiben des Speicherfelds 200 benötigt werden.
  • 3b zeigt ein Speichefeld 200, welches Wortzeilen-310- und Bitzeilen-314-Elektroden umfasst. Ein ferroelektrisches Isoliermaterial ist zwischen diesen Elektroden angeordnet, welche daher nicht elektrisch oder physikalisch verbinden. Das ferroelektrische Material könnte trotzdem auch über den Elektroden bereitgestellt werden, d.h. den Wort- und Bitzeilen, welche damit in Kontakt sind, aber darüber hinaus sollen die Wort- und Bitzeilen gegeneinander isoliert sein durch ein nicht-ferroelektriches Dielektrikum. – An jedem Schnittpunkt 320 zwischen den Wortzeilen 310 und den Bitzeilen 314 werden Dioden 322 erzeugt. Das ferroelektrische Material zusammen mit den Wort- und Bitzeilen 310; 314 bilden ferroelektrische Kondensatoren oder Speicherzellen 315 mit den Wort- und Bitzeilen 310; 314 als Platten der Kondensatoren.
  • 4 stellt eine typische Struktur und ein üblicherweise benutztes Symbol für einen ferroelektrischen Dünnschichtkondensator 315 dar. Das Symbol wurde auch in dem schematischen Blockdiagramm in 3a, wie oben erwähnt, benutzt. Ein ferroelektrischer Kondensator von dieser Art hat metallisch leitende Platten, welche durch etwa 50 nm bis 100 Mikrometer eines ferroelektrischen Materials getrennt sind, welches das Dielektrikum des Kondensators bildet.
  • In einem nicht-flüchtigen, passiven Matrixspeichersystem wie oben beschrieben sind manche Daten, wie Konfigurationsdaten, sehr wichtig und müssen vor einem Energieverlust geschützt werden. Zeitsteuerungsdaten zum Steuern von Lese- und Umschreiboperationen ebenso wie Redundanzdaten zum Identifizieren von redundanten Speicherzellen sind Beispiele davon, und wenn diese Daten verloren gehen, könnte das den ganzen Speicher unbrauchbar machen. Daten von dieser Art könnten permanent gespeichert werden in z.B. abgesicherten Zellen, d.h. durch Laser geschmolzene Sicherungen, aber dies bringt eher großflächige Nachteile mit sich. Daher können wichtige Daten trotzdem in zerstörenden Auslesespeicherzellen gespeichert werden, wenn andere Mittel verwendet werden zum Erhalten ihrer Sicherheit.
  • 5 stellt in Form eines Flussdiagramms das erste Verfahren der vorliegenden Erfindung dar, welches das Problem löst, dass wichtige Daten gelöscht werden durch z.B. einen Energieausfall. In Schritt 500 werden die Daten, welche besondere Aufmerksamkeit benötigen, an mehreren Stellen in dem Speicherfeld 200 gespeichert. Wenn manche dieser Stellen fehlerhaft sind, werden stattdessen die redundanten Wort- und Bitzeilen 204, 24 benutzt. Immer wenn die Daten benutzt werden sollen oder auf einer regelmäßigen Basis, werden die Wortzeilen (WL; siehe 7), wo diese Daten gespeichert werden, gelesen, gefolgt von einem Umschreiben, auch bekannt als Zurückschreiben, automatisch in den meisten Fällen, und Übertragen an eine Speichersteuerlogik 220 in Schritten 502 und 504. Die Anzahl von Vorgängen oder Kopien der Daten wird um die vier bis zehn sein, und eine Art von Zähler wird in Schritt 506 sicherstellen, dass alle Vorgänge gelesen werden. Drei Kopien ist offensichtlich zu wenig, da ein Energieausfall in Kombination mit einem Bitfehler fatalen Schaden erzeugen könnte. Die verschiedenen Kopien der Daten werden in Schritt 508 Bit um Bit verglichen. Eine andere Möglichkeit ist es, eine ECC-Einheit 240 zu verwenden, welche verlangt, dass ECC-Daten zusammen mit den Daten selber gespeichert werden. Schließlich werden in Schritt 510 die Abschnitte der Daten, welche als fehlerhaft befunden wurden, korrigiert und in die Speicherzellen 302; 315 geschrieben, welche die fehlerhaften Daten halten.
  • Die Menge an Daten, welche auf diese Weise geschützt werden müssen, kann recht begrenzt sein, und eine Wortzeile 310, welche zur Sicherungsspeicherung benutzt wird, kann recht lang sein. Dies führt zu einer ineffizienten Benutzung des Speicherfeldes 200. Um diesem Problem abzuhelfen, könnte das zweite Verfahren gemäß der Erfindung benutzt werden. Es wird in dem Flussdiagramm in 6 gezeigt und wird gewährleisten, dass kleinere Abschnitte der für wichtig erachteten Daten übertragen werden und dass diese Abschnitte zu Datensignalspeichern 208 überragen werden in Schritten 602 und 604. Dies führt dazu, dass Speicherzellen 302; 315 freigegeben werden für andere Daten, da die ganze Wortzeile 310 nicht länger identische Daten halten muss. Schritte 606, 608 und 610 entsprechen den Schritten 506, 508 und 510 in 5, mit dem einzigen Unterschied, dass weniger Daten gehandhabt werden. Trotzdem muss ein Schritt 607 zwischen den Schritten 606 und 608 eingeführt werden, damit die Daten, welche in den Datensignalspeichern 208 gespeichert sind, an die Speichersteuerlogik 220 übertragen werden. Als Ergebnis müssen die Speicherzellen in der Speichersteuerlogik 220 nicht so viele Daten speichern, da es in Schritten 602 und 604 keine Datenübertragung gibt. Dadurch werden die Flächenkosten vermindert, und auf ähnliche Weise werden die Anforderungen an die Datenverarbeitungsfähigkeiten zum Ausführen der Fehlerdetektion vermindert.
  • Die Bitzeilen 314 werden manchmal verkürzt, und Daten werden dann in redundanten Bitzeilen 24 gespeichert. Ein unerwartetes Verkürzungsproblem kann wichtige Daten löschen. Obwohl es ein kleineres Problem ist, kann es umgangen werden durch Speichern der wichtigen Daten auf verschiedenen Bitzeilen 314 ebenso wie auch verschiedenen Wortzeilen 310. Diese Variante des zweiten Verfahrens der Erfindung ist in 7 wiedergegeben, welche Wortzeilen (WL) 700 und Bitzeilen (BL) 702 für Speicherzellen 704 zeigt, welche wichtige Daten speichern. Diese Kopien von wichtigen Daten bilden Datenblöcke 706 und werden an Speicherelemente wie Datensignalspeicher 208 übertragen in Übereinstimmung mit dem zweiten Verfahren der Erfindung, wie oben in Verbindung mit 6 beschrieben.
  • Der Fachmann wird erkennen, dass die Verfahren gemäß der Erfindung sowohl mit aktiven als auch mit passiven matrixadressierbaren elektronischen Speichergeräten benutzt werden können und Bitfehler handhaben können, welche in Adres sierungsoperationen auf beiden Typen erzeugt werden. Da die Ausleseoperation jedoch zerstörend ist und daher ein Zurückschreiben oder Umschreiben benötigt, wird es in jedem Fall von besonderer Wichtigkeit sein, den Verlust von Dateninhalt aufgrund von Bitfehlern zu verhindern, welche in der Umschreiboperation erzeugt werden, welches zum Wiederherstellen der zerstörenden Auslesedaten benötigt wird.

Claims (4)

  1. Verfahren zum Speichern von Daten in einem nichtflüchtigen ferroelektrischen Direktzugriffsspeicher (FRAM), vorzugsweise ein Speicher, in dem ein ferroelektrisches Speichermaterial ein ferroelektrisches Polymer ist, wobei Speicherstellen als Elemente einer Matrix vorgesehen sind und auf die zugegriffen wird über Elektroden, die Wort- und Bitzeilen der Matrix bilden, und wobei auf zerstörende Ausleseoperationen auf die Speicherstellen Umschreibeoperationen folgen, wobei das Verfahren durch aufeinander folgende Schritte gekennzeichnet ist zum (a) Speichern einer Vielzahl von identischen Kopien der Daten in einer Vielzahl von Speicherstellen, wobei die Speicherstellen keine gemeinsamen Wortzeilen haben; (b) Lesen einer ersten Wortzeile in ihrer Gesamtheit, wobei die erste Wortzeile wenigstens eine erste Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von der ersten Wortzeile zurück in die erste Wortzeile gelesen wurden, und Übertragen der Daten, die von der ersten Wortzeile in eine Speichersteuer-Logikschaltung gelesen wurden; (c) Lesen einer anschließenden Wortzeile in ihrer Gesamtheit, wobei die anschließende Wortzeile wenigstens eine anschließende Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von der anschließenden Wortzeile zurück in die anschließende Wortzeile gelesen wurden, und Übertragen der Daten, die von der anschließenden Wortzeile in die Speichersteuer-Logikschaltung gelesen wurden; (d) Wiederholen des Schrittes (c) bis die Daten, die von Wortzeilen, die Kopien der identischen Kopien der Daten umfassen, gelesen wurden, zu der Speichersteuer-Logikschaltung übertragen worden sind; (e) Erkennen von beliebigen Bitfehlern durch bitweises Vergleichen der Daten, die von den Wortzeilen, die Kopien der Vielzahl von identischen Kopien der Daten umfassen, gelesen wurden, in der Speichersteuer-Logikschaltung oder durch Beinhalten eines Fehlerkorrekturcodes (ECC) mit den Daten; und (f) Schreiben der korrigierten Daten in die Speicherzellen an den Speicherstellen, die Bitfehler enthalten, wenn Bitfehler in Schritt (e) detektiert wurden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Daten Zeitsteuerungsdaten sind, um die Lese- und Umschreibeoperationen zu steuern, oder Redundanzdaten, um redundante Speicherzellen zu identifizieren.
  3. Verfahren zum Speichern von Daten in einem nichtflüchtigen ferroelektrischen Direktzugriffsspeicher (FRAM), vorzugsweise ein Speicher, in dem ein ferroelektrisches Speichermaterial ein ferroelektrisches Polymer ist, wobei Speicherstellen als Elemente einer Matrix vorgesehen sind und auf die zugegriffen wird über Elektroden, die Wort- und Bitzeilen der Matrix bilden, und wobei auf zerstörende Ausleseoperationen auf die Speicherstellen Umschreibeoperationen folgen, wobei das Verfahren durch aufeinander folgende Schritte gekennzeichnet ist zum (a) Speichern einer Vielzahl von identischen Kopien der Daten in einer Vielzahl von Speicherstellen, wobei die Speicherstellen weder gemeinsame Wortzeilen noch gemeinsame Bitzeilen haben; (b) Lesen eines Segmentes einer ersten Wortzeile, wobei das Segment einer ersten Wortzeile wenigstens eine erste Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von dem Segment einer ersten Wortzeile zurück in das Segment einer ersten Wortzeile gelesen wurden, Übertragen der Daten, die von dem Segment einer ersten Wortzeile in ein anschließendes erstes Segment von Datensignalspeichern gelesen wurden, und Zurückhalten der Daten, die von dem Segment einer ersten Wortzeile in das erste Segment der Datensignalspeicher gelesen wurden; (c) Lesen eines Segmentes einer anschließenden Wortzeile, wobei das Segment einer anschließenden Wortzeile wenigstens eine anschließende Kopie der identischen Kopien der Daten umfasst, Umschreiben der Daten, die von dem Segment einer anschließenden Wortzeile zurück in das Segment einer anschließenden Wortzeile gelesen wurden, Übertragen der Daten, die von dem Segment einer anschließenden Wortzeile in ein anschließendes erstes Segment von Datensignalspeichern gelesen wurden, und Zurückhalten der Daten, die von dem Segment einer anschließenden Wortzeile in das anschließende Segment der Datensignalspeicher gelesen wurden; (d) Wiederholen des Schrittes (c), bis die identischen Kopien der Daten zu den Segmenten der Datensignalspeicher übertragen wurden; (e) Übertragen der Daten, die in den Segmenten der Datensignalspeicher zurückgehalten werden zu einer Speichersteuer-Logikschaltung (f) Erkennen beliebiger Bitfehler durch bitweises Vergleichen der identischen Kopien der Daten in der Speichersteuer-Logikschaltung oder durch Beinhalten eines Fehlerkorrekturcodes (ECC) mit den Daten; und (g) Schreiben der korrigierten Daten in die Speicherzellen an den Speicherstellen, die Bitfehler enthalten, wenn Bitfehler in Schritt (f) detektiert wurden.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Daten Zeitsteuerungsdaten sind, um die Lese- und Umschreibeoperationen zu steuern, oder Redundanzdaten, um redundante Speicherzellen zu identifizieren.
DE60306510T 2002-04-16 2003-04-10 Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern Expired - Fee Related DE60306510T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20021792 2002-04-16
NO20021792A NO315959B1 (no) 2002-04-16 2002-04-16 Fremgangsmåter til lagring av data i et ikke-flyktig minne
PCT/NO2003/000115 WO2003088041A1 (en) 2002-04-16 2003-04-10 Methods for storing data in non-volatile memories

Publications (2)

Publication Number Publication Date
DE60306510D1 DE60306510D1 (de) 2006-08-10
DE60306510T2 true DE60306510T2 (de) 2006-12-21

Family

ID=19913532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60306510T Expired - Fee Related DE60306510T2 (de) 2002-04-16 2003-04-10 Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern

Country Status (15)

Country Link
US (1) US6822890B2 (de)
EP (1) EP1497730B1 (de)
JP (1) JP2005522811A (de)
KR (1) KR100603671B1 (de)
CN (1) CN1329830C (de)
AT (1) ATE331987T1 (de)
AU (1) AU2003230468B2 (de)
CA (1) CA2481492A1 (de)
DE (1) DE60306510T2 (de)
DK (1) DK1497730T3 (de)
ES (1) ES2266812T3 (de)
HK (1) HK1078959A1 (de)
NO (1) NO315959B1 (de)
RU (1) RU2278426C2 (de)
WO (1) WO2003088041A1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084446B2 (en) * 2003-08-25 2006-08-01 Intel Corporation Polymer memory having a ferroelectric polymer memory material with cell sizes that are asymmetric
US7307529B2 (en) * 2004-12-17 2007-12-11 Impinj, Inc. RFID tags with electronic fuses for storing component configuration data
US7283390B2 (en) 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
US8111558B2 (en) 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
JP2006209817A (ja) * 2005-01-25 2006-08-10 Oki Electric Ind Co Ltd 半導体記憶装置およびメモリセルの救済方法
CN100388230C (zh) * 2005-04-18 2008-05-14 普立尔科技股份有限公司 相机程序的检测与更新方法
EP1717817B8 (de) * 2005-04-29 2016-05-18 Micron Technology, Inc. Halbleiterspeicheranordnung mit Fähigkeit zur Informationsverlusterkennung
US20060277367A1 (en) * 2005-06-07 2006-12-07 Faber Robert W Speculative writeback for read destructive memory
US20070038805A1 (en) * 2005-08-09 2007-02-15 Texas Instruments Incorporated High granularity redundancy for ferroelectric memories
US7701247B1 (en) * 2005-10-28 2010-04-20 Xilinx, Inc. Data buffering with readout latency for single-event upset tolerant operation
JP4676378B2 (ja) * 2006-05-18 2011-04-27 株式会社バッファロー データ記憶装置およびデータ記憶方法
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7653846B2 (en) * 2006-12-28 2010-01-26 Intel Corporation Memory cell bit valve loss detection and restoration
JP4560072B2 (ja) * 2007-08-30 2010-10-13 株式会社東芝 半導体記憶装置
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
JP2010079954A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法
JP2010097633A (ja) * 2008-10-14 2010-04-30 Toshiba Corp 半導体記憶装置
JP4491034B1 (ja) * 2008-12-19 2010-06-30 株式会社東芝 不揮発性記憶デバイスを有する記憶装置
CN101859548B (zh) * 2009-04-07 2012-08-29 瑞鼎科技股份有限公司 时序控制器及其操作方法
CN102609332A (zh) * 2011-01-19 2012-07-25 上海华虹集成电路有限责任公司 智能ic卡数据防掉电保护方法
CN102768631A (zh) * 2012-06-28 2012-11-07 惠州市德赛西威汽车电子有限公司 一种数据保存和校验方法
KR101970712B1 (ko) 2012-08-23 2019-04-22 삼성전자주식회사 단말기의 데이터 이동장치 및 방법
CN103794253B (zh) * 2012-10-30 2017-02-08 北京兆易创新科技股份有限公司 一种Nand闪存和读取其配置信息的方法和装置
US9110829B2 (en) * 2012-11-30 2015-08-18 Taiwan Semiconductor Manufacturing Co. Ltd. MRAM smart bit write algorithm with error correction parity bits
JP5902137B2 (ja) 2013-09-24 2016-04-13 株式会社東芝 ストレージシステム
US9093158B2 (en) * 2013-12-06 2015-07-28 Sandisk Technologies Inc. Write scheme for charge trapping memory
DE102015211320A1 (de) * 2015-06-19 2016-12-22 Robert Bosch Gmbh Speichereinheit zum automatischen Multiplizieren des Inhalts einer Speicherstelle, und Datennetz mit Speichereinheit
CN108700613B (zh) * 2016-02-22 2021-02-09 株式会社村田制作所 压电器件
CN106529940A (zh) * 2016-10-25 2017-03-22 天地融科技股份有限公司 一种智能卡的操作执行方法、智能卡读写系统和智能卡
US10388351B2 (en) * 2017-08-30 2019-08-20 Micron Technology, Inc. Wear leveling for random access and ferroelectric memory
TW201935305A (zh) * 2018-02-02 2019-09-01 美商多佛微系統公司 用於後快取互鎖之系統和方法
CN108897499A (zh) * 2018-07-19 2018-11-27 江苏华存电子科技有限公司 一种闪存内块的类型识别方法
US10817370B2 (en) 2018-12-17 2020-10-27 Gsi Technology Inc. Self correcting memory device
US10811082B1 (en) * 2019-06-24 2020-10-20 Sandisk Technologies Llc Non-volatile memory with fast data cache transfer scheme
US10825526B1 (en) 2019-06-24 2020-11-03 Sandisk Technologies Llc Non-volatile memory with reduced data cache buffer
US10783978B1 (en) * 2019-08-27 2020-09-22 Micron Technology, Inc. Read voltage-assisted manufacturing tests of memory sub-system
US11282558B2 (en) * 2020-05-21 2022-03-22 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines
WO2022046293A1 (en) * 2020-08-24 2022-03-03 Cummins Inc. Systems and methods for critical data save in electronic control modules
US11948653B2 (en) * 2021-07-20 2024-04-02 Avago Technologies International Sales Pte. Limited Early error detection and automatic correction techniques for storage elements to improve reliability
US12009047B2 (en) * 2022-09-30 2024-06-11 Advanced Micro Devices, Inc. Systems and methods for continuous wordline monitoring

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312873A1 (de) 1983-04-11 1984-10-25 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren zur datensicherung in speichern
CA2002361C (en) * 1989-03-10 1993-12-21 Robert M. Blake Fault tolerant computer memory systems and components employing dual level error correction and detection with disablement feature
US5343426A (en) * 1992-06-11 1994-08-30 Digital Equipment Corporation Data formater/converter for use with solid-state disk memory using storage devices with defects
DE59308113D1 (de) * 1993-03-11 1998-03-12 Francotyp Postalia Gmbh Verfahren zum Speichern sicherheitsrelevanter Daten
DE19525149A1 (de) * 1995-07-11 1997-01-16 Telefunken Microelectron Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung
US5682344A (en) * 1995-09-11 1997-10-28 Micron Technology, Inc. Destructive read protection using address blocking technique
JP3371682B2 (ja) 1996-04-26 2003-01-27 トヨタ自動車株式会社 半導体記憶装置
KR100601928B1 (ko) * 1996-06-10 2006-10-04 삼성전자주식회사 강유전체랜덤액세서메모리의비휘발성유지장치및방법
US5815431A (en) * 1997-02-19 1998-09-29 Vlsi Technology, Inc. Non-volatile digital circuits using ferroelectric capacitors
WO2000026783A1 (de) * 1998-10-30 2000-05-11 Infineon Technologies Ag Speichereinrichtung zum speichern von daten und verfahren zum betreiben von speichereinrichtungen zum speichern von daten
US6211710B1 (en) * 1998-12-30 2001-04-03 Texas Instruments India Limited Circuit for generating a power-up configuration pulse
US6201731B1 (en) * 1999-05-28 2001-03-13 Celis Semiconductor Corporation Electronic memory with disturb prevention function

Also Published As

Publication number Publication date
ES2266812T3 (es) 2007-03-01
CN1647045A (zh) 2005-07-27
KR20040105870A (ko) 2004-12-16
US6822890B2 (en) 2004-11-23
HK1078959A1 (en) 2006-03-24
US20030218925A1 (en) 2003-11-27
NO315959B1 (no) 2003-11-17
AU2003230468A1 (en) 2003-10-27
NO20021792L (no) 2003-10-17
DK1497730T3 (da) 2006-10-23
EP1497730A1 (de) 2005-01-19
NO20021792D0 (no) 2002-04-16
JP2005522811A (ja) 2005-07-28
CA2481492A1 (en) 2003-10-23
CN1329830C (zh) 2007-08-01
ATE331987T1 (de) 2006-07-15
RU2278426C2 (ru) 2006-06-20
WO2003088041A1 (en) 2003-10-23
DE60306510D1 (de) 2006-08-10
EP1497730B1 (de) 2006-06-28
RU2004131638A (ru) 2005-05-27
KR100603671B1 (ko) 2006-07-20
AU2003230468B2 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
DE60306510T2 (de) Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern
DE60018875T2 (de) MRAM mit Leseverstärkern
DE10350339B4 (de) Halbleiterspeichervorrichtung mit reduzierter Datenzugriffszeit und Verfahren zum Betrieb einer Speichervorrichtung
DE3833713C2 (de)
DE10257429A1 (de) FeRAM mit einer Einzelzugriffs-/Mehrfachvergleichsoperation
DE102007058418A1 (de) Fehlerkorrektur in Speicherbauteilen
DE60103397T2 (de) Gesicherter eeprom-speicher mit fehlerkorrekturschaltung
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE10323052B4 (de) Ferroelektrisches Speicherbauelement
DE102015113414A1 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE69920306T2 (de) Ferroelektrische Speicheranordnung
EP1037213B1 (de) Ferroelektrische Speicheranordnung die Festwertdaten festhält
DE10223711A1 (de) Ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE60212332T2 (de) Selbstreparatur-Methode für nicht flüchtige Speicher mit einer Architektur zur Fehlervermeidung sowie nicht flüchtiger Speicher
DE112007003117T5 (de) Neue Implementierung der Spaltenredundanz für einen Flash-Speicher mit einem hohen Schreibparallelismus
EP1102168B1 (de) Integrierter Speicher mit Speicherzellen und Referenzzellen
DE102016123689B4 (de) Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung
DE10320624A1 (de) Beschleunigte Ermüdungsprüfung
DE19708963C2 (de) Halbleiterdatenspeicher mit einer Redundanzschaltung
EP1085523B1 (de) Integrierter Speicher mit Speicherzellen und Referenzzellen
DE102004059035A1 (de) Einprägeunterdrückungs-Schaltungsschema
DE60314861T2 (de) Redundanz für kettenspeicherarchitekturen
EP1166276B1 (de) Integrierter ferroelektrischer speicher, dessen plattenleitungen vom spaltendecoder selektiert werden
DE102016115177A1 (de) Verfahren zum Betreiben einer Speichervorrichtung und Speichervorrichtung
DE102019123522A1 (de) Speichersystem und Betriebsverfahren des Speichersystems

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee