CN114203249A - 使用列冗余进行错误位检测和校正的系统和方法 - Google Patents

Abstract

本申请的实施例涉及用于使用列冗余进行错误位检测和校正的系统和方法。存储器装置可包含用于通过检测并在指定的列冗余CR阵列中存储有缺陷存储器单元的位置来防止有缺陷存储器单元的不稳定行为的电路系统。存储器装置还可使用错误校正码ECC方案存储ECC信息，以用于存储在所述存储器单元上的数个错误数据位的检测和校正。不考虑存储器单元的潜在不稳定行为，所述ECC信息可提供与数据阵列的数据位的完整性有关的信息。但是，有缺陷存储器单元的不稳定行为可能造成数据位的损坏。因而，提供用于存储使用ECC信息获得的数据集的一或多个错误数据位的位置以供重复使用的系统和方法。在一些实施例中，存储器可使用一或多个CR阵列的指定存储器单元存储和存取此类位置信息，以在随后的存储器操作中校正至少一额外错误数据位。

Description

使用列冗余进行错误位检测和校正的系统和方法

技术领域

本公开大体上涉及存储器装置，且更确切地说，涉及用于存储器装置中的错误检测和校正的改进方法。

背景技术

此部分意在向读者介绍可与下文描述和/或要求保护的本发明技术的各个方面有关的领域的各个方面。此论述被认为有助于向读者提供背景信息，以便更好地理解本公开的各个方面。因此，应当理解，这些陈述应当从这个角度来解读，而不是作为对现有技术的承认。

一般来说，计算系统包含处理电路系统，例如一或多个处理器或其它合适的组件，以及存储器装置，例如芯片或集成电路。一或多个存储器装置可用于存储器模块，例如双列直插存储器模块(DIMM)，以存储处理电路系统可存取的数据和数据集。例如，基于计算系统的用户输入，处理电路系统可请求存储器模块从具有不同数据集的存储器单元检索对应于用户输入的数据。在一些情况下，检索到的数据可包含固件或可供处理电路系统执行以执行操作的指令，和/或可包含将用作操作的输入的数据。另外，在一些情况下，从操作输出的数据可以存储在具有不同数据集的存储器单元中，以便启用从存储器对数据的后续检索。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器等。存储器装置可以是易失性或非挥发性的。例如快闪存储器的非易失性存储器可将数据存储很长一段时间，即使在不存在外部电源的情况下。例如DRAM的易失性存储器装置可随时间推移丢失它们的所存储状态，除非它们通过外部电源周期性地刷新。例如，二进制存储器装置可包含充电或放电电容器。但是，充电电容器可随时间推移通过漏电流放电，使得所存储的信息丢失。易失性存储器的某些特征可提供性能优点，例如更快的读取或写入速度，而非易失性存储器的特征，例如能够在不进行周期性刷新的情况下存储数据，可以是有利的。一些存储器装置包含可通过接通耦合存储器单元(例如，电容器)与字线或位线的晶体管来存取的存储器单元。

存储器装置中的一些存储器单元可表现出不稳定的行为，与不良存储器单元有关。例如，一些存储器单元可能会遇到可靠性问题，例如低裕度或其它可能影响存储器操作的缺陷。一些存储器装置可包含利用代码(例如，错误校正码(ECC))进行位错误检测和校正的电路系统。根据所采用的ECC，所述电路系统可检测有限数目的位错误，并在存储器单元段内校正有限数目的位错误。此外，可以提供一或多个指定的冗余存储器单元，以允许基于对存储器段中的错误的检测来重新映射有缺陷存储器单元。然而，存储器段的冗余存储器单元可以保持部分未使用。也就是说，一些冗余存储器单元可能不被采用，因此表示未充分利用的资源和存储器装置上的空间浪费。可能需要一种使用冗余阵列的未使用部分的改进错误检测和校正方法的方式。

发明内容

根据本申请的实施例，提供一种存储器装置。所述存储器装置包括：存储器阵列，其包括第一数据段，其中所述第一数据段包括：第一数据集部分，其包括第一数目的数据集存储器单元，所述第一数目的数据集存储器单元配置成存储第一数目的数据位；以及第一列冗余(CR)部分，其包括第一数目的CR存储器单元，所述第一数目的CR存储器单元配置成存储第一CR位和第一额外位，其中：存储所述第一CR位包括将来自所述数据集存储器单元的所述第一数目的数据位中的一或多个数据位重新映射到所述CR存储器单元；且所述第一额外位包括与和所述存储器装置相关联的第一存储器单元的地址相关联的至少第一信息部分。

根据本申请的另一实施例，提供一种方法。所述方法包括：使用控制器在第一列冗余(CR)阵列的数个存储器单元中的至少一个存储器单元上存储第一CR位，所述第一CR阵列与第一数据集相关联；使用所述控制器检测所述第一CR阵列的数个未使用存储器单元；在第一存储器操作循环期间，使用所述控制器检测与检测到的错误数据位相关联的存储器单元的第一地址；使用所述控制器并使用检测到的未使用存储器单元存储第一额外信息，所述第一额外信息指示所述第一地址的至少第一部分；在第二存储器操作循环期间，使用所述控制器检测与所述第一数据集相关联的数个错误，所述第二存储器操作循环在所述第一存储器操作循环之后进行；以及使用所述控制器并使用所述第一额外信息的至少一部分校正与所述第一数据集相关联的所述数个错误中的与所述第一数据集相关联的至少第一错误。

根据本申请的又一实施例，提供一种设备。所述设备包括：存储器阵列，其包括第一数据段，其中所述第一数据段包括：数据集部分，其包括第一数目的存储器单元，所述第一数目的存储器单元包括存储于其上的第一数目的数据位，所述第一数目的数据位指示存储在所述存储器阵列上的信息的至少一部分；以及列冗余(CR)部分，其包括第二数目的存储器单元，所述第二数目的存储器单元配置成包括：第二数目的数据位，其从所述数据集部分重新映射且存储在所述第二数目的存储器单元的一部分上，所述第二数目的数据位少于所述第二数目的存储器单元；以及第三数目的数据位，其指示用于识别至少存储在剩余存储器单元的一部分处的可能有缺陷的存储器单元的信息的至少一部分。

附图说明

在阅读以下详细描述并且参考附图之后可以更好地理解本公开的各个方面，在附图中：

图1是根据实施例的存储器装置的一部分的框图；

图2是根据实施例的图1的存储器的存储器单元的电路图；

图3是根据实施例的使用增强错误校正码(ECC)从存储器阵列获取页的框图；

图4A示出根据实施例的与可相对于增强ECC的具体实施例使用的数据段的数据集相关联的列冗余(CR)阵列；

图4B示出根据实施例的与可相对于增强ECC的具体实施例使用的数据段的两个相应数据集相关联的两个CR阵列；以及

图5示出根据实施例的与可相对于增强ECC的具体实施例使用的数据段的四个相应数据集相关联的四个CR阵列。

具体实施方式

在介绍本公开的各种实施例的元素时，词“一个”、“一种”和“所述”意在表示存在这些元素中的一或多个。术语“包括(comprising)”、“包含(including)”和“具有(having)”意在是包含性的且意指可以存在除所列举元件之外的额外元件。下面将描述本文所描述的本发明实施例中的一或多个具体实施例。为了提供这些实施例的简明描述，说明书中并没有描述实际实施方案的所有特征。应了解，在开发任何这样的实际实施方案时，如在任何工程或设计项目中，必须做出许多实施方案特定的决策，以实现开发人员的特定目标，例如遵守系统相关和业务相关的约束，这些约束在不同的实施方案中可能有所不同。此外，应了解，这样的开发工作可能是复杂和耗时的，但是对于受益于本公开的普通技术人员来说，仍然是设计、生产和制造的常规任务。

不同系统和设备可包含一或多个存储器装置。存储器装置大体上包含存储器单元阵列，其中每一存储器单元耦合到至少两个存取线。例如，存储器单元可耦合到位线和字线。大量存储器单元可耦合到每个存取线。每个存储器单元可具有略微不同的特性，并且一些存储器单元可表现出可使得它们不可靠和/或不可用的缺陷。例如，一些存储器单元可具有低裕度，可受损，或者在其它情况下可能发生故障。此类存储器单元可具有不稳定的行为，并被视为有缺陷。有缺陷存储器单元的不稳定行为可降低存储于存储器单元中的数据位的可靠性。因此，存储器装置可包含通过检测有缺陷存储器单元并采取措施以免使用有缺陷存储器单元来减少或防止此类可靠性问题的电路系统。

举例来说，为了减轻此类缺陷的影响，存储器装置可包含指定的冗余存储器单元，例如除了主存储器阵列(在本文中也被称为数据阵列)之外的列冗余(CR)阵列。CR阵列可包含数个指定的存储器单元(例如，CR单元)，它们可在寻址检测到的有缺陷存储器单元时用于通过重新映射有缺陷单元地址来替换有缺陷存储器单元。如果使用检测到的有缺陷存储器单元，那么存储器装置可使用CR阵列来存储和检索可能发生故障的数据位。此类存储器装置可使用熔丝电路系统和复用器将与检测到的有缺陷存储器单元相关联的数据位重新映射到相应CR阵列。

因为存储器装置可在每个CR阵列中包含数个指定的冗余存储器单元以适应可接受的卷产量和行业设计标准，因此CR阵列中提供的冗余存储器单元的数目通常将大于可接受的最小值。也就是说，为了确保可接受的卷产量，通常仅使用指定冗余存储器单元的一部分，因此，许多冗余存储器单元将是未使用的。举例来说，根据制造统计数据，99.9％的制造装置中使用典型存储器装置的每个CR阵列的小于30％的容量来存储CR位。因此，在典型存储器装置上提供的每个CR阵列的70％可以是未使用的，这是对存储器空间和资源的低效使用。根据本文提供的实施例，CR阵列的未使用部分可用于存储可适用于错误校正的信息。

如所了解，存储器装置通常使用错误校正码(ECC)方案来检测和校正存储器阵列中的数据错误。一般来说，ECC信息(例如，位)可以与存储器阵列中的相应数据(例如，数据集)的段一起存储。ECC信息可指示存储在存储器阵列中的数据段中检测到的错误位的数目和/或错误数据位的位置。因此，存储器装置可以使用ECC信息来检测和/或校正相应数据集的一或多个错误数据位。不同的存储器装置可以使用不同的ECC方案。例如，如将了解，存储器装置可以使用ECC2+1方案，该方案检测数据集中的三位错误数据或校正数据集中最多两位的错误数据。

然而，基于特定ECC方案的限制，并非所有位错误都可以单独使用ECC来检测或校正。根据本文所描述的实施例，额外信息可被收集、存储并用于增强存储器装置中的错误校正。如在下文详细描述，存储器装置可受益于存储相应数据段的一或多个错误数据位的位置以供在以后的存储器操作中重复使用。在具体实例中，当ECC信息指示第一存储器操作循环中的三个错误数据位时，存储器装置可以存取并使用此类先前获得的位置信息来校正额外的错误数据位，但只能提供两个错误数据位的位置来进行数据错误校正(例如，当采用ECC2+1方案时)。在此类实例中，存储器装置可以在后续存储器操作循环中使用先前获得的错误数据位的位置来校正错误数据位中的一个。因此，存储器可以使用ECC信息在后续存储器操作循环中校正剩余的两个错误数据位。

此外，如所了解，存储器阵列可以在部分段中存储数据串。在一些实施例中，段可包含数个数据位(例如，数据集)、数个对应ECC位和数个保留CR位。如上文所描述，因为CR阵列的大部分是未使用的，所以存储器装置可以在CR阵列的未使用部分中存储与先前校正的数据位(或先前检测到的故障数据位)相关联的存储器单元位置信息。在一些实施例中，可以使用相应的ECC信息获得与先前校正的数据位相关联的存储器单元位置信息。此类存储的存储器单元位置信息可用于在后续存储器操作循环中校正额外错误数据位。使用此方法，可向存储器装置提供额外信息以校正存储器阵列中的一或多个额外错误数据位，而无需使用额外存储器单元来存储数据段。

图1示出存储器装置100的实例。存储器装置100可包含一或多个存储器阵列102。存储器装置100可以是任何合适形式的存储器，例如非易失性存储器(例如，FeRam、交叉点存储器)和/或易失性存储器(例如，DRAM)。存储器装置100包含可编程为存储不同状态的存储器单元105。举例来说，每一存储器单元105可编程为存储两个状态，表示为状态0和状态1。存储器单元105可包含用于存储表示可编程状态的电荷的电容器。例如，带电荷和不带电荷的电容器可分别表示两个逻辑状态。DRAM架构可共同使用此类设计，并且所采用的电容器可包含具有线性电极化性质的介电材料。

相比之下，在一些实施例中，存储器单元105可配置成存储超过两个逻辑状态(例如，三个或更多个值)。例如，铁电存储器单元可包含具有铁电体作为介电材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。在一些实施例中，铁电电容器可存储与介电相关联的第一电荷(或电荷的第一部分)和与极化相关联的第二电荷(或电荷的第二部分)。

可通过激活或选择例如字线110和数字线115的适当存取线对存储器单元105执行读取和写入等操作。如将了解，数字线115也可称为位线115。激活或选择字线110或数字线115可包含向相应线施加电压。字线110和数字线115由导电材料制成。例如，字线110和数字线115可由金属(例如铜、铝、金、钨、等)、金属合金、其它导电材料等等制成。根据图1的实例，存储器单元105的每一行连接到单个字线110，存储器单元105的每个列连接到单个数字线115。

通过激活一个字线110和一个数字线115(例如，向字线110或数字线115施加电压)，可在它们的相交点处存取存储器阵列102的单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110和数字线115的相交点可以称为存储器单元105的地址。在一些实例中，读取操作可包含感测存储器单元105的电压或电荷电平。这些操作可包含通过在例如感测放大器(或“sense amp”)的感测组件125中接收介电电荷、隔离和激活sense amp并在锁存器中存储介电电荷来感测来自存储器单元105的介电电荷。在具体实施例中，这些操作还可包含通过在sense amp中接收极化电荷并激活sense amp来感测来自存储器单元的极化电荷。在一些实例中，至少部分地基于来自存储器单元105的介电电荷和极化电荷的极性，读取操作可包含感测多个电平。

在一些架构中，例如电容器的单元的逻辑存储装置可通过选择组件与数字线115电隔离。字线110可连接到选择组件，并且可控制选择组件。例如，选择组件可以是晶体管，并且字线110可连接到晶体管的栅极。激活字线110使得存储器单元105的电容器和其对应的数字线115之间电连接或闭路。接着，可以存取数字线以读取或写入存储器单元105。在一些实例中，字线110可激活多次以促进感测。在一些实施例中，字线110可在第一时间激活以促进第一类型的第一电荷(例如，介电电荷)的感测，并在第二时间激活以促进第二类型的第二电荷(例如，极化电荷)的感测。在一些实施例中，第一时间和第二时间可以是不连续或分开的时间。

存取存储器单元105可通过行解码器120和列解码器130来控制。在一些实例中，行解码器120从存储器控制器140接收行地址，并基于接收到的行地址激活适当的字线110。类似地，列解码器130从存储器控制器140接收列地址，并激活适当的数字线115。例如，存储器装置100可包含标记为WL_1到WL_M的多个字线110和标记为DL_1到DL_N的多个数字线115，其中M和N取决于阵列大小。因此，通过激活字线110和数字线115，例如，WL_2和DL_3，可以存取在它们的相交点处的存储器单元105。

在存取时，存储器单元105可由感测组件125读取或感测以确定存储器单元105的所存储状态。例如，在存取存储器单元105之后，存储器单元105的电容器可将第一电荷(例如，介电电荷)排到其对应的数字线115上。在具体实施例中，在存取存储器单元105之后，存储器单元105的电容器可将第二电荷(例如，极化电荷)排到其对应的数字线115上。使电容器放电可基于向电容器偏置或施加电压。放电可引发数字线115的电压的改变，感测组件125可将所述电压与参考电压(未示出)比较以便确定存储器单元105的所存储状态。例如，如果数字线115具有比参考电压高的电压，那么感测组件125可确定存储器单元105中所存储的状态与第一预定义逻辑值有关。在一些实施例中，此第一值可包含状态1，也可以是另一值，包含与支持存储超过两个值(例如，每单元3个状态或每单元1.5个位)的多电平感测相关联的其它逻辑值。感测组件125可包含各种晶体管或放大器，以便检测和放大信号差，这可以称为锁存。接着，存储器单元105的检测到的逻辑状态可以作为输出135通过列解码器130输出。

存储器单元105可通过激活相关字线110和数字线115来设置或写入。如上文所论述，激活字线110将存储器单元105的对应行电连接到它们的相应数字线115。通过在字线110激活时控制相关数字线115，存储器单元105可被写入，即，状态可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。在一些实例中，存储器单元105可在读取操作之后被写入以包含多个电荷(例如，基于写回操作)。在一些实施例中，存储器单元105可在读取操作之后被写入以写回已从单元(或者，在一些实施例中从其它单元)读取的数据或刷新数据。在一些实施例中，写入操作可包含向存储器单元105写入第一电荷(例如，极化电荷)和第二电荷(例如，介电电荷)。在一些实施例中，向存储器单元105写入一个电荷可基于相对于一或多个其它组件(例如，感测放大器)的电压的单元板的电压。在一些实施例中，向存储器单元105写入第一电荷(例如，极化电荷)可在重叠间隔之前、期间或在向存储器单元105写入第二电荷(例如，介电电荷)的同时进行。在一些实施例中，写入操作可基于设置存储器单元105的极化状态、介电状态或这两者，或通过使用单元或组件选择翻转一或多个数字来进行。

在一些存储器架构中，存取存储器单元105可劣化或破坏所存储的逻辑状态，并且可执行重写或刷新操作来将原始逻辑状态返回到存储器单元105。在DRAM中，例如，电容器可在感测操作期间部分或完全地放电，从而破坏所存储的逻辑状态。因此，逻辑状态可在感测操作之后重写。另外，如将了解，激活单个字线110可使得行中所有存储器单元放电，因此，行中的若干或所有存储器单元105可能需要重写。

在一些实施例中，存储器装置100可使用数个存储器单元105存储位串。例如，数个指定的存储器单元105可用于存储第一数据集。多个数据集可形成可作为页存储于存储器阵列102中的数据串。举例来说，数据可作为在四个数据集中的每一个中包含256个数据位的1024位页进行存储和存取。在一些实施例中，每个数据集可包含在存储于存储器单元105上的部分段中的数据串，以及额外位，如下面将关于图3更详细地描述。例如，每个段可包含具有用于在存储器阵列102中存储/检索的数个数据位、用于检测和校正数据位的错误的ECC位和用于替代不良存储器单元105的CR位的数据集。如下文将根据所公开实施例更详细地描述，CR阵列的未使用部分可用于存储有用信息，例如先前检测到的有缺陷单元的位置。相比于单独使用ECC，此信息可提供增强的校正能力。

存储器控制器140可通过各种组件(例如行解码器120、列解码器130和感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新等)。存储器控制器140可产生行和列地址信号以便激活所要字线110和数字线115。存储器控制器140还可提供和控制在存储器装置100的操作期间使用的各种电压电平。例如，存储器控制器140可提供用于在数个存储器单元105上存储数据串的指令。一般来说，所施加电压的振幅、形状或持续时间可进行调整或变化，并且可针对用于操作存储器装置100的各种操作而不同。此外，存储器装置100内的一个、多个或所有存储器单元105可同时存取。例如，存储器装置100的多个或所有单元可在重置操作期间同时存取，在重置操作中所有存储器单元105或一组存储器单元105设置为单个逻辑状态。在一些实施例中，存储器控制器140可包含ECC引擎。例如，存储器控制器140可使用ECC引擎来产生与每个相应数据集或数据集群组(例如，数据串)相关联的ECC信息。接着，存储器装置100可以写入产生的ECC信息以及相应数据集的对应段。此外，存储器控制器140可使用数据集的ECC信息来检测和校正与相应数据阵列相关联的数个数据错误。

图2示出包含存储器单元105的实例电路200。电路200可存储位(例如，数据位)的状态。例如，图1的存储器控制器140可提供用于在电路200的存储器单元105上存储相应数据阵列的数据位的指令。电路200包含存储器单元105、字线110、数字线115和感测组件115，它们可分别为参考图1所描述的存储器单元105、字线110、数字线115和感测组件125的实例。存储器单元105可包含逻辑存储组件，例如具有第一板单元板230和第二板单元底部215的电容器205。单元板230和单元底部215可电容耦合。单元板230和单元底部215的定向可翻转，而不改变存储器单元105的操作。电路200还包含选择组件220和参考信号225。在图2的实例中，单元板230可经由板线210存取，单元底部215可经由数字线115存取。如上文所描述，各种状态可通过对电容器205进行充电或放电来存储。

电容器205的所存储状态可通过操作在电路200中表示的各个元件来读取或感测。电容器205可与数字线115成电子连通。例如，当选择组件220停用时，电容器205可与数字线115隔离，并且当选择组件220激活时，电容器205可连接到数字线115。激活选择组件220可以称为选择存储器单元105。

在一些实施例中，选择组件220是晶体管，其操作通过向晶体管栅极施加电压来控制，其中电压量值大于晶体管的阈值量值。字线110可激活选择组件220。例如，将施加到字线110的电压施加到晶体管栅极，从而连接电容器205与数字线115。在替代实施例中，选择组件220和电容器205的位置可交换。也就是说，选择组件220可连接于板线210和单元板230之间，电容器205可定位在数字线115和选择组件220的另一端子之间。在此实施例中，选择组件220可通过电容器205保持与数字线115成电子连通。

偏置板线210可跨电容器205产生电压差(例如，板线210电压减去数字线115电压)。电压差可导致电容器205上所存储的电荷改变，其中所存储电荷所述改变量值可取决于电容器205的初始状态(例如，状态1、状态0、三个或更多个可能值中的一个)。这可基于存储在电容器205上的电荷而引起数字线115的电压改变。

所引起的数字线115的电压改变可取决于电容器205的容量。数字线115可连接其它存储器单元105，如图1中所描绘。接着，感测组件115可将数字线115的所得电压与参考(例如，参考线225的电压)比较以便确定存储器单元105中所存储的逻辑状态。在不同实施例中，可以使用其它感测过程。感测组件115可将引起的电压改变锁存在数字线115上以确定存储器单元105中所存储的状态(例如，状态0、1、三个可能值中的第二或第三者)。接着，参考图1，存储器单元105的锁存电压可例如作为输出135通过列解码器130输出。

为了向存储器单元105写入，可跨电容器205施加电压。例如，选择组件220可通过字线110激活，以便将电容器205电连接到数字线115。可通过控制单元板230(通过板线210)和单元底部215(通过数字线115)的电压来跨电容器205施加电压。例如，单元板230的电压量值可以是感测组件115的供应电压和地(例如，0)之间的值。为了写入状态0(或三个或更多个可能值中的第一预定义逻辑值)，单元板230可为高，也就是说，可向板线210施加正电压，单元底部215可为低，例如，虚拟接地或向数字线115施加负电压。执行相反过程来写入状态1(或三个或更多个可能值中的第一预定义逻辑值)，其中单元板230为低，单元底部215为高。尽管如此，在不同实施例中，电路200可使用不同电路元件或通过执行不同于上文所描述的存储器操作的存储器操作来执行存储器操作(例如，读取、写入等)。

一些存储器单元105相比于其它存储器单元105可变得不可靠或具有高故障概率。此类存储器单元105可变为有缺陷的。例如，有缺陷存储器单元105先前可使感测操作发生故障，存储器单元105可能已识别为“卡住”(例如，保持在1或0)，或者存储器单元105出于其它原因可具有特定的高故障概率。根据本发明实施例，存储器装置100可受益于在存储器装置100的未使用部分中存储有用和可存取的信息以识别和校正一或多个有缺陷存储器单元105，以供在后续存储器操作期间使用。在一些实施例中，有缺陷存储器单元105可使用ECC方案校正。但是，ECC方案可限于特定数目的错误的校正(例如，ECC2+1)。因此，它可适用于存储在第一ECC操作期间所识别的一或多个检测到的有缺陷存储器单元105的地址以便后续使用(例如，在第一ECC循环之后的第二ECC操作期间)。在一些实例中，存储器装置100可使用一或多个CR阵列的未使用部分来存储有缺陷存储器单元105的地址。

现在参考图3，示出了从存储器装置100获取页300的框图。如将了解，页300可在先前存储于存储器阵列102的相应存储器单元105中。在示出的实例中，页300可以是1024位数据位页(例如，4段，各自包含256个数据位)。页300可包含段305-a、段305-b、段305-c和段305-d。段305-a、段305-b、段305-c和段305-d可存储在邻近存储器单元105上或存储在具有存储器装置100上的不同位置的存储器单元105上。然而，存储器装置100可在预取操作期间连续存取与段305-a、段305-b、段305-c和段305-d相关联的存储器单元105。应了解，在不同实例中，可以在预取期间存取不同数目的段305，并且每个段305可包含不同数目的位。

例如，段305-a可包含数据集310-a，其包含数个数据位(例如，256个数据位)和用于增强数据位的可靠性的额外信息。与数据集310-a相关联的数据位可包含作为段305-a的部分与数据集310-a一起存储的第一信息部分。额外信息可包含ECC位320-a(例如，20个ECC位)和CR位330-a(例如，12个CR位)。ECC位320-a可指示相应ECC信息。CR位330-a可包含与数据位的重新映射有关的信息，所述数据位与存储器阵列102中将替换为CR阵列中的指定冗余存储器单元105的有缺陷存储器单元105相关联。

段305-b、段305-c和段305-d可包含类似数据结构。也就是说，段305-b可包含数据集310-b，其包含数个数据位(例如，256个数据位)。数据集310-b的数据位可包含作为段305-b的部分与数据集310-b一起存储的第二信息部分。额外信息可包含ECC位320-b(例如，20个ECC位)和CR位330-b(例如，12个CR位)。ECC位320-b可指示相应ECC信息。CR位330-b可包含与数据位的重新映射有关的信息，所述数据位与存储器阵列102中将替换为CR阵列中的指定冗余存储器单元105的有缺陷存储器单元105相关联。

类似地，段305-c可包含数据集310-c，其包含数个数据位(例如，256个数据位)。数据集310-c的数据位可包含作为段305-c的部分与数据集310-c一起存储的第三信息部分。额外信息可包含ECC位320-c和CR位330-c。ECC位320-c可指示相应ECC信息。CR位330-c可包含与数据位的重新映射有关的信息，所述数据位与存储器阵列102中替换为CR阵列中的指定冗余存储器单元105的有缺陷存储器单元105相关联。

此外，段305-d可包含数据集310-d，其包含数个数据位(例如，256个数据位)。数据集310-d的数据位可包含作为段305-d的部分与数据集310-d一起存储的第四信息部分。额外信息可包含ECC位320-d和CR位330-d。ECC位320-d可指示相应ECC信息。CR位330-d可包含与数据位的重新映射有关的信息，所述数据位与存储器阵列102中将替换为CR阵列中的指定冗余存储器单元105的有缺陷存储器单元105相关联。

在一些实施例中，存储器装置100可存储ECC位320及相应数据集310。ECC位320可指示与相应数据集310相关联的ECC信息。每个段305可包含CR阵列，其包含用于存储与相应数据集310相关联的相应CR位330的数个指定存储器单元105。

在具体实施例中，如关于图3-5所描述，每个段305可包含二十个ECC位320。应了解，ECC位320的数目可在不同实施例中而不同，本文所论述的具体实施例仅作为实例。

ECC引擎(未示出)可产生ECC位320，并使用ECC位320来检测和校正相关联数据集310中的某些错误。ECC引擎可使用硬件、软件、固件等实施。在一些实施例中，存储器装置100可包含ECC引擎，而在其它实施例中，ECC引擎可在存储器装置100外部。在具体实施例中，存储器控制器140可包含ECC引擎，以产生与数据集310相关联的ECC位320。在此类实施例中，在接收和/或传输数据集310时，存储器控制器140可使用ECC引擎产生相应ECC位320。替代地，存储器装置100可接收数据集310与相应ECC位320。

ECC位320可用于检测和校正与相应数据集310相关联的数个错误数据位。ECC位320还可包含用于获得与相应数据集310相关联的数据位的特定数目的数据错误的位置的信息，并由此促进数据错误的校正。例如，ECC引擎可使用ECC2+1方案产生ECC位320，此方案可检测至多三个数据错误，或者提供用于检测和校正数据集310中的两个数据错误的信息。不考虑具体存储器单元105上的错误或重复数据错误的潜在原因，ECC方案可提供用于检测和/或校正相应数据集310中的数个错误数据位的ECC信息。

相反，CR位330可包含与数据位的重新映射有关的信息，所述数据位与将替换为相应CR阵列中的指定冗余存储器单元105的有缺陷存储器单元105相关联。例如，CR位330-a可包含与寻址到与数据集310-a相关联的有缺陷存储器单元105的数据位到CR位330-a的重新映射有关的信息。CR位330-b、CR位330-c和CR位330-d可包含关于数据集310-b、数据集310-c和数据集310-d的类似信息。

在具体实施例中，如关于图3-5所描述，段305的相应CR阵列可包含十二个指定存储器单元105，用于存储相应CR位330。存储器装置100可相对于CR位330使用地址匹配电路系统360。地址匹配电路系统360可包含识别存储器装置100上的一或多个有缺陷存储器单元105的信息。使用地址匹配电路系统360，存储器装置100可利用相应CR阵列的一或多个指定存储器单元105替换有缺陷存储器单元105。也就是说，地址匹配电路系统360可将寻址到先前识别的有缺陷存储器单元105的数据位重新映射到相应CR阵列的指定存储器单元105作为CR位335(即，(即，重新映射的数据位)。

例如，存储器写入操作可包含在第一存储器单元105'上写入数据集310-b的第一数据位的指令。存储器装置100可使用地址匹配电路系统360比较第一存储器单元105'的地址与一或多个先前存储的有缺陷存储器单元地址。在确定第一存储器单元105'的地址和先前存储的有缺陷存储器单元地址之间匹配时，存储器装置100可将第一数据位重新映射到指定到CR阵列330-b的第二存储器单元105"。因此，存储器装置100可重新映射使用第二存储器单元105"存储的第一数据位。类似电路系统可用于使用地址匹配电路系统360存取CR位330-b(和/或其它CR位330)。用于存取CR位330的读取操作可在下文关于图3-5的实施例所描述。

在一些实例中，相应段305可包含数个未使用CR位330。例如，数据集310-a可存储在数个存储器单元105上，并且仅包含将重新映射到CR阵列的两个有缺陷存储器单元105。存储器装置100可将与所述两个有缺陷存储器单元105相关联的数据位重新映射到CR位330-a。与重新映射的存储器单元105相关联的所述两个CR位330-a可使用相应数据阵列的所述十二个指定存储器单元105中的两个来存储。因而，CR位330-a可包含未使用部分，其包含十个未使用CR位330-a，因为段305的指定数目的CR位经保留以包含用于重新映射到CR阵列的位。不同段305可包含不同数目的未使用CR位330。

在存储器操作期间，存储器装置100可存取与段305相关联的所有存储器单元105。例如，存储器装置100可存取数据集310和CR位330，包含未使用CR位330。根据本文中所描述的具体实施例，未使用CR位330可用有用且可存取的信息填充。例如，未使用CR位330可经填充以包含可有助于改进错误校正而不使用额外资源的信息。

在具体实例中，ECC位320-b可用于在第一ECC操作循环期间识别与第一存储器单元105'相关联的第一错误数据位。如将了解，如果ECC代码检测到的数据错误是唯一的错误，那么大部分ECC算法能够检测和校正这单个差错。但是，如果数据位310-b的额外单元在之后发生故障，那么故障的数目可能会超过所实施的ECC的能力。但是，因为有故障的存储器单元105'很可能在将来再次发生故障，所以与故障有关的信息可进行存储并用于增强ECC能力，因为第一存储器单元105'同样可能是后续数据错误的根源。例如，存储器装置100可存储指示第一存储器单元105'在未使用CR位330-b上的地址的额外信息。存储在未使用CR位330上的额外信息在下文中称为CR额外位。如在下文详细描述CR额外位可用于增强存储器装置100的ECC能力。

存储器装置100可在之后的存储器操作期间使用CR额外位识别错误第一存储器单元105'的具体位置。在不同实施例中，存储器装置100的ECC引擎、存储器控制器140或其它电路系统可在后续ECC操作中使用CR额外位增强错误校正(例如，增强ECC能力)。增强的错误校正可提供额外的错误检测和校正能力以提高存储器装置100的可靠性。存储器装置100可使用相应ECC位320(例如，ECC位320-b)和相应CR额外位(例如，与CR位330-b的相应CR阵列相关联的CR额外位)中的信息来获得增强的错误校正。

在不同实施例中，CR位330-a、CR位330-b、CR位330-c和CR位330-d可各自包含不同数目的未使用CR位330(即，CR额外位)。因而，CR位330的相应CR额外位可各自包含识别有缺陷存储器单元105的相应地址信息。在一些实施例中，CR额外位可用于仅存储识别有缺陷存储器单元105的地址信息的一部分。例如，与CR位330-a相关联的CR额外位可包含指示第一有缺陷存储器单元105的位置的地址信息，而与CR位330-b相关联的CR额外位和与CR位330-c相关联的CR额外位可各自包含指示另一有缺陷存储器单元105的位置的地址信息的一部分。第二有缺陷存储器单元105可与数据集310-b、数据集310-c或另一数据集310相关联。此外，在另一实施例中，可存在足够的CR额外位来存储数据集310中的2个或更多个位错误的地址信息。CR位330-a、CR位330-b、CR位330-c、CR位330-d和相应CR额外位的具体实施例将下文关于图4A、4B和5更详细地描绘和描述。

可在下文大体上描述页300的数据读取过程中的错误检测和校正。数据读取过程可与存储器装置100的具体实施例及图3-5有关。存储器装置100可包含预取选择器电路系统350。在图3的具体实施例中，存储器装置100可使用预取选择器电路系统350获取页300的段305-a、段305-b、段305-c和段305-d。在一个实施例中，每个段305包括256个数据位。预取选择器电路系统350可存取与段305-a、段305-b、段305-c和段305-d相关联的存储器单元105。例如，预取选择器电路系统350可首先向CR电路系统355提供与段305-a相关联的数据位以促进存储器读取操作。

举例来说，CR电路系统355可使用与段305-a相关联的CR位330-a与地址匹配电路系统360并行操作以产生和提供CR校正数据集375。基于在CR位330-a中存取的信息，地址匹配电路系统360可包含先前存储在其上的有缺陷存储器单元105的一或多个地址。先前存储的有缺陷存储器单元地址可指示存储器装置100中的有缺陷存储器单元105。地址匹配电路系统360可使用熔丝电路系统和/或逻辑电路系统存储有缺陷存储器单元地址和/或执行地址匹配操作。

CR电路系统355可使用地址匹配电路系统360比较与数据集310-a相关联的数据位的存储器单元地址与先前存储的有缺陷存储器单元地址。在发现地址匹配时，CR电路系统355可提供一或多个列修复位(例如，通过重新映射CR位330)，而不是检测到的有缺陷存储器单元105。例如，CR校正数据位370可从CR位330-a映射到数据集310-a中的匹配地址和ECC位320-a。因而，CR电路系统355可向ECC电路系统385提供CR校正数据集375和CR校正ECC位380，包含CR校正数据位370。因此，在本实例中，CR位330-a中的两个位用于重新映射数据集310-a的位以提供CR校正数据集375中的校正数据位370和CR校正ECC位380。

另外，根据本发明的实施例，CR电路系统355可使用CR额外位(即，CR位330的未使用部分)提供除了有缺陷存储器单元105的重新映射之外的额外能力。例如，CR电路系统355可使用存储在相应CR额外位中的信息校正ECC位320-a的额外错误数据位，如下文将描述。应了解，在其它实施例中，相应数据集310可包含不同数目的有缺陷存储器单元105。在此类实施例中，不同数目的CR位330可映射到相应数据集310。

ECC电路系统385可接收CR校正数据集375和CR校正ECC位380。ECC电路系统385可包含使用CR校正ECC位380和校正ECC电路系统385的ECC在CR校正数据集375中检测到的两个错误数据位(例如，第一ECC校正数据位390-a和第二ECC校正数据位390-b)的电路系统。例如，ECC电路系统385可使用ECC引擎校正两个检测到的错误数据位并提供第一ECC校正数据位390-a和第二ECC校正数据位390-b。ECC电路系统385可提供输出数据集395，其包含CR校正数据位370和所述两个ECC校正数据位390。但是，在后续循环期间，如果使用ECC2+1代码检测到额外位错误，那么ECC电路系统385将无法校正第三错误，因为所实施的特定ECC代码的能力有限制。

根据本文中所描述的实施例，存储器装置100可在后续循环期间使用CR额外位(即，CR位330的先前未使用部分)存储关于检测到的错误(例如，数据集310中的位位置)的信息以校正输出数据集395中的额外错误数据位。此外，输出数据集395可对应于图1中的输入/输出块135。在一些实施例中，存储器控制器140可促进图3的所述操作。在其它实施例中，不同电路系统可促进所描述的错误校正方法。

在具体实施例中，存储器装置100可使用相应CR额外位存储错误数据位(例如，数据集310-a中在第一读取循环期间未通过ECC校验的位)的地址，例如第一ECC校正数据位390-a。因为ECC位320-a已用于识别第一ECC校正数据位390-a，所以与第一ECC校正数据位390-a相关联的存储器单元105可能是后续错误的根源。因而，存储器装置100可通过在后续存储器操作中使用CR额外位识别第一ECC校正数据位390-a而不使用ECC位320-a来提供增强的错误校正能力。因此，在后续存储器操作中，ECC位320-a可促进不同于第一ECC校正数据位390-a的两个错误数据位的校正。应了解，CR额外位可以用于也可以不用于后续存储器操作，但是它们可存储在一或多个数据段305的相应未使用存储器单元105上。此外，如将了解，在不同实施例中，相应CR额外位可与段305-a或其它段305相关联。

在图4A中，描绘了CR位330-a的具体实施例，包含已使用CR位400-a和CR额外位405-a。“已使用CR位”400大体上是指CR位330-a中存储器阵列中的先前错误(即，不良单元)已替换为CR阵列中的良好单元的部分。如先前描述，“CR额外位”400大体上是指CR位330中未用于替换存储器阵列的不良单元的剩余位。在描绘的实施例中，CR位330-a可存储在指定用于存储与数据集310-a相关联的CR信息的十二个存储器单元105上。存储器装置100可在相应CR阵列中存储冗余(已使用)CR位400-a，并在相应保留CR位330-a的未使用部分中存储CR额外位405-a。已使用CR位400-a可包含使用与相应CR阵列的保留CR位330-a相关联的两个存储器单元105存储的两个数据位。CR额外位405-a可存储在相应CR阵列的未使用存储器单元105上。因此，CR额外位405-a可包含至多十个数据位。在具体实例中，CR额外位405-a可包含指示使用所述十个数据位的1024个存储器单元105当中错误数据位的具体位置的地址信息。在其它实施例中，CR额外位405-a可包含指示不同数目的存储器单元105当中错误数据位的具体位置的地址信息。在先前实例中，其中数据集310-a是256位，数据集310-a的每一位可使用8个额外位(2⁸)寻址。此外，为了寻址256位数据集310和20个ECC位320，一个额外位(2⁹)可提供足够的可寻址能力。因此，在所示出的实例中，未使用CR额外位405-a的所述10个位中的9个将足以存储数据集310-a中的位或ECC位320-a中的任一个的地址信息以供随后使用。

存储器装置100可在存储器操作期间使用CR额外位405-a校正例如数据集310-a的数据集310中的一或多个额外错误。例如，CR额外位405-a可指示供数据集310-a用于存储信息的有缺陷存储器单元105。在一些实施例中，CR额外位405-a可包含可能有缺陷的存储器单元105的地址的一部分。在一些实例中，可能有缺陷的存储器单元105的地址在先前ECC操作期间确定。在此类实施例中，CR额外位405-a可足以用于识别错误数据位在数据集310-a中的位置。在其它实施例中，CR额外位405-a可包含足以用于识别错误数据位在另一数据集310(例如，数据集310-b)中的位置的信息的一部分。但在其它实施例中，其它有用数据同样可存储在CR阵列330-a的未使用且指定的存储器单元105(即，CR额外位405-a)上。

在图4B中，描绘了包含已使用CR位400-b和CR额外位405-b的CR位330-b及包含已使用CR位400-c和CR额外位405-c的CR位330-c的另一具体实施例。已使用CR位400-b和CR额外位405-b可存储在指定给数据集310-b的CR信息的十二个存储器单元105上。并且，包含已使用CR位400-c和CR额外位405-c的CR位330-c可存储在指定用于存储数据集310-c的CR信息的十二个存储器单元105上。存储器装置100可在相应CR阵列中存储已使用CR位400-b，在相应CR位330-b的未使用部分中存储CR额外位405-b，在相应CR阵列中存储CR位400-c，并在相应CR位330-c的未使用部分中存储CR额外位405-c。

已使用CR位400-b可包含使用与相应CR阵列相关联的六个存储器单元105存储的六个数据位。CR额外位405-b可存储在相应CR阵列的未使用存储器单元105上，这些存储器单元可指定用于存储CR信息。因此，CR额外位405-b可包含六个数据位。

并且，CR位400-c可包含使用与相应CR阵列相关联的八个存储器单元105存储的八个数据位。CR额外位405-c可存储在相应CR阵列的未使用存储器单元105上，这些存储器单元可指定用于存储CR信息。因此，CR额外位405-c可包含四个数据位。

有了前述想法，CR额外位405-b或CR额外位405-c可能没有单独包含足够的信息来促进错误数据位的位置的识别。因而，CR额外位405-b和CR额外位405-c可共享指示错误数据位的位置的信息。例如，CR额外位405-b和CR额外位405-c可各自包含指示与数据集310-b、数据集310-c或其它数据集310相关联的错误数据位的位置的信息的一部分。在一些实例中，存储在CR额外位405-b和CR额外位405-c上的位置信息可使用先前ECC操作确定。并且，CR额外位405-b和CR额外位405-c可在先前存储器操作期间存储。存储器装置100可包含适当的电路系统(例如，存储器控制器140)，用于使用CR额外位405-b和CR额外位405-c获得错误数据位的位置，接着可用于提供额外错误数据位的地址位置。

现在参考图5，描绘了包含已使用CR位400-a和CR额外位405-a的CR位330-a、包含已使用CR位400-b和CR额外位405-b的CR位330-b、包含已使用CR位400-c和CR额外位405-c的CR位330-c及包含已使用CR位400-d的CR位330-d的不同实施例。CR额外位405-a、CR额外位405-b和CR额外位405-c可各自包含指示错误数据位的信息的一部分。图5的具体实施例还包含与CR阵列相关联的第二ECC位405。在所描绘的实例中，第二ECC位405可包含第二ECC位的第一部分410'和第二ECC位的第二部分410"。

已使用CR位400-a可包含六个数据位，已使用CR位400-b可包含八个数据位，已使用CR位400-c可包含六个数据位，且已使用CR位400-d可包含八个数据位。因而，CR额外位405-a可使用与相应CR阵列相关联的剩余指定存储器单元105存储，CR额外位405-b可使用与相应CR阵列相关联的剩余四个存储器单元105存储，CR额外位405-c可使用与相应CR阵列330相关联的剩余六个存储器单元105中的四个存储。此外，存储器装置100可在与一个或数个相应CR阵列相关联的数个可用存储器单元105上存储第二ECC位405以提供增强错误校正。例如，存储器装置100可使用与相应CR阵列相关联的所述四个剩余指定存储器单元105存储第二ECC位405-a的第一部分及已使用CR位400-c和CR额外位405-c，并在与相应CR阵列相关联的所述四个剩余存储器单元上存储第二ECC位405-b的第二部分及CR位330-d。在其它实施例中，其它有用信息位可存储在不同CR阵列的未使用指定存储器单元105上以增强错误校正。

第二ECC位405可包含与CR额外位405-a、CR额外位405-b和CR额外位405-c有关的ECC信息。因此，第二ECC位405可包含CR额外位400的冗余错误检测和校正。存储器装置100可使用第二ECC位405进行冗余错误检测和校正，而不使用额外资源。例如，可使用ECC引擎和/或ECC电路系统385在CR额外位405-a、CR额外位405-b和CR额外位405-c中检测和/或校正数个错误数据位。在不同实施例中，第二ECC位405可包含与其它数据段有关的ECC信息。

此外，应了解，与不同CR阵列相关联的可用存储器单元105的数目、与包含已使用CR位400和CR额外位400的CR位330、第二ECC位405及相应数据集310的数据位相关联的数据位的数目作为实例，在其它实施例中，可以使用其它可行数目的数据位和存储器单元。所描述的电路系统和方法可修改为与段305和与段305相关联的存储器单元105的不同布置一起使用。例如，当使用基本上相同的用于实施CR额外位400、CR校正ECC 380和/或第二ECC位405的电路系统和方法时，页300、数据集310、ECC位320和/或CR位330可各自包含不同数目的存储器单元和/或数据位。

此外，所描述的电路系统和方法可提供解决存储器装置和存储器阵列中的技术问题的技术方案。例如，所描述的方法和电路系统可提供对存储器装置的存储器单元的高效使用，同时使用错误检测和/或校正的额外层增强了数据完整性。所描述的方法和电路系统可提供技术增强，而不会显著增大使用的功率、时间或其它资源。

以上描述的具体实施例已经通过示例的方式示出，并且应理解，这些实施例可易于进行各种修改和替代形式。应进一步理解，权利要求并不意图限于所公开的特定形式，而是涵盖本公开的精神和范围内的所有修改、等效物和替代物。

本文中呈现和要求保护的技术被引用并应用于实际性质的实质目标和具体实例，这些实质目标和具体实例明显地改进了当前的技术领域，因此不是抽象的、无形的或纯理论的。此外，如果本说明书末尾所附的任何权利要求包含一或多个指定为“用于[执行]功能……的构件”或“用于[执行]功能……的步骤”的元素，则这些元素应根据35U.S.C.112(f)进行解释。然而，对于包含以任何其它方式指定的元素的任何权利要求，希望不根据35U.S.C.112(f)对这些元素进行解释。

Claims (20)

1.一种存储器装置，其包括：

存储器阵列，其包括第一数据段，其中所述第一数据段包括：

第一数据集部分，其包括第一数目的数据集存储器单元，所述第一数目的数据集存储器单元配置成存储第一数目的数据位；以及

第一列冗余CR部分，其包括第一数目的CR存储器单元，所述第一数目的CR存储器单元配置成存储第一CR位和第一额外位，其中：

存储所述第一CR位包括将来自所述数据集存储器单元的所述第一数目的数据位中的一或多个数据位重新映射到所述CR存储器单元；且

所述第一额外位包括与和所述存储器装置相关联的第一存储器单元的地址相关联的至少第一信息部分。

2.根据权利要求1所述的存储器装置，其中所述第一存储器单元与所述第一数目的数据集存储器单元相关联，且与先前识别的错误数据位相关联。

3.根据权利要求2所述的存储器装置，其中所述先前识别的错误数据位是使用错误校正码ECC电路系统识别的。

4.根据权利要求1所述的存储器装置，其中：

在第一ECC循环期间产生所述第一额外位；且

所述第一额外位在所述第一ECC循环之后的第二ECC循环期间存取。

5.根据权利要求1所述的存储器装置，其中所述存储器装置配置成通过存取所述第一额外位校正与所述第一数据集部分相关联的错误数据位。

6.根据权利要求5所述的存储器装置，其中：

所述存储器装置配置成使用与所述第一数据集部分相关联地存储的ECC校正所述第一数目的数据位中的第一数目的错误数据位；且

所述存储器装置配置成使用所述第一额外位校正所述第一数目的数据位中的额外错误数据位。

7.根据权利要求1所述的存储器装置，其中所述存储器阵列包括第二数据段，所述第二数据段包括第二CR部分，其包括第二数目的CR存储器单元，所述第二数目的CR存储器单元配置成存储第二额外位，其中所述第二额外位包括与和所述存储器装置相关联的第一存储器单元的地址相关联的至少第二信息部分。

8.根据权利要求7所述的存储器装置，其中：

所述存储器装置配置成使用与所述第一数据集部分相关联地存储的ECC校正所述第一数目的数据位中的第一数目的错误数据位；且

所述存储器装置配置成使用所述第一额外位和所述第二额外位校正所述第一数目的数据位中的额外错误数据位。

9.根据权利要求1所述的存储器装置，其中所述存储器装置包括：

第二数据段，其包括第二CR部分，所述第二CR部分配置成存储第二额外位；

第三数据段，其包括第三CR部分，所述第三CR部分配置成存储第三额外位；以及

第四数据段，其包括第四CR部分，所述第四CR部分配置成存储第四额外位；其中所述存储器装置配置成使用所述第一额外位、第二额外位、第三额外位和第四额外位识别存储在所述第一数据集部分上的错误数据位的位置。

10.根据权利要求9所述的存储器装置，其中存储在所述第一额外位、所述第二额外位、所述第三额外位或所述第四额外位上的信息的至少一部分与冗余ECC相关联，其中所述存储器装置配置成使用所述冗余ECC识别至少一错误位。

11.一种方法，其包括：

使用控制器在第一列冗余CR阵列的数个存储器单元中的至少一个存储器单元上存储第一CR位，所述第一CR阵列与第一数据集相关联；

使用所述控制器检测所述第一CR阵列的数个未使用存储器单元；

在第一存储器操作循环期间，使用所述控制器检测与检测到的错误数据位相关联的存储器单元的第一地址；

使用所述控制器并使用检测到的未使用存储器单元存储第一额外信息，所述第一额外信息指示所述第一地址的至少第一部分；

在第二存储器操作循环期间，使用所述控制器检测与所述第一数据集相关联的数个错误，所述第二存储器操作循环在所述第一存储器操作循环之后进行；以及

使用所述控制器并使用所述第一额外信息的至少一部分校正与所述第一数据集相关联的所述数个错误中的与所述第一数据集相关联的至少第一错误。

12.根据权利要求11所述的方法，其中所述第一额外信息指示错误位的所述第一地址。

13.根据权利要求11所述的方法，其包括：

使用所述控制器检测第二额外信息，所述第二额外信息指示所述第一地址的至少第二部分且存储在与第二数据集相关联的第二CR阵列的未使用存储器单元上；

使用所述控制器并使用所述第一额外信息的至少一部分和所述第二额外信息的至少一部分校正与所述第一数据集相关联的所述数个错误中的与所述第一数据集相关联的所述第一错误。

14.根据权利要求11所述的方法，其包括：

使用所述控制器检测第二额外信息，所述第二额外信息与所述第一地址相关联且存储在与第二数据集相关联的第二CR阵列的未使用存储器单元上；

使用所述控制器检测第三额外信息，所述第三额外信息与所述第一地址相关联且存储在与第三数据集相关联的第三CR阵列的未使用存储器单元上；

使用所述控制器检测第四额外信息，所述第四额外信息与所述第一地址相关联且存储在与第四数据集相关联的第四CR阵列的未使用存储器单元上；

使用所述控制器确定与使用所述第一额外信息、所述第二额外信息、所述第三额外信息、所述第四额外信息或其组合校正所存储的额外错误数据位相关联的冗余ECC信息；以及

使用所述控制器并使用所述冗余ECC信息校正错误数据位。

15.一种设备，其包括：

存储器阵列，其包括第一数据段，其中所述第一数据段包括：

数据集部分，其包括第一数目的存储器单元，所述第一数目的存储器单元包括存储于其上的第一数目的数据位，所述第一数目的数据位指示存储在所述存储器阵列上的信息的至少一部分；以及

列冗余CR部分，其包括第二数目的存储器单元，所述第二数目的存储器单元配置成包括：

第二数目的数据位，其从所述数据集部分重新映射且存储在所述第二数目的存储器单元的一部分上，所述第二数目的数据位少于所述第二数目的存储器单元；以及

第三数目的数据位，其指示用于识别至少存储在剩余存储器单元的一部分处的可能有缺陷的存储器单元的信息的至少一部分。

16.根据权利要求15所述的设备，其中存储器装置配置成通过存取第一额外位来校正与第一数据集部分相关联的错误数据位。

17.根据权利要求16所述的设备，其中：

所述存储器装置配置成使用与所述第一数据集部分相关联地存储的ECC校正所述第一数目的数据位中的第一数目的错误数据位；且

所述存储器装置配置成使用所述第一额外位校正所述第一数目的数据位中的额外错误数据位。

18.根据权利要求15所述的设备，所述存储器阵列包括第二数据段，所述第二数据段包括第二CR部分，其包括第二数目的CR存储器单元，所述第二数目的CR存储器单元配置成存储第二额外位，其中所述第二额外位包括与和所述存储器装置相关联的第一存储器单元的地址相关联的至少第二信息部分，其中所述存储器装置配置成通过存取所述第一额外位和所述第二额外位来校正与所述第一数据集部分相关联的错误数据位。

19.根据权利要求15所述的设备，其中所述存储器装置包括：

第二数据段，其包括第二CR部分，所述第二CR部分配置成存储第二额外位；

第三数据段，其包括第三CR部分，所述第三CR部分配置成包括第三额外位；以及

第四数据段，其包括第四CR部分，所述第四CR部分配置成包括第四额外位；

其中所述存储器装置配置成使用所述第一额外位、第二额外位、第三额外位和第四额外位识别存储在所述第一数据集部分上的错误数据位的位置。

20.根据权利要求19所述的设备，其中存储在所述第一额外位、所述第二额外位、所述第三额外位或所述第四额外位上的信息的至少一部分与冗余ECC相关联，其中所述存储器装置配置成使用所述冗余ECC识别至少一错误位。

Images