SU1116461A1 - Запоминающее устройство с сохранением информации при отключении питани - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее накопитель, элемент разв зки, пороговый элемент, переключатели и резервный источник питани , выход которого подключен ко входу питапи  накопител , первым входам переключателей и одному из выводов элемента разв зки, другой вывод которого соединен с выходом основного источника питани  и входом порогового э.чсмента , выходы первого и второго переключателей соединепы соответствепно со входом блокировки и со входом считывани /записи накопител , второй вход второго переключател   вл етс  первым управл ющим входом устройства, адресный и пнформационпьп входы и выход накопител   вл ютс  соответственно адресным п информационным входами п информационным выходом устройства, отличающеес  тем, что, с целью повыщени  надежности устройства, оно содержит элемент задержки и элемент И, причем вход элемепта задержки подключен к выходу порогового элемента и к первому входу элемента И, второй вход которого подключен к выходу элемента ш (Л задержки, выход элемента И подключен к управл ющим входам переключателей, второй вход первого переключател   вл етс  вторым управл ющи.ч входом устройства. WoО5 4 О)

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано в различных системах унравлеми , в которых запоминающие устройства с сохранением информации нри отключении питани  используютс  в качестве носто нных )минаю1цих устройств, т. е. в которых Т()ебуетс  падежное сохранение накоплеиной информации в режиме считывани  и хранени .

Известно запоминающее устройство с coxpaiieiuieM информации при отключении ннтани , содержащее накопитель, блок сонр женн , резервный источник питани ,, разделительные элементы 1.

Однако извеетное устройство не обеспечивает падежное сохранение накопленной информацни в момент включени  и отключени  основного источника питани .

Наиболее близким к предлагаемому  вл етс  запоминаюп1ее устройство с резервным источником гпггани , содержащее матрицу пам ти, вход питани  которой нодк .почен к резервному источнику питани  неносредствен-но и к вводу основного источника питани  -- через диод, блок соир Же1П1 , через адресные и информационные входы и информационные выходы матрицы па.м ти подключены к соответствующим щинам устройства, детектор падени  напр жени , вход которого подключен к вводу основного источника нитапи , нереключатели, выходы которых подключены соответственно к входам блокировки и считывани  записи матрицы пам ти , а нервые коммутируемые входы - к резервному источнику питани , при этом второй коммутируемый вход второго переключател  через блок сопр жени  подключен к первой управл ющей щипе устройства 2.

Недостаток этого устройства заключаетс  в том, что при включении основного источника питани  не обеспечиваетс  на-, дежное сохранение накопленной информации , так как разблокировка наконител  происходит при достижении напр жени  па выходе основного источника питани  порогового уровн  (который заведомо ниже номипальпого ), а переходные процессы в схеме, как правило, еще некоторое врем  имеют место. Кроме того, в данном устройстве невоз.можно использовать накопитель, ностроепный на интегральных нолупроводниковых запоминающих элементах КМДПструктур , так как дл  них необходимо соблюдать определенную последовательность включени  входных сигналов и недопустимо посто нное нрисутствие разрешаюпхего сигнала на входе блокировки накопител .

Цель изобретени  - новышепие надежности устройства.

Иоставле1И1а  цель достигаетс  те.м, что в заиоминающее устройство с сохранение.м информации при отключении питани , содержащее наконитель, элемент разв зки,

пороговый элемент, переключатели и резервный источник нитанн , выход которого подключен ко входу питани  накопител , первым входам переключателей и одному из выводов элемента разв зки, другой вывод которого соединен с выходом основного источника питани  и входом порогового элемента , выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считывани /записи накопител , второй вход второго переключател   вл етс  первым управл юиа.и.м входом устройства, адресный и информационный входь 1 и выход накопител   вл ютс  соответственно адресным и информационным входами и информационным выходом устройствам, введены элемент задержки и

элемент И, причем вход элемента задержки

подключен к выходу норогового элемента

и к первому входу элемента И, второй вход

которого подключен к выходу элемента

задержки, выход элемента И нодключен к

управл ющим входам переключателей, второй вход первого переключател   вл етс  вторы.м управл ющим входом устройства. На чертеже приведепа схема предлагаемого устройства.

Схема содержит накопитель 1, резервный источник 2 питани , элемент 3 разв зки, первую унравл юн1.ую щи}(у 4, пороговый элемент 5, элемент 6 задержки, эле.мент И 7, первый 8 и второй 9 переключатели, выход 10 основного источника питани , адресную 11, вторую управл ющую 12, входную 13 и выходную 14 информационные шины устройства . Выход резервного источника 2 питани  подключен к входу питани  накопител  1, первым входам первого 8 и второго 9 переключателей и одному из выводов элемента 3 разв зки, другой вывод которого соединен с выходом 10 основного источника питани  и входом порогового элемента 5, выход которого подключеп ко входу элемента 6 задержки и к первому входу элемента И 7. Выход элемента 6 задержки подключаетс  ко второму входу эле.мента И 7, выход которого подключен к управл ющим входам первого 8 и второго 9 переключателей . Выходы первого 8 и второго 9 переключателей соединены соответственно

со входом блокировки и со входом считывапи /зап1 си накопител  1.

Устройство работает следующим образом.

Пороговый элемент 5 содержит стабилитрон , напр жение стабилизации которого определ ет уровень срабатывани  порогового элемента.

Если наир жение основного источника питани  ниже уровн  срабатывани  порогового э.юмента о, .cunia.i запрета низкого уровн  «О с выхода последнего через элемент И 7 поступает на управл юпше входы переключателей 8 и 9 н удерживает ноеледнпе в выкл.ючепном состо нип. Переключатели 8 и 9 при этом коммутируют на входы блокировки и счптывани /занпси пакопител  1 сигнал высокого уровн  «1 с резервного источника 2 питапп . Накопитель I находитс  в режиме минимального потреблени  тока в цепи питани  и обращение к нему заблокировано. При достижении напр жени  на выходе 10 основного источника гп1танп  уровн , нри котором срабатывает пороговый элемент 5, на выходе последнего , вырабатываетс  сигпал высокого уровн  «1, который поступает на вход элемента 6 задержки и первый вход элемента И 7. Благодар  наличию элемепта б задержки сигнал запрета низкого уровн  «О нродолжает присутствовать на втором входе элемента И 7, с выхода которого поступает на управл ющие входы переключателей 8 и 9, удержива  последппе в выключенном состо нии. Врем  задержки выбпраетс  таким образом, чтобы в схеме успели закончитьс  все переходные процессы. По окончании работы элемента 6 задержки па его выходе по вл етс  сигнал высокого уровн  «1, который через элемент И 7 поступает па управл ющие входы переключателей 8 и 9. Переключатели 8 и 9 перевод тс  во включенное состо ние и коммутируют на вход блокировки и считывани  записи пакопител  1 управл ющие сигпалы. Накопитель 1 разблокирован и с ипн 4, 11 -14 к нему производ тс  обращени . С ИП1ПЫ 11 устройства на соответствующий вход накопител  1 поступает адрес считываемой  чейки пам ти. При этом на тине 4 посто нно присутствуег сигнал высокого уровн  «1, который через нереключатель ; посгх име г на ()д чтенне/за1П1С1) паконнтс.ч  1. t.nina.i разблокировки низкого уровн  и необходи мой длител1 ности, поступивнщй на (ггорук) унравл юнлую П1ину 12, через перек.початель 8 поступает па вход блокировки пакошпел  1. По данному cnnia.iy п|)опсходпт libiдача ипформацин из В1)1браппс)й  че{|К11 накопител  1. Сигнал разб,1окнро кп рассчптап только на врем  считывани , информални из нако1П1тел  1. По окончанни счигывани  сигнал высокого уровн  «1 со второй унравл юпгей ninm.i 12 через нереключатель 8 ностунает на вход блокировки n;iконител  1. Пакоиите.чь 1 блокируетс , что пеобходимо дл  устранепи  возможности самопропзвольпого пзмепепи  ни форм а пи и в момент смены адреса на адресной П1ипе прп пспользова1П1п в качестве матрпцы пам ти интегральпых полупроводниковых запоминающих элементов КМПД-структур. Режим заппси происходит ана.югнчпо режиму чтени . Отличие состоит в том. что перед посту пленпем cnrna.ia разб.юкировки па первую унравл юпхую ninny 4 подаетс  сигип считывани /записи пизкого уровп  iiet) zin м ой длптел ьпости. При отключении (псчезновеппи) папри жени  на вы.ходе 10 основного источника питани  срабатывает пороговый элемент 5. Спгнал запрета ппзкого уровп  с выхода порогового элемента о, мину  элемент п задержки, через элемепт И 7 поступает на управл юн1ие входы переключателей 8 и 9, заиреща  обращение к наконптелю I. Техпико-эконо.п1ческое нре имущество предлагаемого устройства по сравненпю с известпым заключаетс  в том, что опо более надежно сохран ет пнформаппю в моvieHT включени  основного нсточппка питани .

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питания накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод которого соединен с выходом основного источника питания и входом порогового элемента, выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считывания/записи накопителя, второй вход второго переключателя является первым управляющим входом устройства, адресный и информационный входы и выход накопителя являются соответственно адресным и информационным входами и информационным выходом устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит элемент задержки и элемент И, причем вход элемента задержки подключен к выходу порогового элемента и к первому входу элемента И, второй вход которого подключен к выходу элемента задержки, выход элемента И подключен к управляющим входам переключателей, второй вход первого переключателя является вторым управляющим входом устройства.

   <о

   I 116461