SU1034208A1 - Резервированное запоминающее устройство - Google Patents

Резервированное запоминающее устройство Download PDF

Info

Publication number
SU1034208A1
SU1034208A1 SU823380020A SU3380020A SU1034208A1 SU 1034208 A1 SU1034208 A1 SU 1034208A1 SU 823380020 A SU823380020 A SU 823380020A SU 3380020 A SU3380020 A SU 3380020A SU 1034208 A1 SU1034208 A1 SU 1034208A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
input
elements
output
Prior art date
Application number
SU823380020A
Other languages
English (en)
Inventor
Олег Игоревич Плясов
Валерий Николаевич Середа
Петр Владимирович Чубчик
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU823380020A priority Critical patent/SU1034208A1/ru
Application granted granted Critical
Publication of SU1034208A1 publication Critical patent/SU1034208A1/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее управл емый мажоритарный элемент, выход которого соединен с выходом устройства, а информационные входы соединены в каждом их трех каналов с выходами запоми ак цих устройств и с информационными входами блоков контрол , со стробирующими входами которых соединен первый стробирующий вход устройства , о т л и ч а ю щ е е ,с   тем, что, с целью повыпени  надежности устройства, введены элементы ИЛИ, ИЛИ-НЕ, И, регистр и четвертое запоминак цее устройство, входы которого соединены с соответствующими выходами регистра, с входами- элемента ИЛИ-НЕ, с управл ющими входами управл емого мажоритарного и с первыми входами первых трех элементов И, с вторыми входами .которых соединен второй стробируквдий вход устройства,-а с третьими входами выходы четвертого запоминающего устройства , выходы первых трех элементов И соединены с первыми входами трех элементов ИЛИ, с вторыми входами которых соединены выходы блоков контрол , а с третьими входами соединен выход четвертого элемента И, первый вход которого соединен с выходом элемента ИЛИ-НЕ, второй вход которого соединен с третьим стробирун цим входом устройства.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении высоконадежных (Ьистем. Известна ре.зервированна  вычислительна  система, содержаща  однородные ЭВМ, соединенные с мажоритарньм элементом и вентилем блокировки мажо ритарного элемента через блоки подсчета числа сбоев и отказавших ЭВМ и элементы схемы сравнени  1. Недостаток устройства - отсутстви информации о наличиии сбоев в предыдущие периоды включени  -системы. Наиболее близким по технической сущности к предлагаемому  вл етс  резервированное устройство,, содержащее резервируемые узлы, выходы которых через ключи соединены с блоками логического контрол , подключенными к блоку, управлени  и к входам входного и контрольного адаптивных мажоритарных элементов, а рыходы блока управлени  соединены с управл ющими входами ключевых и всех адаптивных i мажоритарных элементбв 2.1. Недостатком устройства  вл етс  то, что в нем не предусмотрено использование информации О работоспог собной конфигурации устройства в предыдущие его включени . Использование такой информации эффективно дл  тех устройств, схемы контрол  которых имеют возможность .самробучатьс  в процессе работы устройства. Устройство с таки ми блоками контрол  в момен tg работы устройства имеет больше информации об отказс1Х устройства/ чем в момент t(t2 t-j.f считаетс , что отказы произошли до момента времени t). Примером такого блока контрол   вл етс  блок контрол  по модулю 2. Особенностью его  вл етс  ,то, что он обнаруживает отказы в нечетном количестве разр дов, параллельно го двоичного кода контролируемого блока с веро тностью 1, а в четном - с веро тностью R - 1 - 0,5, где п - число различных считываемых кодов контролируемого бдюка. Так, при п 1 R 0,5, при п 2 ,75 а при п 10 R 0,999. Из этого видно, что, если различные коды на пример, коды различных  чеек запоминающего устройства считываютс  хйоследовательно во времени, то веро тность обнаружени  отказа,, напрй ,. четного числа разр дов выходного регистра устройства в момент времени t2 больше, чем в момент вре мени t(t2 Ц) . Полученную дополни тельную информацию об Отказах устройства можно использовать дл  повы шени  его надежности, например, за счет реконфигурации перестройкич устройства. 1 Цель изобретени  - повышение надежности устройства. Поставленна  целЬ достигаетс  тем, что в резервированное запоминающее устройство, содержащее управл емый мажоритарный элемент, выход которого соединен с выходом устройства ,а информационные вхрды соединены . в каждом из трех каналов с выходами запоминающих устройств и с .информационными входами блоков контрол , со стробирующими входами которых, соединен первый стробирующий вход устройства, введены элементы ИЛИ, ИЛИ-НЕ, И, регистр, четвертое запо- минак цее устройство, входы которого . соединены с соответствующими выходамй регистра, с входами элемента ИЛИНЕ , с управл ющими входами управл емого мажоритарного элемента и с первыми входами первых трех элементов И, с вторыми входами которых соединен второй стробирунвдий вход устройства., а с третьими входами - выходы .четвертого запоминаимцего устройства, вьтоды первых трех эле юнтов И роединены с первыми входами трех эле- ; ментов ИЛИ,С втог дми входами которых соединены выходы блоков контрол , а с третьими входами соединен выход четвертого элемента И, первый &ХОД которого соединен с выходом . элемента ИЛИ-НЕ, второй вход которого соединен с третьим стробирующим входом устройства. На чертеже изображена блок-схема резервированного запоминающего устройства . . Резервированное запсилинающее устройство содержит три запоминакидихустройства (ЗУ)| 1 - 3, управл емЕЛй мажоритарный элемент (МЭ ) 4, блоки 5 - 7 контрол , регистр 8, четвертое ЗУ 9, элементы ИЛИ 10 - 12, элемент ИЛИ-НЕ 13, элементы И 14 - 17, первый 18, второй 19 и третий 20 стробйрующие входы устройства. Выходы ЗУ 1 - 3 соединены с информационными входами управл емого МЭ 4 и с информационными входами блоков 5 - 7 контрол , со стробирующими входами KOTOjaix соедине11 первый стробируюсций вход 18 устройства. Выходы регистра В соединены с.управл кщими .входами управл емого МЭ 4, с входами дополнительного ЗУ 9,с- входами элемен та ШЩ-тНБ 13 и с первьами входами первых трех элементов И 14 - 16, с вторыми входами соединен второй стробирующий вход 19 устройства, а с третьими - выходы дополнительного ЗУ 9. Выходы элементов И 14 - 16 сое динены с первьми входами элементов ИЛИ 10 - 12, с ъторамн входами которых соединены выходы блоков 5 - 7 контрол , а с третьил№ входакш соединен выход четвертого элемента И 17. Первый вход четвертого элемента И 17 сюединен с выходом элемента ИЛИ-НЕ второй вход - с третьим стробирунх и |входом 20 устройства.. Выход управл  емого МЭ 4 соединен с выходом 21 устройства. ЗУ 1 (2 и 3 ) может быть выполнен например, в виде БИС.К541 РУ2. При этом каждый выход его, показанный на фиг. 1, представл ет собой шину параллельно выдаваемых разр дов выходного кода, сЬдерждщих информацио ные разр да. .Четвертое ЗУ 9 может Са-гъ вьшолнено на магнитном носител например, на ферритовых сердечник ах ДО1Я .обеспечени  сохран«Ьсти инфо1 а ции при выключенном питании. Управл емый МЭ 4 может быть .выполнен в виде БИС 583ХЛ1. При этом он выдает на выход мажоритируемую входную информацию в случае кодов 111, 110 . 101, 011, 000 на его управл ю входах и выдает информацию . ЗУ 1 (2 и 3 Л в случае кода на его управл юпхих входах, соответствуюнцего 100 (010, . Блоки 5-7 контрол  могут (ть построены, например , на основе схем контрол  по кЮду ю 2 ИМС 133 ИП2. ПрЦ этом, в случае наличи  сигнала на первом стробис ующем входе 18 и отсутствии брака по модулю 2 в выходном коде ЗУ 1 (2 и 3 ) сигнал на выходе блока 5 (6 и 7) контрол  соответствует . 1,   остальных случа х он равен .О.- -; . -: V- - , . Устройство работает следующим образом. Начальное состо ние трехразр дного регистра 8 - 111. При этом управл емлй МЭ| 4 вьщает на выход 21 устройства мажоритируемую информаШ1Ю выходов ЗУ 1 - 3. каждом по влении информации на выходах ЗУ 1 - 3 на первом стробируищем входе 18 устройства формируетс  импульс , ив регистр 8 через элементы ИЛИ 10 - 12 записываетс  код, нули . которого соответствуют обнаруженнш отказавшим ЗУ 1 - 3, а единицы г исправным, в соответствии с этим кбдом осуществл етс  управление работрй управл емого МЭ 4. Код регистра 8 записываетс  в четвертое ЗУ Э, способное хранить информацию при отключении питани . После повторного включени  питани  сначала выполн ютс  тесты ЗУ 1 - 3. При этом в регистре 8. будет сформирован код такой конфигурации устройства , котора  работоспособна при выполнении тестов и обнаружена блоками 5-7 контрол . Затем формируетс  импульс на BjTopoM стробиругацем входе 19 устрюйства, и в регистр 8 записываетс  код функции К8ЛК9, где К8 - код регистра 8, а К9 - код дополнительного ЗУ 9. Код функции  вл етс  кодом такой конфигурации устройства , котора  работоспособна не только при вьшолнении тестов, но и при выполнении всех тех задач, коTOFeie устройство выполн ло в предыдущие периоды включений. . : Приме Р ы функции: если К8 « 011, а К9 010,-то L 011 А 100 010 {если К8 001, а К9 100, то L 001 000.; После записи кода функции L в регистр 8 Формируетс  импульс на третьем стробирующем входе 20 устрой ства и при К8 000 в регистр 8 записываетс  код 111. Это позвол ет защититьс  от сбоев блоков 5 - 7 контрол  типа ложного срабатывани  и при исчерпании ресурсов управлени  конфигурагдаей начать жизнь Устройства сначала, как описано В1Л1Ю. Таким образом, преимуществом устройства  вл етс  то, что в нем используетс  информаци  о работоспособной конфигурации устройства :в предыдущие периоды его включени . Эта информаци  дозвол ет устанавливать такую конфигурацию устройства, котора  работоспособна дл  всех ;эадач, которые устройство выполн ло в п{ едыдущие периоды включений. Это обеспечивает повЁЗшение надежности дл  запоминающих устройств, характеризуемых ограниченным набором периодически повтрр егалх задач, например , дл  запоминающих устройств управл ющих вычислительных систем.

Claims (1)

  1. (5 7) ‘ РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее управляемый мажоритарный элемент, выход которого соединен с выходом устройства, а информационные входы соединены в каждом их трех каналов с выходами запоминающих устройств и с информационными входами блоков контроля, со стробирующими входами которых соединен первый стробирующий вход устройства, о т л и ч а ю щ е е'с .я тем, что, с целью повышения надежности устройства, введены элементы ИЛИ, ИЛИ-HE, И, регистр и четвертое запоминающее устройство, входы которого соединены с соответствующими выходами регистра, с входами· элемента ИЛИ-HE, с управляющими входами управляемого мажоритарного элемента и с первыми входами первых трех элементов И, с вторыми входами которых соединен второй стробирующий вход устройства; а с третьими входами выходы четвертого запоминающего устройства, выходы первых трех элементов И соединены с первыми входами трех элементов ИЛИ, с вторыми входами которых соединены выходы блоков контроля, а с третьими входами соединен выход четвертого элемента И, первый вход которого соединен с выходом элемента ИЛИ-HE, второй вход которого соединен с третьим стробирующим входом устройства.
    80? tCO ITHs'
SU823380020A 1982-01-05 1982-01-05 Резервированное запоминающее устройство SU1034208A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823380020A SU1034208A1 (ru) 1982-01-05 1982-01-05 Резервированное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823380020A SU1034208A1 (ru) 1982-01-05 1982-01-05 Резервированное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1034208A1 true SU1034208A1 (ru) 1983-08-07

Family

ID=20991725

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823380020A SU1034208A1 (ru) 1982-01-05 1982-01-05 Резервированное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1034208A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, Авторское свидетельство СССР 478460V кл. Н 05 К 10/00, 1975. 2. Авторское свидетельство СССР №320812, кл.С 06 F 11/00, 1969 (прототип). t . . *

Similar Documents

Publication Publication Date Title
US4819205A (en) Memory system having memory elements independently defined as being on-line or off-line
US4512012A (en) Time-switch circuit
US2853698A (en) Compression system
SU1034208A1 (ru) Резервированное запоминающее устройство
US5434871A (en) Continuous embedded parity checking for error detection in memory structures
SU1387048A2 (ru) Резервированное запоминающее устройство
US3883857A (en) Digit regeneration in two-out-of-five format code systems
SU972599A1 (ru) Запоминающее устройство с блокировкой неисправных чеек
SU881875A2 (ru) Резервированное запоминающее устройство
SU1129658A1 (ru) Резервированное запоминающее устройство
SU1569843A1 (ru) Многопроцессорна вычислительна система
US3585377A (en) Fail-safe decoder circuits
SU1083234A1 (ru) Устройство дл тестового контрол пам ти
SU783857A2 (ru) Запоминающее устройство с автоматическим восстановлением работоспособности
SU476605A1 (ru) Запоминающее устройство с автономным контролем
RU1805497C (ru) Многоканальное запоминающее устройство
RU2022342C1 (ru) Устройство для реконфигурации многомашинного вычислительного комплекса
SU1510013A1 (ru) Запоминающее устройство с автономным контролем
SU1513526A1 (ru) Резервированное запоминающее устройство
SU608277A1 (ru) Резервированное устройство
JPH023196A (ja) 高信頼性メモリ素子
SU1640745A1 (ru) Резервированное запоминающее устройство
RU2028677C1 (ru) Запоминающее устройство с динамическим резервированием
SU1278984A1 (ru) Резервированное запоминающее устройство
SU1317483A1 (ru) Многоканальное мажоритарно-резервированное запоминающее устройство