SU1513526A1 - Резервированное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, в которых используетс  мажоритарное резервирование на уровне  чеек пам ти. Цель изобретени  - повышение надежности устройства. Устройство содержит блок 1 пам ти,  чейки которого раздел ютс  на четыре сегмента, регистр 2 адреса, выходной регистр 3, формирователь 4 сигнала ошибки, формирователь 5 старших разр дов адреса, блок 6 управлени , блок 7 коммутаторов, блок 8 счетчиков дефектных  чеек пам ти, формирователь 9 сигнала запроса. В устройстве контролируетс  состо ние трех рабочих четвертей блока 1 пам ти, фиксируютс  ошибки в "смежных" адресах и замещаетс  резервной четвертью на часть блока 1 пам ти, в которой число дефектных  чеек пам ти превышает допустимое значение. 4 ил., 2 табл.

Description

315

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, в которых используетс  мажоритарное резерви- рование на уровне  чеек пам ти.

Цель изобретени  - повьппение надежности устройства.

На фиг. 1 представлена структзФ- на  схема предлагаемого устройства; на фиг. 2 - стрзтстурна  схема формировател  старших разр дов адреса; на фиг. 3 - структурна  схема блока счетчиков дефектных  чеек пам ти; на фиг. 4 - структурна  схема блока управлени  о

Устройство (фиг..1) содержит блок 1 пам ти, регистр 2 адреса, выходной регистр 3, формирователь 4 сигнала ошибки, формирователь 5 старших разр дов адреса, блок 6 управлени , . блок 7 коммутаторов, блок 8 счетчиков дефектных  чеек пам ти, формирователь 9 сигнала запроса. Устройство имеет адреснь.гй вход 10, информационный вход 11, вход 12 запуска, первый 13 и второй 14 входы задани  режима, тактовый вход 15, И1 орма- ционный выход 16, выход 17 Неисправные разр ды, выход 18 Включе- ние резерва, выход 19 Разрешение считывани , выход 20 Ошибка, вы- ход 21 Запрос.

Блок 7 содержит.первый 22 и второй 23 коммутаторы. Формирователь 9 сигнала запроса содержит первый 24 и второй 25 элементы И, Элемент ИЛИ 26 первый 27 и второй 28 элементы задержки . ,

Формирователь 4 сигнала -ошибки содержит группу элементов НЕ 29, первый 30 и второй 31 элементы И, элемент ИЛИ 32, первый 33 и второй 34 элементы задержки, элемент НЕ 35 и триггер 36.

Формирователь 5 старших разр дов адреса имеет информационный вход 37, установочные входы 38 и 39, счетный 40 и стробируюгщй 41 входы и выходы 42 и 43,

Блок 6 управлени  имеет входы 44- 50 и выходы 51-62. Влок 8 имеет вход

0 5

0

5

5

0

5

0

группы элементов И, элементы ИЛИ 81 и 82 и элемент НЕ 83.

Блок 8 (фиг. 3) содержит первый 84 и второй 85 регистры ошибок, первый 86, второй 87 и третий 88 регистры сдвига, первый 89, второй 90 и третий 91 счетчики ошибок, группы элементов ИЛИ 92, элемент И-НЕ 93, первый 94, второй 95 и третий 96 элементы И.

Блок 6 управлени  (фиг, 4) содержит счетчик 97, первый 98 и второй 99 дешифраторы, первый 100, второй 101 и третий 102 триггеры, формирователь 103 импульсов, элементы И 104-111, элементы ИЛИ 112-123, элементы 124-136 задержки.

Блок 1 пам ти имеет емкость, пре- вьш1аюсгу10 в четыре раза необходимую дл  работы устройства. С помощью формировател  5 происходит адресаци  необходимой четверти блока 1. Первоначально нулева  четверть блока 1  вл етс  резервной,. а перва , втора  и треть  используютс  в качестве рабочих Причем в  чейках пам ти рабочих четвертей с адресами, отлкча- юшдмис  двум  старишми разр дами, хран тс  одинаковые данга-ге. В нулевой резервной четверти хранитс  ин- формаци  о наличии ошибок в смежных (отличшогаихс  двум  старшими разр дами адреса)  чейках пам ти рабочих четвертей блока 1. Дл  этого достаточно по три разр да в каж,п;ой  чейке пам ти резервной четверти. Единичное значение разр да указывает - на наличие хот  бы одного неработоспособного разр да в  чейке пам ти соответствующей четверти.

Блок 8 осзпцествл ет проверку считанной из блока 1 пнфор мации, производит подсчет неисправных разр дов по кащюй четверти, выдает формирователю 5 номер резервной, а в дальнейшем, и неисправной четверти блока 1.

Устройство может работать в четырех режимах (табл. 1),

Т а б л и ц а 1

63-70 и вькоды 71-74.

Формирователь 5 старших разр дов адреса (фиг. 2) содержит регистр 75, счетчик 76, блок 77 сравнени , им- фратор 78, первую 79 и вторую 80

55

5

Запись. Данный режим работы задаетс  единичным сигналом на входе 13 и нулевым сигналом на входе 14 устройства. На третьем выходе дешифратора 98 блока 6 управлени  присут ствует единичный сигнал, который открывает элемент И 106, Триггер 101 находитс  в единичном состо нии, поэтому группа 79 элементов И формировател  5 старших разр дов адреса открыта. При нулевом состо нии регистра 75 состо ние выходов 43 формировател  5 определ етс  состо ние счетчика 76, иначе состо ние счетчика 76, совпадающее с содержимьм регистра 75, замещаетс  кодом 00 на выходе 43 формировател  5. На управл ющий вход блока 7 с входа 14 устройства поступает нулевой сигнал, следовательно, на информационный вх блока 1 будет поступать информаци  с информационного входа 11 устройства . По входу 10 поступает код адреса , а по входу 11 - информаци  дл  записи.

С приходом на вход 12 импульса зпуска адрес запоминаетс  в регистре 2 адреса и в нулевое состо ние устанавливаютс  счетчик 76, регистры 3, 84 и 88, триггеры 36 и 102. Импульс запуска поступает через открытый элемент И 106, элементы ИЛИ 113,117 и 119, элемент 136 задержки на вход 40 формировател  5 старших разр дов адреса и переключает счетчик 76 в состо ние 01, на выходе 43 формировател  5 устанавпивазотс  старшие разр ды кода адреса. Импульс запуск с выхода элемента ИЛИ 117 через элемент 135 задержки, который- задает врем  формировани  старших разр дов кода адреса, и элемент ИЛИ 123 с выхода 54 блока 6 управлени  постзша- ет на управл ющий вход блока 1. При этом происходит запись информации с информационного входа 11 устройства по адресу, соответствующему поданному на адресные входы блока 1 кода адреса от регистра 2 и формировател 5 старших разр дов адреса.

I

После завершени  первого цикла записи происход т аналогично последовательно второй и третий циклы запи- 55 си, определ емые элементами.129 и 130 задержки. При этом счетчик 76 пере- . кпючаетс  соответственно в состо ни  10 и 11, формирователь 5 фосыиг

рует старшие разр ды кода адреса и информаци  с входа 11 ;записьшаетс  в соответствующие смежные  чейки рабочих четвертей блока пам ти. На этом режим Запись заканчиваетс . Считывание. Данный режим работы задаетс  нулевыми сигналами на входах 13 и 14 устройства. На первом выт ходе дешифратора 98 блока 6 управлени  присутствует единичный сигнал, который через элемент ШШ 112 открывает элемент 104, и триггер 101 находитс  в единичном состо нии, поэтому группа 79 элементов И формировател  5 старших разр дов адреса открыта . При нулевом состо нии регистра 75 состо ние выходов 43 формирова- тел  .5 определ етс  состо нием счетчика 76, иначе состо ние счетчика 76, совпадающее с состо нием регистра 75, замещаетс  кодом 00 на выходе 43 формировател  5. . В блрк 1 любым способом записываетс  информаци , причем в каждых трех смежных адресах рабочих четвертей информаци  одинакова-.

0

5

С

5

0

5

По входу 10 поступает код адреса. С приходом на вход 12 импульса запуска адрес запоминаетс  в регистре 2 адреса и устанавливаютсй в нулевое состо ние счетчик 76, регистры 3,84- 88 и триггеры 36 и 102. Импульс запуска поступает через открытый элемент И 104, элементы РШИ 115 и 119 на вход 40 формировател  5 старших разр дов адреса и переключает счетчик 76 в состо ние 01. Аналогично, как и в режиме записи, на выходе формировател  5 формируютс  старшие разр ды кода адреса, после чего через интервал времени, определ емьй элементом 132 задержки, с выхода 53 блока 6 -управлени  на управл ющий вход блока 1 поступает сигнал разрешени  считывани . При этом происходит считывание ранее записанной информации по адресу, собтветствутощему поданному на адресные входы блока 1 адреса от регистра 2 и формировател  5, Считанна  информаци  записываетс  в регистр 3, каждый разр д которого представл ет собой, например , двухразр дный счетчик. В зависимости от содержимого считанной информации младший разр д каждого двухразр дного счетчика переключаетс  или не перекшочаетс .

После завершени  первого цикла считывани  из.блока 1 происходит повторное обращение к нему через интервал времени, задаваемый элементом 124 задержки блока 6 управлени . При этом счетчик 76 переключаетс  в состо ние 10, на выходе 43 формировател  5 формируетс  очередной номер четверти и по сигналу разрешени  считывани  с выхода 53 блЬка 6 управлени  из смежной  чейки блока 1 сосчитываетс  информаци , котора  поступает на входы регистра 3.

Далее возможны два варианта функционировани  устройства.

1, Информаци  при первом и втором обращении совпадает, В этом случае после второго обращени  на каждом из младших разр дов двухразр дных счетчиков регистра 3 устанавливаетс  состо ние логического О. Этот сигнал от всех разр дов регистра 3 поступает на информационные входы формировател  4 сигнал.а ошибки, далее через группу 29 элементов НЕ на входы элемента И 30. По истечении времени, превьшхающего врем  выработки информации , из блока 1 на зтфавл юг ий вход формировател  4 поступает сигнал с выхода 62 блока 6 управлени , который вызьшает срабатьшание элемента И 30. Сигнал совпадени  через элемент ИЛИ 32 выдает на выход 19. сигнал Разрешение считывани  информации , котора  устанавливаетс  после второго обращени  на старших разр дах двухразр дных счетчиков регистра 3, соединенных с информационным выходом 16. Поскольку эта информаци , проверенна  сравнением при считьшании из двух четвертей блока 1, признаетс  истинной, она может быть использована процессором (не пока10

15

20

25

30

35

40

де 19 не по вл етс  сигнал Разрешение считывани  о На вход элемент та И 31 через элемент НЕ 35 подает единичный сигнал. После подачи на другой вход элемента И 31 задержан ного на элементе 34 задержки сигна ла с выхода 62 блока 6 управлени  элемент И 31 срабатывает и вызьшае переключение триггера 36, в резуль те чего на выходе 20 устанавливает сигнал Ошибка. Этот сигнал подае с  на вход элемента И 109 блока 6 разрешает третье обращение к блоку так как на другой вход элемента И подаетс  сигнал запроса с выхода элемента 125 задержки. Аналогично счетчик 76 переключаетс  в состо н 11, на выходе 43 формировател  5 формирзтотс  старшие разр ды кода а реса и по сигналу разрешени  счить ни  с выхода 53 блока 6 управлени  из смежной  чейки блока 1 сосчит ваетс  информаци , котора  на выходы регистра 3 и вызьгоает ср батывание двухразр дных счетчиков, в результате чего на их старших ра р дах и информационном выходе 16 у ройства устанавливаетс  информаци  соответствующа  истинной по мажори тарному принципу. После задержки н врем  считывани  при третьем обращ нии, определ емое элементом 33 задержки формировател  4 сигнала оши ки, через элемент 32 ИЛИ на выходе по вл етс  сигнал Разрешение счит вани , по которому установивша с  на информационном выходе 16 информ ци  Может быть использована процес сором. Наличие на выходе 20 сигнал Ошибка после второго обращени - обеспечивает оператору информацию наличии неисправности в одной из трех четвертей бпока 1, а состо ни

зан), Сигнал с выхода 19 поступает а 45 информации на выходе 17 позвол ет

вход 38 формировател  5 старших раз- - р дов адреса, обнул   счетчик 76, Это не вли ет на работу устройства.

2, Информаци  при первом и втором обращени х не совпадает в одном или нескольких информационных разр дах, что  вл етс  признаком неисправности блока 1. При этом после второго обращени  на выходах младших разр дов соответствз/ющих двухразр дных счетчиков регистра 3 устанавливаетс  логи1теска  1. После подачи сигнала с выхода 62 блока 6 управлени  элемент И 30 не срабатывает и на выхо-

50

55

локализовать ошибку с точностью до разр да. Обнуление счетчика 76 сиг налом .с выхода 19 не вли ет на работу устройства. На этом режим счи тывани  заканчиваетс .

Контрольное считывание. Данный жим функционировани  .устройства за етс  процессором в паузах между об ращени ми к устройству. Режим може задаватьс  многократно в различных по длительности паузах до переключ ни  резерва, В этом рело-гме провод  анализ состо ни   чеек паг-иттн рабо

0

5

0

5

0

5

0

де 19 не по вл етс  сигнал Разрешение считывани  о На вход элемент- та И 31 через элемент НЕ 35 подаетс  единичный сигнал. После подачи на другой вход элемента И 31 задержанного на элементе 34 задержки сигнала с выхода 62 блока 6 управлени  элемент И 31 срабатывает и вызьшает переключение триггера 36, в результате чего на выходе 20 устанавливаетс  сигнал Ошибка. Этот сигнал подаетс  на вход элемента И 109 блока 6 и разрешает третье обращение к блоку 1, так как на другой вход элемента И 109 подаетс  сигнал запроса с выхода элемента 125 задержки. Аналогично счетчик 76 переключаетс  в состо ние 11, на выходе 43 формировател  5 формирзтотс  старшие разр ды кода адреса и по сигналу разрешени  считьта- ни  с выхода 53 блока 6 управлени  из смежной  чейки блока 1 сосчитываетс  информаци , котора  на выходы регистра 3 и вызьгоает срабатывание двухразр дных счетчиков, в результате чего на их старших разр дах и информационном выходе 16 устройства устанавливаетс  информаци , соответствующа  истинной по мажоритарному принципу. После задержки на врем  считывани  при третьем обращении , определ емое элементом 33 задержки формировател  4 сигнала ошибки , через элемент 32 ИЛИ на выходе 19 по вл етс  сигнал Разрешение считывани , по которому установивша с  на информационном выходе 16 информаци  Может быть использована процессором . Наличие на выходе 20 сигнала Ошибка после второго обращени - обеспечивает оператору информацию о наличии неисправности в одной из трех четвертей бпока 1, а состо ние

информации на выходе 17 позвол ет

локализовать ошибку с точностью до разр да. Обнуление счетчика 76 сигналом .с выхода 19 не вли ет на работу устройства. На этом режим считывани  заканчиваетс .

Контрольное считывание. Данный режим функционировани  .устройства задаетс  процессором в паузах между обращени ми к устройству. Режим может задаватьс  многократно в различных по длительности паузах до переключени  резерва, В этом рело-гме провод тс  анализ состо ни   чеек паг-иттн рабочих четвертей блока Т, подсчет каждо четверти числа  чеек пам ти с неработоспособными разр дами и замещение резервной четвертью той части блока 1, число отказавших  чеек которой превьшшет заданное значение. Апго- ритм Ёы влени  отказавших  чеек рассмотрен на примере анализа трех одноразр дных слов.. Дп  этого необходимо иметь три узла сравнени . На первом узле сравниваютс  второе и третье слова, на втором узле первое и третье слова, на третьем узле первое и второе слова; Если два слова равны, то на выходе узла будет нуль, иначе -единица. Решение о правильности информации принимаетс  по мажоритарному пришщпу, т.е. если прин ты три единицы или дв е единицы и нуль, то правильна  информаци  - единица; или если прин то три нул  или два нул  и единица, то правильна  информаци  - нуль (табл. 2).

При правильном приеме всех трех слов (наборы О и 7) все узлы сравнени  вьщают нули. В этом случа информаци  не инвертируетс . Код 000 свидетельствует об отсутствии ошибок.

В качестве устройства сравнени  можно использовать счетный триггер, на который информаци  поступает последовательно Дп  многоразр дных слов анализ ведетс  аналогично.

В режиме Контрольное, считывание на вход 13 поступает нулевой сигнал, а на вход 14 - единичный.

1352610

В табл. 2 представлены все возможные случаи приема инфopмг лц и. Если в каком-либо слове есть ошибка, то на выходе того узла.сравнени , на который не поступило это слово, будет

нуль, а на выходах других узлов сравI

нени  - единица. Проинвертировав информацию с выходов узлов сравнени , 0 получают распределительный код но- мера того слова, в котором бьша

ошибка. Например, при наборе 110

I

неправильно прин то третье слово.

При попарном сравнении слов узел сравнени  первого и второго слов выдает нуль, а остальные уз лы Сравнени  выдают единицы. Проинвертировав данную информацию, получают код 001, что свидетельствует об ошибке в третьем слове. Аналогично вы вл ютс  ошибки и в других случа х (наборы 1-5).

15

0

I

Таблица2

Не инвертируетс 

На информационный вход блока 1 поступает информаци  с выхода регистра 85 ошибок. Поскольку данный режим возможен до переключени  резерва, то регистр 75 находитс  в состо нии 00, и информаци  на выходе 43 формировател  5 соответствует состо нию счетчика 76. На регистр 2 по входу 10 поступают адреса обралцени  от процессора к  чейкам блока 1 по счи- тьгоанию, причем пор док их поступлени  может быть как последовательный, так и произвольный. На втором выходе дешифратора 98 блока 6 управлени 

111513526

присутствует единичный сигнал, прч

этому открыт элемент И 105, Счетчик 97 и триггер 1-00 наход тс  в нулевом состо нии,

С приходом импульса запуска на вход 12 устройства в регистр 2 записываетс  адрес обращени , устанавливаютс  счетчик 76, регистры 3, 84-88 и триггеры 36 и 102. Импульс запуска через открытый элемент И 105, элемент РШИ 116 поступает на вход счетчика 97 и переключает его в состо ние 01. На втором выходе дешифратора 99 находитс  сигнал логической 1, который поступает на один из входов элементов ИЛИ 121 и 122. Следовательно , на выходах 57 и 58 присутствуют единичные сигналы, которые разрешают запись информации соответственно в регистры 87 и 88 сдвига. С выхода элемента ИЛИ 116 импульс запуска поступает на вход элемента ИЛИ 115, Аналогично, как и в режиме Считывание, происходит считывание информации, при этом формирователь 5 выдает код 01.

Считанное из первой рабочей четверти блока 1 слово записьшаетс  в регистры 87 и 88, так как в них разрешаетс  запись.

Через некоторое врем , определ е-с мое элементом 126 задержки, происходит повторное считывание информации. При этом счетчик 97„ переключаетс  в состо ние 10, на выходах 55 и 58 присутствуют единичные сигналы, формирователь 5 формирует код 10, и слово, считанное из второй рабочей четверти блока 1, поступает на счетные входы регистров 86 и 88 сдвига, в которые разрешена запись.

Аналогично происходит третье обращение к блоку 1 через врем , определ емое элементом 127 задержки. При этом счетчик 97 переключаетс  в состо ние 11, на выходах 55 и 57. присутствуют единичные сигналы, формирователь 5 формирует код 11, и слово, считанное из третьей рабочей четверти блока 1, постзшает на счетные входы регистров 86 и 88. С выхода элемента 127 задержки импульс запуска постзшает на второй управл ющий вход триггера 102, переключает его в единичное состо ние, открьгоа  элемент И 110.

Через некоторое врем , определ - элементом 128 задержки, проис12

ходит четвертое .ооращение к блоку 1. При этом счетчик 97 перекшочаетс  в состо ние 00, на выходе 60 присут- ствует единичный сигнал, формирователь 5 формирует код 00, и слово, считанное из резервной четверти блока 1, записываетс  в регистр 84, и через группу 92 элементов ИЛИ в ре

гистр 85. Единица на выходе 60 блока 6 управлени  хранитс  до тех пор, пока не обнулитс  триггер 102 очередным импульсом запуска.

Следовательно, в регистре 86 сдвига поразр дно сравниваетс  информаци  при втором и третьем считывании, |В регистре 87 сдвига при первом и третьем считывании, в регистре 88 сдвига - при первом и втором считы вании . В регистры 84 и 85 ошибок заноситс  информаци  об оп ибках.

После записи в регистры 84 и 85 информации, определ емой элементом 133 задержки, импульс запуска через

элемент ИЛИ 118 поступает на вход триггера 100 и переключает его в единичное состо ние. При этом открываетс  элемент И 111 и тактовые импульсы с входа 15 устройства поступают на выход 70 блока 6 управлени . Элемент 133 за.держки должен быть выбран так, чтобы элемент И 111 открывалс  в момент паузы между двум  соседними тактовыми импульсами.

. Мпадшие разр ды регистров 86-88 сдвига поступают на соответствующие входы элементов И 94-96 и на входы элемента И-НЕ 98.

Из табл. 2 следует, что после по-

парного сравнени  слов информаци  инвертируетс , кроме наборов О и 7. В устройстве информаци  с регистров 86-i88 считываетс  с инверсных выходов . При коде 111 элемент И-НЕ 98

.вырабатывает нуль и закрьщает элементы И 94-96, На выходе элементов И 94- 96 получаетс  код 000, т.е. информаци  не инвертируетс . При любом другом коде на выходе регистров 86-88

сдвига элемент И-НЕ 98 вырабатывает 1, и информаци  через элементы И 94-96 проходит без изменений.

Информаци , котора  снимаетс  с инверсных выходов регистра 84 ошибок,

поступает на четвертые; входы соответствующих элементов И 94-96, наличие О на любом инверсном выходе регистра 84 свидетельствует о том, что в соответствующей четверти блока 1 по

ны ошибки, которые уже учтены в соответствующем счетчике 89,90 или 91 ошибок и повторно их учитывать не на- g до. Поэтому О с инверсного выхода регистра 84 закрывает соответствующий элемент И 94, 95 или 96, Единида с инверсного выхода регистра 84 разрешает прохождение информации об ошиб-10 ках через соответствующий элемент И 94,95 или 96. Прохождение информации через элементы И 94-96 разрешаетс  по тактовому импульсу с входа 70

сных выходах регистров 86-88 сдвига свидетельствует о том, что в дальнейшем элемент И-НЕ 98 будет закрывать элементы И 94-96, и счетчики 89-91 не измен ет своего состо ни , Поэтому можно закончить контроль блока 1 по данному адресу. Элемент И 24 выдает 1, С переключением сигнала на входе 50 блока 6 управлени  из нулевого состо ни  в единичное формирователь 103 импульса вырабатывает одиночньй

импульс, которьш через элемент блока 8, который поступает на вторые 15 ИЛИ 118 поступает на счетный вход

триггера 100 и переключает его в нулевое состо ние, которое запрещает вьщачу тактовых импульсов на выход 70, а также через элемент ИЛИ 123 20 поступает на выход 34, после чего прибавл ет единицу к содержимому со- осуществл етс  запись содержимого ответствующего счетчика 89,90 или 91 регистра 85 через блок 7 в резервную ошибок. При по влении первой едини- четверть блока 1, так как формиро- цы на каждом выходе элементов И 94-96 ватель.5 выдает код 00 на выходе рна записываетс  через группу 92 эле, 25 43, По окончании записи информации ментов ИЛИ в соответствующий разр д i

входы элементов И 94-96с

Таким образом, на выходе элементов И 94-96 находитс  либо код 000, либо на одном из выходов 1, котора 

в резервную четверть блока .1 на выходе 21 устройства по вл етс  сигнал Запрос, который оповещает процессор о том, что устройство готово при- 30 н ть следующий адрес в регистр 2 и обработать запрос в одном из режимовс В дальнейшем при обращении в ре- Контрольное считывание по

регистра 85 ошибок. Запись в регистр 85 разрешена, так как выход 60 блока 6 управлени  находитс  в единичном состо нии.

После анализа младших разр дов регистров 86-88, определ емого элементом 134 задержки по тактовому

в резервную четверть блока .1 на выходе 21 устройства по вл етс  сигнал Запрос, который оповещает процессор о том, что устройство готово при- 30 н ть следующий адрес в регистр 2 и обработать запрос в одном из режимовс В дальнейшем при обращении в ре- Контрольное считывание по

жиме

этому же адресу используетс  инфор- сигналу,.-поступающему на вход 66 бло- 35 .Ц резервной четверти блока 1, ка 8, происходит сдвиг содержимого

Счетчики 89-91 провод т подсчет

ошибок, обнаруженных в трех рабочих

четверт х блока 1, При достижении карегистров 86-88 в сторону младшего разр да. После этого осуществл етс  анализ очередной группы младших разр дов регистров 86-88 сдвига по так- 40 ким-либо счетчиком определенного

товому импульсу с выхода 70 блока 6 управлени .

Дл  повышени  производительности устройства используетс  формирователь 9 сигнала запроса. По окончании переключени  триггера 100 в единичное состо ние единичный сигнал с . выхода 60 блока 6 управлени , задержанный на элементе 27 задержки, поступает на первые входы элементов И 24 и 25, При наличии кода 111 на пр мых выходах регистра 84 ошибок отсутствует необходимость анализи- ровать информацию об ошибках, так ка во всех трех рабочих четверт х блока 1 ранее в режиме Контрольное считывание уже обнарз жены ошибки, , и они учтены в счетчиках 89-91. В этом элемент И 25 вьздаат 1,

сных выходах регистров 86-88 сдвига свидетельствует о том, что в дальнейшем элемент И-НЕ 98 будет закрывать элементы И 94-96, и счетчики 89-91 не измен ет своего состо ни , Поэтому можно закончить контроль блока 1 по данному адресу. Элемент И 24 выдает 1, С переключением сигнала на входе 50 блока 6 управлени  из нулевого состо ни  в единичное формирователь 103 импульса вырабатывает одиночньй

триггера 100 и переключает его в нулевое состо ние, которое запрещает вьщачу тактовых импульсов на выход 70, а также через элемент ИЛИ 123 поступает на выход 34, после чего осуществл етс  запись содержимого регистра 85 через блок 7 в резервную четверть блока 1, так как формиро- ватель.5 выдает код 00 на выходе 43, По окончании записи информации

в резервную четверть блока .1 на выходе 21 устройства по вл етс  сигнал Запрос, который оповещает процессор о том, что устройство готово при- н ть следующий адрес в регистр 2 и обработать запрос в одном из режимовс В дальнейшем при обращении в ре- Контрольное считывание по

жиме

уровн  этот счетчик вьфабатывает единичный сигнал. Следовательно, на вы- ходе 71 блока 8 находитс  либо код 000, либо в одном из разр дов при45- сутствует единичный сигнал. При наличии на входе 37 формировател  5 кода , отличного от 000, элемент 82 IfflH вьщает единичный сигнал, который открывает регистр 75, На входе шифра50 тора 78 присутствует распределительный код номера неисправной четверти блока 1, который после шифрации записываетс  в регистр 75, Выход элемента ИЛИ 82 подключен к выходу 18

55 устройства и  вл етс  сигналом Включение резерва, который сообщает процессору о том, что в работу устройства включена резервна  четверть блока пам ти, в которую необходимо запи-

151513526

сать информацию содержащуюс  в ра- на четвертый вход 41 формироватап  5

бочих четверт х блока пам ти.

В дальнейшем в режимах Запись и

поступает нулевой сигнал, Следоваг.; тельно, код на выходе 43 формировател  5 определ етс  состо нием счетчика 76, т.е последовательно вьща- юте  коды 01, 10 и при необходимости 11. Таким образом, считьгеаетс  информаци  из смежных  чеек

Считьшание блок 77 сравнени  посто- g  нно сравнивает содержимое регистра 75 и счетчика 76, Если коды не равны, то блок 77 сравнени  вырабатывает 1 и информаци  со счетчика 76 передаетс  на выход 43 формировател  5. При 10 пам ти, в которых содержитс  одина- их совпадении формирователь 5 выдает кован информаци 

код 00, при .этом выбираетс  резерв- По вившийс  на выходе 19 сигнал на  четверть .блока 1 вместо неисправ- Разрешение считывани  поступает на ной четверти, заказанной регистром 75. вход 38 формировател  5 дл  установ- Послё включени  резервной четверти .15 ки счетчика 76 в нулевое состо ние.

блока 1 пам ти в работу устройства режим Контрольное считывание не примен етс  до полного восстановлени  устройства..

Контрольна  запись. При по влении на выходе 18 устройства сигнала Включение резерва.необходимо в ре- .нервную четверть записать информацию содержащуюс  в рабочих четверт х блока 1. При наличии данной информации на внешних запоминающих устройствах (не показаны) восстановить информа- ц ю можно в режиме Запись. Если :же такой возможности не предоставл етс  (например, в пам ти -хран тс  результаты промежуточных операций), то.эту информацию.можно сосчитать из первой, второй и третьей четвертей блока 1 в режиме Считывание, а затем перезаписать ее в две рабочих и резервную четверти в режиме Запись Дл  осуществлени  данной операции используетс  режим Контрольна  запись.

Б-данном режиме на входы 13 и 14 устройства поступают единичные сигналы , на вход 1.0 - очередной адрес На информационный .вход блока 1 поступает информа1.1  .с первого выхода ре .гистра 3. На четвертом выходе дешифратора 98 блока управлени  находитс  единичный сигнал, который открывает элементы И 104,107 и 108.

С приходом импульса запуска на вход 12 устройство сначала, работает аналогично, как и в режиме Считывание , при этом происход т два или три

такта считьгоани  и на первом выходе ре- 55ресный вход которого соединен с первым

гистра 3 устанавливаетс  правильна  ин-выходом формировател  старших разр формаци .Однако импульс запуска черездов адреса, вход Запуск блока употкрытый элемент И 108 переключаетравлени , первый установочный вход

триггер 102 в нулевое состо ние, иформировател  старших разр дов адрепоступает нулевой сигнал, Следоваг.; тельно, код на выходе 43 формировател  5 определ етс  состо нием счетчика 76, т.е последовательно вьща- юте  коды 01, 10 и при необходимости 11. Таким образом, считьгеаетс  информаци  из смежных  чеек

пам ти, в которых содержитс  одина- кован информаци 

а также на вход 44 блока 6 управлени , где проходит через открытый элемент И 107 и организует работу устройства аналогично, как и в режиме Запись, при этом триггер 101 переключаетс  в единичное состо ние. В блоке 1 записываетс  информаци  в две рабочие и резервну1о четверти с первого выхода регистра 3. По окончании: записи информации аналогично происходит восстановление информации по следующим адресам. После восста- новлени  информации режим Контрольна  запись не используетс . Следовательно , в дальнейшем при наличии сигнала Включение резерва устройство может работать только з режимах Запись и Считывание о

Таким образом, предлагемое устройствЬ позвол ет контролировать состо ние рабочих чет вёртей блока пам ти , фиксировать О1.шбки в смежных адресах и замещать резервной четвертью ту часть блока пам ти, число отказавших  чеек пам ти которой пре- вьшает допустимое значение.

Claims (1)

1. Формула изобретени 

   Резервированное запомршающее устройство , содержащее блок пам ти, регистр адреса, выходной регистру, формирователь сигнала ошибки, формирователь старших разр дов адреса и

   блок управлени , причем информйци- онный вход регистра адреса  вл етс  адресным входом устройства, выход регистра адреса подключен к первому  д- ресному входу блока пам ти, второй ад17

   са, управл ющие входы регистра адрес и выходн ого регистра и установочный вход формировател  сигнала ошибки объединены и  вл ют  входом запуска устройства, первый и второй входы задани  режима и тактовый вход блока управлени   вл ютс  одноименными входами устройства, информационньм вход блока пам ти подключен к информационному входу выходного регистра, первый выход которого  вл етс  информационным вькодом устройства, второй выход выходного регистра подключен к информагщонному входу формировател  сигнала ошибки И  вл етс  выходом Неисправные разр ды устройства, первый выход формировател  сигнала ошибки  вл етс  выходом Разрешение считывани  устройства ,и соединен- с вторым, установочным вхо дом формировател  старших разр дов адреса и входом Разрешение счить - вани  блока управлени , второй выход формировател  сигнала  вл етс  выходом Ошибка устройства и соединен с входом Ошибка блока управлени , первый, второй и третий выходы блока управлени  соединены соответственно со счетным, входом формировател  старших разр дов адреса, входами задани  режима и обращени  блока пам ти, четвертый выход блока управлени  подключен к синхронизирующему входу формировател  сигнала ошибки, отличающеес  тем что, с целью повьш1ени  надежности устройства, в негр введены блок счетчиков дефектных  чеек пам ти, блок коммутаторов и формирователь сигнала запроса, причем выход блока

   13526

   пам ти подключен к информационному входу блоков счетчиков дефектных  чеек пам ти, выходы с первого по четвертый которого подключены соответственно к первому и второму информационным входам формировател  сигнала запроса, первому информационному входу блока коммутаторов и

   10 информационному входу формировател  старших разр дов, стробирующий вход которого соединен с п тым выходом блока управлени , второй выход формировател  старших разр дов адреса

   15  вл етс  выходом Включение резерва

   устройства, первьй выход выходного регистра соединен с вторым информационным входом блока коммутаторов, третий вход которого  вл етс  ин20 формационным входом устройства, выход блока коммутаторов подключен к. информационному входу блока пам ти, первый и второй управл ющие входы блока коммута;торов соединены соот25 ветственно с первым и вторым входами задани  режима устройства, установочный вход вход управлени  сдвигом , вход разрешени  приема информации и тактовый вход блока счетчиков - 30 дефектных  чеек пам ти соединены соответственно с входом запуска устройства , шестым, седьмым и восьмым выходами блока управлени , первый выход формировател  сигнала запроса

   35  вл етс  выходом Запрос устройст- ва, второй выход и управл ющий вход формировател  сигнала запроса соединены соответственно с входом Разрешение запроса блока управлени  и

   40 восьмым выходом блока управлени .

   Фпi