SU1594610A1 - Устройство дл контрол блоков пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  функционального диагностировани  запоминающих устройств (ЗУ) и, в частности, дл  контрол  больших интегральных схем (БИС) ЗУ на этапе их изготовлени  и эксплуатации. Цель изобретени  - повышение надежности устройства. Устройство содержит блок сравнени , счетчики адресов, строк и зон тест-программы, мультиплексоры, сумматоры, преобразователи кодов, сумматоры по модулю два, регистры, триггеры и генератор синхроимпульсов. Генерируема  устройством тест-программа при минимальной длине способна вы вл ть любые статические дефекты ЗУ (в частности БИС ЗУ), обусловленные взаимным вли нием  чеек в матрице запоминающих элементов, если число взаимно вли ющих  чеек не превышает трех. 1 ил., 2 табл.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  функционального диагностировани  запоминающих устройств (ЗУ).

Цель изобретени  - повышение надежности устройства.

На чертеже изображена структурна  схема устройства дл  контрол  блоков пам ти.

Устройство в процессе,работы под- клю чаетс  к блоку 1 контролируемой пам ти.

Устройство содержит блок 2 сравнени , имеющий выход 3, генератор 4 синхроимпульсов, счетчик 5 адресов,

первый 6, второй 7 и третий 8 мультиплексоры , первый триггер 9, счетчик 10 строк тест-программы, счетчик 11 зон тест-программы, сумматор 12 по модулю два, второй триггер 13, первый 14, второй 15 и третий 16 cyMt-ia- торы, первый 17 и второй 18 регистры, первый 19 и второй 20 преобразователи кодов, блок 21 сумматоров по модулю два.

Блок 2 содержит блок 22 поразр дного сравнени , элемент И-ЯЕ 23 и третий триггер 24,

В табл, 1 приведена цифрова  диаграмма работы устройства.

В правой части табл:. 1 дано знаение сигнала на ВЫКОДЕ- сумматора 12 л  каждого состо ни  счетчика 5. осто ни  этого счегчиЕ:а определ ют дрес  чейки пам ти и даны в загоовке .

Табл.1 построена дл  ЗУ объемом 6 четырехразр дных слов.

В табл. 2 приведена таблица ис- ш инности преобразователей 19 и 20.

В левой части табл.2 возможые состо ни  входных векторов, а в равой - соответствующие им выходные

ектора. ,

В качестве преобразователей 19 и

20 используютс  запрограммированное

согласно данным .габл.2 посто нные

запоминающиес  устройства,

Устройство работает следующим 20

образом.

Подача ниакогб потенциала вызывает сброс счетчиков 5, 10 и 11, триггеров 9, 13 и 24, приостановку работы генератора 4, прием в регистр 18 кода,25 равного логарифму от числа d информационных входов блока 1, прием в регистр 17 К1эда а -чис.-:а адрес1 ых входов блока V, Нумер.гци  адресных входов производитс  О - О до а-1 . (Ue- 30 пи сброса на чертеже не показаньО .

Далее производитс  запись тестовых данньгх по всем адресам: блока 1 , после чего происходит чтение информации и сравнение ее с эталоном. За- тем по всем адресам записываютс  противоположные (ипвеотированные.) тестовые /;анные,, которые также считываютс  и сравниваютс  с эталоном.

,Вид тестовых данных зависит от дО состо ни  счетчиков 11 и 10, которое остаетс  сгабильньм на прот жении описанного цикла работы. По окончании этого цикла содержимое счетчиков измен етс  и работа устройства дз повтор етс ,, но y/se с ины№1 тестовыми данными о

В любом цикле по ка до- :у адресу блока 1 записьшаютс  индивидуальные значени  данных, полна  совокупность которых образует строку тест-прсгран- мы. Номер m пары определ етс  значением счетчика 10. В каждой паре перва  строка содержит пр мые, а втора  -- инвертированные тестовые

данные.

Совокупность строк образует зону

тест-программы,, номер z которой равен значению счетчика 1 1 ,. Счетчик 1 1

способен измен ть . сост; i;-;;;e сг О до п-1, где п - чиачение 11,ан1ых его входе модул  перерасчега,

Счетчик 1(1 измен ет свое 1:о: И ние внутри ка;«дой зоны с- - У цс :г-- ;эскольку .1одулем пересчета гч1 ТЧ( ка 10  вл етс  содержимое СМРТЧК- ка 11.

Таким образом, тecт- lpc  pд:1 a ;: держит п ЗОН; где п а + ci .. а кал, дан зона состоит из г пар строк, i, Z - номер зоны. (Ыулег а  зона H;I- л етс  исключением. В ней сс деркит одна пара строк, причем m О и z -- одновременно,) .

Рассмот1зи -1 уст юйзтпа п. формированию нулевой зонь гест- ш .. граммы.

Мульт иплексот5ом Ь .. служащим д;1  формированр   KOMAHJV-: запкси-чтени Быбираетс  а-н разр,;;:; ;че1- икл } Поскольку в качалькык 1мг;г- ент тгст г р д равен Hy:no,Ha H:-ixo;;e :. у:;ьт пм; сора 6 г:р исутс Г;5у;-т н 1енои :н) п:, ()знача:о11;и1 комаилу загн;;- : . блок .Этот сигж л MvK. ту п/г т -i;: ра,а ю1ций BXC;J, блока , };::.:i ; ; том ДНЯ иости м;н ии) чнл;;- :-;П Hvjieijcjft ::оте п;;к Л ;;а ip ;:1маг; . г,, дение от геж; ;а 1ч;иа - ; ;-п 1 ;г::и;. исстН1ЛЯН ЛИх /акис -. iiripjpr-;;: м ть. Сигн;и: с: Rh;xo;i,a муг ь , г ра 6 nocTviiae i также на зл:; - еит 23, занрепа  работу блока 1: в рч -к записи и ра -ре1 ;а  Б -:теч1  .

18 с вихо.ца сумматора 1- осту;:ч.: i.. вход модул  нересчега гч:е гч;ч:  : i (эпредел   K(: :- H4t:cT)3i.i он Tt--; T--i;p : .-раммь1„

Сумматоры U; к Ь л и,:-;-;;;:;-: .;;: от . ственно из го ;ержи,уго счеч ч;г-.о; j и 11 код числа ал,ресных ,цон, хра- н аинс  и регистре :/. и качь;:ы; ,,, циклах разность отрнцате; ьн;1Я , и на выходах преобразователей и 2и ;;ор шруютс  нули по всем иь;х;ъ ного слова (табл.2),

Мультиплексорами 7 и 8 выС-ираетс нулевой разр д счетчика 5 м его значение передаетс  на вход с- 1матоэа 12. -Нулевой разр д в процессе пересчета адресов счетчиком Ь измен етс  наиболее часто, однако на выходе сумматора 12 сохран етс  посто нный потенциал при любом значении адреса. Этот сигнал передактс  на один из

51

входов блока 21, на другой вход которого поступает нулевой потенгдаал с выхода триггера 9. На информационные входы блока 21 поступают нулевые векторы с выходов преобразователей 19 и 20, что ведет к записи нулей по всем адресам и по всем разр дам блока 1. После этого а-й разр д счетчика 5 устанавливаетс  в единицу, и описанный цикл работы повтор етс , но уже в режиме чтени . При этом прочитанна  информаци  поступает с выхода блока 1 на один из входов блока 22, на другой вход которого посту пают эталонные данные. В случае несовпадени  этих з-начений, хот  бы . по одному информационному разр ду, происходит срабатывание блока 22 и в момент спада сигнала генератора 4 этот факт фиксируетс  в триггер 24, что приводит к останову работы устройства . Стробирование сигнала несовпадени  синхросигналом необходимо дл исключени  ложных срабать заний в мо- мент изменени  состо ни  счетчика 5, которое происходит по фронту синхросигнала .

После того, как закончитс  цикл чтени  и сравнени  по всем адресам, срабатывает триггер 9, а (а-й) разр д счетчика 5 нновь обращаетс  в нуль. Цикл записи повтор етс , но уже с единичными данными, поскольку сигнал с выхода триггера 9, пэступа  на общий вход блока 21, инвертирует все разр ды тестового слова. Таким образом формируютс  первыи две строки табл.1.

По окончании цикла записи-чтени  триггер 9 сигналом с мультиплексора 6 возвращаетс  в нулевое состо ние, задний фронт выходного сигнала триггера 9 воздействует на счетчик 10. Сигнал с выхода переноса счетчика 10 поступает на счетный вход счетчика 11, что ведет к его срабатыванию. Следующие две строки тест-программы формируютс  устройством дл  и (графы 6, 7, табл.1). При этом мультиплексором 7 выбираетс  нулевой -разр д , а мультиплексором 8 - первый разр д счетчика 5. Состо ние этих разр дов ,измен ющеес  от адреса к адре- су, смешиваетс  в сумматоре 12 и передаетс  на вход блока 21, на информационных входах которого по-прежнему сохран ютс  нулевые векторы (графы 1

6

д 0 5

0 , 0

0

о 6

2, табл,1). Следующий импульс с выхода триггера 9 переводит на короткое врем  счетчик 10 в состо ние 1, но тут же следует его сброс, поскольку на входе модул  пересчета присутствует единичный код. Сигнал переноса с выхода счетчика 10 увеличивает содержимое счетчика 11, и устройство переходит к формироваН1-м второй зоны тест-программы () и так далее.

Нулевые данные сохран ютс  на выходах преобразователей 19 и 20 до тех пор, пока содержимое счетчиков 10 и 11 не сравн етс  или не превысит содержимое регистра 17. ЗУ объемом 16 четырехразр днкк слов впервые это происходит в четвертой зоне. Содержимое счетчика 11 п регистра 17 сравниваетс , и на выходе сумматора 16 по вл етс  )1улеаой код. При этом на выходе преобразовател  20 сформи- руетс  шахматный код, что ведет к инвертированию нечетных разр дов тестового слова.

Работа устройства продолжаетс  до тех пор, пока состо ние счетчиков 11 и ;0 не станет рапным п-1 и п-2 со отЕзетствен1го ,после чего происходит сброс этих счетчиков в нуль и установка тр :ггера 13. Нулевой потендиал с выхода триггера 13 останавливает генератор 4.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  блоков пам ти , содержащее счетчик адресов, блок cpaвнe и , первый, второй и третий мультиплексоры, сумматор по модулю два, генератор синхроимпульсов, выход которого  вл етс  синхронизирующим выходом устройства и соединен со стробирующим входом блока сравнени  и счетным входом счетчика адреса,выходы которого  вл ютс  ад- ресньми вь1ходами устройства и соединены с первыми входами мультиплексоров , выход второго мультиплексора подключен к первому входу сумматора по модулю два, одни из информационных входов блока сравнени   вл ютс  информационными входами устройства, вход блока сравнени  подключен к первому входу генератора синхроимпульсов , отличающеес  тем, что, с целью повьшени  надежности устройства, в него введены

   первый и второй триггеры, счетчик строк тест-программы, 1:четчик: зон тест-программы (Гге.рвый ,. второй н третий сумматоры:, первый :{ второй регистры , первый и второй 1реобразоватеи 1н кодов и блок сумматорс а гю модулю два причем выход первого мультиплексора  вл етс  управл ющем в жодом устройства и соединен с; упра,вл юtJ м вхо.цог- блока сравнени  и со с.четным входом первого триггера,, Е;ЫХО,Ц которого подключен к первому управл ющему вхо блока сумматоров по модулю два и . к счетному входу счетчика строк тест- программы, выход которого с т динен с вторым входом второго у.ультмплексорр и первым входом второго сумматора, выход переноса счетчика строк тест- программы соЕщинен со счеткьм входоЫ счетчика зон тест-программы, выход, которого подтслючен к ходу модул  пересчета счетчика строк тест-про- грамь1Ы, первому входу третьего сумматора и второму входу третьего мультплексора j вькод которого соединен с

   0

   вторьп входом сун;-атч)ра пс :- oj;vj :) выход ксггорого (юд/а-мчеи к кг орсм-ч управл ющем у входу блока сукчаг прг по модулю два, выход KOioporo HB,.U: етс  информадионным БЫХ цсм yc i. M ства и соединен с друпп- л инфо;)г-;;:- ционными входами блока срлв; сь:и  , информационные входы блок  суммаго ров по модулю два соединен;:, с -ibixo ми преобразователей кодов, ;-: торых подключены соотвстст Езеимо к ходам второго и третьего cyMssaTopo вторые входы которых соединены с ь ходом первого регистра, вторым нхг. первого мультиплексора и первым - -.У: первого сумматора, ;5торой ;;ход кот рого соединен с выходюм второго Г) гистра, выход первого сумматора ;. к. почен к входу модул  пересмета чика зон тест прогр. J  ъкод ;ер носа которого соедр чен с го триггера J выход которого иодк,ги-1 чей к второму вхс Д;,- генер тора rni. хроимпульсов,

   X - отрииательное значение выходного слова.

   Примечание, х- отрицательные входные вектора, образующиес  на

   выходе cyt jaторов 15 и 16. при вычитании иэ меньшего числа большего.

   Продолжение табл,

   Таблица 2