SU1264243A1 - Запоминающее устройство с самоконтролем - Google Patents

Abstract

Изобретение относитс  к запоминающим устройствам и может быть использовано в запоминающих устройствах с высокой достоверностью функционировани  . Цель изобретени  повьшение быстродействи  устройства. Запоминающее устройство с самоконтролем содержит накопитель, два формировател  адресных сигналов, группу элементов И, два блока анализа и инвертировани , два блока поразр дного опроса, счетчик, вычитакшцш счетчик, элемент И и схему сравнени , информационные выходы накопител  дел тс  на две одинаковые группы и подаютс  через блоки анализа и инвертировани  в пр мом или инверсном виде в зависимости от первого контрольного выхода на блоки поразр дного опроса. Группа контрольных выходов накопител , кроме первого выхода , соединена с входами вычитающего счетчика, первые выходы первого и второго блоков поразр дного опроса соединены соответственно со (Л счетным входом счетчика и вычитающего счетчика, выходы которых соединены с входами схемы сравнени . Данное устройство благодар  блокам анализа и инвертировани  блокам поразр дного опроса и вычитающему счетчику позвол ет повысить быстродействие устройства в два раза. 5 ил.

Description

t

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам (ЗУ), и может быть использовано дл  построени  ЗУ с высокой надежностью работы.

Цель изобретени  - повьшение быстродействи  устройства.

На фиг. 1 представлена структурна  схема ЗУ с самоконтролем; на фиг. 2 - схема блока анализа данных; на фиг. 3 - схема вычитающего счетчика- , на фиг, 4 - схема блока поразр дного опроса (дд  трех разр дов); на фиг. 5 - схема формировател  адресных сигналов,

ЗУ с самоконтролем содержит накопитель 1, разбитый на две зоны: информационную 2 и контрольную 3, формирователи 4 и 5 адресных сигналов, адресные входы 6 устройства, управл ющие входы 7 устройства, контрольные выходы 8лакопител , первую 9 и вторую 10 группы информационных выходов накопител , блоки 11 и 12 анализа данных, блоки 13 и 14 поразр дного опроса с выходами 15 и 16, суммирующий счетчик 17, вычитающий счетчик 18, блок 19. сравнени , элемент И 20 и группу элементов И 21,

Блок 11 (12) анализа образуют сзп маторы 22 по модулю два.

Вычитающий счетчик 18 состоит из триггеров 23 и элементов И-НЕ 24,

Блок 13 (14) поразр дного опроса содержит группы элементов И 25-27, триггеры 28, элемент И 29 и элемент ИЛИ 30.

Формирователь 4 (5) адресных сигналов образуют регистр 31 ад-t реса и дешифратор 32.

Предлагаемое ЗУ работает следующим образом.

По адресу и управл ющим сигналам подаваемым на входы устройства из внешней ЦВМ блоки 4 и 5 осуществл ют выборку соответствующего информационного слова из информационной зоны 2 и выборку контрольного кода.из контрольной зоны 3 накопител  1, Контрольный код формируетс  следующим образом. Если число единиц в информационном слове меньше или равно

5 (п - число разр дов информа;дионного слова), то в первом контрольном разр де (на первом выходе 8) содержитс  нуль, а в остальньк контроль642432

ных разр дах - код числа единиц в информационном слове. Если же число единиц в информационном слове

п

больше г , то в первом контрольном

разр де содержитс  единица, а в остальных контрольных разр дах - код числа нулей в информационном слове. Информаци  с выходов 9 и 10 нако10 пител  1 подаетс  на входы элементов И 21 и, пройд  через блоки 11 и 12, записываетс  в блоки 13 и 14 в пр мом или инверсном коде в зависимости от сигнала на первом вьпсоде 8,

15 одновременно контрольный код с остальных выходов 8 записываетс  в счетчик 18, а в старший разр д этого счетчика записываетс  нуль. Затем осуществл етс  установка счетчи20 ка 17 в исходное нулевое состо ние, а в блоках 13 и 14 осуществл етс  одновременное инвертирование единичных разр дов. При каждом инвертировании единичного разр да на

выходе 15 блока 14 (13) формируетс  импульс, который вычитает из содержимого счетчика 18 единицу (прибавл ет к содержимому счетчика 17 единицу , т.е. счетчик 17 подсчитьшает

30 количество единиц, записанных в блок 13, а от содержимого счетчика 18 вычитаетс  число единиц, записанных в блок 14. После установкивсех нулей в триггерах блоков 13 и 14 на

35 выходах 6 по вл ютс  единичные

сигналы, которые, пройд  через элемент И 20, разрещает прохождение на выход блока 19 результата сравнени  счетчиков 17 и 18, При равенстве ко40 дов на входах блока 19 на его выходе формируетс  сигнал Ощибки нет, который разрешает передачу информации через элементы И 21 на выходы устройства и разрешает формирование

45 следующего адреса, после чего цикл работы повтор етс . При каждом неравенстве кодов на входах блока 19 на его выходе вырабатываетс  сигнал ошибки, который запрещает выдачу

50 информации и запрещает формирование следующего адреса. При четном числе информационных выходов накопител  1 число выходов 9 и 10 одинаково, при нечетном - число выходов одной

55 из групп 9 или 10 на единицу больше другой, Влок 11 (12) при нулевом сигнале с первого выхода 8 пропуска-, ет информацию через сумматоры 22 по

модулю два на свои выходы без изменени , а при единичном сигнале на первом выходе 8 осуществл ет его сложение по модулю два с каждым информационным сигналом, т.е. инверти рует код. В вычитающий счетчик 18 по управл ющему сигналу с управл ющих входов 7 устройства через эле-, менты И-НЕ 24 заноситс  в старший разр д О, а в остальные - код с остальных выходов 8 (цепи сброса не показаны), затем при поступлении на вход 15 импульсов счета он работает как обычный вычитающий счетчик

Блок 13 (14) работает следующим образом. .

Код, поступающий на его информационные входы, переписываетс  через элементы И 25 в триггеры 28, а затем осуществл етс  инвертирование триггеров 28, в которых записана единица. При каждом инвертировании на выходе 15 элемента ИЛИ 30 формируетс  импульс. После установки всех нулей в триггерах 28 на выходе 16 элемента И 29 по вл етс  единичный сигнал, свидетельствующий об установке всех триггеров 28 в нулевое состо ние, формирователь 4 (5) после записи кода адреса врегист 31 дешифрирует его дешифратором 32.

Форм у л а изобретени 

Запоминающее устройство с самоконтролем , содержащее накопитель, адресные входы которого подключены к выходам первого и второго формирователей адресных сигналов, входы которых  вл ютс  адресными входами устройства, выходы данных первой и второй групп накопител  подключены к первым входам элементов И группы , выходы которых  вл ютс  информационными выходами устройства,вторые входы элементов И группы подключены к выходу блока сравнени , информационные входы первой группы которого подключены к выходам суммирующего счетчика, счетный вход которого подключен к первому выходу первого блока поразр днспго опроса, управл ющие входы первого блока поразр дного опроса, формирователей адресных сигналов и суммирующего счетчика  вл ютс  управл ющими входами устройства, отличающеес тем,., что, с целью повьплени  быстродействи  устройства, оно содержит второй блок поразр дного опроса,блоки анализа данных, вычитающий счетчик и элемент И, выход которого подключен к управл ющему входу блока сравнени , информационные входы второй группы которого подключены к выходам вычитающего счетчика, счетный вход которого подключен к первому выходу второго блока поразр дного опроса, входы элемента И подключены к вторым выходам первого и второго блоков цоразр дного опроса,информационные входь которых подключены к выходам соответственно первого и второго блоков анализа данных, выходы данных первой и второй групп накопител  подключены к информационным входам соответственно первого и второго блоков анализа данных, управл ющие входы которьгх подключены к одному из контрольных выходов накопител , другие контрольные выходы которого подключены к установочным входам вычитающего счетчика управл ющие входы второго блока поразр дного опроса и вычитающего счетчика подключены к управл ющему входу устройства, выходы блока сравнени   вл ютс  управл ющими выходами устройства .

б

ti

Ш

WL

tf

Ч .. .

16

15

« ,yr--X

Ш

iiiJfcrZ 1 4«.

1Л

J/

J2

Claims (1)

1. Формула изобретения

   Запоминающее устройство с самоконтролем, содержащее накопитель, адресные входы которого подключены к выходам первого и второго формирователей адресных сигналов, входы которых являются адресными входами устройства, выходы данных первой и второй групп накопителя подключены к первым входам элементов И группы, выходы которых являются инфор мационными выходами устройства,вторые входы элементов И группы подключены к выходу блока сравнения, информационные входы первой группы которого подключены к выходам суммирующего счетчика, счетный вход которого подключен к первому выходу первого блока поразрядного опроса, управляющие входы первого блока поразрядного опроса, формирователей адресных сигналов и суммирующего счетчика являются управляющими входами устройства, отличающееся тем,., что, с целью повышения быстродействия устройства, оно содержит второй блок поразрядного опроса,блоки анализа данных, вычитающий счетчик и элемент И, выход которого подключен к управляющему входу блока сравнения, информационные входы второй группы которого подключены к выходам вычитающего счетчика, счетный вход которого подключен к первому выходу второго блока поразрядного опроса, входы элемента И подключены к вторым выходам первого и второго блоков поразрядного опроса,информационные входы которых подключены к выходам соответственно первого и второго блоков анализа данных, выходы данных первой и второй групп накопителя подключены к информационным входам соответственно первого и второго блоков анализа данных, управляющие входы которых подключены к одному из контрольных выходов накопителя, другие контрольные выходы которого подключены к установочным входам вычитающего счетчика, управляющие входы второго блока поразрядного опроса и вычитающего счетчика подключены к управляющему входу устройства, выходы блока сравнения являются управляющими выходами устройства.