SU1372367A1 - Устройство дл обнаружени и коррекции ошибок - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, а именно к запоминающим устройствам, и может быть применено дл  коррекции ошибок в каналах передачи блоков информации из накопителей на магнитных лентах, дисках,в частности дл  исправлени  пакетов ошибок при считывании информа ции из запоминаюпщх устройств на цилиндр ическргх магнитных доменах. Целью изобретени   вл етс  повьшение

Description

г гп

гг гJ

с

(Л

точности обнаружени  и коррекции ошибок путем применени  кода Файра. Устройство содержит буферный блок 1 пам ти ,два блока 2 и 3 пам ти ошибочных байтов, с первого по третий коммутаторы 4-6, группу элементов И 7, формирователи 8 четности, первый 9 и второй 10 элементы ИЛИ, блок 11 обнаружени  ошибок, блок 12 пам ти адресов ошибок, формирователь 13 импульсов, блок 14 выбора адреса, формирователь 15 сигналов обращени , счетчик 16, регистр 17 сдвига, преобразователь 18 последовательного кода в параллельный, генератор 30 та товых импульсов, элемент НЕ 31, элемент И 32 и триггер 33, На вход 20 устройства поступает сигнал начальной установки, на вход 24 - блок информации в последовательном коде, сопровождаемый тактовыми сигналами

на входе 19. Преобразователь 18 преобразует код информации в параллельный код по восемь бит, поступающий на входы блока 1. Тактовые сигналы со входа 19 обеспечивают прием информации в блок 11, предназначенный дл  обработки блоков информации по 1024 информационных бита и восемнадцати проверочньк разр дов. В блоке 11 используетс  код Файра, описываемый многочленом (х -f 1) (х +Х+1) (х -ьХ+1) , который позвол ет исправить пакет ошибок длиной шесть бит и обнаруткить пакет ошибок длиной до двенадцати бит, за счет чего повышаетс  точность обнаружени  ошибок. На выходы 27 и 26 блока 11 вывод тс  соответственно сигнал налттчи  ошибок и сигнал некорректируемой ошибки. При считывании выполн етс  коррекци  ошибок при помощи формирователей 8 четности. 2 ил.

1

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам, и может быть применено дл  коррекции ошибок в каналах передачи блоков информации в после- довательном коде, например, при считывании информации из накопителей на магнитных лентах, дисках и, в частности , дл  исправлени  пакетов ошибок при считывании информации из запоми- наюцщх устройств на цилиндрических магнитных доменах.

Целью изобретени   вл етс  повышение точности обнаружени  и коррекции ошибок путем применени  кода Файра.

На фиг.1 представлена функциональна  схема предлагаемого устройства; на фиг.2 - функциональна  схема наиболее предпочтительного варианта вы- полнени  блока обнаружени  ошибок.

Предлагаемое устройство содержит (фиг.1) буферный блок 1 пам ти, первый 2.и второй 3 блоки пам ти ошибочных байтов, с первого по третий коммутаторы 4-6, группу элементов И 7, формирователи 8 четности, первый 9 и второй Ю элементы ИЛИ, блок 11 обнаружени  ошибок, блок 12 пам ти адресов ошибок, формирователь 13 им-

пульсов, блок 14 выбора адреса, формирователь 15 сигналов обращени , счетчик 16, регистр 17 сдвига, преобразователь 18 последовательного кода в параллельный.

На фиг.1 обозначены тактовый вход 19, вход 20 начальной установки, адресные входы 21, вход 22 управлени  режимом работы, вход 23 обращени , информационный вход 24 устройства, вход 25 элемента И 9, контрольные входы 26 и 27 и информационные выходы 28 устройства, блок 29 запуска режима коррекции.

Устройство содержит также генератор 30 тактовых импульсов, элемент НЕ 31, элемент И 32 и триггер 33.

Блок 11 обнаружени  ошибок содержит (фиг.2) регистры 34-38, состо щие из D-триггеров 39 и формирователей 40 четности, счетчики 41-44, блоки 45 и 46 сравнени , элементы И 47-54 элементы НЕ 56-58, элементы ИЛИ 59 и 60, элементы ИЛИ-НЕ 61 и триггеры 62 и 63.

Блок 12 пам ти адресов ошибок мо- жйт быть выполнен в виде трех бло- кол посто нной пам ти.

2 и 3 пам ти ошибочных байтов Ь11полнены одноразр дными.

Предлагаемое устройство работает следуюи1Д1м образом.

На вход 20 (фиг.2) поступает сигнал начальной установки. На вход 24 в последовательном коде поступает блок информации, сопровождаемый тактовыми сигналами, поступающими на вход 19. Преобразователь 18 осуществл ет преобразование последовательного кода в параллельный, например, по восемь бит, KOTopbrii поступает на информационные входы блока 1. Счетчик 16 обеспечивает счет тактовых импульсов , вследствие чего блоки 14 и 15 обеспечивают смену адресов и вьфабот- ку сигналов обращени  через каждые восемь тактов. На вход 22 в этот момент поступает сигнал записи. На выходе фор№1ровател  13 сигнал отсутствует , вследствие чего в блоки 2 и 3 по всем адресам записываютс  нули . Тактовые сигналы с входа 10 через элемент ИЛИ 9 обеспечивают прием информации н блок 11.

Блок 11 предназначен дл  обработки блоков информации по 1024 информационных бита и восемнадцати проверочных разр дов. Обща  длина последовательности , включа  пустые разр ды, составл ет 1155 бит. Используетс  код Файра, описываемслй многочленом (х + 1)(х +Х+1) (х + Х+1), который позвол ет исправ1 ть пакет ошибок длиной в шесть бит и обнаружить пакет ощибок длиной до двенадцати бит. По прошествии 1155 тактов (1024, включа  18 проверочных) в блок 11 записываетс  128 восьмиразр дных слов, а на выходах 26 и 27 блока 11 будут контрольные сигналы, определ ющие дальнейшую работу устройства.

Если на выходах 26 и 27 блока 11 нули, это означает, что ошибки в считанном слове нет и информаци  из блока 1 может быть использована, дл  чего на вход 22 необходимо подать сигнал считывани , на вход 21 - адрес интересуюп1его числа, а на вход 23 - сигнал обращени . На выходах 28

10

15

20

формаци  из блока 1 не 1.ожет быть и пачьзована, поскольку при данном ко де ошибки не исправл ютс .

На выходах 26 и 27 блока 11 присутствует сигнал наличи  ошибки и сигнал корректируемой ошибки. В это случае необходимо исправить ошибку, т.е. определить адрес и синдром оши ки. Дл  этого вновь, но уже с более высокой частотой, с входа 25 запуск етс  работа блока 11 без приема информации (поскольку вс  коррекци  м жет быть произведена в паузе между 1155 и 1156 тактовыми сигналами на входе 19). Это может быть выполнено например, с помощью блока 29. Через двадцать шесть тактов от генератора 30 обеспечиваетс  поиск синдрома адреса и признака ошибки. Адрес оши ки поступает в блок 12, синдром в п следовательном коде поступает на эл менты И 7 группы,сигнал признака ошибки поступает на формирователь 1 которнй вырабатывает импульс. Один из выходов блока 12 стробируетс  та же, как и блоки 5 и 6 сигналом от б ка 13, а выходы, подключенные к эле ментам И 7, не стробируютс , что об печивает поступление синдрома ошибк в тот разр д, с которого начинаютс  ошибки. Синдром в последовательном де сопровождаетс  тактовыми импульс ми - сигналами из блока 11 в регист 17, обеспечива  прием и сдвиг в регистре 17 синдрома в сторону старших разр дов, вследствие чего на вы ходах регистра 17 будет синдром оши ки в параллельном коде. Импульс с выхода формировател  13 должен быть выработан спуст  врем , необходимое дл  приема синдрома ошибки в регистр 17. Этот импульс, с одной сто роны, обеспечивает стробирование час ти блока 12 и выдачу двух последова тельных адресов, в которых произошли ошибки, на входы коммутаторов 5 и 6, которые в этом случае переключены на прием этих адресов. На и формационные входы блоков 2 и 3 по25

30

35

40

45

через соответствующее врем  обращени  ступают единичные сигналы, а через будет получена информаци .

На выходах блока 11 26 и 27 имеетс  сигнал наличи  ошибки (например, на выходе 27 блока 11) и сигнал некорректируемой ошибки (например, на 55 выходе 26 блока 11).В этом слу-гае в прин той информации имеетс  ошибка разр дностью шесть-дес ть бит, и инэлемент ИЛИ 10 от формировател  13 поступает сигнал обращени , обеспеч ва  запись единицы по адресам, соде жащим ошибки. После этого запись информации в устройство прекращаетс Непосредственное исправление ошибок при считывании осуществл етс  следу щим образом.

о - 10

15

20

3723674

формаци  из блока 1 не 1.ожет быть ис- пачьзована, поскольку при данном коде ошибки не исправл ютс .

На выходах 26 и 27 блока 11 присутствует сигнал наличи  ошибки и сигнал корректируемой ошибки. В этом случае необходимо исправить ошибку, т.е. определить адрес и синдром ошибки . Дл  этого вновь, но уже с более высокой частотой, с входа 25 запускаетс  работа блока 11 без приема информации (поскольку вс  коррекци  может быть произведена в паузе между 1155 и 1156 тактовыми сигналами на входе 19). Это может быть выполнено, например, с помощью блока 29. Через двадцать шесть тактов от генератора 30 обеспечиваетс  поиск синдрома, адреса и признака ошибки. Адрес ошибки поступает в блок 12, синдром в последовательном коде поступает на элементы И 7 группы,сигнал признака ошибки поступает на формирователь 13, которнй вырабатывает импульс. Один из выходов блока 12 стробируетс  так же, как и блоки 5 и 6 сигналом от блока 13, а выходы, подключенные к элементам И 7, не стробируютс , что обеспечивает поступление синдрома ошибки в тот разр д, с которого начинаютс  ошибки. Синдром в последовательном коде сопровождаетс  тактовыми импульсами - сигналами из блока 11 в регистр 17, обеспечива  прием и сдвиг в регистре 17 синдрома в сторону старших разр дов, вследствие чего на выходах регистра 17 будет синдром ошибки в параллельном коде. Импульс с выхода формировател  13 должен быть выработан спуст  врем , необходимое дл  приема синдрома ошибки в регистр 17. Этот импульс, с одной стороны , обеспечивает стробирование части блока 12 и выдачу двух последовательных адресов, в которых произошли ошибки, на входы коммутаторов 5 и 6, которые в этом случае переключены на прием этих адресов. На информационные входы блоков 2 и 3 по25

30

35

40

45

ступают единичные сигналы, а через

элемент ИЛИ 10 от формировател  13 поступает сигнал обращени , обеспечива  запись единицы по адресам, содержащим ошибки. После этого запись информации в устройство прекращаетс . Непосредственное исправление ошибок при считывании осуществл етс  следующим образом.

На вход 22 подаетс  сигнал считыва ни , на входы 21 - адреса интересующих слов, а на вход 23 поступает сигнал обращени . Информаци  из блока через формирователи 8 поступает на выход 28. Если обршцение осуществл етс  к одному из двух слов, содержащему ошибки, то с соответствующего блока 2 или 3 считываетс  единица (признак ошибки), котора  стробирует коммутатор 4, и из регистра 17 соот- петствуюиц1й бант (синдром ошибки) поступает на другие входы формирователей 8, исправл   ощибки в соответствующих разр дах.

Таким образом, обеспечиваетс  коррекци  информации при использовании кода Файра.

Claims (1)

1. Формула изобретени 

   Устройство дл  обнаружени  и коррекции ошибок, содержащее буферный блок пам ти, блок обнаружени  ошибок блок пам ти адресов ошибок, первый коммутатор, формирователи четности, выходы которых  вл ютс  информационными выходами устройства, причем группы выходов блока обнаружени  оши бок соединены с адресными входами блока пам ти адресов ошибок, выходы первого коммутатора подключены к одним из входов формирователей четности , другие входы которых соединены с выходами буферного блока пам ти, вход записи/чтени  которого  вл етс  входом управлени  режима и работы устройства, отличающеес  тем, что, с целью повышени  точности обнаружени  и коррекции ошибок путем применени  кода Файра, в него введены второй и третий коммутато ры, блок выбора адреса, формирователь импульсов, регистр сдвига, счетчик группа элементов И, формирователь сигналов обращени , первый и второй блоки пам ти ошибочных байтов , первый и второй элементы ИЛИ, триггер, генератор тактовых импульсов , элемент НЕ, элемент И и преобра зователь последовательного кода в параллельный, выходы которого подключены к информационным входам буферного блока пам ти, адресные входы которого и одни из информационных входов второго и третьего коммутаторов соединены с выходами блока выбора адреса, одни из адресных входов

   -

   10

   15

   20

   30

   35

   40

   25 55

   45

   50

   которого подключены к выходам счетчика и одним из тактовых входов формировател  сигналов обращени , вьгход ко торого соединен с первым входом второго элемента ИЛИ и входом обращени  буферного блока пам ти, вход записи/чтени  которого подключен к входам записи/чтени  блока выбора адреса , формировател  сигналов обращени , первого и второго блоков пам ти ошибочных байтов, первый выход блока обнаружени  ошибок соединен с входом формировател  импульсов, выход которого подключен к входу стробировани  блока пам ти адресов ошибок, входам управлени  второго и третьего коммутаторов , второму входу второго элемента ИЛИ и информационным входам первого и второго блоков пам ти ошибочных байтов, адресные входы кото- рьк соединены соответственно с выходами второго и третьего коммутаторов, другие информационные входы которых подключены соответственно к выходам первой и второй групп блока пам ти, адресов ошибок, выходы третьей группы которого соединены с первыми входами элементов И группы, выходы которых подключены к информационным входам регистра сдвига, выходы первой и второй групп которог о соединены с информационными входами первого коммутатора , первый и второй управл ющие входы которого подключены соответственно к выходам первого и второго блоков пам ти ошибочных байтов, входы обращени  которых соединены с выходом второго элемента ИЛИ, вторые входы элементов И группы подключены к второму выходу блока обнаружени  ошибок, выходы с третьего по п тый которого соединены соответственно с тактовым входом регистра сдвига, с входом синхронной установки в 1 триггера, входом элемента НЕ и с входом запуска генератора тактовых импульсов, выход которого подключен к первому входу элемента И и входу синхронизации триггера, вход синхронной установки в О и пр мой выход которого соединены соответственно с выходом элемента НЕ и вторым входом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого подключен к тактовому входу блока обнаружени  ошибок, информационный вход которого и информационный вход преобразовател  последовательного кода в параллельный объединены и  вл ютс  информационным входом устройства, счетный вход счетчика , другой тактовый вход формировател  сигналов обращени , тактовый вход блока выбора адресов и преобразовател  последовательного кода в параллельный и второй вход первого элемента ИЛИ объединены и  вл ютс  тактовым входом устройства, установоч2«

   ные входы счетчика блока выбора адресов , блока обнар жени  ошибок и регистра сдвига объединены и  вл ютс  входом начальной установки устройства , адресными входами которого  вл ютс  другие адресные входы блока выбора адресов , вход запуска форнировател  сигналов обращени   шл етс  входом обращени  устройства.